JP2605051B2 - Communication device - Google Patents

Communication device

Info

Publication number
JP2605051B2
JP2605051B2 JP62192587A JP19258787A JP2605051B2 JP 2605051 B2 JP2605051 B2 JP 2605051B2 JP 62192587 A JP62192587 A JP 62192587A JP 19258787 A JP19258787 A JP 19258787A JP 2605051 B2 JP2605051 B2 JP 2605051B2
Authority
JP
Japan
Prior art keywords
signal
synchronization
frame
bit
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62192587A
Other languages
Japanese (ja)
Other versions
JPS6437141A (en
Inventor
隆 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62192587A priority Critical patent/JP2605051B2/en
Publication of JPS6437141A publication Critical patent/JPS6437141A/en
Application granted granted Critical
Publication of JP2605051B2 publication Critical patent/JP2605051B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はISDN(Integrated Services Digital Networ
k)対応の通信装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an ISDN (Integrated Services Digital Network).
k) It relates to a compatible communication device.

[従来の技術] 従来、この種の通信装置におけるフレーム同期の回路
では、第5図に示すように、受信信号のフレームのビッ
トに同期した同期クロツクをカウントするカウンタ50の
ロード端子53に、フレーム中にバイオレーションのあつ
たことを示すバイオレーション検出信号51が入力されて
いた。
[Prior Art] Conventionally, in a frame synchronization circuit of this type of communication apparatus, as shown in FIG. 5, a frame 50 is supplied to a load terminal 53 of a counter 50 for counting a synchronization clock synchronized with a bit of a frame of a received signal. Inside, a violation detection signal 51 indicating that a violation has occurred was input.

[発明が解決しようとする問題点] 従つて、伝送路上のの雑音等により、フレームを構成
する各ビツトの“0"(零)又は“1"が伝送路上で変化
し、バイオレーシヨン検出信号51が不規則な位置でハイ
レベルになると、同期確立状態であるにもかかわらず、
同期確立信号52が出力されないことがあるといつた欠点
があつた。
[Problems to be Solved by the Invention] Therefore, due to noise or the like on the transmission path, "0" (zero) or "1" of each bit constituting the frame changes on the transmission path, and the bioration detection signal When 51 goes high at an irregular position, it is in sync
The disadvantage is that the synchronization establishment signal 52 is not always output.

本発明は上記従来例に鑑みてなされたもので、伝送路
上の雑音等による誤動作なしに、フレーム同期が確立し
ていない状態から短い時間で確実にフレーム同期を確立
することができる通信装置を提供することを目的とす
る。
The present invention has been made in view of the above conventional example, and provides a communication device capable of reliably establishing frame synchronization in a short time from a state in which frame synchronization has not been established, without malfunction due to noise or the like on a transmission path. The purpose is to do.

[問題点を解決するための手段] 所定ビット長のフレームにより通信を行うISDN対応の
通信装置において、 受信信号の同期クロックを計数し、セットされた所定
値を計数するとキャリイ信号を出力するカウンタと、 前記カウンタの前記キャリイ信号とフレームビットの
検出信号とに基づいて、フレーム同期が確立していない
ことを示す同期はずれ信号またはフレーム同期が確立し
ていることを示す同期確立信号を出力するフレーム同期
検出手段と、 前記フレーム同期検出手段から前記同期はずれ信号が
出力されているとき、前記フレームビットの検出信号に
応じて前記カウンタに1フレームビット長に対応する所
定値をセットする手段と、 前記フレーム同期検出手段から前記同期確立信号が出
力されているとき、前記カウンタのキャリイ信号に応じ
て前記カウンタに前記所定値をセットする手段とを有
し、 フレーム同期が確立していない状態において、前記フ
レーム同期検出手段は前記同期はずれ信号を出力し、前
記フレームビットの検出信号と前記キャリイ信号とを検
出したときに、フレーム同期が確立したことを示す前記
同期確立信号を出力することを特徴とする。
[Means for Solving the Problems] In an ISDN-compatible communication device that performs communication using a frame of a predetermined bit length, a counter that counts a synchronization clock of a received signal and outputs a carry signal when the set predetermined value is counted. A frame synchronization that outputs an out-of-sync signal indicating that frame synchronization has not been established or a synchronization establishment signal indicating that frame synchronization has been established, based on the carry signal and the frame bit detection signal of the counter. Detecting means for setting a predetermined value corresponding to one frame bit length to the counter in response to the frame bit detection signal when the out-of-sync signal is output from the frame synchronization detecting means; When the synchronization detection signal is output from the synchronization detecting means, the carry signal of the counter is output. Means for setting the predetermined value in the counter in accordance with the following.In a state where frame synchronization is not established, the frame synchronization detecting means outputs the out-of-synchronization signal, and outputs the frame bit detection signal and the frame bit detection signal. When a carry signal is detected, the synchronization establishment signal indicating that frame synchronization has been established is output.

[作用] 以上の構成において、フレーム同期検出手段は、フレ
ーム同期が確立していない状態において同期はずれ信号
を出力し、これにより、フレームビットの検出信号に応
じてカウンタに1フレームビット長に対応する所定値が
セットされ、次にフレームビットの検出信号とキャリイ
信号とを検出した時にフレーム同期が確立したことを示
す同期確立信号を出力する。
[Operation] In the above configuration, the frame synchronization detecting means outputs an out-of-synchronization signal in a state where the frame synchronization is not established, whereby the counter corresponds to one frame bit length in accordance with the frame bit detection signal. A predetermined value is set, and when a frame bit detection signal and a carry signal are detected next, a synchronization establishment signal indicating that frame synchronization has been established is output.

[実施例] 以下、添付図面を参照して本発明の好適な実施例を詳
細に説明する。
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[通信装置の説明(第2図)] 第2図は実施例の通信装置の概略構成を示すブロツク
図である。
[Explanation of Communication Device (FIG. 2)] FIG. 2 is a block diagram showing a schematic configuration of the communication device of the embodiment.

図中、10は実施例の通信装置全体で通信回線17を介し
て他の端末と送受信を行う。11は回線制御部で網制御装
置(NCU)やモデム等を含み、通信回線17との間でデー
タの送受信制御を行つている。12はバイオレーシヨン検
出部で、バイオレーション信号を検出するとバイオレー
シヨン検出信号20を同期信号作成部13に出力する。13は
バイオレーシヨン検出部12よりのバイオレーシヨン検出
信号20を入力するとともに、回線制御部11よりのフレー
ムビツトに同期した同期クロツク21を入力し、同期が確
立されたことを検出すると、同期確立信号22を制御部14
に出力している。
In the figure, reference numeral 10 denotes transmission / reception to / from another terminal via a communication line 17 in the entire communication apparatus of the embodiment. A line control unit 11 includes a network control unit (NCU), a modem, and the like, and controls transmission and reception of data with the communication line 17. Reference numeral 12 denotes a bioration detection unit, which outputs a bioration detection signal 20 to the synchronization signal creation unit 13 when detecting a violation signal. Reference numeral 13 inputs a bioration detection signal 20 from the bioration detection unit 12 and a synchronization clock 21 synchronized with the frame bit from the line control unit 11, and detects that synchronization has been established. Control signal 14 for establishment signal 22
Output to

制御部14は通信装置10全体の制御を行うとともに、回
線制御部11との間で送受信データ23の入出力を行う。16
はCRTやキーボード等を備えた入出力部で、オペレータ
による機能指示や送信データ入力、及び受信データの表
示出力等が行われる。15は入出力部16より入力された送
信データや、回線制御部11からの入力した受信データ等
を記憶する記憶部である。
The control unit 14 controls the entire communication device 10 and inputs and outputs transmission / reception data 23 to and from the line control unit 11. 16
Reference numeral denotes an input / output unit provided with a CRT, a keyboard, and the like, in which an operator inputs a function instruction, inputs transmission data, and displays and outputs received data. Reference numeral 15 denotes a storage unit that stores transmission data input from the input / output unit 16 and reception data input from the line control unit 11.

[同期信号作成部の説明(第1図〜第4図)] 第1図は実施例の通信装置10の同期信号作成部13の構
成を示す図で、第1図と同一部分は同一記号で示してい
る。
[Description of Synchronization Signal Creation Unit (FIGS. 1 to 4)] FIG. 1 is a diagram showing a configuration of a synchronization signal creation unit 13 of the communication apparatus 10 according to the embodiment, and the same parts as those in FIG. Is shown.

ISDN基本アクセスにおけるユーザ網インタフエースで
は、信号はAMI(Auternate Mark Inversion)形成とな
つており、これは第3図(A)の30で示したようにマー
ク信号毎に極性が反転する形式である。AMIバイオレー
シヨンとはAMIの規則違反のことであり、第3図(A)
の32で示された如く、同じ極性が2回連続する場合のこ
とである。
In the user network interface in the ISDN basic access, the signal forms an AMI (Auternate Mark Inversion), which is a form in which the polarity is inverted for each mark signal as shown at 30 in FIG. . AMI biorational is a violation of AMI rules and is shown in Fig. 3 (A).
This is the case where the same polarity is repeated twice as indicated by 32 in FIG.

このAMIバイオレーシヨンは送信側よりフレーム同期
信号として出力される。受信側ではこのAMIバイオレー
シヨンを検出してフレーム同期の検出を行つている。本
実施例では1フレームを48ビツトとしており、バイオレ
ーシヨンは1フレームに2個存在する。これを示したの
が第3図(B)のタイミングチヤートで、フレームの先
頭であるフレームビツト33と、フレームビツト33に続く
フレームバランスビツト34以降に発生するバイオレーシ
ヨンビツト35が示されている。このように1フレームに
はフレームビツト33とビツト35のバイオレーシヨンビツ
トが含まれている。このバイオレーシヨンビツト35はビ
ツト、フレームビツトから14ビツト以内にあるように保
証されている。
This AMI bioration is output from the transmitting side as a frame synchronization signal. The receiving side detects this AMI bioration and detects frame synchronization. In this embodiment, one frame has 48 bits, and two biorations exist in one frame. This is shown in the timing chart of FIG. 3B, which shows a frame bit 33 which is the head of the frame, and a bioration bit 35 generated after the frame balance bit 34 following the frame bit 33. . As described above, one frame includes the frame bit 33 and the bioration bit of the bit 35. This bioration bit 35 is guaranteed to be within 14 bits of the bit and frame bits.

第1図の回路において、バイオレーシヨン検出信号20
が入力されたとき、同期はずれ信号8がオン、即ち同期
が確立していないときはAND回路2が開き、OR回路3を
通してカウンタ4にロード信号6が出力される。これに
より1フレームのビツト数(実施例では“48")がセツ
トされる。
In the circuit shown in FIG.
Is input, when the out-of-synchronization signal 8 is turned on, that is, when synchronization is not established, the AND circuit 2 opens and the load signal 6 is output to the counter 4 through the OR circuit 3. As a result, the number of bits for one frame ("48" in the embodiment) is set.

一方、AND回路1は同期が確立していて(同期確立信
号22がハイレベルのとき)、カウンタ4のリツプルキヤ
リイ信号7がオンになると開かれ、これによりカウンタ
4に1フレームのビツト数(“48")がロードされる。
比較回路5はバイオレーシヨン検出信号20が入力された
とき、カウンタ4よりのキヤリイ信号7がオンになつて
いれば同期確立信号22を出力し、キヤリイ信号7とバイ
オレーシヨン検出信号20が同時に入力されなければ同期
はずれ信号8をオンにする。
On the other hand, the AND circuit 1 is opened when the synchronization is established (when the synchronization establishment signal 22 is at a high level) and the ripple carry signal 7 of the counter 4 is turned on, whereby the number of bits of one frame (“48 ") Is loaded.
The comparison circuit 5 outputs the synchronization establishment signal 22 when the carry signal 7 from the counter 4 is turned on when the bioration detection signal 20 is input, and the carry signal 7 and the bioration detection signal 20 are simultaneously output. If not, the out-of-sync signal 8 is turned on.

この動作を第4図のタイミングチヤートを用いて説明
する。
This operation will be described with reference to the timing chart of FIG.

図中、40は1フレームの開始を示すフレームビツト、
41はフレームビツト40から14ビツト以内に発生するよう
に保証されているバイオレーシヨンビツトである。バイ
オレーシヨン検出部12ではフレームビツト40から14ビツ
ト以内のバイオレーシヨンビツト41は、バイオレーシヨ
ンとして検出しないようにしている。
In the figure, 40 is a frame bit indicating the start of one frame,
Reference numeral 41 denotes a bioration bit which is guaranteed to occur within 14 to 14 bits of the frame bit. The bioration detecting section 12 does not detect a bioration bit 41 within 14 bits from the frame bit 40 as a bioration.

タイミングT1ではフレームビツト40によるバイオレー
シヨン検出信号20が出力されているが、このとき同期が
確立していなければカウンタ4のキヤリイ信号7が出力
されない。しかしこの場合でもAND回路2を通してロー
ド信号6が出力されて、カウンタ4に1フレーム分のビ
ツト数“48"がセツトされる。このため次のフレームの
開始時(タイミングT2)では、カウンタ4のリツプルキ
ヤリイ信号7とバイオレーシヨン検出信号20とが同時に
出力されるため、比較回路5より同期確立信号22が出力
されることになる。
At timing T1, the bioration detection signal 20 based on the frame bit 40 is output. At this time, if synchronization is not established, the carry signal 7 of the counter 4 is not output. However, even in this case, the load signal 6 is output through the AND circuit 2, and the bit number "48" for one frame is set in the counter 4. Therefore, at the start of the next frame (timing T2), the ripple carry signal 7 of the counter 4 and the bioration detection signal 20 are output at the same time, so that the synchronization establishment signal 22 is output from the comparison circuit 5. .

以上説明したように本実施例によれば、同期信号作成
部のフレームビツトに同期したクロツクを計数するカウ
ンタのロード信号に、同期はずれ時にはバイオレーシヨ
ン検出信号を、同期確立時にはカウンタ自身のリツプル
キヤリイ出力を入力してフレームのビツト長をカウンタ
にロードし、カウンタのリツプルキヤリイ信号とバイオ
レーシヨン検出信号とを比較して同期を検知することに
より、フレーム同期の確実性を高め、同期検出に要する
時間を短縮できるという効果がある。
As described above, according to the present embodiment, the load signal of the counter that counts the clock synchronized with the frame bit of the synchronization signal generator, the bioration detection signal when the synchronization is lost, and the ripple carry output of the counter itself when synchronization is established. To load the bit length of the frame into the counter and compare the ripple carry signal of the counter with the bioration detection signal to detect synchronization, thereby increasing the reliability of frame synchronization and reducing the time required for synchronization detection. There is an effect that it can be shortened.

[発明の効果] 以上説明したように本発明によれば、伝送路上の雑音
等による誤動作なしに、フレーム同期が確立していない
状態から短い時間で確実にフレーム同期を確立すること
ができるという効果がある。
[Effects of the Invention] As described above, according to the present invention, it is possible to reliably establish frame synchronization in a short time from a state where frame synchronization has not been established, without malfunction due to noise or the like on a transmission path. There is.

【図面の簡単な説明】[Brief description of the drawings]

第1図は実施例の通信装置の同期信号作成部の概略構成
を示す図、 第2図は実施例の通信装置の概略構成を示すブロツク
図、 第3図(A)(B)はAMIバイオレーシヨン信号を説明
するための図、 第4図は同期信号作成部における各信号タイミングの1
例を示す図、 第5図は従来例の同期信号作成部の構成を示す図であ
る。 図中、1、2……AND回路、3……OR回路、4……カウ
ンタ、5……比較回路、6……ロード信号、7……リツ
プルキヤリイ、8……同期はずれ信号、10……通信装
置、11……回線制御部、13……同期信号作成部、14……
制御部、15……記憶部、16……入出力部、17……通信回
線、20……バイオレーシヨン検出信号、21……同期クロ
ツク、22……同期確率信号、23……送受信データ、33,4
0……フレームビツト、32、35,41……バイオレーシヨン
ビツトである。
FIG. 1 is a diagram showing a schematic configuration of a synchronization signal generating unit of the communication device of the embodiment, FIG. 2 is a block diagram showing a schematic configuration of the communication device of the embodiment, and FIGS. FIG. 4 is a diagram for explaining a ration signal, and FIG.
FIG. 5 is a diagram showing an example, and FIG. 5 is a diagram showing a configuration of a synchronizing signal generator of a conventional example. In the figure, 1, 2,... AND circuit, 3... OR circuit, 4... Counter, 5... Comparison circuit, 6... Load signal, 7. Apparatus, 11 ... Line control unit, 13 ... Synchronization signal creation unit, 14 ...
Control unit, 15 storage unit, 16 input / output unit, 17 communication line, 20 bioration detection signal, 21 synchronization clock, 22 synchronization probability signal, 23 transmission / reception data, 33,4
0: Frame bit, 32, 35, 41: Bio-rate bit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】所定ビット長のフレームにより通信を行う
ISDN対応の通信装置において、 受信信号の同期クロックを計数し、セットされた所定値
を計数するとキャリイ信号を出力するカウンタと、 前記カウンタの前記キャリイ信号とフレームビットの検
出信号とに基づいて、フレーム同期が確立していないこ
とを示す同期はずれ信号またはフレーム同期が確立して
いることを示す同期確立信号を出力するフレーム同期検
出手段と、 前記フレーム同期検出手段から前記同期はずれ信号が出
力されているとき、前記フレームビットの検出信号に応
じて前記カウンタに1フレームビット長に対応する所定
値をセットする手段と、 前記フレーム同期検出手段から前記同期確立信号が出力
されているとき、前記カウンタのキャリイ信号に応じて
前記カウンタに前記所定値をセットする手段とを有し、 フレーム同期が確立していない状態において、前記フレ
ーム同期検出手段は前記同期はずれ信号を出力し、前記
フレームビットの検出信号と前記キャリイ信号とを検出
したときに、フレーム同期が確立したことを示す前記同
期確立信号を出力することを特徴とする通信装置。
Communication is performed using a frame having a predetermined bit length.
In a communication device compatible with ISDN, a counter that counts a synchronous clock of a received signal and outputs a carry signal when a set predetermined value is counted, and a frame based on the carry signal and a frame bit detection signal of the counter. Frame synchronization detecting means for outputting an out-of-synchronization signal indicating that synchronization has not been established or a synchronization establishment signal indicating that frame synchronization has been established; and the out-of-synchronization signal has been output from the frame synchronization detecting means. Means for setting a predetermined value corresponding to one frame bit length in the counter according to the detection signal of the frame bit, and when the synchronization establishment signal is output from the frame synchronization detection means, the counter carries the signal. Means for setting the predetermined value in the counter according to a signal, In a state where the period has not been established, the frame synchronization detecting means outputs the out-of-synchronization signal, and when detecting the frame bit detection signal and the carry signal, indicates that the frame synchronization has been established. A communication device for outputting an establishment signal.
JP62192587A 1987-08-03 1987-08-03 Communication device Expired - Fee Related JP2605051B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62192587A JP2605051B2 (en) 1987-08-03 1987-08-03 Communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62192587A JP2605051B2 (en) 1987-08-03 1987-08-03 Communication device

Publications (2)

Publication Number Publication Date
JPS6437141A JPS6437141A (en) 1989-02-07
JP2605051B2 true JP2605051B2 (en) 1997-04-30

Family

ID=16293760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62192587A Expired - Fee Related JP2605051B2 (en) 1987-08-03 1987-08-03 Communication device

Country Status (1)

Country Link
JP (1) JP2605051B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60144046A (en) * 1984-01-06 1985-07-30 Nec Corp Frame synchronization circuit
JPS60172855A (en) * 1984-02-03 1985-09-06 Nippon Telegr & Teleph Corp <Ntt> Multiphase synchronizing circuit

Also Published As

Publication number Publication date
JPS6437141A (en) 1989-02-07

Similar Documents

Publication Publication Date Title
JP2605051B2 (en) Communication device
US4314109A (en) Synchronization system for key telephone system
JP2758747B2 (en) Digital line termination equipment
JP3063291B2 (en) Line monitoring circuit
JPH04145566A (en) Serial transferring circuit
JP2602350B2 (en) Communication device
JPH0616619B2 (en) Out-of-sync detection circuit
JP3006426B2 (en) FM multiplex encoder
JP3133384B2 (en) Multi-frame synchronization detector
JP2959090B2 (en) Synchronization state monitoring pulse generation circuit
JPH098795A (en) Frame synchronizing method and communication equipment
JPS6059872A (en) Frame synchronization system
JPH11177543A (en) Serial communication equipment and its method
JPH01231448A (en) Start-stop data mutliplexing system
JPS5821953A (en) Synchronizing system for key telephone device
JPS5937752A (en) Frame synchronization system
JPS6326136A (en) Data signal conversion system
JPH11127145A (en) Frame synchronization system and frame synchronization method
JPH0823329A (en) Frame synchronization circuit
JPH08125649A (en) Frame synchronization detection system
JPS63171016A (en) Pulse generating circuit
JPS63217734A (en) Frame synchronizing circuit
JPH07154403A (en) Communication method, transmission equipment, and reception equipment
JPS63300647A (en) Data transmission equipment
JPH0810854B2 (en) Data line terminator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees