JP2593692Y2 - Series load protection device - Google Patents

Series load protection device

Info

Publication number
JP2593692Y2
JP2593692Y2 JP1993064761U JP6476193U JP2593692Y2 JP 2593692 Y2 JP2593692 Y2 JP 2593692Y2 JP 1993064761 U JP1993064761 U JP 1993064761U JP 6476193 U JP6476193 U JP 6476193U JP 2593692 Y2 JP2593692 Y2 JP 2593692Y2
Authority
JP
Japan
Prior art keywords
voltage
load
transistor
lamps
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1993064761U
Other languages
Japanese (ja)
Other versions
JPH0730551U (en
Inventor
健司 池谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP1993064761U priority Critical patent/JP2593692Y2/en
Publication of JPH0730551U publication Critical patent/JPH0730551U/en
Application granted granted Critical
Publication of JP2593692Y2 publication Critical patent/JP2593692Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】この考案は、各種の負荷回路を直
列接続する場合に用いて好適な直列負荷保護装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a series load protection device suitable for connecting various load circuits in series.

【0002】[0002]

【従来の技術】電圧を印加して各種の負荷を駆動する
際、電源回路によって得られる電圧が高すぎる場合に
は、負荷に印加する電圧を低下させる必要がある。その
一例を図6に示す。図において1〜10は「6」ボルト
の定格電圧を有するランプであり、相互に並列に接続さ
れている。12は「6」ボルトのツェナー電圧を有する
ツェナーダイオードであり、これらランプ1〜10に並
列に接続されている。また、11は抵抗器であり、ツェ
ナーダイオード12に直列接続されるとともに電源電圧
C (=「12」ボルト)が印加されている。従って、
ツェナーダイオード12の両端の電圧は「6」ボルトに
なり、各ランプ1〜10に「6」ボルトの電圧が印加さ
れる。
2. Description of the Related Art When driving various loads by applying a voltage, if the voltage obtained by a power supply circuit is too high, it is necessary to reduce the voltage applied to the load. An example is shown in FIG. In the figures, 1 to 10 are lamps having a rated voltage of "6" volts, which are connected in parallel with each other. Reference numeral 12 denotes a Zener diode having a Zener voltage of "6" volts, and is connected in parallel to these lamps 1 to 10. Reference numeral 11 denotes a resistor which is connected in series to the Zener diode 12 and to which a power supply voltage V C (= “12” volts) is applied. Therefore,
The voltage across Zener diode 12 is "6" volts, and a voltage of "6" volts is applied to each of lamps 1-10.

【0003】また、図7に示す構成にあっては、ランプ
1〜10が二個づつ直列に接続され、これら直列回路に
電源電圧VC が印加されている。従って、電源電圧VC
は各ランプ1〜10によって分圧され、各ランプ1〜1
0には「6」ボルトの電圧が印加される。また、図8に
示す構成にあっては、直列接続された各ランプの接続点
がさらに相互に接続されている。
In the configuration shown in FIG. 7, two lamps 1 to 10 are connected in series, and a power supply voltage V C is applied to these series circuits. Therefore, the power supply voltage V C
Is divided by each of the lamps 1 to 10, and each of the lamps 1 to 1
A voltage of "6" volts is applied to zero. Further, in the configuration shown in FIG. 8, the connection points of the lamps connected in series are further connected to each other.

【0004】[0004]

【考案が解決しようとする課題】ところで、図6の構成
においては、電源(図示せず)から供給された電力のう
ち「1/2」は抵抗器11で消費されるため、電力が無
駄になるという問題がある。また、図7に示す構成にお
いては、直列接続された二個のランプのうち一方(例え
ばランプ1)が断線すれば他方(ランプ6)も点灯させ
ることができなくなる。これに対して、図8の構成にお
いては、一個のランプが断線したとしても直ちに他のラ
ンプが消灯することはない。しかし、図8の構成におい
ては、何れかのランプが断線すると、電圧・電流のバラ
ンスが崩れる。例えば、ランプ1が断線すると、ランプ
2〜5の端子電圧が「6」ボルトより高くなり、これら
ランプ2〜5は早期に断線する可能性が高くなる。この
考案は上述した事情に鑑みてなされたものであり、一部
の負荷が破損した場合においても、他の正常な負荷に悪
影響が及ぶことを未然に防止することができる直列負荷
保護装置を提供することを目的としている。
In the configuration of FIG. 6, since "1/2" of the power supplied from the power supply (not shown) is consumed by the resistor 11, the power is wasted. Problem. Further, in the configuration shown in FIG. 7, if one of the two lamps connected in series (for example, the lamp 1) is disconnected, the other lamp (the lamp 6) cannot be turned on. On the other hand, in the configuration of FIG. 8, even if one of the lamps is disconnected, the other lamps are not turned off immediately. However, in the configuration shown in FIG. 8, when any one of the lamps is disconnected, the balance between voltage and current is lost. For example, when the lamp 1 is disconnected, the terminal voltages of the lamps 2 to 5 become higher than “6” volts, and the possibility that the lamps 2 to 5 are disconnected early increases. The present invention has been made in view of the above-described circumstances, and provides a series load protection device that can prevent, even when a part of a load is damaged, from adversely affecting other normal loads. It is intended to be.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
この考案にあっては、第1の負荷と、前記第1の負荷に
直列に接続された第2の負荷と、前記第1および第2の
負荷の接続端にエミッタ端が接続され前記第1の負荷の
他端にコレクタ端が接続された第1のトランジスタと、
前記第1および第2の負荷の接続端にエミッタ端が接続
され前記第2の負荷の他端にコレクタ端が接続されると
ともに、前記第1のトランジスタとは極性が異なる第2
のトランジスタと、前記第1および第2のトランジスタ
のベース端間の電圧を一定に保持する電圧保持手段と
具備することを特徴とする。
According to the present invention, in order to solve the above-mentioned problems, a first load and a first load are provided.
A second load connected in series with the first and second loads;
The emitter end is connected to the connection end of the load, and the first load
A first transistor having a collector connected to the other end,
An emitter terminal is connected to a connection terminal between the first and second loads.
And the collector end is connected to the other end of the second load.
In both cases, the second transistor has a different polarity from the first transistor.
And the first and second transistors
And a voltage holding means for holding the voltage between the base ends of the first and second terminals constant .

【0006】[0006]

【作用】第1および第2の負荷のうち何れかが故障し、
その端子電圧が上昇すると、対応する第1または第2の
トランジスタがオン状態になり、故障した負荷の端子電
圧が抑制される。
Either the first or second load fails,
When the terminal voltage rises, the corresponding first or second
The transistor turns on and the terminal voltage of the failed load
The pressure is suppressed.

【0007】[0007]

【実施例】A.第1の実施例 以下、図1を参照してこの考案の第1の実施例について
説明する。なお、図において図6〜8の各部に対応する
部分には同一の符号を付け、その説明を省略する。図に
おいてランプ1〜10は、図8の回路と同様に接続され
ている。すなわち、ランプ1〜10は二個づつ直列に接
続され、これら直列回路に電源電圧VC が印加されてい
る。そして、直列接続された各ランプの接続点がさらに
相互に接続されている。
Embodiment A. First Embodiment A first embodiment of the present invention will be described below with reference to FIG. In the drawings, parts corresponding to the respective parts in FIGS. 6 to 8 are denoted by the same reference numerals, and description thereof will be omitted. In the figure, lamps 1 to 10 are connected in the same manner as the circuit of FIG. That is, two lamps 1 to 10 are connected in series, and the power supply voltage V C is applied to these series circuits. The connection points of the lamps connected in series are further connected to each other.

【0008】また、図1の構成においては、ランプ1〜
5と並列にNPN型トランジスタ20のコレクタ,エミ
ッタ端が接続され、ランプ6〜10と並列にPNP型ト
ランジスタ21のコレクタ,エミッタ端が接続されてい
る。また、抵抗器13、ダイオード14および抵抗器1
5は順次直列に接続されており、抵抗器13には電源電
圧VC が印加され、抵抗器15は接地されている。そし
て、抵抗器13,ダイオード14の接続点とトランジス
タ20のベース端とが接続され、ダイオード14,抵抗
器15の接続点とトランジスタ21のベース端とが接続
されている。また、抵抗器13,15の抵抗値は同値で
ある。
In the configuration shown in FIG.
The collector and the emitter of the NPN transistor 20 are connected in parallel with 5, and the collector and the emitter of the PNP transistor 21 are connected in parallel with the lamps 6-10. Further, the resistor 13, the diode 14, and the resistor 1
5 are connected in series, a power supply voltage V C is applied to the resistor 13, and the resistor 15 is grounded. The connection point between the resistor 13 and the diode 14 is connected to the base end of the transistor 20, and the connection point between the diode 14 and the resistor 15 is connected to the base end of the transistor 21. The resistance values of the resistors 13 and 15 are the same.

【0009】次に、本実施例の動作について説明する。
まず、抵抗器13に電源電圧VC が印加されることによ
り、抵抗器13,ダイオード14および抵抗器15を順
次介して電流が流れ、ダイオード14において順方向の
電圧降下VD が発生する。この電圧降下VD を「0.
6」ボルトであるとすると、抵抗器13とダイオード1
4の接続点における電圧VA、およびダイオード14と
抵抗器15の接続点における電圧VBは、抵抗器13,
15の抵抗値が等しければ、下式(1),(2)の通りにな
る。 VA = VC/2+0.3……式(1) VB = VC/2−0.3……式(2)
Next, the operation of this embodiment will be described.
First, when the power supply voltage V C is applied to the resistor 13, a current flows sequentially through the resistor 13, the diode 14, and the resistor 15, and a forward voltage drop V D occurs in the diode 14. This voltage drop V D is referred to as “0.
6 "volts, resistor 13 and diode 1
Voltage V A at the fourth connection point, and the voltage V B is at the junction of diode 14 and the resistor 15, resistor 13,
If the resistance values of 15 are equal, the following equations (1) and (2) are obtained. V A = V C /2+0.3...... formula (1) V B = V C /2-0.3...... formula (2)

【0010】ここで、ランプ1〜10の全てが正常であ
るとすると、トランジスタ20とトランジスタ21の接
続点における電圧VQ は、「VC/2」に等しくなる。
従って、トランジスタ20,21のエミッタ・ベース間
電圧VBE は共に「0.3」ボルトになる。一般的なシ
リコン・トランジスタではエミッタ・ベース間電圧VBE
が「0.6」ボルト以下になるとオフ状態になる。す
なわち、図9に示すように、エミッタ・ベース間電圧V
BE が「0.6」ボルト以下の場合には、トランジスタ
20のエミッタ電流IE はほとんど流れない。従って、
ランプ1〜10の全てが正常である場合は、トランジス
タ20,21がオフ状態になり、各ランプ1〜10に
「VC/2」の電圧が印加される。
Here, assuming that all of the lamps 1 to 10 are normal, the voltage V Q at the connection point between the transistor 20 and the transistor 21 becomes equal to “V C / 2”.
Therefore, both the emitter-base voltage V BE of the transistors 20 and 21 becomes “0.3” volt. In a general silicon transistor, the emitter-base voltage V BE
Is turned off when the voltage becomes equal to or less than "0.6" volt. That is, as shown in FIG. 9, the emitter-base voltage V
When BE is less than "0.6" volts, the emitter current IE of transistor 20 hardly flows. Therefore,
When all of the lamps 1 to 10 are normal, the transistors 20 and 21 are turned off, and a voltage of “V C / 2” is applied to each of the lamps 1 to 10.

【0011】次に、一部のランプが断線した場合の動作
を説明する。例えば、ランプ1が断線すると、ランプ1
〜5から成る並列回路の合成抵抗値が高くなるから、 VQ < VC/2……式(3) なる関係が成立する。さらに、 VA−VQ > 0.6……式(4) が成立すると、トランジスタ20のエミッタ・ベース間
電圧VBE が「0.6」ボルト以上になるから、トラン
ジスタ20がオン状態になる。
Next, the operation when some lamps are disconnected will be described. For example, when the lamp 1 is disconnected, the lamp 1
Since the combined resistance of the parallel circuit composed of 5 is high, V Q <V C / 2 ...... (3) the relationship is established. Further, when the V A -V Q> 0.6 ...... formula (4) is satisfied, because the emitter-base voltage V BE of the transistor 20 is "0.6" volts, transistor 20 is turned on .

【0012】ここで、トランジスタ20のエミッタ電流
E は、ランプ6〜10を流れる電流とランプ2〜5を
流れる電流との差に等しくなるから、ほぼランプ1個分
に相当する電流になる。ところで、図9を参照すると、
エミッタ電流IE の大小にかかわらずエミッタ・ベース
間電圧VBE はほぼ「0.6」ボルトに一定する。従っ
て、電圧VQ は、下式(5)の通りになる。
Here, since the emitter current IE of the transistor 20 is equal to the difference between the current flowing through the lamps 6 to 10 and the current flowing through the lamps 2 to 5, it becomes a current substantially corresponding to one lamp. By the way, referring to FIG.
Irrespective of the magnitude of the emitter current IE, the emitter-base voltage V BE is substantially constant at “0.6” volts. Therefore, the voltage VQ is as shown in the following equation (5).

【0013】[0013]

【数1】 (Equation 1)

【0014】次に、ランプ2〜5が順次断線した場合を
想定すると、断線する毎にエミッタ電流IE は増大する
が、電圧VBE はほぼ一定であるから、断線数にかかわ
らず式(5)が成立する。なお、トランジスタ21は図9
のグラフの正負を逆転させたような特性を有しており、
ランプ6〜10が断線すると、トランジスタ20と同様
に動作する。従って、各ランプ1〜10の両端に印加さ
れる電圧は、他のランプの断線状態にかかわらず、ほぼ
「VC/2±0.3」の範囲に保持される。
Next, assuming that the lamps 2 to 5 are sequentially disconnected, the emitter current IE increases each time the disconnection occurs, but the voltage V BE is substantially constant. ) Holds. The transistor 21 is shown in FIG.
It has the characteristic of reversing the positive and negative of the graph of
When the lamps 6 to 10 are disconnected, they operate similarly to the transistor 20. Therefore, the voltage applied to both ends of each of the lamps 1 to 10 is maintained substantially in the range of “V C /2±0.3” regardless of the disconnection state of the other lamps.

【0015】このように、本実施例においては、各ラン
プ1〜10の両端に印加される電圧をほぼ「VC/2±
0.3」の範囲に保持することができるから、一部のラ
ンプが断線した場合においても、他のランプが断線する
ことを未然に防止することができる。
As described above, in this embodiment, the voltage applied to both ends of each of the lamps 1 to 10 is substantially equal to “V C / 2 ±
Therefore, even if some lamps are disconnected, it is possible to prevent other lamps from being disconnected.

【0016】なお、本実施例は、図2,3に示すように
種々の変形が可能である。図2に示す構成にあっては、
図1におけるダイオード14に代えて、抵抗器16が設
けられている。その他の構成は図1と同様である。な
お、以下の説明においては、ランプ1〜5を負荷L1
ランプ6〜10を負荷L2 という。図2において、抵抗
器16における電圧降下が「0.6」ボルトになるよう
に抵抗器13,15,16の抵抗値を選択すると、図2
の回路は図1のものと同様に動作する。
The present embodiment can be variously modified as shown in FIGS. In the configuration shown in FIG.
A resistor 16 is provided instead of the diode 14 in FIG. Other configurations are the same as those in FIG. In the following description, the lamps 1 to 5 are connected to the load L 1 ,
The lamp 6 to 10 that the load L 2. In FIG. 2, when the resistance values of the resistors 13, 15, and 16 are selected so that the voltage drop in the resistor 16 becomes "0.6" volt, FIG.
1 operates in the same manner as that of FIG.

【0017】また、図3に示す構成にあっては、トラン
ジスタ20に代えてダーリントン接続されたトランジス
タ22,23が設けられており、トランジスタ21に代
えてダーリントン接続されたトランジスタ24,25が
設けられている。また、ダイオード14に代えて、直列
接続されたダイオード17〜19が設けられている。図
3の構成によれば、 VA = VC/2+0.9……式(6) VB = VC/2−0.9……式(7) が成立するが、トランジスタ22,23は VA−VQ > 0.6×2……式(8) が成立する場合にオン状態になり、トランジスタ24,
25も同様であるから、図3の回路は図1のものと同様
に動作する。
In the configuration shown in FIG. 3, Darlington-connected transistors 22 and 23 are provided instead of transistor 20, and Darlington-connected transistors 24 and 25 are provided instead of transistor 21. ing. Further, diodes 17 to 19 connected in series are provided instead of the diode 14. According to the configuration of FIG. 3, V A = V C /2+0.9...... formula (6) V B = V C /2-0.9...... formula (7) is satisfied, but the transistors 22 and 23 is V a -V Q> 0.6 × turned on when the 2 ...... formula (8) is satisfied, the transistor 24,
25 is similar, the circuit of FIG. 3 operates in the same manner as that of FIG.

【0018】B.第2の実施例 次に、本考案の第2の実施例を図4を参照して説明す
る。図において、L1〜L(2n) は負荷であり、順次直列
に接続されている。負荷L1 はその一端に電源電圧VC
が印加されており、負荷L(2n) は接地されている。次
に、Q1,Q3,……,Q(2n-1) はNPNトランジス
タ、Q2,Q4,……,Q(2n) はPNPトランジスタで
あり、これらのコレクタ端およびエミッタ端が、対応す
る負荷L1〜L(2n) と並列に接続されている。また、抵
抗器R1〜R(n+1) とダイオードD1〜D(n) とは交互に
直列に接続されており、抵抗器R1には電源電圧VC
印加されるとともに、R(n+1) は接地されている。そし
て、これら抵抗器R1〜R(n+1) およびダイオードD1
(n) の各接続点には、トランジスタQ1〜Q(2n) のベ
ース端が順次接続されている。
B. Second Embodiment Next, a second embodiment of the present invention will be described with reference to FIG. In the figure, L 1 to L (2n) are loads, which are sequentially connected in series. Supply voltage V C load L 1 is at one end
Is applied, and the load L (2n) is grounded. Next, Q 1 , Q 3 ,..., Q (2n-1) are NPN transistors and Q 2 , Q 4 ,..., Q (2n) are PNP transistors. It is connected in parallel with the corresponding loads L 1 to L (2n) . Further, the resistor R 1 ~R (n + 1) and the diode D 1 ~D (n) are connected alternately in series, together with the power supply voltage V C is applied to the resistor R 1, R (n + 1) is grounded. The resistors R 1 to R (n + 1) and the diodes D 1 to
The bases of the transistors Q 1 to Q (2n) are sequentially connected to each connection point of D (n) .

【0019】ここで、ダイオードD1〜D(n) の順方向
電圧降下は「0.6」ボルトであり、各負荷L1〜L
(2n) の電源電圧側の端子電圧をVL1〜VL(2n) とし、
各トランジスタQ1〜Q(2n) のベース電圧をVB1〜V
B(2n) とすると、各抵抗器R1〜R(n+1) の抵抗値は、
次式(9)を満足するように設定されている。
Here, the forward voltage drop of the diodes D 1 to D (n) is “0.6” volt, and the loads L 1 to L
The power supply voltage side of the terminal voltage of the (2n) and V L1 ~V L (2n),
The base voltages of the transistors Q 1 to Q (2n) are V B1 to V
Assuming that B (2n) , the resistance value of each of the resistors R 1 to R (n + 1) is
It is set so as to satisfy the following equation (9).

【0020】[0020]

【数2】 (Equation 2)

【0021】例えば、正常時における電圧VL2が「1
0」ボルトであれば、電圧VB1が「10.3」ボルト、
電圧VB2が「9.7」ボルトになるように、各抵抗器R
1〜R(n+1) の抵抗値が設定されている。
For example, when the voltage V L2 in the normal state is “1”
0 "volts, the voltage V B1 is" 10.3 "volts,
Each resistor R is adjusted so that the voltage V B2 becomes “9.7” volts.
Resistance values of 1 to R (n + 1) are set.

【0022】上記構成において、負荷L1〜L(2n) が全
て正常である場合には、各トランジスタQ1〜Q(2n)
エミッタ・ベース間電圧VBE は全て「±0.3」ボル
トになる。すなわち、トランジスタQ1〜Q(2n) はオフ
状態になる。一方、負荷L1〜L(2n) のうち何れかが故
障すると、電圧VL1〜VL(2n)のバランスが崩れる。そ
して、何れかの電圧VL1〜VL(2n) が、正常値よりも
「0.3」ボルト以上変動すると、対応するトランジス
タQ1〜Q(2n) のエミッタ・ベース間電圧VBEが「±
0.6」ボルトになり、そのトランジスタがオン状態に
なる。これにより、電圧VL1〜VL(2n) は、最大限変動
した場合においても、「正常値±0.3」ボルト程度に
なり、各負荷L1〜L(2n) が保護される。
In the above configuration, when the loads L 1 to L (2n) are all normal, the emitter-base voltages V BE of the transistors Q 1 to Q (2n) are all “± 0.3” volts. become. That is, the transistors Q 1 to Q (2n) are turned off. On the other hand, if any of the loads L 1 to L (2n) fails, the balance between the voltages V L1 to V L (2n) is lost. When any of the voltages V L1 to V L (2n) fluctuates by more than “0.3” volts from the normal value, the emitter-base voltage V BE of the corresponding transistor Q 1 to Q (2n) becomes “ ±
0.6 "volts and the transistor is turned on. Thus, the voltage V L1 ~V L (2n), in a case where the maximum variation also becomes approximately "normal value ± 0.3" volts, the loads L 1 ~L (2n) is protected.

【0023】なお、図4の構成においては、偶数個の負
荷L1〜L(2n) を直列接続する場合の回路を示したが、
奇数個の負荷L1〜L(2n+1) を接続する場合には図5に
示すように構成するとよい。図において、負荷L(2n)
には、PNPトランジスタQ(2n) とともにNPNトラ
ンジスタQa のコレクタ端およびエミッタ端が並列に接
続されている。また、負荷L(2n+1) には、トランジス
タQb のコレクタ端およびエミッタ端が並列に接続され
ている。電源とアースとの間には、抵抗器Ra,ダイオ
ードDa および抵抗器Rb が順次直列に接続されてお
り、ダイオードDa のアノード端はトランジスタQa
ベース端に、カソード端はトランジスタQb のベース端
に各々接続されている。抵抗器Ra,Rb の抵抗値は、
正常時におけるトランジスタQa のベース電圧がトラン
ジスタQ(2n) のベース電圧と等しくなるように設定さ
れている。
In the configuration of FIG. 4, a circuit is shown in which an even number of loads L 1 to L (2n) are connected in series.
When connecting an odd number of loads L 1 to L (2n + 1) , the configuration shown in FIG. 5 may be used. In the figure, the load L (2n)
The collector end and the emitter terminal of the NPN transistor Q a is connected in parallel with the PNP transistor Q (2n). Moreover, the load L (2n + 1) is the collector end and the emitter terminal of the transistor Q b are connected in parallel. Between the power supply and ground, resistors R a, diode D a and a resistor R b and are connected sequentially in series, the anode end of the diode D a is the base of the transistor Q a, cathode end transistor They are respectively connected to the base of the Q b. Resistors R a, the resistance value of R b is
The base voltage of the transistor Qa in a normal state is set to be equal to the base voltage of the transistor Q (2n) .

【0024】上記構成によれば、負荷L(2n) が故障し
電圧バランスが崩れると、トランジスタQa,Q(2n)
オン状態になり、各負荷の端子電圧の変動が抑制され
る。また、負荷L(2n+1) が故障した場合には、トラン
ジスタQb がオン状態になり、各負荷の端子電圧の変動
が抑制される。従って、図5の構成にあっては、図4の
構成と同様に、各負荷L1〜L(2n+1) が保護される。な
お、上述した各実施例においては負荷としてランプを用
いた場合を説明したが、本考案はランプに限られず各種
の負荷に適用することが可能である。
According to the above configuration, when the load L (2n) fails and the voltage balance is lost, the transistors Q a and Q (2n) are turned on, and the fluctuation of the terminal voltage of each load is suppressed. Further, if the load L (2n + 1) fails, the transistor Q b is turned on, variations in the terminal voltage of each load can be suppressed. Therefore, in the configuration of FIG. 5, similarly to the configuration of FIG. 4, the loads L 1 to L (2n + 1) are protected. In each of the embodiments described above, the case where a lamp is used as a load has been described. However, the present invention is not limited to a lamp and can be applied to various loads.

【0025】[0025]

【考案の効果】以上説明したように、この考案の直列負
荷保護装置によれば、第1および第2の負荷のうち何れ
かが故障した場合に、故障した負荷の端子電圧が抑制さ
れ、他の負荷に印加される電圧の変動が小さくなるか
ら、これら他の負荷に対する悪影響を未然に防止するこ
とができる。
As described above, according to the series load protection device of the present invention, any one of the first and second loads can be used.
If the load fails, the terminal voltage of the failed load is suppressed.
As a result, fluctuations in the voltage applied to the other loads are reduced, so that adverse effects on these other loads can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この考案の第1の実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】 第1の実施例の一変形例の回路図である。FIG. 2 is a circuit diagram of a modification of the first embodiment.

【図3】 第1の実施例の他の変形例の回路図である。FIG. 3 is a circuit diagram of another modification of the first embodiment.

【図4】 この考案の第2の実施例の回路図である。FIG. 4 is a circuit diagram of a second embodiment of the present invention.

【図5】 第2の実施例の一変形例の回路図である。FIG. 5 is a circuit diagram of a modification of the second embodiment.

【図6】 従来のランプ点灯回路の回路図である。FIG. 6 is a circuit diagram of a conventional lamp lighting circuit.

【図7】 従来のランプ点灯回路の回路図である。FIG. 7 is a circuit diagram of a conventional lamp lighting circuit.

【図8】 従来のランプ点灯回路の回路図である。FIG. 8 is a circuit diagram of a conventional lamp lighting circuit.

【図9】 一般的なNPNトランジスタの特性図であ
る。
FIG. 9 is a characteristic diagram of a general NPN transistor.

【符号の説明】[Explanation of symbols]

1〜10 ランプ(負荷) 20,21 トランジスタ(スイッチング素子) 1 to 10 Lamp (load) 20, 21 Transistor (switching element)

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 第1の負荷と、 前記第1の負荷に直列に接続された第2の負荷と、 前記第1および第2の負荷の接続端にエミッタ端が接続
され前記第1の負荷の他端にコレクタ端が接続された第
1のトランジスタと、 前記第1および第2の負荷の接続端にエミッタ端が接続
され前記第2の負荷の他端にコレクタ端が接続されると
ともに、前記第1のトランジスタとは極性が異なる第2
のトランジスタと、 前記第1および第2のトランジスタのベース端間の電圧
を一定に保持する電圧保持手段と を具備することを特徴
とする直列負荷保護装置。
And 1. A first load, the second load connected in series with the first load, the emitter terminal connected to said first and second load connecting end
And a collector end connected to the other end of the first load.
One transistor and an emitter terminal connected to a connection terminal between the first and second loads.
And the collector end is connected to the other end of the second load.
In both cases, the second transistor has a different polarity from the first transistor.
And a voltage between base terminals of the first and second transistors
And a voltage holding means for holding the voltage constant .
JP1993064761U 1993-11-09 1993-11-09 Series load protection device Expired - Fee Related JP2593692Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993064761U JP2593692Y2 (en) 1993-11-09 1993-11-09 Series load protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993064761U JP2593692Y2 (en) 1993-11-09 1993-11-09 Series load protection device

Publications (2)

Publication Number Publication Date
JPH0730551U JPH0730551U (en) 1995-06-06
JP2593692Y2 true JP2593692Y2 (en) 1999-04-12

Family

ID=13267494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993064761U Expired - Fee Related JP2593692Y2 (en) 1993-11-09 1993-11-09 Series load protection device

Country Status (1)

Country Link
JP (1) JP2593692Y2 (en)

Also Published As

Publication number Publication date
JPH0730551U (en) 1995-06-06

Similar Documents

Publication Publication Date Title
US4420786A (en) Polarity guard circuit
US6710584B2 (en) Series regulator
JPH0121703B2 (en)
JP2807323B2 (en) Optical coupling detector
JP2593692Y2 (en) Series load protection device
US4501933A (en) Transistor bridge voltage rectifier circuit
JPH03788B2 (en)
JPH0878971A (en) Output circuit and arithmetic amplifier
US4841565A (en) Monolithically integratable telephone circuit for feeding a subscriber&#39;s telephone line
JP3882332B2 (en) Clamp circuit
JPH04255424A (en) Power supply circuit
US5473529A (en) Circuit arrangement for rectifying an AC voltage signal with a plurality of differential amplifier stages
JP2836304B2 (en) Ground circuit
US6188207B1 (en) Switching power supply
JPS6042520Y2 (en) current limit circuit
SU1451669A1 (en) D.c. voltage stabilizer
JPH0412621A (en) Apparatus for switching polarity of power supply
JP2555789Y2 (en) Constant voltage power supply circuit
JPH0122370Y2 (en)
JP3241698B2 (en) Semiconductor integrated circuit device
JPH0230786Y2 (en)
KR0129033Y1 (en) Constant current charging circuit in wireless telephone
JPH0638402A (en) Power supply circuit
JP2594063Y2 (en) Driver circuit for pin electronics card
JPH0442727A (en) Current limiting circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees