JP2592586B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、動的レジスタ割り当て
あるいはレジスタ名称変更により複数命令を並列に処理
することが可能で、しかも、分岐命令を予測で実行する
ことができる情報処理装置に関する。

【０００２】

【従来の技術】複数命令の並列処理によって高速化を図
る一方式として、動的レジスタ割り当てあるいはレジス
タ名称変更と言える方法がある。この方法では、命令が
指定するレジスタ番号により指定可能な数より多い、命
令が指定するレジスタ番号に動的に割り当て可能な複数
のレジスタを情報処理装置内に予め実装し、同じレジス
タ番号を指定し、その番号のレジスタにデータを書き込
むことを要求する複数の命令に対して、互いに異なるレ
ジスタを割り当て、それぞれの命令が要求するデータを
一時的にそれぞれの命令に割り当てられたレジスタに書
き込む。それにより、それぞれの命令が要求する、レジ
スタへのデータの書き込みをこのような異なるレジスタ
に対して実行させることにより、これらの命令を並列に
実行可能とするものである。この方法では、装置内に実
装された複数のレジスタは、時間の経過とともに、いろ
いろのレジスタ番号のレジスタとして使用される。その
意味でレジスタの動的割り当てであり、あるいは各レジ
スタが割り当てられるレジスタ番号が変更されると言う
意味でレジスタの名称変更と言える。以下では動的割り
当てあるいはレジスタ名称の変更を、簡単化のために単
にレジスタの動的割り当てと呼ぶことがある。このよう
な方法を具体的に実現する装置の一例は、たとえば、特
願昭58−237777号明細書（特開昭60−129838号明細書）
あるいは特開昭57−166649号明細書に記載されている。

【０００３】一方、近年、分岐命令の実行を高速化する
ために、分岐命令が指定する分岐判定を結果が確定する
前に、予め定めた方法により、分岐が成功したあるいは
分岐が不成功であると予測して、分岐先命令とそれに続
く命令列あるいは分岐命令に続く命令列のどちらかを実
行するという分岐命令の予測実行という技術が知られて
いる。

【０００４】したがって、上に例示したレジスタの動的
割り当てあるいはレジスタ名称変更という技術を使用す
る場合でも、この分岐命令の予測実行を実行できること
が望ましい。しかし、従来技術には、このことを考慮し
たものはない。

【０００５】

【発明が解決しようとする課題】レジスタの動的な割り
当てあるいはレジスタ名称変更を採用する装置にこの分
岐命令の予測実行を採用すると、分岐命令の予測実行中
でも、いずれかのレジスタ書き込み命令にレジスタを新
に割り当てることになる。しかし、後にこの分岐の予測
が外れていたと判明したときには、この予測状態で実行
された命令の実行を無効にする必要がある。したがっ
て、これらの命令の実行を無効にする処理を簡単化する
ことが望まれる。

【０００６】このためには、各レジスタの割り当て状態
を示す情報あるいは各レジスタに割り当てられたレジス
タ名称（以下、これらを単にレジスタの割り当て情報と
言うことがある）を分岐命令の実行前の状態に戻す処理
を簡単に行えることが望ましい。

【０００７】さらに、レジスタの動的割り当てを使用す
るには、いずれかの命令にレジスタを割り当てるときに
は、空き状態にあるレジスタを割り当てる。したがっ
て、分岐命令の予測実行状態において実行された命令の
実行を無効にするとき、空きレジスタに関する情報を予
測実行前に戻す処理を簡単に行えることが望ましい。

【０００８】また、予測状態で実行されたレジスタ書き
込み命令によってもいずれかのレジスタの内容が更新さ
れてしまう。したがって、この命令を無効にするときに
は、このレジスタの状態を分岐命令実行前の状態に戻す
必要がある。したがって、このような処理を簡単に行え
ることが望ましい。

【０００９】本願第１の発明の目的は、動的レジスタ割
り当てあるいはレジスタ名称変更を採用するデータ処理
装置内において、分岐予測が失敗したときに、空き状態
にあるレジスタを識別するための情報を、分岐命令の実
行前の状態に簡単に戻すことが出来る情報処理装置を提
供することである。

【００１０】本願第２の発明の目的は、動的レジスタ割
り当てあるいはレジスタ名称変更を採用するデータ処理
装置内において、分岐予測が失敗したときに、予測実行
状態で新に使用されたレジスタの内容を、分岐命令の実
行前の状態に簡単に戻すことが出来る情報処理装置を提
供することである。

【００１１】

【課題を解決するための手段】本願第１の発明では、分
岐予測実行直前の空きレジスタを識別する情報を退避す
る手段と、予測が失敗と判明したときに、退避された空
きレジスタを識別する情報を回復する手段とを設ける。

【００１２】本願第２の発明では、予測で実行された上
記一方の命令列に含まれた、複数の命令が指定する複数
のデータ書き込み用レジスタの番号の各々に対して、そ
の命令の種別に依らないで、上記複数のレジスタの一つ
を割り当てる手段と、分岐の予測実行が失敗と判明した
ときに、上記一方の命令列に含まれた、データ書き込み
用レジスタの番号を指定した上記複数の命令に対して新
に割り当てたレジスタの割り当てを無効とする手段とを
設ける。

【００１３】

【実施例】以下、本発明の一実施例を説明する。説明の
都合上、日立製作所のＭシリーズアーキテクチャに基づ
く情報処理装置を、以下の説明の前提とする。図１に典
型的な命令フォーマットを示す。すなわち命令は、演算
の種類を示すＯＰ部、第１オペランドが格納されている
レジスタ番号を示すＲ１部、第２オペランドが格納され
ているメモリアドレスを作成するためのインデクスレジ
スタ番号を示すＸ２部、同じくベースレジスタ番号を示
すＢ２部、同じくディスプレースメントを示すＤ２部と
からなる。例外の一つとして、Branch on Condition命
令（以下ＢＣ命令と略記する）がある。ＢＣ命令ではＲ
１部の位置に、分岐する条件を設定するためのマスク
（Ｍ１部）が置かれる。

【００１４】図２では、本実施例で実行される命令例の
例を示している。第１番目の命令Ａは、Ｘ２，Ｂ２で示
されるレジスタの内容とＤ２を加算して得られるアドレ
スａの内容をＲ１で示される汎用レジスタ（以下ＧＲと
略記する）１番の内容に加算しその結果を同じく１番の
ＧＲ（これをＧＲ１と記す）に格納しその加算結果によ
って条件コード（以下ＣＣと略記する）を設定する、い
わゆるＲＸタイプの加算命令である。第２番目の命令Ｂ
Ｃは、設定されているＣＣとマスクによって、次にＢＣ
命令のメモリ上で次の命令を実行するか、あるいはｂで
示されるアドレスに格納されている命令（以下、ターゲ
ット命令と呼ぶ）を実行するかを決定し、プログラム状
態語内の令令アドレスフィールドの値を実行すべき命令
の命令アドレスに置き換える分岐命令である。第３番目
の命令Ｌは、アドレスＣの内容をＧＲ１に転送する命令
である。第４，５，６番目の命令は、Ｒ１部、第２オペ
ランドアドレスが異なる点を除いては、第３番目の命令
と同じく、ロード命令である。 図３は、本実施例の情
報処理装置において、図２で示した命令列を実行したと
きの概略のタイムチャートである。横軸は処理の時刻を
あらわし、処理の時間的単位であるサイクルの開始時刻
毎に目盛り付けされ、左からＴ₀，Ｔ₁，……，Ｔ₇と呼
ぶ。ある時刻Ｔ_iからＴ_i+1までの時間をサイクルと呼
び、それを左から第０サイクル（Ｃ₀と略記，以下同
様），Ｃ₁，……，Ｃ₆と名付ける。縦方向には、この情
報処理装置において重要な構成要素である命令レジスタ
（命令を保持しておくレジスタ）と並列動作可能なｎ＋
１個の演算器Ｅ₀，Ｅ₁，……，Ｅ_nおよび分岐命令にお
いて分岐するか否かを判定する分岐判定回路を示してい
る。

【００１５】Ｔ₀で命令レジスタにセットされた第１番
目の命令Ａはただちに演算器Ｅ₀を起動し、Ｃ₀，Ｃ₁，
Ｃ₂，Ｃ₃の４サイクルをかけて演算を行ない、Ｃ₃サイ
クルの終了時点において演算結果にしたがってＣＣを設
定する。命令レジスタには、演算器または分岐判定回路
に起動をかけたとき、次に処理すべき命令がセットされ
る。すなわち、Ｔ₁において第２番目の命令ＢＣがセッ
トされる。ＢＣ命令はただちに分岐判定回路を起動し、
Ｃ３で設定される判定に必要な命令ＡのＣＣに従ってＣ
₄サイクルで分岐判定を行なう。ＢＣ命令が命令レジス
タにセットされてから分岐判定がなされる間、すなわち
Ｃ₂，Ｃ₃，Ｃ₄サイクルでは、ＢＣ命制の次の命令列を
処理すべきか、あるいはターゲット命令を処理すべきか
不明である。このような状態で、分岐が成立するかもし
くは成立しないと予測して、それぞれ分岐先の命令列あ
るいは分岐命令に続く命令を仮に実行する方法が知られ
ている（以下このような予測で命令を実行する状態を予
測状態と呼ぶ）。本実施例では、例えば、分岐が不成立
になると予測し、ＢＣ命令のメモリ上で次の命令列の処
理を行なう。Ｃ₂,Ｃ₃,Ｃ₄サイクルを予測サイクル、そ
の状態下で命令レジスタにセットされた命令を予測命令
と呼ぶ。このような処理を行なうことにより、分岐不成
立時の性能劣化を防ぐことができる。

【００１６】Ｔ₂において第３番目の命令Ｌ，Ｔ₃におい
て第４番目の命令Ｌ，Ｔ₄において第５番目の命令Ｌが
命令レジスタにセットされ、ただちに演算器Ｅ₁，Ｅ₂，
Ｅ₃において演算が行なわれ、ＧＲへデータが書き込ま
れる。ＧＲ１へデータを書き込む第１の命令がまだ実行
中にもかかわらず後続の第３の命令がＧＲ１へデータを
書き込める理由については後述する。Ｌ命令の演算に要
する時間は１サイクルである。この３つのＬ命令の命令
列は、ＢＣ命令のメモリ上で次の命令列であり、３つの
命令すべてが予測命令である。ここでは分岐予測状態で
実行中で実行される、物理レジスタを更新する命令の例
として、ロード命令Ｌを説明する。ＢＣ命令の分岐判定
がＣ₄でなされた後Ｔ₅で命令レジスタにセットされる第
６番目の命令Ｌは、もし分岐が不成立すなわち予測成功
であるならば第５番目のＬ命令のメモリ上で次の命令
を、逆に分岐成立すなわち予測失敗であるならばＢＣ命
令のターゲット命令を表わすものとする。分岐が成立の
とき、予測サイクル中に処理された３つのＬ命令は、本
来処理されるべきではなかった命令である。したがっ
て、後続の命令の処理に対して弊害となる実行結果は、
その時点でキャンセルされなければならない。

【００１７】以下、この問題をさらに具体的に説明す
る。分岐予測状態で命令を実行しているときにその予測
が失敗したと判明した場合に、予測状態で実行した命令
を無効にする必要がある。その無効にあたっては、予測
状態で実行された命令が指定する論理レジスタに割り当
てた物理レジスタに書き込まれた内容を無効にする必要
がある。もし、予測状態で実行されたレジスタ更新命令
に新に物理レジスタを割り当てないとすると、その命令
が指定する論理レジスタに対して予測実行開始前にすで
に実行された命令の実行時に割り当てられた物理レジス
タの内容を、予測実行状態で実行された命令により更新
することになる。したがって、分岐予測が不成功と判明
したときには、その物理レジスタが更新される前の内容
に、その物理レジスタの内容を回復する必要がある。こ
のためには、この物理レジスタを更新する際に、その物
理レジスタの更新前の内容をどこかに退避する必要があ
る。

【００１８】この問題を避けるためには、予測実行状態
で実行されたレジスタ更新命令が指定する論理レジスタ
に対して、すでに物理レジスタが予測実行前に割り当て
られているときには、そのレジスタ更新命令に対して必
ず新たに物理レジスタを割り当てればよい。

【００１９】本実施例では、このような割り当て方法を
もっとも簡単に実行する方法として、いずれかの論理レ
ジスタの内容を変更する命令を実行するときには、その
レジスタ更新命令の種類に依らないで、その命令が指定
する、その更新すべき論理レジスタに対して、空き状態
にある物理レジスタを新に割り当てる方法を採用する。
このようなレジスタ割り当て方法を分岐予測状態で実行
される命令に適用する。この結果、分岐予測状態では、
レジスタ更新命令が指定する更新すべき論理レジスタに
は必ず空き状態にある物理レジスタが新に割り当てられ
るので、分岐予測が失敗した場合に備えて、その物理レ
ジスタの更新前の内容を予め退避しておく必要がなく、
分岐予測が実際に生じた場合には、分岐予測状態で実行
された命令が指定する論理レジスタに割り当てられた物
理レジスタの割り当てを無効にすればよい。このレジス
タの割り当てを無効にするもっとも簡単な方法は、予測
実行開始直前のレジスタ割り当て情報を退避してから予
測実行を開始し、分岐予測が失敗と判明したときに、レ
ジスタ割り当て情報として、退避した情報を回復すれば
よい。同様に、空きレジスタを識別するための情報（空
きレジスタ情報）も退避回復すれば、空きレジスタ情報
も分岐予測実行開始前の情報に簡単に戻せる。

【００２０】以下、図４〜７を用いて、本実施例の情報
処理装置の構成と動作を説明する。図４は全体構成であ
る。この情報処理装置では、具体的な動的レジスタ割り
当て方法の一例として、演算結果を先行する命令Ａと同
一の汎用レジスタａに格納するように指定された命令Ｂ
の処理を行なうにあたり、汎用レジスタの総数より多い
物理レジスタの群を設け、命令Ａの演算結果をある物理
レジスタａに格納したとき、命令Ｂの演算結果を物理レ
ジスタａとは異なる物理レジスタａ′に格納し、以後の
命令で命令Ｂの演算結果を演算に用いるとき、物理レジ
スタａ′から読み出すようにすることで、先行する命令
の実行を待たずに後続の命令Ｂの実行を可能にする方法
を使用する。この方法を用いることにより、図３で示し
たタイムチャートでＧＲ１へ書き込む順番が逆転でき
た。

【００２１】図において、４０６はこのような、命令で
指定可能なレジスタの数より多い物理レジスタの群を示
す。４０１は命令デコード制御回路であり、次に処理す
べき命令をメモリ（図示せず）から読み出し、命令レジ
スタ４０２へ出力する。通常は、現在命令レジスタ４０
２にセットされている命令の、上記メモリ上で次の命令
を出力するが、ＢＣ命令の判定がなされ分岐成立、すな
わち予測失敗のときターゲット命令を上記メモリから読
み出し、命令レジスタ４０２に出力する。出力する命令
はすべてメモリから読み出されるが、この命令の読み出
しのための論理は本実施例の説明には不要であり、また
公知の技術により構成可能であるため、図示せず、また
説明も省略する。また、命令デコード制御回路の命令の
切り替え制御も公知の技術であり、本実施例の効果とは
直接関連が無いので、説明を省略する。以下に本実施例
に必要な命令デコード制御回路４０１の出力情報を示
す。

【００２２】(1) ＩＮＳ：次に処理すべき命令を示す。
本信号は命令レジスタ４０２に送られる。

【００２３】(2) ＤＳ：命令レジスタ４０２にＩＮＳを
セットすべきことを示す。本信号は、命令のデコードを
抑止する信号ＳＵＰ（本信号は、並列演算制御回路４０
４から与えられる）が１のとき抑止される。本信号は、
命令レジスタ４０２に送出される。

【００２４】４０２は命令レジスタであり、処理を行な
う命令を保持する。命令レジスタには、ＤＳが１のとき
ＩＮＳで示される次に処理すべき命令がセットされる。
命令レジスタ４０２内の命令は命令デコーダ４０３に送
られ、命令の実行に必要な情報を生成するための解読が
行なわれる。命令デコーダ４０３が出力する命令解読情
報のうち、本実施例の説明に必要なものは以下である。

【００２５】(1) ＯＰ：命令のＯＰ部であり、演算の内
容を示している。本信号は、並列演算制御回路４０４、
演算器４０７に送出される。

【００２６】(2) ＣＲ：汎用レジスタＧＲを変更する命
令であることを示す。本信号は、仮想レジスタ制御回路
４０５、演算器４０７に送出される。

【００２７】本信号は命令Ｌの場合に限らず、物理レジ
スタを更新するいずれの命令に対しても’１’となる。
本実施例では、この信号ＣＲは命令がレジスタを変更す
る命令である限り、その命令の種類によらずに、出力さ
れる。例えば、図３で示した加算命令Ａは加算結果を汎
用レジスタＲ１に書き込む命令である。ロード命令Ｌ
は、メモリ内のオペランドを汎用レジスタＲ１に書き込
む命令である。したがって、このような命令はこれらの
レジスタを更新する命令であるので、これらの命令のい
ずれに対してもこの信号ＣＲが出力される。

【００２８】(3) ＩＮ：命令レジスタ４０２にセットさ
れた命令に対し一意に定まり、命令の概念的順序を表す
命令番号を示す。本信号は、０，１，２，……，ｍと順
次加算され、ｍの次は０に戻る。本信号は、並列演算制
御回路４０４に送られる。ｍは十分大きな値とする。

【００２９】(4) Ｒ１Ｍ１：ＢＣ命令のときのＭ１部、
ＢＣ命令以外のときのＲ１部である。本信号は、仮想レ
ジスタ制御回路４０５、分岐判定回路４０８に送出され
る。

【００３０】(5) ＢＲ：命令レジスタにセットされてい
る命令がＢＣ命令であることを示す。本信号は、仮想レ
ジスタ制御回路４０５、分岐判定回路４０８に送られ
る。

【００３１】分岐判定回路４０８では、後に説明するよ
うに、この分岐命令を実行して、分岐成立か否かを判定
し、成立のときには、分岐成功信号ＴＫＮを１にする。
本実施例では分岐命令の後の予測実行状態では、分岐不
成立と予測して、分岐命令に続く命令を実行すると仮定
しているので、もしこの信号ＴＫＮが１になれば、予測
が失敗したことになる。

【００３２】並列演算制御回路４０４は、演算器Ｅ₀〜
Ｅ_nの状態を監視し、以下の信号を生成する。

【００３３】(1) ＢＯＰｉ（ｉ：０〜ｎ）：演算器Ｅｉ
に起動をかける信号である。並列演算制御回路４０４
は、ＯＰが演算器を用いることを示すとき、現在演算実
行中でない空いている演算器に対応するＢＯＰｉ信号を
発行し演算器を起動すると同時に、演算器対応に持ち演
算器の状態を保持するレジスタ（以下、ＥＢｉ（ｉ：０
〜ｎ）レジスタと呼ぶ）に１をたて、この演算器が空い
ていないことを示す。後にその演算が終了し演算器から
ＥＯＰｉ信号を受けたとき、そのＥＢｉレジスタは０に
クリアされその後、その演算器は後続の命令の演算に用
いることができる。場合によっては、すべての演算器が
ふさがっていて後続命令の演算が開始できないことがあ
りうるが、そのための制御回路は本実施例の効果とは直
接関連はないので説明の簡単化のため省略する。本信号
は、演算器４０７および分岐判定回路４０８に送出され
る。

【００３４】(2) ＥＣＣ：ＣＣを決定する演算器の番号
を示す。並列演算制御回路４０４の中に、既に処理され
たＣＣを変更する命令のうち、最近に処理（命令レジス
タにセット）された命令が実行された演算器番号を保持
するレジスタを持っている。ＥＣＣは、その内容であ
る。本信号は、分岐判定回路４０８に送出される。

【００３５】(3) ＳＵＰ：命令のデコードを抑止するこ
とを示す。本信号はＯＰがＢＣ命令であることを示すと
き、それ以後の命令によって変更されるＧＲの数がカウ
ントされ、分岐判定終了信号ＢＪが１となる前にその数
がある数以上の大きさになるとき１となる。本信号は、
分岐命令に続いて予測状態で命令を実行してから、分岐
判定が下される以前に実行される、汎用レジスタを更新
する命令の数に歯止めをかける。歯止めの数について詳
細は後述する。

【００３６】仮想レジスタ制御回路４０５は、汎用レジ
スタＧＲの管理を行なう制御回路である。Ｒ１Ｍ１は、
ＢＣ命令以外の命令では命令のＲ１部であり、Ｍシリー
ズアーキテクチャでは１６本ある汎用レジスタＧＲのレ
ジスタ番号を示す。このときＲ1Ｍ1によって示されるＧ
Ｒのレジスタ番号を論理レジスタ番号を呼ぶ。すなわ
ち、論理レジスタとは、命令で直接指定可能なレジスタ
のことである。したがって、動的レジスタ割り当てを用
いないで、命令で指定されるレジスタ番号を割り当てら
れた汎用レジスタを有する情報処理装置では、各汎用レ
ジスタは、一つの論理レジスタに一対一に対応する。し
かし、動的レジスタ割り当ての情報処理装置において
は、異なる命令によって同一論理レジスタへデータの格
納を行なうとき、物理的に異なるレジスタ（以後、これ
を物理レジスタと呼ぶ）へ格納することは既に述べた。
したがって、このような情報処理装置では、論理レジス
タの数と、その装置内に実在する物理レジスタの数は異
なり、論理レジスタと物理レジスタとは一対一には対応
しないで、物理レジスタの数の方が多い。このような情
報処理装置では、いわゆる汎用レジスタは存在しない。
しかし、以下では、論理レジスタの意味で、汎用レジス
タあるいは略してＧＲという名称を使用することがあ
る。

【００３７】異なる命令が同一論理レジスタ番号のＧＲ
を読み出すとき、その論理レジスタへ結果を格納した命
令が読み出す命令によって異なるならば、読み出す論理
レジスタ番号に対応する物理レジスタは異なる。このよ
うな、論理レジスタ番号から物理レジスタ番号への変換
を、仮想レジスタ制御回路４０５では行なう。また、分
岐命令であることを示す信号ＢＲが１となったとき、Ｇ
Ｒの管理状態を退避し、予測状態で、命令を実行後その
予測が失敗と判明したとき、すなわち、本実施例では、
ＴＫＮが１になったとき、管理状態をＢＣ命令以前の状
態に戻す制御も行なう。詳細は図５に示す。以下に、仮
想レジスタ制御回路で生成される信号を示す。

【００３８】(1) ＲＰＲ：Ｒ１Ｍ１によって指定される
論理レジスタ番号に対応する物理レジスタ番号を示す。
このＲＰＲは読み出しに用いる物理レジスタの番号を示
す。すなわち、図３で示した加算命令Ａの場合、レジス
タＲ１は読み出し用の汎用レジスタの番号でもある。し
たがって、この命令の場合、この汎用レジスタＲ１に対
して割り当てられた物理レジスタからオペランドを読み
出す必要がある。したがって、この読み出しに使用する
物理レジスタを指定するときにそのレジスタの番号がＲ
ＰＲとして使用される。Ｒ１Ｍ１がＢＣ命令のＭ１部で
あるとき、それを論理レジスタ番号とみなし、ＲＰＲを
出力する。

【００３９】(2) ＡＰＲ：ＣＲが１、すなわち命令レジ
スタにセットされている命令がＧＲの内容を変更する命
令であるとき、Ｒ１Ｍ１によって指定される論理レジス
タ番号に対応して新たに割り当てられた演算結果を格納
すべき物理レジスタ番号を示す。ＣＲが１でないときの
ＡＰＲの値は意味を持たない。この物理レジスタ番号Ａ
ＰＲは、内容を更新するのに使用する物理レジスタの番
号として使用される。したがって、図２で示したＡ命令
のＲ１部で示される論理レジスタ番号１に対応するＲＰ
ＲとＡＰＲは、異なる物理レジスタ番号となる。すなわ
ち、ＲＰＲは読み出すべき物理レジスタの番号、ＡＰＲ
は結果を格納すべき物理レジスタの番号を表す。

【００４０】物理レジスタ群４０６は、物理レジスタ
と、その読み出し、書き込みの制御回路から成る。デー
タを読み出すとき読み出すべき物理レジスタ番号ＲＰＲ
を受け、その物理レジスタの内容を演算器へセットする
データＲＲＤとして出力する。また、データを書き込む
とき各演算器Ｅｉ（ｉ：０〜ｎ）によって出力される演
算終了を示す信号ＥＯＰｉ（ｉ：０〜ｎ）と同時に出力
される。レジスタ書き込み信号ＲＷｉ（ｉ：０〜ｎ）が
１となり、これに応答して書き込むべき物理レジスタの
番号ＷＰＲｉ（ｉ：０〜ｎ）によって示される物理レジ
スタに、演算結果ＳＲＤｉ（ｉ：０〜ｎ）を書き込む。

【００４１】演算器Ｅｉ（ｉ：０〜ｎ）４０７は、命令
デコーダ４０３から送られる演算の内容を示す信号ＯＰ
を、並列演算制御回路４０４から送られる演算開始信号
ＢＯＰｉ（ｉ：０〜ｎ）が１のときとり込み、これで指
定される演算を開始する。この時ＯＰがＧＲのデータを
オペランドとして必要とすることを示すならば、物理レ
ジスタ群４０６から送られるデータを演算のオペランド
とする。演算器は一旦ＢＯＰｉ信号によって起動をかけ
られると、演算終了まで起動時にとり込んだ情報を保持
しながら演算を行なう。すなわち、演算途中でＲＲＤが
変っても、セットされたオペランドデータは変わらな
い。メモリからも演算器にセットすべきデータが送られ
てくるが、その制御に関しては、本実施例の効果，本質
とは関連がないので、図示せず説明も省略する。以下に
演算器Ｅｉで生成される信号を示す。(1) ＥＯＰｉ
（ｉ：０〜ｎ）：その演算器での演算が終了したことを
示す。演算サイクルが複数の演算では、最後の演算サイ
クルに立つ。本信号は、並列演算制御回路４０４、分岐
判定回路４０８に送出される。

【００４２】(2) ＣＣｉ（ｉ：０〜ｎ）：演算した命令
がＣＣを変更する命令であるときのＣＣである。

【００４３】ＥＯＰｉと同時に出力される。本信号は、
分岐判定回路４０８に送出される。

【００４４】(3) ＷＰＲｉ（ｉ：０〜ｎ）：ＢＯＰｉ
（ｉ：０〜ｎ）が１となっている演算器Ｅｉ（ｉ：０〜
ｎ）は、命令デコーダ４０３から送られる信号ＣＲが
１、すなわちＧＲを変更する命令であることを示すと
き、演算結果を格納する物理レジスタの番号を示すＡＰ
Ｒを演算器内に取り込む。ＷＰＲｉは、演算結果を格納
する物理レジスタ番号であり、演算器内に保持されてい
るＡＰＲと同一の内容である。ＷＰＲｉは、後述するＲ
Ｗｉ信号と同時に出力され、ＲＷｉが１のときのみ有効
である。本信号は、物理レジスタ群４０６に送出され
る。

【００４５】(4) ＲＷｉ（ｉ：０〜ｎ）：ＢＯＰｉ信号
が１のとき、ＣＲを演算器内に取り込み、ＲＷｉは、演
算結果をＧＲに格納する命命であることを示す信号であ
り、演算器内に保持されているＣＲと同一の内容であ
る。ＲＷｉは、ＥＯＰｉ信号と同時に出力され、ＥＯＰ
ｉが１のときのみ有効である。本信号は物理レジスタ群
４０６に送出される。

【００４６】(5) ＳＲＤｉ（ｉ：０〜ｎ）：演算器Ｅｉ
の演算結果である。ＥＯＰｉが１のときのみ有効であ
る。本信号は、物理レジスタ群４０６に送出される。

【００４７】分岐判定回路４０８は、ＢＣ命令の分岐判
定を行なう回路である。ＢＣ命令が命令レジスタ４０２
にセットされると同時に、ＢＣ命令であることを示す信
号ＢＲが１となり、分岐判定回路に起動をかける。同時
に並列演算制御回路４０４からＣＣが決定される演算器
の番号を示す信号ＥＣＣが送られて来る。分岐判定回路
４０８は、起動をかけられている否かにかかわらず、常
に演算器から送られるＣＣを管理している。すなわち、
演算器対応にＣＣの有効，無効状態を保持するレジスタ
（以後、ＣＣＶＲｉ（ｉ：０〜ｎ）と記す。）をｎ＋１
本持ち、ＢＯＰｉにて対応するそのＣＣＶＲｉを０にク
リアし、ＥＯＰｉと同時にＣＣｉが送られてきたときに
１にセットする。送られたＣＣは演算器対応にＣＣの値
を保持するレジスタ（以後、ＣＣＲｉ（ｉ：０〜ｎ）と
呼ぶ）に格納される。ＢＲが１となりＥＣＣが送られて
来ると、分岐判定回路４０８はＥＣＣで示される演算器
に対応するＣＣＶＲｉを参照する。参照したＣＣＶＲｉ
が１であるとき、ＣＣを決定する命令の演算は既に終了
し、ＣＣＲｉにはその命令によって設定されたＣＣの値
が格納されている。命令レジスタにセットされている命
令がＢＣ命令であるとき、Ｒ１Ｍ１はＢＣ命令のＭ１
部、すなわち分岐のマスクを示す。そのマスクと設定さ
れているＣＣによって分岐の判定を行う。参照したＣＣ
ＶＲｉが０であるとき、ＣＣを決定する命令の演算はま
だ実行中であるので、ＣＣが設定されるまで分岐の判定
は待たされる。分岐の判定信号ＴＫＮは、分岐成立のと
きにのみ１となり、その他の状況では常に０を示す。Ｂ
Ｊは分岐成立不成立にかかわらず分岐判定がなされたと
き１となる分岐判定終了信号である。分岐判定は、ＣＣ
が既に設定されている場合にはただちになされるが、Ｃ
Ｃが設定されていない場合には、演算器でＣＣが決定さ
れた次のサイクルでなされる。分岐判定終了信号ＢＲが
１のときに送られて来る分岐のマスクＲ１Ｍ１は、分岐
の判定がなされるまで、分岐判定回路４０８内に保持さ
れる。

【００４８】図５に図４で示した仮想レジスタ制御回路
の詳細を示す。本実施例による動的レジスタ割り当てを
用いた情報処理装置では、いずれかの論理レジスタの内
容を変更する命令を実行する毎に、その命令が指定する
論理レジスタに対応して新たに別の物理レジスタを割り
あてることにより、異なる命令による、同一の論理レジ
スタへのデータ書き込みの順序性を逆転できる。すなわ
ち、同一論理レジスタ番号の論理レジスタを変更する２
つの命令Ａ，Ｂがあるとき、後続の命令Ｂのその論理レ
ジスタへの書き込みを先行する命令Ａがその論理レジス
タに書き込む以前に実行できる。命令Ａ，Ｂの変更する
論理レジスタ番号に対応する物理レジスタ番号を、それ
ぞれａ，ｂとすれば、命令Ｂ以降の命令がその論理レジ
スタ番号のレジスタからデータの読み出しを行なうとき
の物理レジスタ番号ｂの物理レジスタから読み出しを行
なうので、物理レジスタａは概念的順序が命令Ｂ以前の
命令の処理がすべて終了した後、命令Ｂ以降の命令によ
っては永久に参照されない。したがって、概念的順序が
命令Ｂ以前の命令の処理がすべて終了した後には、物理
レジスタａを全く別のどの論理レジスタにも対応しない
物理レジスタ（これを空き物理レジスタと呼ぶ。）と見
なすことができ、Ｂ以降の後続命令がいずれかの論理レ
ジスタを変更する命令であるとき、データの書き込みを
行なう物理レジスタとして、その物理レジスタａをその
論理レジスタに割りあてることが可能である。このよう
に、今まで論理レジスタに割当てられていた物理レジス
タが空きレジスタとなるとき、該物理レジスタは解放さ
れたと言うことにする。

【００４９】以上に述べた物理レジスタの再利用を効率
良く行なう方法として、次のような方法が考えられる。
この方法では、空き物理レジスタの番号を保持するレジ
スタ群ＲＡＱを設けている。ＲＡＱを構成する個々のレ
ジスタをＲＡＱレジスタと呼び、その本数は本実施例に
おいては、物理レジスタの本数から論理レジスタの本数
１６を引き、これに、分岐予測状態で命令を実行中に書
き換えられる可能性のある物理レジスタの最大本数を加
えたものとする。本実施例において、このＲＡＱレジス
タの本数はｌ＋１本であるとする。ＲＡＱはＦＩＦＯの
キュー構造をしており、ＲＡＱレジスタにはおのおの番
号付けがなされ、入力ポインタと出力ポインタによっ
て、それぞれ新たに解放された物理レジスタ番号を格納
すべきＲＡＱレジスタ番号、新たに割り当てるべき物理
レジスタ番号の格納されているＲＡＱレジスタ番号が示
される。ある物理レジスタが解放されたとき、その物理
レジスタ番号をＲＡＱの入力ポインタの指すＲＡＱレジ
スタへ格納する。命令がＧＲを変更する命令で、変更す
るＧＲの論理レジスタに対応して新たに物理レジスタを
割り当てる必要のあるとき、ＲＡＱの出力ポインタによ
って示される番号のＲＡＱレジスタに保持されている番
号の物理レジスタを割り当てる。以上に述べた動的レジ
スタ割り当てを用いることを本実施例の前提とする。以
下、図５を用いて仮想レジスタ制御回路４０５の説明を
行なう。

【００５０】レジスタ割り当て管理回路５０１は、ＣＲ
が１すなわち命令レジスタにセットされた命令がＧＲを
変更する命令であるとき、論理レジスタ番号から物理レ
ジスタ番号へ変換する表の出力であるＴＤｉ（ｉ：０〜
１５）において、Ｒ１Ｍ１によって示される論理レジス
タ番号をｉとするＴＤｉに新たにＡＰＲによって示され
る物理レジスタ番号を割りあて、ＳＴＤｉ（ｉ：０〜１
５）として出力し、解放された物理レジスタ番号ＦＰＲ
のＲＡＱへの登録を管理する。ＲＡＱへの登録のための
信号として、ＲＡＱの入力ポインタ、出力ポインタを生
成するために後述するＰＩＰ，ＰＯＰを受け取り、次の
入力ポインタ、出力ポインタとしてＮＩＰ，ＮＯＰを出
力する。詳細は図６を用いて後述する。

【００５１】ＲＡＱ５０２は、空き物理レジスタの番号
を保持するレジスタ群である。前述したように、個々の
レジスタをＲＡＱレジスタと呼ぶ。前述したようにＲＡ
Ｑレジスタの数はｌ＋１本とする。FPRで示される解放
された物理レジスタの物理レジスタ番号はＣＲが１のと
き、ＰＩＰの指すＲＡＱレジスタへセットされる。

【００５２】セレクタ５０３は、ＲＡＱレジスタｌ＋１
本の出力からＰＯＰによって示されているＲＡＱレジス
タ番号のＲＡＱレジスタに保持されている物理レジスタ
番号を選択する。出力される信号ＡＰＲは、この選択さ
れた信号で、ＧＲを変更する命令が命令レジスタにセッ
トされたとき、変更される論理レジスタに対し割りあて
るべき物理レジスタの番号を示し、物理レジスタ割りあ
て管理回路５０１と演算器４０７に送られる。

【００５３】ＲＡＱはＰＩＰ，ＰＯＰにより入力すべき
RAQレジスタ番号と出力すべきＲＡＱレジスタ番号が指
定され、ＦＩＦＯ方式で管理される。すなわち、最も新
たにＲＡＱに登録された物理レジスタ番号は、既に登録
されていた物理レジスタ全てが割りあてられた後に、割
りあてられる。

【００５４】５０４は、論理レジスタ番号を物理レジス
タ番号に変換するための２組の表ＲＭＴ0及びＲＭＴ1で
あり、それぞれ１６本の論理レジスタ対応に１６本のレ
ジスタ（以下、個々のレジスタをＲＭＴレジスタと呼
ぶ）を持ち、その論理レジスタ番号に対応する物理レジ
スタ番号を保持する。交換表の更新データＳＴＤ０〜１
５は、ＲＭＴ０又はＲＭＴ１のうち後述するＳＭの示す
側に、図３で示すタイミングＴｉにおいて命令の種類に
関らず毎サイクルセットされる。ＲＭＴを２面持つ理由
については後述する。

【００５５】セレクタ５０５は、ＳＭによってＲＭＴ０
又はＲＭＴ１のいずれかを選択するセレクタである。Ｔ
Ｄ０〜１５は、セレクタ５０５でセレクトされた変換表
の内容である。

【００５６】セレクタ５０６は、Ｒ１Ｍ１の示す論理レ
ジスタ番号がｉであるとき、ＴＤｉを選択するセレクタ
である。このセレクタにより、ＧＲを読み出す命令にお
いて、読み出す論理レジスタ番号を実際に読み出すデー
タが格納されている物理レジスタの物理レジスタ番号に
変換する。ＲＰＲは選択された物理レジスタ番号であ
る。 ５０７は、回路５０１が出力する、次の出力ポイ
ンタＮＯＰを保持する２組のレジスタＯＰＱ０及びＯＰ
Ｑ１である。ＮＯＰはＯＰＱ０又はＯＰＱ１のうちＳＭ
で示される側に、図３で示すタイミングＴｉにおいて毎
サイクルセットされる。

【００５７】５０８は、回路５０１が出力する、次の入
力ポインタＮＩＰを保持する２組のレジスタＩＰＱ０又
はＩＰＱ１である。ＮＩＰはＩＰＱ０又はＩＰＱ１のう
ち、ＳＭの示す側に、図３で示すタイミングＴｉにおい
て毎サイクルセットされる。ＯＰＱ，ＩＰＱを２面ずつ
持つ理由については後述する。

【００５８】セレクタ５０９，５１０は、それぞれＳＭ
によってＯＰＱ０又はＯＰＱ１，ＩＰＱ０又はＩＰＱ１
を選択するセレクタである。ＰＯＰ，ＰＩＰは、それぞ
れセレクタ５０９，５１０によって選択された出力であ
り、前述のＲＡＱの出力ポインタ、および入力ポインタ
である。

【００５９】レジスタ退避管理回路５１１は、分岐予測
が失敗すなわちＴＫＮが１となったとき、ＢＣ命令の処
理開始の後、予測状態にて実行した命令で変更したＧＲ
の管理状態をそれらの命令による変更前の状態に回復
し、またＢＣ命令が命令レジスタにセットされたとき、
すなわちＢＲが１となったとき、予測失敗となる場合に
備えて、ＧＲに関する後述の管理情報を退避させるため
のポインタＳＭの制御を行なう。詳細は図７を用い後述
する。以上が、仮想レジスタ制御回路４０５の概要であ
る。

【００６０】次に、図６を用いて物理レジスタ割りあて
管理回路５０１の詳細を説明する。比較器６０１は、論
理レジスタ番号対応に１６個あり、命令のＲ１部を示す
Ｒ１Ｍ１の値と０から１５までの定数値を比較し、一致
したとき１を、不一致のとき０を出力する。Ｍシリーズ
アーキテクチャでは、Ｒ１部は４ビットであるので、比
較器６０１の出力のうち必ず一つが１で残りは全て０で
ある。

【００６１】論理積を与える回路（以下、ＡＮＤ回路と
記す）６０２は、論理レジスタ対応に１６個あり比較器
６０１の出力とＧＲを変更することを示す信号ＣＲの論
理積を与える。この出力が１であるとき、１となってい
る比較器６０１の番号を論理レジスタ番号とするＧＲを
変更することを示す。

【００６２】セレクタ６０３も論理レジスタ対応に１６
個あり、ＡＮＤ回路６０２の出力結果にしたがって、Ｔ
Ｄｉ（ただしｉ：０〜１５）またはＡＰＲをセレクトす
る。ＡＮＤ回路６０２の出力結果が１であるとき、ＡＰ
Ｒを選択、０であるときＴＤｉを選択する。ＴＤｉは、
ＧＲを読み出す際に論理レジスタ番号から物理レジスタ
番号へ変換するための変換表に格納されている論理レジ
スタｉに対応する物理レジスタの番号である。ＡＰＲ
は、ＧＲを変更する命令が命令レジスタにセットされた
とき、変更する論理レジスタの論理レジスタ番号に対し
て新たに割りあてるべき物理レジスタの番号を示す。セ
レクタ６０３からの出力ＳＴＤｉ（ｉ：０〜１５）は、
命令レジスタにセットされている命令がＧＲを変更しな
いでその内容を読み出す命令であるとき、読み出し対象
の物理レジスタ番号ＴＤｉそのものであり、ＧＲを変更
する命令であるとき、変更する論理レジスタ番号に対応
する物理レジスタ番号のみ、新に割り当てた物理レジス
タの番号ＡＰＲに置き替えた内容となる。

【００６３】セレクタ６０４は、ＡＮＤ回路６０２の出
力結果によって、ＴＤｉから１つを選択するセレクタで
ある。すなわちｉ番目のＡＮＤ回路６０２の出力が１の
ときＴＤｉを選択する。選択されたTDiは信号線ＦＰＲ
に出力され、これは解放された物理レジスタ番号を示
す。ＦＰＲは、ＣＲ信号が１であるときにのみ有効であ
る。

【００６４】加算器６０５は、ＧＲを変更する命令が命
令レジスタにセットされたとき、ＧＲを変更する次の命
令で割りあてるべき物理レジスタ番号が格納されている
ＲＡＱレジスタを示す信号ＮＯＰを生成する加算器であ
る。簡単のため１つの命令で１つのＧＲを変更すること
を前提としているので、加算器６０５の一方の入力を１
としている。加算器６０５の他方の入力ＰＯＰは、命令
レジスタにＧＲを変更する命令が現在セットされている
場合、新たに割りあてるべき物理レジスタ番号の格納さ
れているＲＡＱレジスタの番号を示す。

【００６５】セレクタ６０６は、命令レジスタにセット
されている命令がＧＲを変更する命令であるとき１とな
る信号ＣＲが１のとき加算器６０５の出力を、０のとき
ＰＯＰを選択する。ＮＯＰは、その選択された信号であ
る。

【００６６】加算器６０７は、ＧＲを変更する命令が命
令レジスタにセットされたとき、ＧＲを変更する次の命
令で解放される物理レジスタの番号を格納するＲＡＱレ
ジスタを示す信号ＮＩＰを生成する加算器である。加算
器６０７の一方の入力を１としているのは、加算器６０
５で述べた理由と同じである。加算器６０７の他方の入
力ＰＩＰは、命令レジスタにＧＲを変更する命令が現在
セットされた時に解放されることになる物理レジスタの
番号を格納するＲＡＱレジスタの番号を示す。加算器６
０５と６０７は出力がｌ＋１となるまで加算され、次に
０へ戻る。ｌ＋１はＲＡＱレジスタの本数である。

【００６７】セレクタ６０８は、ＣＲが１のとき加算器
６０７の出力を、０のときＰＩＰを選択する。ＮＩＰ
は、その選択された信号である。

【００６８】以上から分かるように、本実施例では、レ
ジスタ群ＲＡＱは空きになった物理レジスタの番号をそ
れらが空きになった時刻が古いものから順に並べて保持
し、それらを空きになった時刻が古いものから順に新に
論理レジスタに割り付けるように、これらの入力ポイン
タ、出力ポインタが管理されている。これにより、極め
て簡単に空き状態にある物理レジスタを選択することが
出来る。

【００６９】さらに、本実施例では、レジスタ更新命令
を実行するときには、そのレジスタ更新命令の種類によ
らないで、必ず、空き状態の物理レジスタを、その命令
が指定する更新されるべき論理レジスタに割り当てる。
このレジスタ割り当て方法は分岐命令を予測で実行して
いる場合にも用いる。この結果、分岐命令の実行前に実
行された先行するいずれかのレジスタ更新命令が指定す
る論理レジスタと同じ論理レジスタを指定する後続のレ
ジスタ更新命令が分岐予測状態で実行されたときには、
この後続のレジスタ更新命令が指定した論理レジスタに
は、この先行するレジスタ更新命令が指定した同じ論理
レジスタに割り当てられた物理レジスタと異なる物理レ
ジスタが割り当てられる。したがって、分岐予測状態で
実行されたこの後続のレジスタ更新命令が、この先行す
るレジスタ更新命令に割り当てられた物理レジスタの内
容を更新することはない。したがって、後に分岐予測が
失敗と判明した時点において、物理レジスタを分岐予測
実行前の状態に戻すには、この予測状態で実行された後
続のレジスタ更新命令に割り当てられた物理レジスタの
割り当てを無効にするだけでよい。しかも、本実施例で
は、このレジスタの割り当ての無効処理は分岐命令の予
測実行の直前のレジスタ割り当て情報を退避しておき、
分岐予測が失敗と判明したときに、この退避したレジス
タ割り当て情報を回復ればよく、レジスタの回復が簡単
に行える。同様に、空きレジスタ情報を退避回復すれ
ば、空きレジスタ情報も分岐予測実行開始前の情報に簡
単に戻せる。以上が、物理レジスタ割りあて管理回路５
０１の詳細である。

【００７０】次に図７を用いて、レジスタ退避管理回路
５１１の詳細を説明する。動的レジスタ割り当てを用い
るとき、図５に示した論理レジスタ番号から物理レジス
タ番号へ変換する表ＲＭＴと、ＲＡＱの入力ポインタＰ
ＩＰと出力ポインタＰＯＰの予測状態に入る直前の値を
予測状態に入る時に退避しておき、予測失敗が判明した
ときにそれらを元に戻す、という方法を用いることによ
り、予測失敗時のＧＲの回復を実現できる。ただし、こ
こで述べているＧＲの回復とは、ターゲット命令以降の
実行にあたって、ＧＲの値として正しいものを読み出す
ことのできる状態に回復するという意味であり、予測中
に書き込んだ物理レジスタの内容を元に戻すという意味
ではない。この方法を用いて予測失敗時のＧＲの回復を
行なうためには、入力ポインタＰＩＰ、出力ポインタＰ
ＯＰを予測状態の直前の値に戻すだけでなく、戻したＰ
ＩＰとＰＯＰによってはさまれ、全体の物理レジスタの
本数から論理レジスタの数１６を引いた数だけある。解
放されている物理レジスタのすべての番号が格納されて
いるＲＡＱレジスタのおのおのが、予測実行状態で変更
されることなく予測状態になる前と同じ内容であること
が前提である。もし仮に、予測状態下で複数のＧＲを変
更する命令によって新たに物理レジスタに割りあてら
れ、ＰＩＰが予測状態前のＰＯＰの示すＲＡＱレジスタ
の位置を越えたＲＡＱレジスタを示し、そのＲＡＱレジ
スタへ解放された物理レジスタの番号が書き込まれたと
き、ＰＩＰ，ＰＯＰを予測状態前の値に戻しても、ＧＲ
の状態管理情報は完全には復元されたことにはならな
い。本実施例では、ＲＡＱレジスタ全体の本数ｌ＋１か
ら空き物理レジスタの数を引いた数のＲＡＱレジスタ
を、分岐予測中のＧＲ変更用に持っている。その数をｉ
とすれば、分岐予測時に実行できるＧＲ変更命令の最大
数は、１つの命令によって変更されるＧＲの最大数をｊ
とすれば、ｉ／ｊとなる。この値がＳＵＰによって抑止
されるまでに実行可能な最大の命令数であり、これを越
えて命令を実行しようとするときＳＵＰは１となる。
論理和を与える回路７０１（以下、ＯＲ回路と記す）
は、ＢＣ命令が命令レジスタにセットされたことを示す
信号ＢＲと分岐判定の結果、分岐成立が判明したことを
示す信号ＴＫＮの論理和を与える回路である。出力され
る信号が１であるとき、予測状態に変化があることを示
す。

【００７１】７０２は論理否定回路であり、フリップフ
ロップ７０３の値を入力し、その否定を再び７０３に入
力する。信号ＳＭはフリップフロップ７０３の出力であ
り、それぞれ２組ずつあるＯＰＱ，ＩＰＱ，ＲＭＴのう
ち、入力および出力すべき側を示す。

【００７２】フリップフロップ７０３は、ＯＲ回路７０
１の出力が１のとき、論理否定回路７０２の出力をセッ
トし、ＳＭを０から１または１から０へ切り替える。す
なわち使用すべきＯＰＱ,ＩＰＱ,ＲＭＴをもう一方の側
に切り替えることを示す。それまで非予測状態であった
ならば、上記切り替えによって使用されなくなった側の
ＯＰＱ，ＩＰＱ，ＲＭＴには、予側状態に入る直前のＧ
Ｒ管理情報が残ることになり、これはすなわちＧＲの管
理情報の退避を意味し、逆にそれまで予測状態であった
ならば、上記切り替えによって新たに使用するようにな
った側のＯＰＱ，ＩＰＱ，ＲＭＴには、予測状態に入る
直前のＧＲ管理情報が入っていたわけであり、これはす
なわち分岐予測失敗に伴うＧＲの管理情報の回復を意味
する。ＯＰＱ，ＩＰＱ,ＲＭＴを２面持つ理由は、以上
述べたように一方を予測状態時の退避用とするためであ
る。以上がレジスタ退避管理回路５１１の詳細である。

【００７３】図８は、図２のプログラム例をこの装置で
処理した場合の主要信号のタイミングを示しており、こ
れを用いて以下では装置の動作の概要を説明する。命令
レジスタにセットされるタイミングは図３に等しい。説
明の簡単化のために、第１番目の命令Ａが命令レジスタ
に設定されるＣＯサイクルにおいて、ＳＭの値は０、Ｐ
ＩＰ，ＰＯＰの値はそれぞれｘ，ｙ，ＲＭＴ０，ＲＭＴ
１の全体の内容をまとめてａ₀，ｂ₀とする。

【００７４】時刻Ｔ₀において命令レジスタに第１の命
令Ａがセットされ、命令が解読された結果、ＣＲに１が
立つ。Ａ命令はＧＲを変更する命令であるため、変更す
る論理レジスタ番号１に対応する物理レジスタ番号（Ｐ
ＯＰで示されるＲＡＱレジスタｙ番に格納されてい
る。）を割りあてる。このとき、解放された物理レジス
タの物理レジスタ番号は、時刻Ｔ₁においてＲＡＱレジ
スタｘ番に格納される。ＰＩＰ，ＰＯＰは、ＣＲが１で
あるため１加算され、Ｔ₁においてｘ＋１，ｙ＋１とな
る。ＣＯサイクルでは、演算器Ｅ₀に起動をかけるため
にＢＯＰ０が発行され、Ｅ₀は演算を開始する。

【００７５】時刻Ｔ₁において第２の命令ＢＣが命令レ
ジスタにセットされ、命令が解読された結果、ＢＲに１
が立つ。ＢＣ命令より先行し、かつ概念的に最後に条件
コードを設定する命令、すなわち第１番目の命令Ａの演
算が行なわれている演算器の番号は上述のごとく０であ
るため、命令レジスタにセットされている命令がＢＣ命
令であることにより発行されるＥＣＣ信号として０が立
つ。このとき、ＩＰＱ０にｘ＋１，ＯＰＱ０にｙ＋１が
セットされ、ＰＩＰ，ＰＯＰにｘ＋１，ｙ＋１が立つ。
またＲＭＴ０には、ａ₀の論理レジスタ番号１に対応す
る物理レジスタ番号のみ変更された内容ａ₁がセットさ
れ、ＴＤ０〜１５にはａ₁が立つ。ＢＲが１となりＧＲ
の管理情報を退避するために、ＳＭが１となる。

【００７６】時刻Ｔ₂において第３の命令Ｌが命令レジ
スタにセットされる。ＧＲを変更する命令としての処理
である、物理レジスタの割りあて、解放された物理レジ
スタの番号のＲＡＱへの登録、ＰＩＰ，ＰＯＰの変更
は、時刻Ｔ₀においてなされた第１番目のＡ命令の処理
におけると同様に行われるが、ＳＭが１であるために、
ＩＰＱ１，ＯＰＱ１に前命令がＢＣ命令でＩＰＱ０，Ｏ
ＰＱ０の値のｘ＋１，ｙ＋１に変化が無かったために、
それぞれＩＰＱ０，ＯＰＱ０の値ｘ＋１，ｙ＋１がセッ
トされ、ＰＩＰ，ＰＯＰはそれをＳＭによってセレクト
したｘ＋１，ｙ＋１が立つ。また同様に、ＲＭＴ１には
ＲＭＴ０の内容ａ₁がセットされ、それをｂ₁とする。Ｔ
Ｄ０〜１５は、ＳＭによってセレクトされたｂ₁が立
つ。ＴＰＱ０，ＯＰＱ０，ＲＭＴ０の内容は変化しな
い。

【００７７】時刻Ｔ₃において第４番目の命令Ｌが命令
レジスタにセットされる。ＧＲを変更する命令としての
処理は、第１番目のＡ命令、第３番目のＬ命令と同様で
ありＩＰＱ１にｘ＋２が、ＯＰＱ１にｙ＋２がセットさ
れ、１となっているＳＭでそれがセレクトされ、ＰＩＰ
にｘ＋２，ＰＯＰにｙ＋２が立つ。Ｃ₃サイクルにおい
て、演算器Ｅ₀では第１番目のＡ命令が終了し、演算が
終了したことを示す信号ＥＯＰ０が１となり、それと同
時に演算結果に基づいてＣＣ０が立つ。ＲＭＴ１にはｂ
₂がセットされ、１となっているＳＭによってそれがセ
レクトされ、ＴＤ０〜１５はｂ₂となるが、ｂ₂はｂ₁の
うち第３番目の命令Ｌで変更される論理レジスタ番号１
に対応する物理レジスタ番号のみ変更された内容であ
る。ＩＰＱ０，ＯＰＱ０，ＲＭＴ０の内容は変化しな
い。

【００７８】時刻Ｔ₄において第５番目の命令Ｌが命令
レジスタにセットされる。ＧＲを変更する命令としての
処理は、第３番目のＬ命令等の処理と同様であり、ＩＰ
Ｑ１にｘ＋３が、ＯＰＱ１にｙ＋３がセットされ、それ
が１となっているＳＭによってセレクトされ、ＰＩＰに
ｘ＋３，ＰＯＰにｙ＋３が立つ。同様に、ＲＭＴ１にｂ
₂のうち第４番目の命令Ｌで変更される論理レジスタ番
号２に対応する物理レジスタ番号のみ変更された内容ｂ
₃がセットされ、１となっているＳＭでそれがセレクト
され、ＴＤ０〜１５はｂ₃が立つ。ＩＰＱ０，ＯＰＱ
０，ＲＭＴ０の内容は変化しない。Ｃ₄サイクルにおい
て、Ｃ₃サイクルで設定されたCC０を用い分岐判定が下
される。分岐成立すなわち予測失敗であるので、ＴＫＮ
が１となる。その結果ターゲット命令の処理に際し、Ｇ
Ｒを管理するＴＤ０〜１５およびＲＡＱの入力，出力ポ
インタを予測前の状態に戻すために、ＳＭが０となる。

【００７９】Ｃ₄サイクルにおいて分岐成立の判定がな
された結果、時刻Ｔ₅においてＢＣ命令のターゲット命
令である第６番目の命令Ｌが命令レジスタにセットされ
る。同時に０を示しているＳＭによって、ＰＩＰ，ＰＯ
Ｐの値、ＴＤ０〜１５の内容は、ＩＰＱ０，ＯＰＱ０，
ＲＭＴ０に保持されている値、内容すなわちｘ＋１，ｙ
＋１，ａ₁となり、予測状態の前に戻る。このようにし
て第６番目のＬ命令は、予測状態下で行なわれた処理が
あたかも行なわれなかったかの状態の下で処理を開始す
ることができる。

【００８０】以上が、図２の命令列を本情報処理装置で
処理した場合の動作の概要である。このようにして、分
岐予測が失敗した場合の予測して実行した命令によるＧ
Ｒ変更のオーバーランの回復を、瞬時に行なうことがで
きる。

【００８１】

【発明の効果】本願第１の発明によれば、動的レジスタ
割り当てあるいはレジスタ名称変更を採用するデータ処
理装置内において、分岐予測が失敗したときに、レジス
タの割り当てに必要な、空きレジスタを識別する情報
を、退避回復という簡単な方法で、分岐予測実行開始前
の情報に戻すことが出来る。

【００８２】さらに、本願第２の発明によれば、動的レ
ジスタ割り当てあるいはレジスタ名称変更を採用するデ
ータ処理装置内において、分岐予測実行前にすでに実行
された命令に割り当てられたレジスタの内容を、分岐予
測で実行された命令により破壊することがないので、こ
れらのレジスタの内容を元に戻すと言う特別の処理は不
要となる。

【図面の簡単な説明】

【図１】典型的な命令フォーマット。

【図２】本発明の実施例で実行する命令列の例を示す
図。

【図３】本発明の実施例による、図２の命令列の処理の
流れを示す図。

【図４】本発明の実施例の全体構成を示す図。

【図５】仮想レジスタ制御回路の詳細構成を示す図。

【図６】物理レジスタ割りあて管理回路の詳細構成を示
す図。

【図７】レジスタ退避管理回路の詳細構成を示す図。

【図８】図２の命令処理における、本実施例中の信号、
レジスタ等のタイムチャート。

【符号の説明】

４０２…命令レジスタ、４０３…命令デコーダ、４０４
…並列演算制御回路、４０５…仮想レジスタ制御回路、
４０６…物理レジスタ群、４０７…演算器、４０８…分
岐判定回路、５０１…物理レジスタ割りあて管理回路、
５０３…レジスタ割りあてキュー（ＲＡＱ）、５０４…
レジスタ変換表（ＲＭＴ）、５０７…アウトポイントキ
ュー（ＯＰＱ）、５０８…インポインタキュー（ＩＰ
Ｑ）、５１１…レジスタ退避管理回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 庄内 亨 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 釜田 栄樹 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭60−129838（ＪＰ，Ａ) 特開 昭57−166649（ＪＰ，Ａ) 特公 平８−1601（ＪＰ，Ｂ２)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】命令で指定可能なレジスタ番号の総数より
   多い複数のレジスタと、 実行すべき命令が指定する、データ書き込み用のレジス
   タの番号に対して、該複数のレジスタの一つを割り当て
   る手段であって、複数の命令が指定した同一のレジスタ
   番号に対して異なるレジスタを割り当て可能なものと、 該割り当てられた一つのレジスタをデータ書き込み用の
   レジスタとして使用して該命令を実行する手段と、 上記実行すべき命令もしくは他の実行すべき命令が指定
   する、データ読み出し用のレジスタの番号に対してすで
   に割り当てられたレジスタを、データ読み出し用のレジ
   スタとして使用して、上記実行すべき命令もしくは上記
   他の命令を実行する手段と、 分岐命令に応答して、その命令が指定する分岐条件が成
   立したか否かを判定する手段と、 その分岐命令に対する上記判定手段の判定結果の予測値
   に基づいてその分岐命令の分岐先命令列およびその分岐
   命令の後続列の命令のいずれか一方が予測で実行する手
   段とを有し、 上記レジスタ割り当て手段は、 命令が指定可能な複数のレジスタ番号のいずれにも割り
   当てられていない空きレジスタを識別するための情報を
   記憶する手段と、 該記憶された空きレジスタを識別するための情報に基づ
   いて、新に割り当てるべきレジスタを選択する手段と、 上記分岐命令に対する上記判定手段の判定結果の予測値
   に基づいてその分岐命令の分岐先命令列およびその分岐
   命令の後続列の命令のいずれか一方が予測で実行される
   ときに、上記空きレジスタを識別するための情報を退避
   する手段と、 その分岐命令に対する上記判定手段の判定結果が上記予
   測値と異なると判明したために、上記実行された一方の
   命令列の実行が無効とされ、該分岐先命令列および該後
   続命令列の内の他方の命令列が実行されるときに、該退
   避された空きレジスタを識別するための情報を回復する
   手段とを有する情報処理装置。
2. 【請求項２】命令で指定可能なレジスタ番号の総数より
   多い複数のレジスタと、 実行すべき命令が指定する、データ書き込み用のレジス
   タの番号に対して、該複数のレジスタの一つを割り当て
   る手段であって、複数の命令が指定した同一のレジスタ
   番号に対して異なるレジスタを割り当て可能なものと、 該割り当てられた一つのレジスタをデータ書き込み用の
   レジスタとして使用して該命令を実行する手段と、 上記実行すべき命令もしくは他の実行すべき命令が指定
   する、データ読み出し用のレジスタの番号に対してすで
   に割り当てられたレジスタを、データ読み出し用のレジ
   スタとして使用して、上記実行すべき命令もしくは上記
   他の命令を実行する手段と、 分岐命令に応答して、その命令が指定する分岐条件が成
   立したか否かを判定する手段と、 その分岐命令に対する上記判定手段の判定結果の予測値
   に基づいてその分岐命令の分岐先命令列およびその分岐
   命令の後続列の命令のいずれか一方が予測で実行する手
   段とを有し、 上記割り当て手段は、 予測で実行された上記一方の命令列に含まれた、複数の
   命令が指定する複数のデータ書き込み用レジスタの番号
   の各々に対して、その命令の種別に依らないで、上記複
   数のレジスタの内、空き状態にある一つのレジスタを割
   り当てる手段と、 その分岐命令に対する上記判定手段の判定結果が上記予
   測値と異なると判明したときに、上記一方の命令列に含
   まれた、データ書き込み用レジスタの番号を指定した上
   記複数の命令に対して新に割り当てたレジスタの割り当
   てを無効とする手段とを有する情報処理装置。