JP2591240B2 - Diversity receiver - Google Patents

Diversity receiver

Info

Publication number
JP2591240B2
JP2591240B2 JP2083478A JP8347890A JP2591240B2 JP 2591240 B2 JP2591240 B2 JP 2591240B2 JP 2083478 A JP2083478 A JP 2083478A JP 8347890 A JP8347890 A JP 8347890A JP 2591240 B2 JP2591240 B2 JP 2591240B2
Authority
JP
Japan
Prior art keywords
branch metric
diversity
output
outputs
impulse response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2083478A
Other languages
Japanese (ja)
Other versions
JPH03283826A (en
Inventor
和廣 岡ノ上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2083478A priority Critical patent/JP2591240B2/en
Priority to DE69129768T priority patent/DE69129768T2/en
Priority to EP91105108A priority patent/EP0449327B1/en
Priority to US07/678,497 priority patent/US5202903A/en
Priority to CA002039596A priority patent/CA2039596C/en
Publication of JPH03283826A publication Critical patent/JPH03283826A/en
Application granted granted Critical
Publication of JP2591240B2 publication Critical patent/JP2591240B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202Channel estimation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Transmission System (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、符号間干渉が生じる通信路を介して、デー
タ伝送を行う場合、効率よく符号間干渉を除去し、デー
タ伝送特性を向上させるダイバーシティ受信装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention efficiently removes intersymbol interference and improves data transmission characteristics when performing data transmission via a communication path in which intersymbol interference occurs. The present invention relates to a diversity receiver.

(従来の技術) ダイバーシティ方式と等化方式を組み合せることによ
って、受信特性を向上させる方式が知られている。この
ような技術としては、等化方式として判定帰還型等化方
式を用いて、各ダイバーシティブランチに整合フィルタ
もしくはフォワードイコライザを設け、その出力を合成
して判定帰還型等化器に入力する方式(例えば、渡辺、
“マルチパス伝送路における適応受信方式”、信学技
法、CS78−203,pp.57〜64,P.モンセン、“アダプティブ
イコライゼイションオブザスローフェージングチャネ
ル",アイ・イー・イー・イー,トランザクションオブコ
ミュニケーションズネVol.COM−22,No.8,Aug.1974)が
知られている。
(Prior Art) A method of improving reception characteristics by combining a diversity method and an equalization method is known. As such a technique, using a decision feedback equalization method as an equalization method, providing a matched filter or a forward equalizer in each diversity branch, synthesizing the outputs thereof, and inputting them to a decision feedback equalizer ( For example, Watanabe,
"Adaptive Receiving Method on Multipath Channel", IEICE, CS78-203, pp.57-64, P. Monsen, "Adaptive Equalization of the Slow Fading Channel", IEE, Transaction of Communications, Vol.COM-22, No. 8, Aug. 1974) is known.

また、等化方式として、最適な等化方式として知られ
ている最尤系列推定方式を用いた技術として、各ダイバ
ーシティブランチにおける受信信号の品質(符号間干渉
の広がり、SN比等)を推定し、推定した品質に基づいて
選択する方式が提案されている(例えば、岡ノ上、古
谷、“MLSEに適した浸検波後選択ダイバーシティ”、19
89年電子情報通信学会秋季全国大会、B−502)。
As a technique using a maximum likelihood sequence estimation method known as an optimal equalization method as an equalization method, the quality of a received signal (spread of intersymbol interference, SN ratio, etc.) in each diversity branch is estimated. A method of selecting based on the estimated quality has been proposed (eg, Okanoue, Furuya, “Selection Diversity after Immersion Detection Suitable for MLSE”, 19
1989 IEICE Autumn National Convention, B-502).

(発明が解決しようとする課題) ダイバーシティ受信技術を大きく分けると、各ブラン
チにおける受信信号を合成する方式と選択する方式に分
けることができる。合成型では、各ブランチにおける受
信信号電力を有効に用いることができるため、選択型よ
りも受信特性は勝っている。このため、合成型ダイバー
シティと最尤系列推定方式を組み合せて用いることによ
って、受信特性を大きく向上することができると考えら
れる。
(Problems to be Solved by the Invention) Diversity receiving techniques can be roughly divided into a method of combining received signals in each branch and a method of selecting received signals. In the combining type, the received signal power in each branch can be used effectively, so that the receiving characteristics are superior to the selective type. Therefore, it is considered that the reception characteristics can be greatly improved by using a combination of the combination type diversity and the maximum likelihood sequence estimation method.

また、最尤系列推定を実現するために、ビタアルゴリ
ズムを用いる方式が知られている(例えば、ヘイズ、
“ザビタビ アルゴリズム アプライド トウディジタ
ル データ トランスミッション”、アイ・イー・イー
・イー、コミュニケーション ソサエティ、1975、No.1
3、pp.15〜20)。この方式では、整合フィルタ出力と通
信路によって一意的に定まる定数(ブランチメトリック
定数部:ザビタビアルゴリズム アプライド トウディ
ジタル データ トランスミッション”、アイ・イー・
イー・イー、コミュニケーション ソサエティ、1975、
No.13のpp.18の第8b)式、右辺第2項及び第3項)を加
算することによって、各受信時点における受信信号のブ
ランチメトリックを得る。さらに、得られたブランチメ
トリックをACS(Add,Compare and Select)回路に入力
し、ACS回路からの出力によって、パスメモリを制御す
ることにより、最尤系列推定を実現している。この方式
を合成型ダイバーシティ受信方式に適用した場合、ブラ
ンチメトリックは、第4図のように、各ダイバーシティ
ブランチにおける受信信号を合成した信号から求めるこ
とができる。しかし、この方式で得られるブランチメト
リックは、各ダイバーシティブランチにおける信号と同
時に雑音も合成された信号から求められるため、受信特
性の向上はあまり望めない。
Also, a method using a Vita algorithm to realize maximum likelihood sequence estimation is known (for example, haze,
“Xaviterbi Algorithm Applied Toe Digital Data Transmission”, IEE, Communication Society, 1975, No.1
3, pp. 15-20). In this method, a constant uniquely determined by the output of the matched filter and the communication path (branch metric constant part: Xaviterbi algorithm Applied toe digital data transmission ”, IEE
EE, Communication Society, 1975,
The branch metric of the received signal at each reception time point is obtained by adding the No. 13 pp. 18 equation 8b), the second and third terms on the right side. Further, the obtained branch metric is input to an ACS (Add, Compare and Select) circuit, and the path memory is controlled by the output from the ACS circuit, thereby realizing the maximum likelihood sequence estimation. When this method is applied to the combined diversity receiving method, the branch metric can be obtained from the signal obtained by combining the received signals in each diversity branch as shown in FIG. However, since the branch metric obtained by this method is obtained from a signal in which noise is also synthesized at the same time as a signal in each diversity branch, improvement in reception characteristics cannot be expected much.

(課題を解決するための手段) (1)本願発明の、複数(L本)のアンテナを用いて各
アンテナで同時に信号を受信するダイバーシティ受信装
置は、L本のダイバーシティアンテナの受信信号を入力
として、送信点から前記L本のダイバーシティアンテナ
までの通信路インパルスレスポンス(i)(i=0,1,
…L−1)を推定して出力するL個の通信路インパルス
レスポンス推定回路群と、前記L個の通信路インパルス
レスポンス推定回路群の出力を入力して内部状態を設定
し、前記L本のダイバーシティアンテナの受信信号を入
力するL個の整合フィルタ群と、前記L個の整合フィル
タ群の出力とL個の通信路インパルスレスポンス推定回
路群の出力を入力として、各時点における受信信号のブ
ランチメトリックを演算するブランチメトリック演算回
路と、前記ブランチメトリック演算回路の出力を入力と
するACS(Add,Compare and Select)回路と前記ACS回路
によって制御されるパスメモリとを有している。
(Means for Solving the Problems) (1) A diversity receiver according to the present invention, which uses a plurality of (L) antennas to simultaneously receive signals with each antenna, receives a reception signal of L diversity antennas as an input. , The channel impulse response (i) from the transmission point to the L diversity antennas (i = 0, 1,
.. L-1) are estimated and output, and the outputs of the L channel impulse response estimation circuits are input to set the internal state, and the L number of channels are set. L matched filter groups for inputting the received signal of the diversity antenna, and the output of the L matched filter group and the output of the L channel impulse response estimating circuit group as inputs, the branch metric of the received signal at each time point , An ACS (Add, Compare and Select) circuit that receives an output of the branch metric operation circuit as an input, and a path memory controlled by the ACS circuit.

(2)第1項記載のダイバーシティ受信装置におけるブ
ランチメトリック演算回路は、前記第1項記載のL個の
通信路インパルスレスポンス推定回路のうち、i番目
(i=0,1,…L−1)の出力を入力し、入力された通信
路によって一意的に定まる定数(ブランチメトリック定
数部)を演算するL個のブランチメトリック定数部演算
回路群と、前記L個のブランチメトリック定数部演算回
路群の出力のうちi番目(i=0,1,…L−1)出力と、
請求項1記載のL個の整合フィルタ群の出力のうちi番
目(i=0,1,…L−1)の出力を加算するL個の加算器
群と、前記L個の加算器群の出力を加算して、その結果
を各時点における受信信号のブランチメトリックとして
出力する加算器とを有している。
(2) The branch metric calculation circuit in the diversity receiver according to the first item is the i-th (i = 0, 1,..., L−1) of the L channel impulse response estimation circuits according to the first item. And an L number of branch metric constant part operation circuits for calculating a constant (branch metric constant part) uniquely determined by the input communication path; I-th (i = 0,1,..., L-1) output among outputs;
2. An L adder group for adding an i-th (i = 0, 1,..., L-1) output among the outputs of the L matched filter groups according to claim 1; And an adder for adding the outputs and outputting the result as a branch metric of the received signal at each time point.

(3)第1項記載のダイバーシティ受信装置におけるブ
ランチメトリック演算回路は、前記第1項記載のL個の
通信路インパルスレスポンス推定回路の出力を入力し、
各々の入力信号(i)(i=0,1,…,L−1)をベクト
ル的に加算して、=Σ(i)を出力するベクトル加
算器と、前記ベクトル加算器からの出力を入力し、
に基づいて、通信路によって一意的に定まる定数(ブラ
ンチメトリック定数部)を演算するブランチメトリック
定数部演算回路と、前記第1項記載のL個の整合フィル
タからのL個の出力を加算する第1の加算器と、前記第
1の加算器の出力と前記ブランチメトリック定数部演算
回路の出力を加算して、その結果を各時点における受信
信号のブランチメトリックとして出力する第2の加算器
とを有している。
(3) The branch metric calculation circuit in the diversity receiver according to item 1, receives the outputs of the L channel impulse response estimation circuits according to item 1, and
A vector adder that adds each input signal (i) (i = 0, 1,..., L−1) in a vector manner and outputs = Σ (i), and inputs an output from the vector adder And
And a branch metric constant section operation circuit for calculating a constant (branch metric constant section) uniquely determined by the communication path, and a second circuit for adding L outputs from the L matched filters described in the first item. 1 adder, and a second adder that adds the output of the first adder and the output of the branch metric constant section operation circuit and outputs the result as the branch metric of the received signal at each time point. Have.

(作用) 本発明でば、各ダイバーシティブランチにおける受信
信号を整合フィルタによってフィルタリングしている。
整合フィルタは、SN比を最大にするフィルタとして、よ
くしられている(J.J.ジョーンズ、S.スタイン、関英男
監訳、“現代の通信回線出力論”、森北出版、1970
年)。また、ブランチメトリックは、従来技術の項で述
べたように、整合フィルタ出力と通信路インパルスレス
ポンスによって一意的に決まるブランチメトリック定数
部との和で与えられる。このため、各ダイバーシティブ
ランチにおいて整合フィルタリングされて、最大のSN比
が得られている信号と、各ダイバーシティブランチまで
の通信路インパルスレスポンス情報を用いてブランチメ
トリックを求めることによって、雑音による影響を軽減
することができる。
(Operation) According to the present invention, a received signal in each diversity branch is filtered by a matched filter.
Matched filters are commonly used as filters that maximize the signal-to-noise ratio (translated by JJ Jones, S. Stein, Hideo Seki, “Modern Communication Line Output Theory”, Morikita Publishing, 1970
Year). The branch metric is given by the sum of the output of the matched filter and the branch metric constant part uniquely determined by the channel impulse response as described in the section of the related art. For this reason, the influence of noise is reduced by obtaining a branch metric using the signal obtained by performing the matched filtering in each diversity branch and obtaining the maximum SN ratio and the channel impulse response information to each diversity branch. be able to.

本発明の請求項2では、各ダイバーシティブランチに
おいて、それぞれに独立にブランチメトリックを求めて
いる。このため、各ダイバーシティブランチから得られ
るブランチメトリックは、各ダイバーシティブランチに
おける最大のSN比で得られることになる。このとき、AC
S回路に入力されるブランチメトリックは、各ダイバー
シティブランチで得られたブランチメトリックの和で与
えられるため、雑音による影響を軽減することができ
る。
According to claim 2 of the present invention, a branch metric is obtained independently for each diversity branch. Therefore, the branch metric obtained from each diversity branch is obtained with the maximum SN ratio in each diversity branch. At this time, AC
The branch metric input to the S circuit is given by the sum of the branch metrics obtained in each diversity branch, so that the influence of noise can be reduced.

本発明の請求項3においても、請求項2の発明と同様
の効果を得ることができる。このとき、ブランチメトリ
ック定数部は、i番目のダイバーシティアンテナにおけ
る通信路インパルスレスポンスを(i)とすれば、 で与えられるをダイバーシティ合成された信号の通信
路インパルスレスポンスと捉えて、ブランチメトリック
定数部を求めることができる。ここで、Lはダイバーシ
ティブランチの数である。このため、本発明では、ブラ
ンチメトリック定数部を求める際の乗算回数を1/Lに減
少させることができる。
According to the third aspect of the present invention, the same effect as that of the second aspect can be obtained. At this time, if the channel impulse response at the i-th diversity antenna is (i), Is obtained as a channel impulse response of a diversity-combined signal, a branch metric constant part can be obtained. Here, L is the number of diversity branches. For this reason, in the present invention, the number of multiplications when obtaining the branch metric constant part can be reduced to 1 / L.

(実施例) 第1図は、本願の請求項1の発明であるダイバーシテ
ィ受信装置を、L本のダイバーシティブランチを有する
受信機に適用した実施例を示す系統図である。図におい
て、1000はL本のダイバーシティブランチ群、1001はL
個の整合フィルタ群、1002はL個の通信路インパルスレ
スポンス推定回路、1003はブランチメトリック演算回
路、1004はACS回路、1005はバスメモリ、1006は出力端
子である。
(Embodiment) FIG. 1 is a system diagram showing an embodiment in which the diversity receiving apparatus according to the first aspect of the present invention is applied to a receiver having L diversity branches. In the figure, 1000 is an L diversity branch group, and 1001 is an L diversity branch group.
1002, L communication channel impulse response estimation circuits, 1003, a branch metric operation circuit, 1004, an ACS circuit, 1005, a bus memory, and 1006, an output terminal.

ダイバーシティブランチ群1000で受信された受信信号
は、それぞれ、通信路インパルスレスポンス推定回路群
1001に入力され、送信点から各ダイバーシティブランチ
までの通信路インパルスレスポンスが推定される。それ
ぞれのダイバーシティブランチに関して推定された通信
路インパルスレスポンスは、各ダイバーシティブランチ
に接続された整合フィルタ群1002に入力され、それぞれ
の内部状態がセットされる。整合フィルタ群1002は、そ
れぞれ、各ダイバーシティブランチ1000からの信号を入
力し、フィルタリングしてブランチメトリック演算回路
1003に出力する。また、通信路インパルスレスポンス推
定回路群1001によって推定された通信路インパルスレス
ポンスは、ブランチメトリック演算回路1003にも入力さ
れる。ブランチメトリック演算回路1003では、入力され
た通信路インパルスレスポンスの推定値群と整合フィル
タ出力群から、各受信時点においてダイバーシティブラ
ンチを合成して得られるブランチメトリックを求める。
ACS回路1004、パスメモリ1005から成る部分は通常の軟
判定ビタビデコーダの構成と同一であり、ブランチメト
リック演算回路1003からの出力をブランチメトリックと
して入力し、復調結果を出力端子1006に出力する。
The received signals received by the diversity branch group 1000 are respectively the channel impulse response estimation circuit group.
1001 and the channel impulse response from the transmission point to each diversity branch is estimated. The channel impulse response estimated for each diversity branch is input to a matched filter group 1002 connected to each diversity branch, and the internal state of each is set. The matched filter group 1002 receives a signal from each diversity branch 1000, performs filtering, and performs a branch metric operation circuit.
Output to 1003. The channel impulse response estimated by the channel impulse response estimation circuit group 1001 is also input to the branch metric operation circuit 1003. The branch metric calculation circuit 1003 obtains a branch metric obtained by combining diversity branches at each reception time point from the input group of estimated values of the channel impulse response and the group of matched filter outputs.
The part composed of the ACS circuit 1004 and the path memory 1005 has the same configuration as that of a normal soft-decision Viterbi decoder.

第2図は、本願の請求項2の発明であるダイバーシテ
ィ受信装置を、2本のダイバーシティブランチを有する
受信器に適用した実施例を示す系統図である。図におい
て、100,101はダイバーシティアンテナ、102,103は整合
フィルタ、104,105は通信路インパルスレスポンス推定
回路、106,107は、ブランチメトリック定数部演算回
路、108はACS回路、109はパスメモリ、110〜112は加算
器、113は出力端子である。
FIG. 2 is a system diagram showing an embodiment in which the diversity receiving apparatus according to the second aspect of the present invention is applied to a receiver having two diversity branches. In the figure, 100 and 101 are diversity antennas, 102 and 103 are matched filters, 104 and 105 are communication channel impulse response estimating circuits, 106 and 107 are branch metric constant part operation circuits, 108 is an ACS circuit, 109 is a path memory, 110 to 112 are adders, 113 Is an output terminal.

ダイバーシティアンテナ100,101で受信された受信信
号は、それぞれ、通信路インパルスレスポンス推定回路
104,105に入力され、送信点から各ダイバーシティアン
テナまでの通信路インパルスレスポンスが推定される。
それぞれのダイバーシティアンテナに関して推定された
通信路インパルスレスポンスは、ダイバーシティアンテ
ナ100,101に接続された整合フィルタ102,103に入力さ
れ、整合フィルタ102,103の内部状態がセットされる。
整合フィルタ102,103は、それぞれ、ダイバーシティア
ンテナ100,101からの信号を入力し、フィルタリングし
て出力する。
The received signals received by the diversity antennas 100 and 101 are respectively transmitted by a channel impulse response estimation circuit.
The signals are input to 104 and 105, and the channel impulse response from the transmission point to each diversity antenna is estimated.
The channel impulse response estimated for each diversity antenna is input to matched filters 102 and 103 connected to diversity antennas 100 and 101, and the internal states of matched filters 102 and 103 are set.
Matching filters 102 and 103 receive signals from diversity antennas 100 and 101, respectively, filter and output the signals.

また、推定された通信路インパルスレスポンスは、ブ
ランチメトリック定数部演算回路106,107にも入力され
る。ブランチメトリック定数部演算回路106,107では、
入力された通信路インパルスレスポンスの推定値から、
ブランチメトリック定数部を求める。さらに、求められ
たブランチメトリック定数部は、それぞれ、加算器110,
111により整合フィルタ102,103からの出力と加算され、
各ダイバーシティブランチにおけるブランチメトリック
を得る。加算器110,111の出力は、加算器112によって加
算され、ダイバーシティブランチ全体を考慮したブラン
チメトリックが得られる。ACS回路108、パスメモリ109
から成る部分は通常の軟判定ビタビデコーダの構成と同
一であり、加算器112からの出力をブランチメトリック
として入力し、復調結果を出力端子113に出力する。
In addition, the estimated channel impulse response is also input to branch metric constant section operation circuits 106 and 107. In the branch metric constant part operation circuits 106 and 107,
From the estimated value of the input channel impulse response,
Find the branch metric constant part. Further, the obtained branch metric constant parts are respectively added to the adders 110,
The output from the matched filters 102 and 103 is added by 111,
Obtain a branch metric for each diversity branch. The outputs of the adders 110 and 111 are added by the adder 112 to obtain a branch metric considering the entire diversity branch. ACS circuit 108, path memory 109
Is the same as that of a normal soft-decision Viterbi decoder. The output from the adder 112 is input as a branch metric, and the demodulation result is output to an output terminal 113.

第3図は、本願の請求項3の発明であるダイバーシテ
ィ受信装置を2本のダイバーシティブランチを有する受
信器に適用した実施例を示す系統図である。図におい
て、200,201はダイバーシティアンテナ、202,203は整合
フィルタ、204,205は通信路インパルスレスポンス推定
回路、206はベクトル加算器、207はブランチメトリック
定数部演算回路、208,209は加算器、210はACS回路、211
はパスメモリ、212は出力端子である。
FIG. 3 is a system diagram showing an embodiment in which the diversity receiving apparatus according to the third aspect of the present invention is applied to a receiver having two diversity branches. In the figure, 200 and 201 are diversity antennas, 202 and 203 are matched filters, 204 and 205 are communication channel impulse response estimation circuits, 206 is a vector adder, 207 is a branch metric constant part calculation circuit, 208 and 209 are adders, 210 is an ACS circuit, and 211 is an ACS circuit.
Is a path memory, and 212 is an output terminal.

ダイバーシティアンテナ200,201で受信された受信信
号は、それぞれ、通信路インパルスレスポンス推定回路
204,205に入力され、送信点から各ダイバーシティアン
テナまでの通信路インパルスレスポンスh(0),h
(1)が推定される。それぞれのダイバーシティアンテ
ナに関して推定された通信路インパルスレスポンスは、
ダイバーシティアンテナ200,201に接続された整合フィ
ルタ202,23に入力され、整合フィルタ202,203の内部状
態がセットされる。整合フィルタ202,203は、それぞ
れ、ダイバーシティアンテナ200,201からの信号を入力
とし、入力信号をフィルタリングして出力する。整合フ
ィルタ202,203の出力は、加算器208によって加算され
る。
The received signals received by the diversity antennas 200 and 201 are respectively transmitted by the channel impulse response estimation circuit.
Communication channel impulse responses h (0), h input from 204 and 205 and transmitted from the transmission point to each diversity antenna
(1) is estimated. The channel impulse response estimated for each diversity antenna is
Input to matched filters 202 and 23 connected to diversity antennas 200 and 201, the internal states of matched filters 202 and 203 are set. Matching filters 202 and 203 receive signals from diversity antennas 200 and 201, respectively, and filter and output the input signals. The outputs of the matched filters 202 and 203 are added by an adder 208.

また、推定された通信路インパルスレスポンス
(0),(1)は、ベクトル加算器206にも入力され
る。ベクトル加算器206では、 =(0)+(1) が求められ、をダイバーシティアンテナ全体を考慮し
た通信路インパルスレスポンスとして、ブランチメトリ
ック定数部演算回路207に入力する。ブランチメトリッ
ク定数部演算回路207では、に基づいて、ブランチメ
トリック定数部を求め、加算器209に出力する。加算器2
09は、ブランチメトリック定数部演算回路207の出力と
加算器208からの出力を加算することによって、ダイバ
ーシティブランチ全体を考慮したブランチメトリックを
出力する。ACS回路210、パスメモリ211から成る部分は
通常の軟判定ビタビデコーダの構成と同一であり、加算
器209からの出力をブランチメトリックとして入力し、
復調結果を出力端子212に出力する。
The estimated channel impulse responses (0) and (1) are also input to the vector adder 206. In the vector adder 206, = (0) + (1) is obtained, and is input to the branch metric constant part operation circuit 207 as a communication channel impulse response in consideration of the entire diversity antenna. The branch metric constant part calculation circuit 207 obtains a branch metric constant part based on the, and outputs it to the adder 209. Adder 2
In step 09, the branch metric considering the entire diversity branch is output by adding the output of the branch metric constant section operation circuit 207 and the output of the adder 208. The part composed of the ACS circuit 210 and the path memory 211 is the same as the configuration of a normal soft-decision Viterbi decoder, and inputs the output from the adder 209 as a branch metric,
The demodulation result is output to output terminal 212.

(発明の効果) 本発明により、符号間干渉が生じる通信路を介して、
データ伝送を行う場合、効率よく符号間干渉を除去し、
データ伝送特性を向上することができる。
(Effect of the Invention) According to the present invention, via a communication path in which intersymbol interference occurs,
When performing data transmission, efficiently remove intersymbol interference,
Data transmission characteristics can be improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本願請求項1の発明であるダイバーシティ受
信装置を、L本のダイバーシティブランチを有する受信
器に適用した実施例を示す系統図である。図において、
1000はL本のダイバーシティブランチ群、1001はL個の
整合フィルタ群、1002はL個通信路インパルスレスポン
ス推定回路、1003はブランチメトリック演算回路、1004
はACS回路、1005はパスメモリ、1006は出力端子であ
る。 第2図は、本願の請求項2の発明であるダイバーシティ
受信装置を、2本のダイバーシティブランチを有する受
信器に適用した実施例を示す系統図である。図におい
て、100,101はダイバーシティアンテナ、102,103は整合
フィルタ、104,105は通信路インパルスレスポンス推定
回路、106,107はブランチメトリック定数部演算回路、1
08はACS回路、109はパスメモリ、110〜112は加算器、11
3は出力端子である。 第3図は、本願の請求項3の発明であるダイバーシティ
受信装置を、2本のダイバーシティブランチを有する受
信器に適用した実施例を示す系統図である。本図におい
て、200,201はダイバーシティアンテナ、202,203は整合
フィルタ、204,205は通信路インパルスレスポンス推定
回路、206はベクトル加算器、207はブランチメトリック
定数部演算回路208,209は加算器、210はACS回路、211は
パスメモリ、212は出力端子である。 第4図は、各ダイバーシティブランチからの信号を合成
した信号を用いた場合の一例の系統図である。図におい
て、300,301はダイバーシティアンテナ、301は加算器、
302は通信路インパルスレスポンス推定回路、303は整合
フィルタ、304はブランチメトリック定数部演算回路、3
05は加算器、306はACS回路、307はパスメモリである。
FIG. 1 is a system diagram showing an embodiment in which the diversity receiver according to the first aspect of the present invention is applied to a receiver having L diversity branches. In the figure,
1000 is an L diversity branch group, 1001 is an L matched filter group, 1002 is an L channel impulse response estimation circuit, 1003 is a branch metric operation circuit, 1004
Is an ACS circuit, 1005 is a path memory, and 1006 is an output terminal. FIG. 2 is a system diagram showing an embodiment in which the diversity receiving apparatus according to the second aspect of the present invention is applied to a receiver having two diversity branches. In the figure, 100 and 101 are diversity antennas, 102 and 103 are matched filters, 104 and 105 are communication channel impulse response estimating circuits, 106 and 107 are branch metric constant part operation circuits, and 1
08 is an ACS circuit, 109 is a path memory, 110 to 112 are adders, 11
3 is an output terminal. FIG. 3 is a system diagram showing an embodiment in which the diversity receiving apparatus according to the third aspect of the present invention is applied to a receiver having two diversity branches. In this figure, 200 and 201 are diversity antennas, 202 and 203 are matched filters, 204 and 205 are communication channel impulse response estimation circuits, 206 is a vector adder, 207 is a branch metric constant part calculation circuit 208 and 209 are adders, 210 is an ACS circuit, and 211 is a path. A memory 212 is an output terminal. FIG. 4 is a system diagram of an example in the case of using a signal obtained by combining signals from the diversity branches. In the figure, 300 and 301 are diversity antennas, 301 is an adder,
302 is a communication channel impulse response estimation circuit, 303 is a matched filter, 304 is a branch metric constant part arithmetic circuit, 3
05 is an adder, 306 is an ACS circuit, and 307 is a path memory.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数(L本)のアンテナを用いて各アンテ
ナで同時に信号を受信するダイバーシティ受信装置にお
いて、 a)L本のダイバーシティアンテナの受信信号を入力と
して、送信点から前記L本のダイバーシティアンテナま
での通信路インパルスレスポンス(i)(i=0,1,…
L−1)を推定して出力するL個の通信路インパルスレ
スポンス推定回路群と、 b)前記L個の通信路インパルスレスポンス推定回路群
の出力を入力して内部状態を設定し、前記L本のダイバ
ーシティアンテナの受信信号を入力するL個の整合フィ
ルタ群と、 c)前記L個の整合フィルタ群の出力とL個の通信路イ
ンパルスレスポンス推定回路群の出力を入力として、各
時点における受信信号のブランチメトリックを演算する
ブランチメトリック演算回路と、 d)前記ブランチメトリック演算回路の出力を入力とす
るACS(Add,Compare and Select)回路と、 e)前記ACS回路によって制御されるバスメモリとを有
することを特徴とするダイバーシティ受信装置。
1. A diversity receiving apparatus for receiving signals simultaneously at each antenna using a plurality of (L) antennas, comprising: a) receiving signals of L diversity antennas as inputs and transmitting said L diversity signals from a transmission point; Channel impulse response to the antenna (i) (i = 0, 1,...)
L-1) a set of L channel impulse response estimating circuits for estimating and outputting L-1), and b) an output of the set of L channel impulse response estimating circuits is input to set an internal state, and L) matched filter groups for inputting the received signals of the diversity antenna of (c), and c) receiving signals at each point in time by using the outputs of the L matched filter groups and the outputs of the L channel impulse response estimation circuits as inputs. A) a branch metric calculation circuit that calculates the branch metric of the above, d) an ACS (Add, Compare and Select) circuit that receives an output of the branch metric calculation circuit, and e) a bus memory controlled by the ACS circuit. A diversity receiver.
【請求項2】前記ブランチメトリック演算回路が、 a)前記L個の通信路インパルスレスポンス推定回路の
うち、i番目(i=0,1,…,L−1)の出力を入力し、入
力された通信路によって一意的に定まる定数(ブランチ
メトリック定数部)を演算するL個のブランチメトリッ
ク定数部演算回路群と、b)前記L個のブランチメトリ
ック定数部演算回路群の出力のうちi番目(i=0,1,
…,L−1)出力と、請求項1記載のL個の整合フィルタ
群の出力のうちi番目(i=0,1,…,L−1)の出力を加
算するL個の加算器群と、 c)前記L個の加算器群の出力を加算して、その結果を
各時点における受信信号のブランチメトリックとして出
力する加算器とを有することを特徴とする請求項1記載
のダイバーシティ受信装置。
2. The branch metric calculation circuit includes: a) an i-th (i = 0, 1,..., L-1) output of the L channel impulse response estimation circuits; B) a branch metric constant section operation circuit group for calculating a constant (branch metric constant section) uniquely determined by the communication path; and b) an i-th output of the L branch metric constant section operation circuit groups ( i = 0,1,
.., L−1) outputs and L adders for adding the i-th (i = 0, 1,..., L−1) output of the L matched filters of claim 1. 2. The diversity receiver according to claim 1, further comprising: c) an adder for adding outputs of the L adders and outputting the result as a branch metric of a received signal at each time point. .
【請求項3】前記ブランチメトリック演算回路が、 a)前記L個の通信路インパルスレスポンス推定回路の
出力を入力し、各々の入力信号(i)(i=0,1,…,L
−1)をベクトル的に加算して、=Σ(i)を出力
するベクトル加算器と、 b)前記ベクトル加算器からの出力を入力し、に基
づいて、通信路によって一意的に定まる定数(ブランチ
メトリック定数部)を演算するブランチメトリック定数
部演算回路と、 c)前記L個の整合フィルタからのL個の出力を加算す
る第1の加算器と、 d)前記第1の加算器の出力と前記ブランチメトリック
定数部演算回路の出力を加算して、その結果を各時点に
おける受信信号のブランチメトリックとして出力する第
2の加算器とを有することを特徴とする請求項1記載の
ダイバーシティ受信装置。
3. The branch metric calculation circuit: a) receives the outputs of the L communication channel impulse response estimation circuits, and outputs respective input signals (i) (i = 0, 1,..., L
A) a vector adder that adds -1) as a vector and outputs = Σ (i); and b) a constant uniquely determined by a communication channel based on the input of the output from the vector adder. A branch metric constant section arithmetic circuit for calculating a branch metric constant section); c) a first adder for adding L outputs from the L matched filters; and d) an output of the first adder. 2. The diversity receiving apparatus according to claim 1, further comprising: a second adder that adds the output of the branch metric constant section arithmetic circuit and outputs the result as a branch metric of the received signal at each time point. .
JP2083478A 1990-03-30 1990-03-30 Diversity receiver Expired - Lifetime JP2591240B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2083478A JP2591240B2 (en) 1990-03-30 1990-03-30 Diversity receiver
DE69129768T DE69129768T2 (en) 1990-03-30 1991-03-29 Room diversity receiver insensitive to interference
EP91105108A EP0449327B1 (en) 1990-03-30 1991-03-29 Noise-immune space diversity receiver
US07/678,497 US5202903A (en) 1990-03-30 1991-04-01 Noise-immune space diversity receiver
CA002039596A CA2039596C (en) 1990-03-30 1991-04-02 Noise-immune space diversity receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2083478A JP2591240B2 (en) 1990-03-30 1990-03-30 Diversity receiver

Publications (2)

Publication Number Publication Date
JPH03283826A JPH03283826A (en) 1991-12-13
JP2591240B2 true JP2591240B2 (en) 1997-03-19

Family

ID=13803577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2083478A Expired - Lifetime JP2591240B2 (en) 1990-03-30 1990-03-30 Diversity receiver

Country Status (1)

Country Link
JP (1) JP2591240B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2689926B2 (en) * 1994-12-05 1997-12-10 日本電気株式会社 Diversity receiver
EP0981206B1 (en) * 1998-08-19 2005-11-23 Siemens Aktiengesellschaft Spread spectrum receiver with reduction of intersymbol interference

Also Published As

Publication number Publication date
JPH03283826A (en) 1991-12-13

Similar Documents

Publication Publication Date Title
US5202903A (en) Noise-immune space diversity receiver
JP2683665B2 (en) Maximum likelihood sequence estimator
JP2605566B2 (en) Adaptive equalizer
JP2556179B2 (en) Diversity reception system
US6862316B2 (en) Spatial and temporal equalizer and equalization method
KR20000005543A (en) Method and apparatus for interference rejection with different beams, polarizations, and phase references
US5297171A (en) Receiver comprising at least two receive branches
US5272726A (en) Blind type sequence estimator for use in communications system
CN101019393A (en) Equalizers for multi-branch receiver
US5450445A (en) Method and arrangement of estimating data sequences transmitted using viterbi algorithm
CN1977504B (en) Method for calculating filter coefficients for an equaliser in a communication receiver using hermitian optimisation
JP2003536317A (en) Method and receiver for reducing the effects of interference
JP2591240B2 (en) Diversity receiver
JP3424723B2 (en) Adaptive equalizer
JP3061108B2 (en) Receiving device and receiving method
JP3304035B2 (en) Diversity receiver
JP3866049B2 (en) Time-space equalization apparatus and equalization method
JP2591241B2 (en) Adaptive diversity receiver
JP3162003B2 (en) Communication method and communication device
JPH10336083A (en) Adaptive array receiver
JPH08331025A (en) Adaptive interference cancellation receiver
JP3099796B2 (en) Automatic equalization method and automatic equalizer
JP2862082B1 (en) Receiving method and receiving device
EP1475931B1 (en) Method and apparatus for iterative estimation of channel- or filter-coefficients
JP2862083B1 (en) Receiving method and receiving device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 14