JP2583328B2 - Vending machine data holding circuit - Google Patents
Vending machine data holding circuitInfo
- Publication number
- JP2583328B2 JP2583328B2 JP2007609A JP760990A JP2583328B2 JP 2583328 B2 JP2583328 B2 JP 2583328B2 JP 2007609 A JP2007609 A JP 2007609A JP 760990 A JP760990 A JP 760990A JP 2583328 B2 JP2583328 B2 JP 2583328B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- power
- battery
- vending machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
Description
この発明は、自動販売機における各種メモリや時計の
ICをバックアップするためのデータ保持回路に関する。This invention relates to various memories and watches in vending machines.
The present invention relates to a data holding circuit for backing up an IC.
第2図にこの種の従来のデータ保持回路を示してい
る。 システム電源よりの5Vの電圧ラインL1にダイオード1
を介して接続されたラインL2には、販売制御用のデータ
を記憶するRAM2と、時計用のIC3とが接続されており、
これらのRAM2及び時計IC3のデータをバックアップする
ために、このラインL2には、ダイオード4を介して電池
5が接続される。又、前記電圧ラインL1は、ツェナーダ
イオード6及び抵抗7を介してエミッタ接地のトランジ
スタ8のベースに接続され、このトランジスタ8のコレ
クタは、デコーダ9の動作許可端子Gに接続され、この
端子Gには一端がラインL2に接続されたプルアップ用抵
抗10が接続される。 この回路において、自動販売機の電源がオンになって
いるときは、電圧ラインL1の電圧(5V)がダイオード1
を介してライン(以下バックアップラインという)L2に
供給されるので、データ記憶用のRAM2及び時計用IC3
は、それぞれデータの記憶及び計時動作を行い、又、電
圧ラインL1の電圧がツェナーダイオード6を介してトラ
ンジスタ8に印加されることにより、トランジスタ8を
オンにさせ、デコーダ9の動作許可端子GをLレベルに
することにより、デコーダ9は動作状態となっており、
不図示のCPUは、アドレスラインを介し、デコーダ9よ
り出力されるデータをRAM2または時計IC3に供給するこ
とにより、いずれかを動作可能状態とし、データライン
上でデータの送受を行う。 この状態で自動販売機の電源がオフになると、電圧ラ
インL1は降下し始めるが、バックアップラインL2は電池
5によって電池電圧に保持されるので、RAM2及び時計IC
3の動作がバックアップされ、されぞれ記憶データの保
持及び計時動作を接続する。 さて、電圧ラインL1がツェナーダイオード6のツェナ
ー電圧以下になると、トランジスタ8へのベース電流が
遮断されトランジスタ8がオフ状態となるが、プルアッ
プ抵抗10の作用により、前記動作許可端子GはHレベル
となり、デコーダ9の出力がすべてオフになり、ハイイ
ンピーダンス状態となり、電圧ラインL1の電圧低下によ
り動作不安定となっているCPUは、RAM2または時計IC3に
対するアクセスを止める。FIG. 2 shows a conventional data holding circuit of this kind. A voltage line L 1 of 5V than system power diodes 1
The line L 2 which is connected via includes a RAM2 for storing data for sales control is connected and IC3 for clock,
To back up the data of the RAM 2 and the clock IC 3, a battery 5 is connected to the line L 2 via a diode 4. Further, the voltage line L 1 is connected to the base of the common emitter of the transistor 8 through the Zener diode 6 and the resistor 7, the collector of the transistor 8 is connected to the operation enable terminal G of the decoder 9, this terminal G pull-up resistor 10 having one end connected to the line L 2 is connected to. In this circuit, when the power of the vending machine is turned on, the voltage line L 1 of the voltage (5V) is diode 1
Since the supply line (hereinafter referred to as a backup line) L 2 via, for RAM2 and a clock for data storage IC3
Each performs a storage and counting operations of the data, also by the voltage of the voltage line L 1 is applied to the transistor 8 through the Zener diode 6, to the transistor 8 turn on, the operation permission terminal G of the decoder 9 To the L level, the decoder 9 is in the operating state,
The CPU (not shown) supplies the data output from the decoder 9 to the RAM 2 or the clock IC 3 via the address line to make any one of them operable and transmits / receives data on the data line. When the power of the vending machine in this state is turned off, the voltage line L 1 begins to drop, because the backup line L 2 is held in the battery voltage by the battery 5, RAM 2 and a clock IC
The operations of 3 are backed up, and the storage data retention and timekeeping operations are respectively connected. Now, when the voltage line L 1 falls below the Zener voltage of the Zener diode 6, the transistor 8 is cut off the base current to the transistor 8 is is turned off, by the action of the pull-up resistor 10, the operation permission terminal G is H level and the output of the decoder 9 turns off all, the high impedance state, the CPU which has become unstable operation by a voltage drop of the voltage line L 1, stopping access to RAM2 or watch IC3.
上述の回路構成においては、RAM2及び時計ICのバック
アップ時間は、電池5の寿命に依存し、その寿命は、RA
M2及び時計IC3の消費電流に大きく左右される。ところ
で、バックアップ時における消費電流は、RAM2のような
記憶素子は微小であるが、時計ICは常に計時動作を行う
必要があるため比較的に消費電流が大きく、記憶素子に
比して1桁以上大きな値となるため、小容量の電池では
バックアップ時間が短くなり、手間のかかる電池の交換
作業を必要とした。 この発明は、上述した問題点をなくすためになされた
ものであり、長時間のバックアップを可能にする自動販
売機のデータ保持回路を提供することを目的とする。In the above-described circuit configuration, the backup time of the RAM 2 and the clock IC depends on the life of the battery 5, and the life thereof is RA
It greatly depends on the current consumption of M2 and clock IC3. By the way, the current consumption at the time of backup is small for a storage element such as RAM2, but the clock IC needs to always perform a timekeeping operation, so the current consumption is relatively large, and is one digit or more compared to the storage element. Since the value is large, the backup time is short for a small-capacity battery, and a time-consuming replacement of the battery is required. SUMMARY OF THE INVENTION The present invention has been made to eliminate the above-described problems, and has as its object to provide a data holding circuit of a vending machine that enables long-term backup.
この発明の自動販売機のデータ保持回路は、データ設
定器にて設定された販売制御用のデータを記憶するメモ
リ及び時計機能を有する時計ICを電源遮断時に電池にて
バックアップさせるためのデータ保持回路であって、 前記設定されたデータに時計ICが関与する時間データ
が設定されていないとき、所定の信号を出力する信号出
力手段と、 前記信号出力手段より出力される信号を電源遮断後も
保持する保持手段と、 電源遮断時に、前記保持手段より前記所定の信号が出
力されているときは、上記電池から時計ICへの給電を遮
断させる給電遮断手段と、 を備えたことを特徴とする。A data holding circuit for a vending machine according to the present invention is a data holding circuit for backing up a memory for storing sales control data set by a data setting device and a clock IC having a clock function with a battery when power is turned off. A signal output unit that outputs a predetermined signal when time data in which a clock IC is involved in the set data is not set, and a signal output from the signal output unit is held even after power is turned off. And a power supply interrupting means for interrupting the power supply from the battery to the timepiece IC when the predetermined signal is output from the holding means when the power is shut off.
データ設定器で設定された販売制御用データに時間デ
ータが含まれないときは、信号出力手段により所定の信
号が出力され、この信号は保持手段によって電源遮断後
も保持される。当該自動販売機が停電等により電源が遮
断されると、給電遮断手段は、電池から時計ICへの給電
が遮断され、時計ICは計時動作を停止し、メモリのみが
電池によりバックアップされる。一方、販売用の制御デ
ータに時間データが含まれないときは、信号出力手段
は、前記所定の信号を出力せず、よって、給電遮断手段
が作用しないので、メモリと共に時計ICも電池によって
バックアップされる。When the time data is not included in the sales control data set by the data setting device, a predetermined signal is output by the signal output unit, and this signal is held by the holding unit even after the power is turned off. When the power of the vending machine is cut off due to a power failure or the like, the power supply cutoff means cuts off the power supply from the battery to the clock IC, stops the clock IC, and only the memory is backed up by the battery. On the other hand, when the time data is not included in the control data for sale, the signal output means does not output the predetermined signal, and therefore, the power supply cutoff means does not operate. You.
第1図は、この発明のデータ保持回路の一実施例を示
す回路図であり、第2図の従来例と同一の部分には同一
の符号を付しており、それらの構成についての説明を省
略する。 バックアップラインL2におけるRAM2と時計IC3との接
続点の間にトランジスタ21を、エミッタをRAM2側にして
挿入して、時計IC3をラインL2から切り離すための給電
遮断手段を設けている。22は、当該自動販売機の集中制
御するCPUであり、23は、各商品の価格等の販売データ
及び、省エネルギーのために夜間に電照パネル部の照明
を消灯する時間帯あるいは酒類販売の自動販売機にあっ
ては夜間に販売を停止する時間帯等の時間データを入力
するためのキーボードであり、このキーボード23より入
力された情報は入出力部24を介してCPU22に取り込ま
れ、RAM2に記憶される。 CPU22は、キーボード23による設定データに、時計IC3
が関与する前記時間データが含まれるか否かによってデ
ータバスに所定の信号を出力し、デコーダ25は、前記所
定の信号を受けて、時間データが含まれる場合に同デコ
ーダ25を出力端子25Aにパルスを出力し、時間データが
含まれない場合に端子25Bにパルスを出力する。このCPU
22及びデコーダ25が上記信号出力手段に相当する。26及
び27は、アンドゲートであり、前記端子25A及び25Bのそ
れぞれの出力信号がアンドゲート26及び27のそれぞれの
一方の入力部に入力され、又、アンドゲート26及び27の
他方の入力部には、トランジスタ8のコレクタ電圧をイ
ンバータ29で反転して入力される。28は、フリップフロ
ップ回路であり、このフリップフロップ回路28のセット
端子Sとリセット端子Rとには、それぞれアンドゲート
26及び27よりの信号が入力される。30は、アンドゲート
であり、入力部には、フリップフロップ回路28の出力端
子Qよりの信号と、前記トランジスタ8のコレクタ信号
が入力され、同アンドゲート30の出力部は、抵抗31を介
して前記トランジスタ21のベースに接続される。 以上のアンドゲート26,27,30、フリップフロップ回路
28及びインバータ29は、電池5でバックアップラインL2
により給電される構成となっている。 次に上記構成になるデータ保持回路の動作を説明す
る。 当該自動販売機の電源をオンにした状態においては、
トランジスタ8及びデコーダ9の動作は従来例と同じで
あり、RAM2は、電圧ラインL1よりの供給電圧がバックア
ップラインL2を介して給電されることにより、データの
記憶保持を行う。 従って、初期設定として、キーボード23により、販売
データと必要に応じ時間データを設定入力すると、これ
らのデータは、CPU22を介してRAM2に記憶される。 又、トランジスタ8のコレクタはLレベルとなってい
るので、アンドゲート26,27の一方の入力部には、イン
バータ29によりHレベルが入力されている。従って、設
定データに時間データが含まれる場合は、アンドゲート
26がゲートオンしてフリップフロック回路28のセット端
子Sにパルスが入力されるので同フリップフロップ回路
28の出力端子QはLレベルを出力し、アンドゲート30に
入力される。一方、時間データが含まれない場合は、ア
ンドゲート27がゲートオンしてパルスがフリップフロッ
プ回路28のリセット端子Rに入力されるので、フリップ
フロップ回路28の出力端子Qは、Hレベルとなる。しか
し、アンドーゲート30の他方の入力部には、トランジス
タ8よりのLレベルが入力されるため、時間データの有
無に拘わらず、同アンドゲート30は、Lレベルを出力す
るので、トランジスタ21はオン状態となっており、時計
IC3もトランジスタ21を介してラインL2より給電される
のでその計時動作が行われる。 この通電状態から停電等のために電源がオフになる
と、従来例と同様に、CPU22は動作を停止するが、RAM2
は、電池5の電圧でバックアップされたラインL2により
給電されるのでその記憶データを保持し、又、フリップ
フロップ回路28もバックアップされるため、同出力端子
Qに出力されていたLレベル(時間データ有りのとき)
あるいはHデータ(時間データの無しのとき)も保持さ
れる。この電源オフ時には、トランジスタ8のオフによ
り、同トランジスタ8のコレクタは、プルアップ抵抗10
によりHレベルとなるので、アンドゲート30は、時間デ
ータ有りのときは、Lレベルを出力し、時間データ無し
のときは、Hレベルを出力する。時間データ有りのとき
は、トランジスタ21は、電源オン時と同様、トランジス
タ21がオンであるため、時計IC3は、計時動作を継続
し、時計機能もバックアップされる。 一方、時間データ無しのときは、トランジスタ21がオ
フ状態となるため、時計IC3は、バックアップされてい
るラインL2により開放され、給電されなくなるためにそ
の計時動作が停止する。 このように、時間データの設定がある場合には、従来
装置と同様、電源オフ時にあっても、電池5により、RA
M2及び時計IC3の双方のバックアップを行うが、時間デ
ータが設定されていないときは、電源オフ時にあって
は、時計IC3による計時動作は不要であるため、バック
アップはRAM2のみとし、時計IC3のバックアップを行わ
ないために、バックアップ時に要する電池5の消費電流
を低減できバックアップ時間を長くすることができる。FIG. 1 is a circuit diagram showing an embodiment of a data holding circuit according to the present invention. In FIG. 1, the same parts as those in the conventional example in FIG. Omitted. The transistor 21 between the connection point of the RAM2 and watch IC3 in backup line L 2, and inserted to the emitter RAM2 side is provided with a feed interruption means for disconnecting the clock IC3 from the line L 2. Reference numeral 22 denotes a CPU for centrally controlling the vending machine, and reference numeral 23 denotes sales data such as the price of each product, and a time period during which the lighting of the lighting panel unit is turned off at night to save energy or automatic sales of alcoholic beverages. In a vending machine, it is a keyboard for inputting time data such as a time period during which sales are stopped at night.Information input from this keyboard 23 is taken into the CPU 22 via the input / output unit 24 and stored in the RAM 2. It is memorized. The CPU 22 uses the clock IC3
A predetermined signal is output to the data bus depending on whether or not the time data involved is included, and the decoder 25 receives the predetermined signal and, when the time data is included, sends the decoder 25 to the output terminal 25A. A pulse is output, and a pulse is output to the terminal 25B when time data is not included. This CPU
22 and the decoder 25 correspond to the signal output means. 26 and 27 are AND gates, and the output signals of the terminals 25A and 25B are input to one input of each of the AND gates 26 and 27, and to the other input of the AND gates 26 and 27. Is input by inverting the collector voltage of the transistor 8 by the inverter 29. Numeral 28 denotes a flip-flop circuit, and a set terminal S and a reset terminal R of the flip-flop circuit 28 have AND gates respectively.
Signals from 26 and 27 are input. Reference numeral 30 denotes an AND gate, and a signal from the output terminal Q of the flip-flop circuit 28 and a collector signal of the transistor 8 are input to an input portion. It is connected to the base of the transistor 21. AND gates 26, 27, 30 and flip-flop circuit
28 and the inverter 29 are connected to the backup line L 2
Power is supplied by Next, the operation of the data holding circuit having the above configuration will be described. With the vending machine powered on,
Operation of the transistors 8 and decoder 9 are the same as the conventional example, RAM 2, by the supply voltage from the voltage line L 1 is fed via the backup line L 2, performs memory retention of data. Therefore, when sales data and time data are set and input as necessary using the keyboard 23 as initial settings, these data are stored in the RAM 2 via the CPU 22. Further, since the collector of the transistor 8 is at the L level, the H level is input to one of the input portions of the AND gates 26 and 27 by the inverter 29. Therefore, if time data is included in the setting data,
26 is turned on and a pulse is input to the set terminal S of the flip-flop circuit 28, so that the flip-flop circuit
An output terminal Q of 28 outputs an L level and is input to the AND gate 30. On the other hand, when the time data is not included, the AND gate 27 gates on and a pulse is input to the reset terminal R of the flip-flop circuit 28, so that the output terminal Q of the flip-flop circuit 28 goes to H level. However, since the L level from the transistor 8 is input to the other input portion of the AND gate 30, the AND gate 30 outputs the L level regardless of the presence or absence of the time data. State and clock
IC3 also its counting operation is performed because it is powered from the line L 2 through a transistor 21. When the power is turned off due to a power failure or the like from this energized state, the CPU 22 stops operating as in the conventional example, but the RAM 22
Since is powered by the line L 2 which is backed up by the voltage of the battery 5 retains its stored data, also, since the flip-flop circuit 28 is backed up, L level (time is outputted to the output terminal Q (With data)
Alternatively, H data (when there is no time data) is also held. When the power is turned off, the collector of the transistor 8 is connected to the pull-up resistor 10
Therefore, the AND gate 30 outputs the L level when there is time data, and outputs the H level when there is no time data. When the time data is present, the transistor 21 is on as in the case of the power-on, so that the clock IC 3 continues the clocking operation and the clock function is also backed up. On the other hand, when there is no time data, the transistor 21 is turned off, the clock IC3 is opened by the line L 2 being backed up, the counting operation is stopped in order to no longer powered. As described above, when the time data is set, as in the conventional device, even when the power is turned off, the RA is used by the battery 5.
The backup of both M2 and the clock IC3 is performed, but when the time data is not set, the clock IC3 does not need the clocking operation when the power is turned off. Is not performed, the current consumption of the battery 5 required at the time of backup can be reduced, and the backup time can be lengthened.
以上説明したように、この発明は、販売制御のために
設定したデータに時間データを含まないときは、停電時
には、バックアップ時の消費電流が大きい時計ICのバッ
クアップを行わないようにしたので、電池によるバック
アップ時間を長くすることができ、電池交換の手間を省
ける。As described above, according to the present invention, when the time data is not included in the data set for the sales control, at the time of a power failure, the clock IC that consumes a large amount of current during the backup is not backed up. Backup time can be lengthened, and the trouble of battery replacement can be saved.
第1図はこの発明の自動販売機のデータ保持回路の一実
施例を示す制御回路図、第2図は、従来のデータ保持の
ための回路図である。 1……ダイオード、2……RAM、 3……時計IC、4……ダイオード、 5……電池、6……ツェナーダイオード、 7……抵抗、8……トランジスタ、 9……デコーダ、10……抵抗。 21……トランジスタ、22……CPU、 23……キーボード、24……入出力部、 25……デコーダ、26,27……アンドゲート、 28……フリップフロップ回路、 30……アンドゲート、31……抵抗。FIG. 1 is a control circuit diagram showing an embodiment of a data holding circuit of a vending machine according to the present invention, and FIG. 2 is a circuit diagram for conventional data holding. 1 ... Diode, 2 ... RAM, 3 ... Watch IC, 4 ... Diode, 5 ... Battery, 6 ... Zener diode, 7 ... Resistance, 8 ... Transistor, 9 ... Decoder, 10 ... resistance. 21: Transistor, 22: CPU, 23: Keyboard, 24: Input / output unit, 25: Decoder, 26, 27: AND gate, 28: Flip-flop circuit, 30: AND gate, 31 ... …resistance.
Claims (1)
データを記憶するメモリ及び時計機能を有する時計ICを
電源遮断時に電池にてバックアップさせるためのデータ
保持回路であって、 前記設定されたデータに時計ICが関与する時間データが
設定されていないとき、所定の信号を出力する信号出力
手段と、 前記信号出力手段より出力される信号を電源遮断後も保
持する保持手段と、 電源遮断時に、前記保持手段より前記所定の信号が出力
されているときは、上記電池から時計ICへの給電を遮断
させる給電遮断手段と、 を備えたことを特徴とする自動販売機のデータ保持回
路。1. A data holding circuit for backing up a memory for storing sales control data set by a data setting device and a clock IC having a clock function with a battery when power is turned off, wherein Signal output means for outputting a predetermined signal when the time data involving the clock IC is not set in the received data, holding means for holding the signal output from the signal output means even after power-off, and power-off A power supply interrupting means for interrupting the power supply from the battery to the clock IC when the predetermined signal is output from the holding means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007609A JP2583328B2 (en) | 1990-01-17 | 1990-01-17 | Vending machine data holding circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007609A JP2583328B2 (en) | 1990-01-17 | 1990-01-17 | Vending machine data holding circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03211695A JPH03211695A (en) | 1991-09-17 |
JP2583328B2 true JP2583328B2 (en) | 1997-02-19 |
Family
ID=11670552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007609A Expired - Lifetime JP2583328B2 (en) | 1990-01-17 | 1990-01-17 | Vending machine data holding circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2583328B2 (en) |
-
1990
- 1990-01-17 JP JP2007609A patent/JP2583328B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03211695A (en) | 1991-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4590553A (en) | Microcomputer with power-save output instructions | |
US6128746A (en) | Continuously powered mainstore for large memory subsystems | |
JP3302847B2 (en) | Storage device | |
US4694393A (en) | Peripheral unit for a microprocessor system | |
US5237698A (en) | Microcomputer | |
US7085946B2 (en) | Backup memory control unit with reduced current consumption having normal self-refresh and unsettled modes of operation | |
US5016219A (en) | Computer memory write protection circuit | |
EP0632463A2 (en) | Electronic device having pseudo-SRAM | |
JP3971565B2 (en) | Semiconductor device and semiconductor device initial setting method | |
JP2583328B2 (en) | Vending machine data holding circuit | |
US5812482A (en) | Wordline wakeup circuit for use in a pulsed wordline design | |
US6631467B1 (en) | Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal | |
US20030142574A1 (en) | Battery backed memory with battery disconnect for improved battery life | |
JPH064750A (en) | Battery backup circuit for automatic vending machine | |
JP2740685B2 (en) | Storage device backup circuit | |
JPH0726749Y2 (en) | Microcomputer power supply circuit | |
JP3053270B2 (en) | Power supply backup method and device | |
KR950001189A (en) | Radiator Control | |
JPH0638219B2 (en) | Memory back-up powered processor | |
JPS6073720A (en) | Stand-by mode changeover circuit of random access memory | |
JP2856868B2 (en) | Microcomputer power supply backup circuit | |
JPS6234359Y2 (en) | ||
JP2695696B2 (en) | Reset signal generation circuit | |
KR920003017Y1 (en) | Memory back-up circuit | |
JP2679093B2 (en) | IC memory card |