JP2579553B2 - Power supply circuit - Google Patents
Power supply circuitInfo
- Publication number
- JP2579553B2 JP2579553B2 JP2061197A JP6119790A JP2579553B2 JP 2579553 B2 JP2579553 B2 JP 2579553B2 JP 2061197 A JP2061197 A JP 2061197A JP 6119790 A JP6119790 A JP 6119790A JP 2579553 B2 JP2579553 B2 JP 2579553B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- current
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔概要〕 加入者回路から端末装置へ給電する給電回路に関し、 地絡等の回線障害時の給電電流を制限し、且つ回線障
害の復旧時に給電動作を自動的に再開させることを目的
とし、 それぞれエミッタ抵抗を接続し、端末装置に給電する
給電トランジスタと、該給電トランジスタを駆動するド
ライバ段トランジスタとからなるミラー回路と、前記給
電トランジスタによる給電電圧が閾値以下に低下した時
に、前記ドライバ段トランジスタのエミッタ抵抗に並列
に電流制限用の抵抗を接続し、前記給電電圧が前記閾値
を超えた時に前記エミッタ抵抗から前記電流制限用の抵
抗を切り離す給電制御回路とを備えて構成した。DETAILED DESCRIPTION OF THE INVENTION [Summary] Regarding a power supply circuit for supplying power from a subscriber circuit to a terminal device, the power supply current is limited when a line failure such as a ground fault occurs, and the power supply operation is automatically restarted when the line failure is restored. A mirror circuit including a power supply transistor for supplying power to the terminal device and a driver transistor for driving the power supply transistor, and a power supply voltage by the power supply transistor is reduced to a threshold or less. A power supply control circuit that connects a current limiting resistor in parallel with the emitter resistance of the driver stage transistor and disconnects the current limiting resistor from the emitter resistor when the power supply voltage exceeds the threshold. Configured.
本発明は、加入者回路から端末装置へ給電する給電回
路に関するものである。The present invention relates to a power supply circuit for supplying power from a subscriber circuit to a terminal device.
ISDN（統合サービス・ディジタル網）のＳ点インタフ
ェース回路に於ける給電方式として、ファントム給電方
式が採用されている。このような給電方式に於いても、
端末装置側の回線の地絡等による過電流を制限して、給
電回路を保護することが必要となる。A phantom power supply method is employed as a power supply method in an S point interface circuit of ISDN (Integrated Services Digital Network). Even in such a power supply system,
It is necessary to protect the power supply circuit by limiting an overcurrent due to a ground fault or the like of the line on the terminal device side.
前述のファントム給電方式は、加入者回路と端末装置
との間の送信回線と受信回線との４線回線を用いて給電
する方式であり、例えば、第３図に示すように、加入者
回路10と端末装置20とが送信回線31と受信回線32との４
線回線により接続され、ドライバ回路12に接続されたト
ランス14の中点と、レシーバ回路13に接続されたトラン
ス15の中点とが給電回路11に接続され、端末装置20のト
ランス22,23の中点間に受電回路21が接続され、例え
ば、送信回線31側を＋極性、受信回線32側を−極性とし
て、給電回路11から端末装置20の受電回路21に給電さ
れ、受電回路21から端末装置20の各部に動作電力が供給
される。The above-described phantom power supply method is a method in which power is supplied using a four-wire line of a transmission line and a reception line between a subscriber circuit and a terminal device. For example, as shown in FIG. And the terminal device 20 are connected to the transmission line 31 and the reception line 32.
The middle point of the transformer 14 connected to the driver circuit 12 and the middle point of the transformer 15 connected to the receiver circuit 13 are connected to the power supply circuit 11, The power receiving circuit 21 is connected between the midpoints. For example, the power is supplied from the power supply circuit 11 to the power receiving circuit 21 of the terminal device 20 while the transmission line 31 is set to a positive polarity and the receiving line 32 is set to a negative polarity, and Operating power is supplied to each part of the device 20.
この場合の給電電圧は、ISDN用のＳ点インタフェース
回路に於いては、40V＋５％（42V）〜40V−20％（34V）
と規定されている。又正常時に1W以上の給電能力がある
ことが必要である。The power supply voltage in this case is 40V + 5% (42V) to 40V-20% (34V) in the S point interface circuit for ISDN.
It is prescribed. Also, it is necessary to have a power supply capacity of 1 W or more in normal operation.
第４図及び第５図は前述の給電回路11の従来例の要部
回路図を示し、Q1は給電トランジスタ、Q2はドライバ段
トランジスタ、Q3は制限用トランジスタ、R0〜R4は抵
抗、ZDはツェナーダイオード、PCはホトカプラ、RTは端
末装置であり、それぞれエミッタ抵抗R0,R1が接続され
た給電トランジスタQ1とドライバ段トランジスタQ2とに
よりミラー回路が構成されている。又給電トランジスタ
Q1のコレクタ側を第３図のトランス14の中点に接続し、
トランス15の中点を接地した場合、給電トランジスタQ1
を介して、電源電圧の−40Vが加えられるから、送信回
線31側が−極性となり、受信回線32側が＋極性となる。4 and 5 are main circuit diagrams of a conventional example of the above-described power supply circuit 11, wherein Q1 is a power supply transistor, Q2 is a driver transistor, Q3 is a limiting transistor, R0 to R4 are resistors, and ZD is a Zener. A diode, PC is a photocoupler, and RT is a terminal device, and a mirror circuit is configured by a power supply transistor Q1 to which emitter resistors R0 and R1 are connected and a driver stage transistor Q2, respectively. Power supply transistor
Connect the collector side of Q1 to the middle point of the transformer 14 in FIG.
When the middle point of the transformer 15 is grounded, the power supply transistor Q1
, A power supply voltage of -40 V is applied, so that the transmission line 31 has a negative polarity and the reception line 32 has a positive polarity.
第４図の給電回路に於いては、給電トランジスタQ1か
ら端末装置RT側に供給される電流が、エミッタ抵抗R0,R
1の比（ミラー比）に対応して制限されるので、地絡等
の回線障害時の過電流から保護することができる。例え
ば、第６図の給電特性曲線図に示すように、給電電流を
０から次第に増加すると、→→→の経路で給電
電圧VLが変化し、地絡等の回線障害時には、給電電圧VL
がほぼ0Vとなり、給電電流は、例えば、50mAに制限され
ることになる。なお、斜線を施した範囲は、給電電圧の
規定範囲（40V＋５％〜−20％）外を示す。In the power supply circuit of FIG. 4, the current supplied from the power supply transistor Q1 to the terminal device RT side is generated by the emitter resistors R0 and R0.
Since it is limited in accordance with the ratio of 1 (mirror ratio), it can be protected from overcurrent at the time of a line fault such as a ground fault. For example, as shown in the power supply characteristic curve diagram in FIG. 6, when the power supply current is gradually increased from 0, the power supply voltage VL changes in a path of →→→, and when a line fault such as a ground fault occurs, the power supply voltage VL
Becomes almost 0 V, and the power supply current is limited to, for example, 50 mA. Note that the hatched range indicates outside the specified range of the power supply voltage (40 V + 5% to -20%).
又第５図の給電回路に於いては、給電電圧VLが低下す
ると、ツェナーダイオードZDを介して制御用トランジス
タQ3のベース電流が供給され、制御用トランジスタQ3は
オン状態となるから、ホトカプラPCのホトダイオードに
抵抗R3を介して電流が流れて発光し、それによりホトト
ランジスタがオン状態となって、ドライバ段トランジス
タQ2を短絡状態とする。従って、ドライバ段トランジス
タQ2の電流は零となり、給電トランジスタQ1をオフ状態
とし、端末装置RTに供給する電流を零とすることができ
る。In the power supply circuit of FIG. 5, when the power supply voltage VL decreases, the base current of the control transistor Q3 is supplied through the Zener diode ZD, and the control transistor Q3 is turned on. A current flows through the photodiode through the resistor R3 to emit light, thereby turning on the phototransistor and short-circuiting the driver transistor Q2. Therefore, the current of the driver transistor Q2 becomes zero, the power supply transistor Q1 is turned off, and the current supplied to the terminal device RT can be made zero.
この場合、第６図に於いては、制御用トランジスタQ3
がオン状態となる閾値電圧をVthとすると、給電電流を
０から次第に増加することにより、→→→の経
路で、給電電圧VLが零の時に、給電電流も零とすること
ができる。In this case, in FIG. 6, the control transistor Q3
Assuming that the threshold voltage at which is turned on is Vth, by gradually increasing the supply current from 0, the supply current can be made zero when the supply voltage VL is zero in the path of →→→.
前述の第４図に示す従来例に於いては、地絡等の回線
障害時に、例えば、50mAの電流を継続して供給すること
になり、給電回路11の温度上昇の問題が生じると共に、
回線復旧までの間は無駄な電力を供給する欠点があっ
た。In the conventional example shown in FIG. 4 described above, when a line fault such as a ground fault occurs, a current of, for example, 50 mA is continuously supplied, and a problem of a rise in temperature of the power supply circuit 11 occurs.
Until the line was restored, there was a disadvantage of supplying unnecessary power.
又第５図に示す従来例に於いては、地絡等の回線障害
時には、給電電流を零とすることができる利点がある
が、回線が正常状態に復旧した場合でも、給電電流が零
であるから、給電電圧VLも継続して零となり、従って制
御用トランジスタQ3のオン状態が継続するから、給電を
再開することができないものであり、何らかの手段によ
り制御用トランジスタQ3をオフとして、給電を再開させ
なければならない。即ち、自己復旧ができない欠点があ
った。In addition, the conventional example shown in FIG. 5 has an advantage that the power supply current can be made zero when a line fault such as a ground fault occurs, but even when the line is restored to a normal state, the power supply current becomes zero. Therefore, the power supply voltage VL also becomes zero continuously, and therefore the ON state of the control transistor Q3 continues.Therefore, the power supply cannot be restarted. Must be restarted. That is, there is a disadvantage that self-recovery cannot be performed.
本発明は、地絡等の回線障害時の給電電流を制限し、
且つ回線障害の復旧時に給電動作を自動的に再開させる
ことを目的とするものである。The present invention limits the supply current at the time of a line fault such as a ground fault,
It is another object of the present invention to automatically restart the power supply operation when the line failure is restored.
本発明の給電回路は、地絡等の回線障害時の給電電流
を制限すると共に、障害復旧時には自動的に給電動作を
開始させるものであり、第１図を参照して説明する。The power supply circuit of the present invention limits the power supply current in the event of a line failure such as a ground fault and automatically starts the power supply operation when the failure is recovered, and will be described with reference to FIG.
それぞれエミッタ抵抗R0,R1を接続し、端末装置７に
給電する給電トランジスタ１と、この給電トランジスタ
１を駆動するドライバ段トランジスタ２とからなるミラ
ー回路３と、ドライバ段トランジスタ２のエミッタ抵抗
R1に並列に接続した電流制限用の抵抗R3とトランジスタ
５との直列回路と、給電トランジスタ１による給電電圧
VLが閾値以下に低下した時にトランジスタ５をオンと
し、且つ閾値を超えた時にトランジスタ５をオフとする
抵抗R4,ツェナーダイオード６等による制御回路とから
なる給電制御回路４とを備えたものである。Each of the emitter resistors R 0 and R 1 is connected, and a power supply transistor 1 for supplying power to the terminal device 7, a mirror circuit 3 including a driver transistor 2 for driving the power supply transistor 1, and an emitter resistor for the driver transistor 2
A series circuit of a resistor R 3 and a transistor 5 of the current limiting which is connected in parallel to R 1, supply voltage by power supply transistor 1
A power supply control circuit 4 including a control circuit including a resistor R 4 , a Zener diode 6, and the like, which turns on the transistor 5 when VL falls below the threshold value and turns off the transistor 5 when the threshold value is exceeded; It is.
ミラー回路３のドライバ段トランジスタ２のエミッタ
抵抗R1に並列に抵抗R3を接続すると、給電トランジスタ
１のエミッタ抵抗R0との比、即ち、ミラー比が変化し
て、給電トランジスタ１から端末装置７へ給電する電流
が制限される。従って、給電トランジスタ１による給電
電圧が閾値以下に低下した時に、トランジスタ５等によ
り電流制限用の抵抗R3をドライバ段トランジスタ２のエ
ミッタ抵抗R1に並列に接続すれば良いことになる。A resistor R 3 in parallel with the emitter resistor R 1 of the driver stage transistors 2 of the mirror circuit 3, the ratio of the emitter resistance R 0 of the power supply transistor 1, i.e., the mirror ratio is changed, the terminal device from the power supply transistor 1 7 is limited. Therefore, when the power supply voltage by power supply transistor 1 drops below the threshold value, it is sufficient to connect a resistor R 3 for current limiting in parallel to the emitter resistor R 1 of the driver stage transistor 2 by the transistor 5 or the like.
又給電トランジスタ１による給電電圧が閾値を超えた
時には、トランジスタ５等をオフとして、エミッタ抵抗
R1から電流制限用の抵抗R3を切り離すことにより、通常
の給電状態となる。即ち、回線障害の復旧により自動的
に正常時の給電状態に戻ることができる。When the power supply voltage by the power supply transistor 1 exceeds the threshold, the transistor 5 and the like are turned off to set the emitter resistance.
By disconnecting the resistor R 3 for current limiting from R 1, a normal feeding state. In other words, it is possible to automatically return to the normal power supply state upon restoration of the line failure.
以下図面を参照して本発明の実施例について詳細に説
明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第１図は本発明の実施例の要部回路図であり、給電ト
ランジスタ１とドライバ段トランジスタ２とエミッタ抵
抗R0,R1とコレクタに接続した抵抗R2とにより、ミラー
回路３が構成されている。又給電制御回路４は、トラン
ジスタ５とツェナーダイオード６と抵抗R3,R4とから構
成されており、ツェナーダイオード６と抵抗R4とによ
り、給電電圧VLに対応してトランジスタ５のオン，オフ
を制御する制御回路が構成され、そのトランジスタ５が
オンの時に、ドライバ段２のエミッタ抵抗R1に電流制限
用の抵抗R3が並列に接続されることになる。そして、従
来例と同様に、給電トランジスタ１から端末装置７に送
信回線と受信回線とを介して給電されるものであり、正
常時は給電電圧VLは閾値を超えているから、ツェナーダ
イオード６はオフ状態であり、それによってトランジス
タ５もオフ状態である。FIG. 1 is a main part circuit diagram of an embodiment of the present invention. A mirror circuit 3 is constituted by a power supply transistor 1, a driver stage transistor 2, emitter resistors R 0 and R 1 and a resistor R 2 connected to a collector. ing. The power supply control circuit 4 includes a transistor 5, a Zener diode 6, and resistors R 3 and R 4. The Zener diode 6 and the resistor R 4 turn on and off the transistor 5 in accordance with the power supply voltage VL . is configuration control circuit for controlling the off, the transistor 5 is in the on, the resistance R 3 of the current limit will be connected in parallel with the emitter resistor R 1 of the driver stage 2. As in the conventional example, the power is supplied from the power supply transistor 1 to the terminal device 7 via the transmission line and the reception line. In a normal state, the power supply voltage VL exceeds the threshold value. Is off, whereby the transistor 5 is also off.
地絡等の回線障害により給電トランジスタ１から供給
する電流が増加し、給電電圧VLが低下して閾値以下とな
ると、ツェナーダイオード６に印加される電圧がツェナ
ー電圧以上となるからオン状態となり、このツェナーダ
イオード６を介してトランジスタ５のベース電流が供給
され、トランジスタ５はオン状態となる。それにより、
ドライバ段トランジスタ２のエミッタ抵抗R1に並列に電
流制限用の抵抗R3が接続された状態となる。それによっ
てミラー比が変化して、給電トランジスタ１から供給さ
れる電流が制限される。例えば、R1＝R3とすると、ドラ
イバ段トランジスタ２のエミッタの合成抵抗値は、正常
時の1/2となるから、ミラー回路３の電流制限値の約1/2
の電流制限値となり、回線障害時の給電電流値を従来例
より小さい値に制限することができる。When the current supplied from the power supply transistor 1 increases due to a line fault such as a ground fault, and the power supply voltage VL decreases and becomes equal to or lower than the threshold, the voltage applied to the Zener diode 6 becomes equal to or higher than the Zener voltage, so that the Zener diode 6 is turned on. The base current of the transistor 5 is supplied via the Zener diode 6, and the transistor 5 is turned on. Thereby,
A state in which the resistance R 3 is connected for current limiting in parallel to the emitter resistor R 1 of the driver stage transistors 2. As a result, the mirror ratio changes, and the current supplied from the power supply transistor 1 is limited. For example, if R 1 = R 3 , the combined resistance value of the emitter of the driver stage transistor 2 is 1/2 of the normal state, so that the current limit value of the mirror circuit 3 is about 1/2.
And the power supply current value at the time of line failure can be limited to a value smaller than the conventional example.
又回線障害が復旧すると、給電トランジスタ１が完全
にオフ状態ではないので、給電電圧VLが上昇することに
なり、その給電電圧VLが閾値を超えると、ツェナーダイ
オード６に印加される電圧がツェナー電圧以下となるか
ら、ツェナーダイオード６はオフとなり、それによりト
ランジスタ５がオフとなるから、エミッタ抵抗R1から電
流制限用の抵抗R3が切り離されて、正常時の状態に戻る
ことになる。When the line failure is restored, the power supply transistor 1 is not completely turned off, so that the power supply voltage VL increases. When the power supply voltage VL exceeds the threshold, the voltage applied to the Zener diode 6 decreases. since the Zener voltage less, the Zener diode 6 is turned off, the transistor 5 because turned off, the resistance R 3 of the current-limiting emitter resistor R 1 is disconnected, so that the return to normal state whereby .
第２図は本発明の実施例の給電特性曲線図であり、第
６図と同様に、斜線を施した範囲が給電電圧の規定範囲
（40V＋５％〜−20％）外を示し、正常時には、電源電
圧（−40V）を端末装置７のインピーダンスで割った値
に相当する給電電流が流れることになり、その場合に、
給電電流を０から上昇させると、給電電圧は（ａ）→
（ｂ）のように数Ｖ程度の低下となる。FIG. 2 is a power supply characteristic curve diagram of the embodiment of the present invention. As in FIG. 6, the hatched area indicates the outside of the specified range of the power supply voltage (40 V + 5% to -20%). A power supply current corresponding to a value obtained by dividing the power supply voltage (−40 V) by the impedance of the terminal device 7 flows, and in this case,
When the supply current is increased from 0, the supply voltage becomes (a) →
As shown in (b), the voltage is reduced by about several volts.
地絡等により給電電流が更に上昇しようとすると、エ
ミッタ抵抗R0,R1の比（ミラー比）により定まる電流に
制限されるもので、完全地絡の場合には給電電圧VLは0V
となるから、（ｂ）→（ｃ）→（ｈ）の経路で給電電流
が制限されることになる。本発明に於いては、閾値電圧
を（ｃ）点の値Vthとすると、給電電圧VLがこの閾値電
圧Vth以下に低下した時に、ツェナーダイオード６に印
加される電圧が上昇し、ツェナー電圧以上となると、ツ
ェナーダイオード６はオンとなってトランジスタ５のベ
ース電流を供給し、そのトランジスタ５はオンとなるか
ら、ドライバ段トランジスタ２のエミッタ抵抗R1に並列
に電流制限用の抵抗R3が接続されることになる。If the supply current further increases due to a ground fault or the like, the current is limited to a current determined by the ratio (mirror ratio) of the emitter resistances R 0 and R 1. In the case of a complete ground fault, the supply voltage VL becomes 0 V
Therefore, the power supply current is limited in the path of (b) → (c) → (h). In the present invention, assuming that the threshold voltage is the value Vth at the point (c), when the supply voltage VL falls below the threshold voltage Vth, the voltage applied to the Zener diode 6 rises and rises above the Zener voltage. When the Zener diode 6 is turned on to supply the base current of the transistor 5, the transistor 5 because turns on, connecting the resistor R 3 for current limiting in parallel to the emitter resistor R 1 of the driver stage transistors 2 Will be done.
従って、ドライバ段トランジスタ２のエミッタの合成
抵抗は、R1R3/（R1＋R3）となり、正常時のエミッタ抵
抗R1に比較して小さい値となる。例えば、エミッタ抵抗
R1と電流制限用の抵抗R3とを同一の抵抗値とすると、正
常時の1/2の合成抵抗値となる。それにより、ミラー比
が切替えられることになり、制限電流値は例えば1/2と
なる。即ち、地絡時には、（ｂ）→（ｃ）→（ｈ）の経
路ではなく、（ｃ）→（ｄ）→（ｅ）の経路で給電電流
が制限され、給電電圧VLが0Vの時の給電電流は、従来例
の（ｈ）点の約1/2の（ｅ）点の25mAに制限されること
になる。Therefore, the combined resistance of the emitter of the driver stage transistor 2 is R 1 R 3 / (R 1 + R 3 ), which is smaller than the normal state of the emitter resistance R 1 . For example, the emitter resistance
When the R 1 and the resistor R 3 for current limiting to the same resistance value, the combined resistance value of half the normal. As a result, the mirror ratio is switched, and the limited current value becomes, for example, 1/2. That is, the ground fault, (b) → rather than the path (c) → (h), the supply current is limited by the path of the (c) → (d) → (e), when the power supply voltage V L is 0V Is limited to 25 mA at the point (e) which is about 1/2 of the point (h) in the conventional example.
地絡等の回線障害が回復すると、給電トランジスタ１
は完全オフ状態ではないので、端末装置７に電流が供給
され、給電電圧VL（ｅ）→（ｆ）の経路で上昇する。そ
の時、（ｆ）点の閾値電圧Vthを超えると、ツェナーダ
イオード６に印加される電圧がツェナー電圧以下とな
り、ツェナーダイオード６はオフ状態となる。それによ
ってトランジスタ５はオフとなるから、エミッタ抵抗R1
から電流制限用の抵抗R3が切り離されることになり、ミ
ラー回路３は正常時に戻ることになり、給電電圧VLは
（ｆ）→（ｇ）→（ｂ）の経路で回復することになる。
即ち、回線障害復旧により自動的に正常状態に復帰する
ことができる。When the line fault such as a ground fault recovers, the power supply transistor 1
Is not in the completely off state, a current is supplied to the terminal device 7, and the current rises along the path of the power supply voltage V L (e) → (f). At this time, when the voltage exceeds the threshold voltage Vth at the point (f), the voltage applied to the Zener diode 6 becomes equal to or lower than the Zener voltage, and the Zener diode 6 is turned off. As a result, the transistor 5 is turned off, so that the emitter resistance R 1
Will be the resistance R 3 of the current limiting is disconnected from the mirror circuit 3 will be returned to normal, the supply voltage V L will be restored in a path (f) → (g) → (b) .
That is, the normal state can be automatically restored by the recovery from the line failure.
本発明は、前述の実施例にのみ限定されるものではな
く、ファントム給電方式以外の給電方式の給電回路にも
適用することが可能であり、又前述の実施例に於ける給
電制御回路４は、ツェナーダイオード６により給電電圧
VLが閾値以下になるか否かを検出するものであるが、基
準電圧と給電電圧とを比較する電圧比較手段度を用いる
ことも可能である。又トランジスタ５は、給電電圧VLが
閾値以下に低下した時に、ドライバ段トランジスタ２の
エミッタ抵抗R1に並列に電流制限用の抵抗R3を接続する
為のものであるから、他のスイッチング素子を用いるこ
とも可能である。The present invention is not limited to only the above-described embodiment, and can be applied to a power supply circuit of a power supply system other than the phantom power supply system. , Zener diode 6 supply voltage
Although it is to detect whether or not VL becomes equal to or less than the threshold value, it is also possible to use a voltage comparing means for comparing the reference voltage with the supply voltage. The transistor 5, when the power supply voltage V L falls below the threshold value, since it is used to connect a resistor R 3 for current limiting in parallel to the emitter resistor R 1 of the driver stage transistors 2, other switching elements Can also be used.
以上説明したように、本発明は、給電トランジスタ１
による給電電圧VLが閾値以下に低下した時に、ドライバ
段トランジスタ２のエミッタ抵抗R1に並列に電流制限用
の抵抗R3を接続し、又給電電圧VLが閾値を超えた時に
は、エミッタ抵抗R1から電流制限用の抵抗R3を切り離す
給電制御回路４を設けたものであり、地絡等の回線障害
時に於ける給電電流を大幅に制限することができるか
ら、無駄な消費電力を低減することができると共に、給
電回路の温度上昇を抑制することができる。As described above, the present invention provides the power supply transistor 1
When supply voltage V L falls below the threshold by, connecting a resistor R 3 for current limiting in parallel to the emitter resistor R 1 of the driver stage transistors 2, also when the power supply voltage V L exceeds the threshold value, the emitter resistor having thereon a power supply control circuit 4 to disconnect the resistor R 3 for current limiting from R 1, because it is possible to significantly limit the in feed current during a line failure of the earth絡等, reducing wasteful power consumption And the temperature rise of the power supply circuit can be suppressed.
又回線障害が復旧した場合は、給電トランジスタ１が
完全オフ状態ではないので、給電電圧VLが上昇し、閾値
を超えると、エミッタ抵抗R1から電流制限用の抵抗R3が
切り離されて、正常状態に戻ることになり、自己復旧が
可能となる利点がある。Also if a line fault is restored, the power supply transistor 1 is not completely off state, the power supply voltage V L increases and exceeds the threshold value, the resistance R 3 of the current-limiting emitter resistor R 1 is disconnected, There is an advantage that the state returns to a normal state and self-recovery becomes possible.
第１図は本発明の実施例の要部回路図、第２図は本発明
の実施例の給電特性曲線図、第３図はファントム給電方
式の説明図、第４図及び第５図は従来例の要部回路図、
第６図は従来例の給電特性曲線図である。 １は給電トランジスタ、２はドライバ段トランジスタ、
３はミラー回路、４は給電制御回路、５はトランジス
タ、６はツェナーダイオード、７は端末装置、R0,R1は
エミッタ抵抗、R2は抵抗、R3は電流制限用の抵抗、R4は
抵抗である。FIG. 1 is a main part circuit diagram of an embodiment of the present invention, FIG. 2 is a power supply characteristic curve diagram of an embodiment of the present invention, FIG. 3 is an explanatory diagram of a phantom power supply system, FIG. 4 and FIG. Example main circuit diagram,
FIG. 6 is a power supply characteristic curve diagram of a conventional example. 1 is a power supply transistor, 2 is a driver stage transistor,
3 is a mirror circuit, 4 is a power supply control circuit, 5 is a transistor, 6 is a Zener diode, 7 is a terminal device, R 0 and R 1 are emitter resistors, R 2 is a resistor, R 3 is a current limiting resistor, R 4 Is resistance.
フロントページの続き (72)発明者 三好 清司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 氏家 浩幸 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭55−125754（ＪＰ，Ａ) 特開 昭62−42661（ＪＰ，Ａ)Continuing from the front page (72) Inventor Kiyoshi Miyoshi 1015 Uedanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Hiroyuki Ujiie 1015 Uedanaka, Nakahara-ku, Nakazaki-ku Kawasaki-shi, Kanagawa Fujitsu Limited (56) Reference Document JP-A-55-125754 (JP, A) JP-A-62-42661 (JP, A)
Claims (1)
に給電する給電トランジスタ（１）と、該給電トランジ
スタ（１）を駆動するドライバ段トランジスタ（２）と
からなるミラー回路（３）と、 前記ドライバ段トランジスタ（２）のエミッタ抵抗と並
列に接続した電流制限用の抵抗とトランジスタ（５）と
の直列回路と、前記給電トランジスタ（１）による給電
電圧が閾値以下に低下した時に前記トランジスタ（５）
をオンとし、且つ前記給電電圧が前記閾値を超えた時に
前記トランジスタ（５）をオフとする制御回路とからな
る給電制御回路（４）とを備えた ことを特徴とする給電回路。1. A mirror circuit (3) comprising a power supply transistor (1) connected to an emitter resistor and supplying power to a terminal device, and a driver stage transistor (2) driving the power supply transistor (1). A series circuit of a current limiting resistor and a transistor (5) connected in parallel with an emitter resistor of the driver stage transistor (2); and a transistor (5) when a power supply voltage of the power supply transistor (1) falls below a threshold value. )
And a control circuit that turns off the transistor (5) when the power supply voltage exceeds the threshold value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061197A JP2579553B2 (en) | 1990-03-14 | 1990-03-14 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061197A JP2579553B2 (en) | 1990-03-14 | 1990-03-14 | Power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03263964A JPH03263964A (en) | 1991-11-25 |
| JP2579553B2 true JP2579553B2 (en) | 1997-02-05 |
Family
ID=13164212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2061197A Expired - Fee Related JP2579553B2 (en) | 1990-03-14 | 1990-03-14 | Power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2579553B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7340051B2 (en) * | 2003-05-30 | 2008-03-04 | Adc Dsl Systems, Inc. | Power ramp-up in a line-powered network element system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55125754A (en) * | 1979-03-22 | 1980-09-27 | Hitachi Ltd | Current limit system at subscriber line grounding |
-
1990
- 1990-03-14 JP JP2061197A patent/JP2579553B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03263964A (en) | 1991-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0715453A (en) | Data communication equipment | |
| EP0913980A3 (en) | Protection of active telephone line interface circuits | |
| JPH0691747B2 (en) | Switch mode power supply device | |
| EP0783787B1 (en) | Power cut-off device | |
| JP2579553B2 (en) | Power supply circuit | |
| US6069950A (en) | Dual-limit current-limiting battery-feed circuit for a digital line | |
| JPS6253981B2 (en) | ||
| US4084070A (en) | Overcurrent protection circuit | |
| US5825160A (en) | Power control circuit in wireless mobile communication system | |
| US4600875A (en) | Power supplies with latch-up prevention and automatic back-up | |
| KR100275485B1 (en) | Circuit for changing system and protecting of in-rush current in dc/dc converter | |
| JPH07297958A (en) | Switch switchgear with supply circuit | |
| JP2001352692A (en) | Backup power charger | |
| JPS6259502B2 (en) | ||
| JPH1118280A (en) | Overvoltage protection circuit | |
| JP2002077454A (en) | Lightning surge protecting circuit for isdn terminal device | |
| JP2697965B2 (en) | Circuit unit with inrush current prevention circuit | |
| KR0164349B1 (en) | U-interface power supply controlling circuit in digial switching system | |
| JP2793298B2 (en) | Network controller | |
| KR890004480Y1 (en) | Low voltage security circuit | |
| JPH08149702A (en) | Charge controller | |
| JPS6150074A (en) | Short-circuiting detection control circuit | |
| KR0181892B1 (en) | Circuit for reset micro-processor in tvcr | |
| JPH0717241Y2 (en) | Battery backup circuit | |
| JPS604488B2 (en) | Microprocessor CPU reset method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |