JP2578439B2 - Predictive coding method - Google Patents
Predictive coding methodInfo
- Publication number
- JP2578439B2 JP2578439B2 JP22222787A JP22222787A JP2578439B2 JP 2578439 B2 JP2578439 B2 JP 2578439B2 JP 22222787 A JP22222787 A JP 22222787A JP 22222787 A JP22222787 A JP 22222787A JP 2578439 B2 JP2578439 B2 JP 2578439B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frame
- prediction
- signal
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 〔概要〕 画像信号のフレーム間内挿を含む内／外挿予測符号化
方式に関し、 フレーム内予測及び外挿予測に限定されない予測符号
化方式を実現することを目的とし、 入力信号をフレーム毎に位相反転させながら画素毎に
分離し２つの画面を生成する分離回路と、この分離回路
から出力される一方の画面信号に対して外挿予測する第
１の符号化回路と、第１の符号化回路から出力される局
部復号信号により少なくともフレーム間内挿予測値を発
生する内挿値発生回路と、該分離回路から出力される他
方の画面信号を１フレーム分遅延させるフレームメモリ
と、該遅延された画面信号に対して該内挿予測値を予測
信号として内挿予測する第２の符号化回路と、で構成す
る。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to an interpolation / extrapolation prediction encoding method including inter-frame interpolation of an image signal, and aims to realize a prediction encoding method that is not limited to intra-frame prediction and extrapolation prediction. A separation circuit for generating two screens by separating an input signal for each pixel while inverting a phase for each frame, and a first encoding circuit for extrapolating and predicting one screen signal output from the separation circuit An interpolated value generating circuit for generating at least an interpolated predicted value based on the local decoded signal output from the first encoding circuit, and delaying the other screen signal output from the separating circuit by one frame It comprises a frame memory and a second encoding circuit for performing interpolation prediction on the delayed screen signal using the interpolation prediction value as a prediction signal.
本発明は、予測符号化方式に関し、特に画像信号のフ
レーム間内挿を含む内／外挿予測符号化方式に関するも
のである。The present invention relates to a predictive coding method, and particularly to an interpolative / extrapolative predictive coding method including inter-frame interpolation of an image signal.
情報伝達の発展に伴い、画像の役割が重要なものにな
ってきており、画像の符号化に関しても、或る限られた
情報量で然も画質の良い信号が得られることが必要であ
り、このため、符号化の際における予測値が入力信号値
に対して近ければ近い程、両者間の差分が“0"に近くな
り、符号化効率が良いとされ、逆に差分が大きければ効
率が悪いということになる。With the development of information transmission, the role of images has become important, and even with regard to image coding, it is necessary to obtain a signal of good image quality with a limited amount of information, Therefore, the closer the predicted value at the time of encoding is to the input signal value, the closer the difference between the two is to “0”, and the better the coding efficiency is. It will be bad.
このような、画像の符号化に際しては、予測値が非常
に重要なものになってくるが、特にTV信号等の帯域が極
めて広い信号の符号化においては、予測効率を低下させ
画質劣化を引き起こすことがあるので、予測効率の良い
予測符号化方式が必要とされる。When encoding such an image, a prediction value becomes very important. Particularly, in encoding a signal having a very wide band such as a TV signal, the prediction efficiency is reduced and image quality is deteriorated. Therefore, a prediction coding scheme with high prediction efficiency is required.
効率の良い予測符号化方式として、フレーム内／フレ
ーム間予測符号化方式が既に提案されている。この方式
は、例えば電子通信情報学会・画像工学研究会IE85−67
に1985年９月20付で発表されており、概念的には、第７
図に示すように、直交格子上にサンプリングされた画素
を２つのグループに分け、それぞれについてフレーム内
外挿予測、フレーム内内挿予測、フレーム間外挿予測を
行っている。As an efficient predictive coding method, an intra-frame / inter-frame predictive coding method has already been proposed. This system is, for example, IE85-67
Published on September 20, 1985, and conceptually
As shown in the figure, pixels sampled on an orthogonal grid are divided into two groups, and intra-frame extrapolation prediction, inter-frame extrapolation prediction, and inter-frame extrapolation prediction are performed for each of the groups.
即ち、○画素に対しては、符号化・復号化済みの画素
a,b,cを用いてフレーム内外挿予測を、１フレーム前の
値Xfを用いてフレーム間外挿予測をそれぞれ行い、●画
素に対しては、フレーム内予測について過去の○画素
ｄ、ｅと未来の○画素ｆ、ｇの双方を用いた予測い内挿
予測）を行い、フレーム間予測については、前フレーム
の符号化・復号化済みの画素を用いた予測（外挿予測）
を行うものである。That is, for the ○ pixel, the encoded and decoded pixel
a, b, c are used to perform intra-frame extrapolation prediction, and inter-frame extrapolation prediction is performed using the value Xf of one frame before, and for ● pixels, past ○ pixels d, e for intra-frame prediction And interpolative prediction using both future o-pixels f and g). For inter-frame prediction, prediction using extrapolated and decoded pixels of the previous frame (extrapolative prediction)
Is what you do.
この予測符号化の回路構成が第８図に示されており、
図中、SEPは○画素（第１の符号化回路CD1で符号化され
る）と●画素（第２の符号化回路CD2で符号化される）
とを分離する画素分離回路、Ｑは量子化器、Peはフレー
ム内外挿予測回路、Piはフレーム内内挿予測回路、Pfは
フレーム間外挿予測回路、SELはフレーム内／フレーム
間判定回路、MPXは２つの量子化出力を多重化する多重
化回路、SW1、SW2は切り替えスイッチ、SYNは合成回
路、そしてDLYは１ライン分の遅延回路である。The circuit configuration of this predictive coding is shown in FIG.
In the figure, SEP is a pixel (encoded by the first encoding circuit CD1) and a pixel (encoded by the second encoding circuit CD2)
A pixel separation circuit for separating Q and Q, Q is a quantizer, Pe is an intra-frame extrapolation prediction circuit, Pi is a frame interpolation prediction circuit, Pf is an inter-frame extrapolation prediction circuit, SEL is an intra-frame / inter-frame determination circuit, MPX is a multiplexing circuit for multiplexing two quantized outputs, SW1 and SW2 are changeover switches, SYN is a synthesizing circuit, and DLY is a one-line delay circuit.
判定回路SELは画素単位にフレーム内／フレーム間予
測の切り替えをスイッチSW1及びSW2を介して行うもので
あり、例えば画素ａ、ｂ、ｃを用いた場合、前ラインの
画素ｂ、ｃの少なくとも一方に対してフレーム間予測誤
差がフレーム内予測誤差よりも小さい場合にはフレーム
間予測（Pf）を選択し、それ以外の場合にはフレーム内
予測（Pe、Pi）を選択する。The determination circuit SEL performs switching between intra-frame / inter-frame prediction on a pixel-by-pixel basis via the switches SW1 and SW2. For example, when the pixels a, b, and c are used, at least one of the pixels b and c on the previous line is used. In contrast, if the inter-frame prediction error is smaller than the intra-frame prediction error, the inter-frame prediction (Pf) is selected; otherwise, the intra-frame prediction (Pe, Pi) is selected.
このような従来の予測符号化方式では、何らかの形で
予測効率の低い外挿予測（Pe、Pf）を用いているととも
に、予測効率の高い内挿予測が、フレーム内に限定され
ているので、予測効率が最良のものでないという問題点
があった。In such a conventional prediction encoding method, extrapolation prediction with low prediction efficiency (Pe, Pf) is used in some form, and interpolation prediction with high prediction efficiency is limited to within a frame. There was a problem that the prediction efficiency was not the best one.
従って、本発明はフレーム内及び外挿予測に限定され
ない予測符号化方式を実現することを目的とする。Therefore, an object of the present invention is to realize a predictive coding method that is not limited to intra-frame and extrapolation prediction.
第１図は上記の目的を達成するための本発明に係る予
測符号化方式の概念図を示しており、１は入力信号をフ
レーム毎に位相反転させながら画素毎に分離して２つの
画面を生成する分離回路、２は分離回路１から出力され
る一方の画面信号に対して外挿予測する第１の符号化回
路、３は第１の符号化回路２から出力される局部復号信
号により少なくともフレーム間内挿予測値を発生する内
挿値発生回路、４は分離回路１から出力される他方の画
面信号を１フレーム分遅延させるフレームメモリ、そし
て５は遅延された画面信号に対して該内挿予測値を予測
信号として内挿予測する第２の符号化回路である。FIG. 1 is a conceptual diagram of a predictive coding method according to the present invention for achieving the above object, wherein 1 denotes an input signal which is phase-inverted for each frame and separated for each pixel to form two screens. The separating circuit 2 that generates the first encoding circuit that extrapolates and predicts one of the screen signals output from the separating circuit 1, and the third encoding circuit 3 at least uses the local decoded signal output from the first encoding circuit 2. An interpolation value generation circuit for generating an interpolated predicted value, a frame memory for delaying the other screen signal output from the separation circuit 1 by one frame, and a frame memory for delaying the delayed screen signal. This is a second encoding circuit that performs interpolation prediction using an inserted prediction value as a prediction signal.
第１図に示した本発明の予測符号化方式においては、
入力信号を分離回路１において画素毎に分離し且つフレ
ーム毎に位相反転しながら、第２図に示すように○画素
で構成される画面と●画素で構成される画面の２つの画
面を生成する。生成された一方の画面は第１の符号化回
路２に入力されて外挿予測された形で符号化されるとと
もに他方の画面はフレームメモリ回路４に記憶されて１
フレーム分遅延される。In the predictive coding method of the present invention shown in FIG.
While separating the input signal for each pixel in the separation circuit 1 and inverting the phase for each frame, two screens are generated as shown in FIG. . One of the generated screens is input to the first coding circuit 2 and coded in the form of extrapolation prediction, and the other screen is stored in the frame memory circuit 4 and
Delayed by a frame.
第１の符号化回路２で得られる局部復号信号は内挿値
発生回路３に送られる。この内挿値発生回路３は第１の
符号化回路２からの復号信号を用いて少なくとも第２図
に示すフレーム間内挿予測値信号（●画素）を発生す
る。この内挿予測値は第２の符号化回路５の予測信号と
して用いられフレームメモリ４からの画面信号を外挿予
測して符号化する。The local decoded signal obtained by the first encoding circuit 2 is sent to an interpolation value generation circuit 3. The interpolated value generating circuit 3 uses the decoded signal from the first encoding circuit 2 to generate at least an interpolated predicted value signal (● pixel) shown in FIG. The interpolated prediction value is used as a prediction signal of the second encoding circuit 5, and extrapolates and encodes a screen signal from the frame memory 4.
そして、これら第１及び第２の符号化回路２、５の量
子化出力は多重化されて受信側に送られる。Then, the quantized outputs of the first and second encoding circuits 2 and 5 are multiplexed and sent to the receiving side.
尚、第１の符号化回路２は外挿予測なら何でもよく、
第２の符号化回路５の局部復号信号をフレーム間外挿予
測信号として用いることもできる。また、内挿値発生回
路３はフレーム間内挿予測値の他、第２図に示すフレー
ム内内挿予測値も発生することができ、この場合は、第
２の符号化回路５で両予測値の内、入力に対して誤差の
少ない方が選択されて予測信号として用いられる。It should be noted that the first encoding circuit 2 may be any extrapolation prediction,
The locally decoded signal of the second encoding circuit 5 can be used as an inter-frame extrapolation prediction signal. The interpolated value generation circuit 3 can generate not only inter-frame interpolated prediction values but also inter-frame interpolated prediction values shown in FIG. 2. In this case, the second encoding circuit 5 performs both predictions. Among the values, the one having a smaller error with respect to the input is selected and used as a prediction signal.
このようにして、フレーム内／間の内挿／外挿予測を
適応的に行うことができる。In this way, interpolation / extrapolation prediction within / between frames can be performed adaptively.
以下、本願発明に係る予測符号化方式の実施例を説明
する。Hereinafter, an embodiment of the predictive coding method according to the present invention will be described.
第３図は第１図に示した本発明の予測符号化方式の第
１の実施例を示しており、この実施例では、第１の符号
化回路２は量子化器Ｑ（逆量子化器Q-1を含めて示す）
とフレーム内外挿予測回路Ｐにより符号化を行うもので
ある。また、内挿値発生回路３は符号化回路２の復号信
号から第２図に示すように３つのフレーム信号を生成す
るための２つのフレームメモリ31、32と、フレームメモ
リ31の入力とフレームメモリ35の出力から内挿値を計算
する内挿回路33とで構成されている。そして、この内挿
回路33の出力で第２の符号化回路５の予測信号としてい
る。FIG. 3 shows a first embodiment of the predictive coding system of the present invention shown in FIG. 1. In this embodiment, the first coding circuit 2 includes a quantizer Q (inverse quantizer). Including Q- 1 )
And encoding by the frame extrapolation prediction circuit P. The interpolation value generating circuit 3 has two frame memories 31 and 32 for generating three frame signals from the decoded signal of the encoding circuit 2 as shown in FIG. It comprises an interpolation circuit 33 for calculating an interpolation value from the output of 35. The output of the interpolation circuit 33 is used as a prediction signal of the second encoding circuit 5.
尚、第２の符号化回路５の復号信号とフレームメモリ
31の出力とは合成回路10で合成されてモニタ用の再生信
号を発生する。また、２つの量子化器出力は多重化回路
（図示せず）を介して伝送される。The decoded signal of the second encoding circuit 5 and the frame memory
The output of 31 is synthesized by the synthesizing circuit 10 to generate a reproduction signal for monitoring. The outputs of the two quantizers are transmitted via a multiplexing circuit (not shown).
次に、この第１の実施例の動作を説明する。 Next, the operation of the first embodiment will be described.
まず、入力された画像信号は、第２図に示すように○
画素の画面と、●画素の画面の２つの画面に分離回路１
で分離される。First, as shown in FIG.
Separation circuit 1 for two screens of pixel screen and ● pixel screen
Separated by
この分離回路１は、第４図に示すような回路構成を有
するものであり、１画素遅延素子Ｄを介して入力信号を
Ａ端子に入力し、入力信号をＢ端子にそのまま入力する
セレクタS1と、１画素遅延素子Ｄを介して入力信号をＢ
端子に入力し、入力信号をＡ端子にそのまま入力するセ
レクタS2と、を含み、これらセレクタS1とS2には図示の
ような白黒分離とフレーム分離のための制御信号がそれ
ぞれの端子Ｓ（但し、セレクタS1にはインバータINVを
介す）に与えられている。The separation circuit 1 has a circuit configuration as shown in FIG. 4, and has a selector S1 for inputting an input signal to a terminal A via a one-pixel delay element D and for inputting an input signal to a terminal B as it is. , The input signal via the one-pixel delay element D
And a selector S2 for inputting an input signal to the terminal A as it is. The selectors S1 and S2 receive control signals for black and white separation and frame separation as shown in FIG. The selector S1 is supplied to an inverter INV).
このようにして分離された○画素の画面信号は第１の
符号化回路２に入力され、●画素の画面信号はフレーム
メモリ４に入力されて１フレーム分遅延される。The screen signals of the pixels separated in this way are input to the first encoding circuit 2, and the screen signals of the pixels are input to the frame memory 4 and delayed by one frame.
第１の符号化回路２では、量子化器Ｑで量子化されて
出力されるが、この場合、フレーム内外挿予測回路Ｐに
よって予測信号が作られる。In the first encoding circuit 2, the quantized signal is quantized by the quantizer Q and output. In this case, a prediction signal is generated by the frame extrapolation prediction circuit P.
このフレーム内外挿予測回路Ｐへの入力信号は内挿値
発生回路３におけるフレームメモリ31に入力されて１フ
レーム分遅延され、更にフレームメモリ32で１フレーム
分遅延される。従って、内挿回路33では、フレームメモ
リ31への入力信号Ｘと、フレームメモリ32の出力信号Ｙ
から第２図に示すようなフレーム間内挿予測信号（●信
号Ｃ）を発生する。また、この内挿回路33では、フレー
ムメモリ31の出力C1〜C4から、第２図に示すフレーム内
内挿予測信号（●信号Ｃ）を発生することも可能であ
る。The input signal to the frame extrapolation prediction circuit P is input to the frame memory 31 of the interpolation value generation circuit 3 and is delayed by one frame, and further delayed by the frame memory 32 by one frame. Therefore, in the interpolation circuit 33, the input signal X to the frame memory 31 and the output signal Y to the frame memory 32
Generates an interpolated prediction signal (● signal C) as shown in FIG. The interpolation circuit 33 can also generate a frame interpolation prediction signal (● signal C) shown in FIG. 2 from the outputs C 1 to C 4 of the frame memory 31.
内挿回路33から発生されたフレーム間内挿予測信号
は、フレームメモリ４からの●画素の入力画面に対する
第２の符号化回路５の予測信号として働く。そして、こ
の第２の符号化回路５の●画素の量子化出力は、第１の
符号化回路２の○画素の量子化出力と多重化されて伝送
される。The inter-frame interpolation prediction signal generated by the interpolation circuit 33 functions as a prediction signal of the second encoding circuit 5 for the input screen of ● pixels from the frame memory 4. Then, the quantized output of the pixel of the second encoding circuit 5 is multiplexed with the quantized output of the pixel of the first encoding circuit 2 and transmitted.
第５図は第１図に示した本発明の予測符号化方式の第
２の実施例を示しており、この実施例では、第１の符号
化回路２においてセレクタSEL1を用い、フレーム内外挿
予測回路Ｐの出力と第２の符号化回路５の局部復号信号
（フレーム間外挿予測信号）とのいずれかを選択するよ
うになっており、このセレクタSEL1は、第１の符号化回
路２への入力信号と、それらフレーム内外挿予測信号及
びフレーム間外挿予測信号との誤差をそれぞれ比較して
誤差の少ない方を選択する判定回路J1によって適応的に
選択されるようになっており、この点が第１の実施例と
異なる処であり、その他の点は第１の実施例の構成及び
動作と同様である。但し、この実施例では、判定回路J1
の判定結果も受信側に伝送する必要がある。FIG. 5 shows a second embodiment of the predictive coding method according to the present invention shown in FIG. 1. In this embodiment, the selector SEL1 is used in the first coding circuit 2 to perform intra-frame extrapolation prediction. The selector SEL1 selects one of the output of the circuit P and the local decoded signal (interframe extrapolation prediction signal) of the second encoding circuit 5, and the selector SEL1 sends the signal to the first encoding circuit 2. The input signal of the, the frame extrapolation prediction signal and the difference between the inter-frame extrapolation prediction signal, respectively, by comparing each of the error is selected by the determination circuit J1 to be selected adaptively, so that This is a point different from the first embodiment, and the other points are the same as the configuration and operation of the first embodiment. However, in this embodiment, the judgment circuit J1
Also needs to be transmitted to the receiving side.
第６図は第１図に示した本発明の予測符号化方式の第
３の実施例を示しており、この実施例では、内挿値発生
回路３が、内挿回路（INP）としてフレーム内内挿回路3
31とフレーム間内挿回路332とで構成されており、それ
ぞれのフレーム内内挿値とフレーム間内挿値が、第２の
符号化回路２のセレクタSEL2で選択されるようになって
いる。このセレクタSEL2の制御は、上記と同様に判定回
路J2により行われ、その選択結果は第１の符号化回路２
と同様に受信側に伝送される。その他の構成及び動作
は、第２の実施例と同様である。FIG. 6 shows a third embodiment of the predictive coding system of the present invention shown in FIG. 1. In this embodiment, an interpolation value generating circuit 3 is used as an interpolation circuit (INP) in a frame. Interpolation circuit 3
31 and an inter-frame interpolation circuit 332, and the inter-frame interpolation value and the inter-frame interpolation value are selected by the selector SEL2 of the second encoding circuit 2. The control of the selector SEL2 is performed by the determination circuit J2 in the same manner as described above, and the selection result is output to the first encoding circuit 2
Is transmitted to the receiving side in the same manner as. Other configurations and operations are the same as those of the second embodiment.
以上のように、本発明に係る予測符号化方式によれ
ば、入力信号を２つの画面に分離し、一方の画面から他
方の画面を予測するとき、フレーム内内挿予測に限定す
ることなくフレーム間内挿予測をも用いたので、符号化
効率が向上するという効果がある。As described above, according to the predictive coding method according to the present invention, when an input signal is separated into two screens and one screen is predicted from the other screen, the frame is not limited to the frame interpolation prediction. Since the interpolative prediction is also used, there is an effect that the coding efficiency is improved.
第１図は本発明に係る予測符号化方式の原理ブロック
図、 第２図は本発明に係る予測符号化方式の動作を説明する
ための図、 第３図は本発明に係る予測符号化方式の第１の実施例を
示すブロック図、 第４図は本発明に用いる分離回路の一実施例を示す回路
図、 第５図は本発明に係る予測符号化方式の第２の実施例を
示すブロック図、 第６図は本発明に係る予測符号化方式の第３の実施例を
示すブロック図、 第７図は従来のフレーム内／フレーム間の内挿／外挿予
測の原理を示す図、 第８図は従来の予測符号化方式の一例を示すブロック
図、である。 １……分離回路、 ２……第１の符号化回路、 ３……内挿値発生回路、 ４……フレームメモリ、 ５……第２の符号化回路、 尚、図中、同一符号は同一又は相当部分を示す。FIG. 1 is a block diagram showing the principle of a predictive coding method according to the present invention, FIG. 2 is a diagram for explaining the operation of the predictive coding method according to the present invention, and FIG. 3 is a predictive coding method according to the present invention. Fig. 4 is a block diagram showing a first embodiment of the present invention. Fig. 4 is a circuit diagram showing one embodiment of a separating circuit used in the present invention. Fig. 5 shows a second embodiment of the predictive coding system according to the present invention. Block diagram, FIG. 6 is a block diagram showing a third embodiment of the predictive coding method according to the present invention, FIG. 7 is a diagram showing the principle of conventional intra / inter-frame interpolation / extrapolation prediction, FIG. 8 is a block diagram showing an example of a conventional predictive coding method. 1... Separation circuit 2... First encoding circuit 3... Interpolation value generating circuit 4... Frame memory 5... 2nd encoding circuit Or a corresponding part is shown.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松田 喜一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 津田 俊隆 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭59−123383（ＪＰ，Ａ) 特開 昭53−82219（ＪＰ，Ａ) 電子通信学会技術研究報告、ＩＥ86ー 75（1986−11）Ｐ．51−57 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor: Kiichi Matsuda 1015, Kamidadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture (72) Inventor: Toshitaka Tsuda 1015, Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited ( 56) References JP-A-59-123383 (JP, A) JP-A-53-82219 (JP, A) IEICE Technical Report, IE86-75 (1986-11), p. 51-57
Claims (3)
ら画素毎に分離し２つの画面を生成する分離回路（１）
と、 該分離回路（１）から出力される一方の画面信号に対し
て外挿予測する第１の符号化回路（２）と、 該第１の符号化回路（２）から出力される局部復号信号
により少なくともフレーム間内挿予測値を発生する内挿
値発生回路（３）と、 該分離回路（１）から出力される他方の画面信号を１フ
レーム分遅延させるフレームメモリ（４）と、 該遅延された画面信号に対し、該内挿予測値を予測信号
として内挿予測する第２の符号化回路（５）と、 を備えたことを特徴とする予測符号化方式。A separating circuit for generating two screens by separating an input signal for each pixel while inverting a phase for each frame.
A first encoding circuit (2) that extrapolates and predicts one of the screen signals output from the separation circuit (1); and a local decoding output from the first encoding circuit (2). An interpolated value generating circuit (3) for generating at least an interpolated predicted value by a signal; a frame memory (4) for delaying the other screen signal output from the separating circuit (1) by one frame; A second encoding circuit (5) for performing interpolation prediction on the delayed screen signal using the interpolation prediction value as a prediction signal, and a second encoding circuit (5).
内での外挿予測符号化するものであり、該第１の符号化
回路（２）への入力に対する該フレーム内外挿予測信号
と該第２の符号化回路（５）から出力されるフレーム間
外挿予測信号との誤差の小さい方を選択して予測信号と
するものである特許請求の範囲第１項に記載の予測符号
化方式。2. The apparatus according to claim 1, wherein said first encoding circuit (2) performs extrapolation prediction encoding within a frame, and said extrapolation prediction encoding for an input to said first encoding circuit (2). 2. The prediction according to claim 1, wherein a smaller one of an error between the signal and an inter-frame extrapolation prediction signal output from the second encoding circuit (5) is selected as a prediction signal. Encoding method.
信号を２つのフレームメモリに通すことにより、フレー
ム間内挿予測値とフレーム内内挿予測値とを発生するも
のであり、前記第２の符号化回路（５）が、その入力に
対して該フレーム間内挿予測値とフレーム内内挿予測値
との誤差の小さい方を選択して予測信号とするものであ
る特許請求の範囲第１項又は第２項に記載の予測符号化
方式。3. The interpolated value generating circuit (3) generates an inter-frame interpolated predicted value and a frame interpolated predicted value by passing the local decoded signal through two frame memories. The second encoding circuit (5) selects a smaller one of an error between the interpolated predicted value and the interpolated predicted value with respect to an input thereof as a prediction signal. The predictive coding method according to claim 1 or 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22222787A JP2578439B2 (en) | 1987-09-04 | 1987-09-04 | Predictive coding method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22222787A JP2578439B2 (en) | 1987-09-04 | 1987-09-04 | Predictive coding method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6465930A JPS6465930A (en) | 1989-03-13 |
| JP2578439B2 true JP2578439B2 (en) | 1997-02-05 |
Family
ID=16779108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22222787A Expired - Lifetime JP2578439B2 (en) | 1987-09-04 | 1987-09-04 | Predictive coding method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578439B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3348612B2 (en) * | 1996-10-31 | 2002-11-20 | 日本ビクター株式会社 | Inter-block prediction coding device, inter-block prediction decoding device, inter-block prediction coding method, inter-block prediction decoding method, and inter-block prediction coding / decoding device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5382219A (en) * | 1976-12-28 | 1978-07-20 | Nec Corp | Television signal coding unit |
| JPH0752946B2 (en) * | 1982-12-29 | 1995-06-05 | 富士通株式会社 | Band compression method |
-
1987
- 1987-09-04 JP JP22222787A patent/JP2578439B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 電子通信学会技術研究報告、ＩＥ８６ー７５（１９８６−１１）Ｐ．５１−５７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6465930A (en) | 1989-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE35158E (en) | Apparatus for adaptive inter-frame predictive encoding of video signal | |
| US6160849A (en) | Selectable field and frame based predictive video coding | |
| US5089889A (en) | Apparatus for inter-frame predictive encoding of video signal | |
| US5446498A (en) | Scaling interlaced images for encoding and decoding of digital video signals of multiple scanning standards | |
| US4488175A (en) | DPCM Video signal processing technique with spatial subsampling | |
| KR100233764B1 (en) | Video signal coder | |
| US5481310A (en) | Image encoding apparatus | |
| JPH07212761A (en) | Hierarchical coder and hierarchical decoder | |
| JP2864725B2 (en) | High-efficiency coding device for image signals | |
| JPS59194589A (en) | Encoding device between movement compensating frames | |
| JP2578439B2 (en) | Predictive coding method | |
| JP3432886B2 (en) | Hierarchical encoding / decoding apparatus and method, and transmission / reception system | |
| JP3085289B2 (en) | Moving picture coding method and moving picture coding apparatus | |
| JP3173508B2 (en) | Moving picture decoding method and moving picture decoding apparatus | |
| US6904093B1 (en) | Horizontal/vertical scanning frequency converting apparatus in MPEG decoding block | |
| JP3227813B2 (en) | Digital image transmission device, digital image transmission method, digital image transmission system, and digital image transmission / reception method | |
| JP2852118B2 (en) | Moving picture coding method and moving picture coding apparatus | |
| JP2598416B2 (en) | Compound differential prediction coding method | |
| JP3186406B2 (en) | Image synthesis coding method and image synthesis apparatus | |
| JPH036184A (en) | Inter-frame predictive encoding system | |
| JP2547731B2 (en) | Color signal processing device | |
| JPH08149481A (en) | Device and method for encoding/decoding video signal | |
| JPH05328317A (en) | Video signal transmitter-receiver | |
| JP2621337B2 (en) | Predictive coding method for video using background prediction and its apparatus | |
| JP2870527B2 (en) | Moving picture decoding method and moving picture decoding apparatus |