JP2573024B2 - Multi-scan CRT display - Google Patents
Multi-scan CRT displayInfo
- Publication number
- JP2573024B2 JP2573024B2 JP63097323A JP9732388A JP2573024B2 JP 2573024 B2 JP2573024 B2 JP 2573024B2 JP 63097323 A JP63097323 A JP 63097323A JP 9732388 A JP9732388 A JP 9732388A JP 2573024 B2 JP2573024 B2 JP 2573024B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- frequency
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、通常のテレビジョン放送の水平同期信号に
比べ、高い周波数の水平同期信号を発生するコンピュー
タ等からの映像信号を受像することが出来るマルチ走査
形CRT表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Industrial application field The present invention is to receive a video signal from a computer or the like which generates a horizontal synchronizing signal having a higher frequency than a horizontal synchronizing signal of a normal television broadcast. The present invention relates to a multi-scan type CRT display device capable of performing the following.
（ロ）従来の技術 NTSC式方式のTV放送では水平周波数（水平同期信号周
波数）が15.75kHz程度に定められているが、高解像度の
コンピュータの出力映像信号では水平周波数が20kHz以
上のものがある。そのような水平周波数の異なる種々の
映像信号を単一の受像機で受像出来るマルチ走査形TV受
像機が特開昭61−242172号公報に記載されている。前記
公報に記載されたマルチ走査形TV受像機によれば、水平
周波数を周波数−電圧変換回路によって20kHz以下、20
〜30kHz、30kHz以上というように判別し、その判別出力
に応じて水平発振回路の時定数回路の時定数を切換えて
いる。前記時定数回路の各時定数は、各周波数の範囲の
フリーラン周波数に対応する値となっているので、水平
発振回路はそれぞれの周波数範囲の中心となるフリーラ
ン周波数で発振することが出来る。その為、前記水平発
振回路は、高い周波数の水平同期信号にも十分にロック
することが出来、種々の映像信号を受信することが出来
る。(B) Conventional technology The horizontal frequency (horizontal synchronization signal frequency) is set to about 15.75 kHz in NTSC-type TV broadcasting, but the horizontal frequency is higher than 20 kHz for high-resolution computer output video signals. . Japanese Patent Application Laid-Open No. 61-242172 discloses a multi-scan TV receiver capable of receiving such various video signals having different horizontal frequencies with a single receiver. According to the multi-scan TV receiver described in the above publication, the horizontal frequency is adjusted to 20 kHz or less by a frequency-voltage conversion circuit.
The time constant of the horizontal oscillation circuit is switched according to the determined output. Since each time constant of the time constant circuit has a value corresponding to the free-run frequency in each frequency range, the horizontal oscillation circuit can oscillate at the free-run frequency at the center of each frequency range. Therefore, the horizontal oscillation circuit can sufficiently lock a high-frequency horizontal synchronization signal and can receive various video signals.
（ハ）発明が解決しようとする課題 しかしながら、前記公報に記載された方法を用いる
と、時定数を切換えなければならないので、切換えの瞬
間に発振出力信号が不連続になってしまうという問題が
ある。又、容量の異なるコンデンサを準備し、それらを
スイッチで切換えなければならず、素子数が増加してし
まう。特に前記時定数回路を構成するコンデンサはIC
（集積回路）の外付けとなるので、IC化に際しても問題
である。(C) Problems to be Solved by the Invention However, when the method described in the above publication is used, the time constant has to be switched, so that there is a problem that the oscillation output signal becomes discontinuous at the moment of switching. . In addition, it is necessary to prepare capacitors having different capacities and switch them with a switch, which increases the number of elements. In particular, the capacitor constituting the time constant circuit is an IC
(Integrated circuit) is externally attached, so there is a problem in making IC.
（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、水平同期
信号とフライバックパルスとの位相比較を行なう位相比
較回路と、該位相比較回路の出力信号を平滑する平滑回
路と、該平滑回路の出力信号に応じて発振周波数が制御
される水平発振回路と、前記水平同期信号の周波数変化
に応じて前記水平発振回路のフリーラン周波数を変化さ
せる為の制御信号を発生する周波数−電圧変換回路とを
備えるマルチ走査形CRT表示装置において、前記水平発
振回路をエミッタが共通接続された第１及び第２トラン
ジスタを有する差動形発振回路で構成し、前記第１トラ
ンジスタのベースに前記周波数−電圧変換回路の出力信
号を印加し、フリーラン周波数の調整を行なうととも
に、前記第２トランジスタのベースに前記平滑回路の出
力信号を印加し、発振周波数の調整を行なうようにした
ことを特徴とする。(D) Means for Solving the Problems The present invention has been made in view of the above points, and has a phase comparison circuit for comparing a phase between a horizontal synchronization signal and a flyback pulse, and an output signal of the phase comparison circuit. A smoothing circuit, an oscillation frequency of which is controlled in accordance with an output signal of the smoothing circuit, and a free-running frequency of the horizontal oscillation circuit in accordance with a frequency change of the horizontal synchronization signal. In a multi-scan CRT display device comprising a frequency-voltage conversion circuit for generating a control signal, the horizontal oscillation circuit is constituted by a differential oscillation circuit having first and second transistors whose emitters are commonly connected, The output signal of the frequency-voltage conversion circuit is applied to the base of the first transistor to adjust the free-run frequency, and the smoothing is applied to the base of the second transistor. It is characterized in that the output signal of the circuit is applied to adjust the oscillation frequency.
（ホ）作 用 本発明によれば、水平発振回路を第１及び第２トラン
ジスタから成る差動型発振回路で構成し、周波数−電圧
変換回路からの水平同期信号周波数に応じた電圧を前記
第１トランジスタのベースに印加しているので、前記水
平発振回路のフリーラン周波数を連続的に変化させるこ
とが出来る。又、前記第２トランジスタのベースに位相
比較回路の出力信号を印加しているので、発振周波数を
調整することが出来る。(E) Operation According to the present invention, the horizontal oscillation circuit is constituted by a differential oscillation circuit including first and second transistors, and the voltage according to the horizontal synchronizing signal frequency from the frequency-voltage conversion circuit is applied to the horizontal oscillation circuit. Since the voltage is applied to the base of one transistor, the free-run frequency of the horizontal oscillation circuit can be continuously changed. Further, since the output signal of the phase comparison circuit is applied to the base of the second transistor, the oscillation frequency can be adjusted.
（ヘ）実施例 第１図は、本発明の一実施例を示す回路図で、（１）
はTV放送やコンピュータからの広範囲に渡る水平同期信
号が印加される入力端子、（２）は前記入力端子（１）
からの水平同期信号の周波数に応じた電圧を発生する周
波数−電圧変換回路、（３）は前記周波数−電圧変換回
路（２）の出力電圧がベースに印加される第１トランジ
スタ（４）、電源（＋VCC）とアースとの間に直列接続
された抵抗（５）及びコンデンサ（６）から成る充放電
回路（７）、前記抵抗（５）及びコンデンサ（６）の接
続中点にベースが接続され、エミッタが前記第１トラン
ジスタ（４）のエミッタに接続された第２トランジスタ
（８）、前記第１及び第２トランジスタ（４）及び
（８）の共通エミッタにエミッタが接続された第３トラ
ンジスタ（９）、該第３トランジスタ（９）のベースに
バイアスを印加する基準電圧発生回路（10）等を備え、
前記周波数−電圧変換回路（２）の出力電圧に応じてフ
リーラン周波数が制御される水平発振回路、（11）は前
記水平発振回路（３）の出力信号に応じて偏向コイル
（12）に偏向電流を供給する水平偏向回路、（13）は前
記入力端子（１）からの水平同期信号と前記偏向コイル
（12）からのフライバックパルスとの位相比較を行なう
位相比較回路、及び（14）は前記位相比較回路（13）か
らの誤差出力を平滑し、平滑した直流電圧に応じて前記
水平発振回路（３）の発振周波数を制御する平滑回路で
ある。(F) Embodiment FIG. 1 is a circuit diagram showing one embodiment of the present invention.
Is an input terminal to which a horizontal synchronization signal from a TV broadcast or a computer is applied over a wide range, and (2) is the input terminal (1).
( 3 ) is a first transistor (4) to which an output voltage of the frequency-voltage conversion circuit (2) is applied to a base, and a power supply. A charge / discharge circuit ( 7 ) composed of a resistor (5) and a capacitor (6) connected in series between (+ V CC ) and ground, and a base connected to a connection point between the resistor (5) and the capacitor (6). A second transistor (8) having an emitter connected to the emitter of the first transistor (4), and a third transistor having an emitter connected to a common emitter of the first and second transistors (4) and (8). (9) a reference voltage generating circuit ( 10 ) for applying a bias to the base of the third transistor (9);
A horizontal oscillation circuit whose free-run frequency is controlled according to the output voltage of the frequency-voltage conversion circuit (2); (11) deflects the deflection coil (12) according to the output signal of the horizontal oscillation circuit (3) horizontal deflection circuit for supplying a current, (13) the phase comparison circuit performing the phase comparison between the flyback pulse from the horizontal synchronizing signal and the deflection coil from said input terminal (1) (12), and (14) The smoothing circuit smoothes an error output from the phase comparison circuit (13) and controls an oscillation frequency of the horizontal oscillation circuit ( 3 ) according to the smoothed DC voltage.
まず、水平発振回路（３）の発振動作について説明す
る。電流が投入されると、抵抗（５）を介してコンデン
サ（６）が充電され、第２トランジスタ（８）のベース
電圧は徐々に上昇する。第３トランジスタ（９）のベー
ス（点Ａ）の電圧VHは、周波数−電圧変換回路（２）の
出力端（点Ｂ）の電圧VLに比べ十分高くなるように第１
抵抗乃至第３抵抗（15）乃至（17）の抵抗値が設定され
ている。First, the oscillation operation of the horizontal oscillation circuit (3) will be described. When a current is supplied, the capacitor (6) is charged via the resistor (5), and the base voltage of the second transistor (8) gradually increases. Voltage V H of the base (point A) of the third transistor (9), the frequency - voltage converting circuit (2) of the output first to be sufficiently higher than the voltage V L (point B)
The resistance values of the resistors to the third resistors (15) to (17) are set.
その為、電源投入直後は第１及び第２トランジスタ
（４）及び（８）がオフし、第３トランジスタ（９）が
オンしている。前記第２トランジスタ（８）がオフであ
ると、トランジスタ（18）がオフとなり、充放電回路
（７）の充放電を切換える第１切換回路として動作する
トランジスタ（19）がオフ、又基準電圧発生回路（10）
の出力電圧を切換える第２切換回路として動作するトラ
ンジスタ（20）がオフとなる。Therefore, immediately after the power is turned on, the first and second transistors (4) and (8) are turned off, and the third transistor (9) is turned on. When the second transistor (8) is off, the transistor (18) is off, the transistor (19) operating as a first switching circuit for switching charging and discharging of the charging and discharging circuit ( 7 ) is off, and the reference voltage is generated. Circuit ( 10 )
The transistor (20) which operates as the second switching circuit for switching the output voltage of the transistor is turned off.
そして、前記コンデンサ（６）への充電が進み、第２
トランジスタ（８）のベース電圧が点Ａの電圧VHを超え
るようになると、第２トランジスタ（８）がオンし第１
及び第３トランジスタ（４）及び（９）がオフする。前
記第２トランジスタ（８）がオンすると、トランジスタ
（18）がオンし、トランジスタ（19）及び（20）がオン
する。トランジスタ（19）がオンすると、コンデンサ
（６）は抵抗（21）及び前記トランジスタ（19）のコレ
クタ・エミッタ路を介して放電を開始するので、第２ト
ランジスタ（８）のベース電圧は徐々に低下する。Then, the charging of the capacitor (6) proceeds, and the second
When the base voltage of the transistor (8) comes to exceed the voltage V H at the point A, the second transistor (8) is turned on first
And the third transistors (4) and (9) turn off. When the second transistor (8) turns on, the transistor (18) turns on, and the transistors (19) and (20) turn on. When the transistor (19) is turned on, the capacitor (6) starts discharging through the resistor (21) and the collector-emitter path of the transistor (19), so that the base voltage of the second transistor (8) gradually decreases. I do.
一方、トランジスタ（20）がオンすると点Ａには第１
及び第２抵抗（15）及び（16）の抵抗値に応じた電圧
VH′が発生する。該電圧VH′の値は点Ｂの電圧VLに比べ
ても小さい値（VH′＜VH）に設定されている。その為、
第２トランジスタ（８）のベース電圧が放電によって電
圧VH以下になっても第３トランジスタ（９）はオフして
いる。そして、放電が更に進み第２トランジスタ（８）
のベース電圧が点Ｂの電圧VL以下まで達すると、第１ト
ランジスタ（４）がオンし、第２及び第３トランジスタ
（８）及び（９）がオフする。すると、トランジスタ
（19）がオフしトランジスタ（19）及び（20）がオフす
る。前記トランジスタ（20）がオフすると点Ａの電圧は
初期状態と同じ電圧VHに復帰する。又、前記トランジス
タ（19）がオフすると、コンデンサ（６）の放電が停止
する。その結果、初期状態と同じ状態になり、コンデン
サ（６）は再び抵抗（５）からの電流によって充電さ
れ、以降この動作を繰り返えす。On the other hand, when the transistor (20) turns on, the point A
And a voltage corresponding to the resistance value of the second resistors (15) and (16)
V H ′ occurs. The voltage V H 'value of the values less than the voltage V L at the point B (V H' is set to <V H). For that reason,
Even if the base voltage of the second transistor (8) falls below the voltage V H by the discharge third transistor (9) is off. Then, the discharge proceeds further and the second transistor (8)
When the base voltage reaches the voltage V L at the point B or lower, the first transistor (4) turns on, and the second and third transistors (8) and (9) turn off. Then, the transistor (19) turns off and the transistors (19) and (20) turn off. The voltage at point A when the transistor (20) is turned off to return to the same voltage V H to the initial state. When the transistor (19) turns off, the discharge of the capacitor (6) stops. As a result, the state becomes the same as the initial state, the capacitor (6) is charged again by the current from the resistor (5), and thereafter, this operation is repeated.
従って、水平発振回路（３）の端子（22）には第２図
の実線の如く上限値が電圧VHに又下限値が電圧VLに規定
された発振のこぎり波形を得ることが出来る。Therefore, as shown by the solid line in FIG. 2, an oscillation sawtooth waveform having an upper limit defined by the voltage VH and a lower limit defined by the voltage VL can be obtained at the terminal (22) of the horizontal oscillation circuit (3).
第２図の前記発振出力信号の下限値は、点Ｂの電圧VL
によって定まっている。ここで、前記電圧VLの値を大き
くしVL′（VL′＞VL）とすれば発振のこぎり波形の下限
値が高くなり、その発振周波数は第２図の点線ａに示さ
れる如く高くなる。又前記電圧VLの値を小さくしVL″
（VL″＜VL）とすれば発振のこぎり波形の下限値が低く
なり、その発振周波数は点線ｂに示される如く低くな
る。従って、水平発振回路（３）のフリーラン周波数を
周波数−電圧変換回路（２）の出力電圧によって任意に
定めることが出来る。The lower limit of the oscillation output signal of the second figure, the voltage at point B V L
Is determined by Here, if the value of the voltage VL is increased to V L ′ (V L ′> V L ), the lower limit value of the oscillation sawtooth waveform becomes higher, and the oscillation frequency becomes as shown by the dotted line a in FIG. Get higher. Further, the value of the voltage VL is reduced to V L ″
(V L "<V L) Tosureba the lower the lower limit value of the oscillation sawtooth waveform, the oscillation frequency becomes lower as shown by the dotted line b Therefore, the frequency of free-running frequency of the horizontal oscillation circuit (3) -. Voltage It can be arbitrarily determined by the output voltage of the conversion circuit (2).
次に水平発振回路（３）の発振周波数を求める。ま
ず、充電期間TCにおけるコンデンサ（６）の端子電圧VC
は、抵抗（５）に流れる電流をＩとすると VC＝VCC−R01・Ｉ ………（１） 〔ただし、R01は抵抗（５）の抵抗値〕 となり、Ｑ＝Ｃ・V,I＝dQ/dtより電流Ｉは Ｉ＝C01dVC/dt ………（２） 〔ただし、C01はコンデンサ（６）の容量〕 となる。ここで第（２）式を第（１）式に代入し整理す
ると、 VCC＝R01（C01dVC/dt）VC ………（３） となる。Next, the oscillation frequency of the horizontal oscillation circuit ( 3 ) is determined. First, the terminal voltage V C of the capacitor (6) in the charging period T C
Is V C = V CC −R 01 · I (1) [where R 01 is the resistance value of the resistor (5)] where Q is the current flowing through the resistor (5). , I = dQ / dt, the current I becomes I = C 01 dV C / dt (2) (where C 01 is the capacity of the capacitor (6)). Here, when the equation (2) is substituted into the equation (1) and rearranged, V CC = R 01 (C 01 dV C / dt) V C (3)
又、放電期間TDにおける抵抗（５）に流れる電流を
i1、コンデンサ（６）の放電電流をi2、抵抗（21）に流
れる電流をi3とすれば、 i3＝i1＋i2 ………（４） となり、第（４）式は次式の如く示される。Also, the current flowing through the resistor (5) during the discharge period T D is
If i 1 , the discharge current of the capacitor (6) is i 2 , and the current flowing through the resistor (21) is i 3 , then i 3 = i 1 + i 2 (4). It is shown like an equation.
〔ただし、R11は抵抗（21）の抵抗値〕 ここで、第（５）式を整理すると、 VCC＝C01（dVC/dt）＋（R01/R11＋１）VC ………（６） となる。そして発振出力信号の上限値をVH、下限値をVL
とし、充放電期間を求めると、充電期間TCは となり、放電期間TDは となる。従って発振周波数fHは となる。ここで第（７）式及び第（８）式の下限値V
Lは、周波数−電圧変換回路（２）の出力電圧に応じて
定まり、第（７）式及び第（８）式の値に応じて発振周
波数fHが定まるので、前記周波数−電圧変換回路（２）
の出力電圧に応じて水平発振回路（３）のフリーラン周
波数fHを制御することが出来る。 [However, R 11 is the resistance value of the resistor (21)] Here, when organizing the first (5), V CC = C 01 (dV C / dt) + (R 01 / R 11 +1) V C ...... ... (6) The upper limit value of the oscillation output signal is V H , and the lower limit value is V L
When the charge / discharge period is obtained, the charge period T C is And the discharge period T D is Becomes Therefore, the oscillation frequency f H Becomes Here, the lower limit value V of the equations (7) and (8)
L is frequency - Sadamari in accordance with the output voltage of the voltage converting circuit (2), the oscillation frequency f H is determined depending on the value of the equation (7) and the equation (8), the frequency - voltage converter circuit ( 2)
It is possible to control the free-running frequency f H of the horizontal oscillation circuit (3) according to the output voltage.
さて、水平偏向回路（11）は、波形整形回路（24）か
らの発振出力信号に応じて偏向コイル（12）に偏向電流
を供給し、ブラウン管（図示せず）における電子ビーム
の偏向動作を制御する。前記偏向コイル（12）の上端に
発生するフライバックパルスは、位相比較回路（13）の
一方の入力端子に印加される。又、その他方の入力端子
には水平同期信号が印加されるので、両信号の位相比較
が行なわれ、その誤差出力が平滑回路（14）で平滑され
る。そして、前記平滑回路（14）の出力直流電圧が抵抗
（23）を介してコンデンサ（６）の上端に印加される。
位相差に応じて前記出力直流電圧が上昇すれば、前記コ
ンデンサ（６）への充電電流の値が増加するので発振出
力信号の周波数は高くなる。又逆に前記出力直流電圧が
下降すれば、前記充電電流の値が低下するので前記周波
数は低くなる。従って、水平発振回路（３）は水平同期
信号の位相に同期して発振するようになる。The horizontal deflection circuit (11) supplies a deflection current to the deflection coil (12) according to the oscillation output signal from the waveform shaping circuit (24), and controls the electron beam deflection operation in the cathode ray tube (not shown). I do. The flyback pulse generated at the upper end of the deflection coil (12) is applied to one input terminal of a phase comparison circuit (13). Further, since the horizontal synchronizing signal is applied to the other input terminal, the phases of the two signals are compared, and the error output is smoothed by the smoothing circuit ( 14 ). Then, the output DC voltage of the smoothing circuit ( 14 ) is applied to the upper end of the capacitor (6) via the resistor (23).
If the output DC voltage rises according to the phase difference, the value of the charging current to the capacitor (6) increases, so that the frequency of the oscillation output signal increases. Conversely, if the output DC voltage decreases, the value of the charging current decreases, so that the frequency decreases. Therefore, the horizontal oscillation circuit ( 3 ) oscillates in synchronization with the phase of the horizontal synchronization signal.
つまり、第１図の回路においては、周波数−電圧変換
回路（２）の出力電圧に応じて水平発振回路（３）のフ
リーラン周波数を調整した後、平滑回路（14）の出力電
圧によってその発振周波数を定めている。その為、前記
水平発振回路（３）は広範囲の周波数の水平同期信号に
ロックすることが可能となる。That is, in the circuit of FIG. 1, after adjusting the free-run frequency of the horizontal oscillation circuit ( 3 ) in accordance with the output voltage of the frequency-voltage conversion circuit (2), the oscillation of the horizontal oscillation circuit ( 3 ) is adjusted by the output voltage of the smoothing circuit ( 14 ). Determines the frequency. Therefore, the horizontal oscillation circuit ( 3 ) can be locked to a horizontal synchronization signal having a wide range of frequencies.
（ト）発明の効果 以上述べた如く本発明に依れば、水平発振回路を差動
型発振回路で構成し、発振のこぎり波形の下限値を定め
る一方のトランジスタのベースに水平同期信号周波数に
応じた電圧を印加しているので、前記水平発振回路のフ
リーラン周波数を到来する水平同期信号周波数に応じて
最適な値に設定することが出来る。又、フリーラン周波
数の設定をスイッチによらず連続的に切換えることが出
来るので、切換えの際にも発振出力信号を連続な形で得
ることが出来る。(G) Effect of the Invention As described above, according to the present invention, the horizontal oscillation circuit is constituted by a differential oscillation circuit, and the base of one of the transistors that determines the lower limit value of the oscillation sawtooth waveform is provided according to the horizontal synchronization signal frequency. Since the applied voltage is applied, the free-run frequency of the horizontal oscillation circuit can be set to an optimal value according to the incoming horizontal synchronization signal frequency. Further, since the setting of the free-run frequency can be changed continuously without using a switch, the oscillation output signal can be obtained in a continuous form even at the time of the change.
更に本発明に依れば時定数の切換えを必要としないの
で、複数の時定数回路が不要となり素子数の削減が計
れ、IC化にも最適となる。Further, according to the present invention, since it is not necessary to switch the time constant, a plurality of time constant circuits are not required, the number of elements can be reduced, and the circuit can be optimally integrated.
第１図は、本発明の一実施例を示す回路図、及び第２図
は第１図の説明に供する為の波形図である。 （１）……入力端子、（２）……周波数−電圧変換回
路、（３）……水平発振回路、（４）……第１トランジ
スタ、（７）……充放電回路、（８）……第２トランジ
スタ、（９）……第３トランジスタ、（10）……基準電
圧発生回路、（13）……位相比較回路、（14）……平滑
回路、（19）……トランジスタ、（20）……トランジス
タ。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a waveform diagram for explaining FIG. (1) Input terminal, (2) Frequency-voltage conversion circuit, ( 3 ) Horizontal oscillation circuit, (4) First transistor, ( 7 ) Charge / discharge circuit, (8) ... second transistor, (9) ... third transistor, ( 10 ) ... reference voltage generation circuit, (13) ... phase comparison circuit, ( 14 ) ... smoothing circuit, (19) ... transistor, (20) ) ... Transistor.
Claims (4)
相比較を行なう位相比較回路と、該位相比較回路の出力
信号を平滑する平滑回路と、該平滑回路の出力信号に応
じて発振周波数が制御される水平発振回路と、前記水平
同期信号の周波数変化に応じて前記水平発振回路のフリ
ーラン周波数を変化させる為の制御信号を発生する周波
数−電圧変換回路とを備えるマルチ走査形CRT表示装置
において、前記水平発振回路をエミッタが共通接続され
た第１及び第２トランジスタを有する差動形発振回路で
構成し、前記第１トランジスタのベースに前記周波数−
電圧変換回路の出力信号を印加し、フリーラン周波数の
調整を行なうとともに、前記第２トランジスタのベース
に前記平滑回路の出力信号を印加し、発振周波数の調整
を行なうようにしたことを特徴とするマルチ走査形CRT
表示装置。A phase comparison circuit for comparing the phase of a horizontal synchronization signal with a flyback pulse; a smoothing circuit for smoothing an output signal of the phase comparison circuit; and an oscillation frequency controlled in accordance with the output signal of the smoothing circuit. A multi-scan CRT display device comprising a horizontal oscillation circuit, and a frequency-voltage conversion circuit for generating a control signal for changing a free-run frequency of the horizontal oscillation circuit in accordance with a frequency change of the horizontal synchronization signal. The horizontal oscillation circuit comprises a differential oscillation circuit having first and second transistors whose emitters are connected in common, and the base of the first transistor has the frequency-
The output signal of the voltage conversion circuit is applied to adjust the free-run frequency, and the output signal of the smoothing circuit is applied to the base of the second transistor to adjust the oscillation frequency. Multi-scan CRT
Display device.
ベースに印加される電圧が発振のこぎり波形の下限値を
定めるようにしたことを特徴とする請求項第１項記載の
マルチ走査形CRT表示装置。2. The multi-scan CRT display according to claim 1, wherein a voltage applied to a base of a first transistor in said horizontal oscillation circuit determines a lower limit value of an oscillation sawtooth waveform. apparatus.
ジスタの共通エミッタにエミッタが接続された第３トラ
ンジスタを設け、該第３トランジスタのベースに印加さ
れる基準電圧に応じて発振のこぎり波形の上限値を定め
るようにしたことを特徴とする請求項第２項記載のマル
チ走査形CRT表示装置。3. A horizontal oscillation circuit comprising a third transistor having an emitter connected to a common emitter of the first and second transistors, and an oscillating sawtooth waveform according to a reference voltage applied to a base of the third transistor. 3. The multi-scan CRT display device according to claim 2, wherein an upper limit value is determined.
に印加される第１トランジスタと、電源とアース間に直
列接続された抵抗とコンデンサから成る充放電回路と、
エミッタが前記第１トランジスタのエミッタに共通接続
されるとともにベースが前記抵抗及びコンデンサの接続
中点に接続された第２トランジスタと、２つの基準電圧
を発生する基準電圧発生回路と、該基準電圧発生回路の
出力電圧がベースに印加されるとともに、前記第１及び
第２トランジスタの共通エミッタにエミッタが接続され
た第３トランジスタと、前記第２トランジスタの出力信
号に応じて前記充放電回路の充放電を切換える第１切換
回路と、前記第２トランジスタの出力信号に応じて前記
基準電圧発生回路の出力電圧を切換える第２切換回路と
から成り、前記第１トランジスタのベース電圧に応じて
フリーラン周波数を調整するようにした水平発振回路を
有することを特徴とするマルチ走査形CRT表示装置。4. A charge / discharge circuit comprising a first transistor having a base applied with a voltage corresponding to a horizontal synchronization signal frequency, a resistor and a capacitor connected in series between a power supply and ground,
A second transistor having an emitter commonly connected to the emitter of the first transistor and a base connected to a connection point between the resistor and the capacitor, a reference voltage generating circuit for generating two reference voltages, A third transistor whose output voltage is applied to a base and whose emitter is connected to a common emitter of the first and second transistors; and a charge / discharge circuit of the charge / discharge circuit in response to an output signal of the second transistor. And a second switching circuit for switching the output voltage of the reference voltage generating circuit in accordance with the output signal of the second transistor, and the free-run frequency in response to the base voltage of the first transistor. A multi-scan CRT display device comprising a horizontal oscillation circuit adapted to be adjusted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63097323A JP2573024B2 (en) | 1988-04-20 | 1988-04-20 | Multi-scan CRT display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63097323A JP2573024B2 (en) | 1988-04-20 | 1988-04-20 | Multi-scan CRT display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01268356A JPH01268356A (en) | 1989-10-26 |
| JP2573024B2 true JP2573024B2 (en) | 1997-01-16 |
Family
ID=14189276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63097323A Expired - Lifetime JP2573024B2 (en) | 1988-04-20 | 1988-04-20 | Multi-scan CRT display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573024B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0748805B2 (en) * | 1990-05-28 | 1995-05-24 | 三菱電機株式会社 | S-shaped correction capacitor switching device for auto tracking monitor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5491051U (en) * | 1977-12-08 | 1979-06-27 | ||
| JPS6350165A (en) * | 1986-08-19 | 1988-03-03 | Mitsubishi Electric Corp | Horizontal defiecting circuit |
-
1988
- 1988-04-20 JP JP63097323A patent/JP2573024B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01268356A (en) | 1989-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4686432A (en) | Vertical deflection circuit for electron beams in picture tubes | |
| JPS59228695A (en) | Synchronous switching power source | |
| JP2573024B2 (en) | Multi-scan CRT display | |
| JP2614512B2 (en) | Multi-scan CRT display | |
| US5770930A (en) | Vertical deflecting circuit using a raised source voltage | |
| JPH0568178A (en) | Deflected current generating circuit | |
| JPH11355601A (en) | Horizontal deflection circuit | |
| JP2521055B2 (en) | Horizontal deflection circuit | |
| JP3156425B2 (en) | Horizontal AFC circuit | |
| JP3128394B2 (en) | Oscillator circuit | |
| JPH05275985A (en) | Ramp wave generating circuit | |
| JP2535851B2 (en) | Sawtooth signal generation circuit | |
| JPH067628Y2 (en) | Horizontal screen position control circuit | |
| JPH0779357A (en) | Horizontal deflection system | |
| JP2570711B2 (en) | Sawtooth signal generation circuit | |
| JPH0583580A (en) | Switch driving circuit | |
| JPH08148978A (en) | Triangular wave oscillation circuit and video signal processor provided with it | |
| JPH11317884A (en) | Horizontal deflection circuit | |
| EP0701749A1 (en) | A reduced phase-jitter horizontal sweep control phase-lock-loop and method | |
| JPS60153084A (en) | Horizontal amplitude control circuit | |
| JP3257439B2 (en) | Horizontal position adjustment circuit | |
| JPH0583583A (en) | Switch driving circuit | |
| JPH0720810A (en) | Horizontal afc circuit | |
| JPH0583579A (en) | Switch driving circuit | |
| JPH10136222A (en) | Display device |