JP2572044B2 - Exposure adjustment device - Google Patents
Exposure adjustment deviceInfo
- Publication number
- JP2572044B2 JP2572044B2 JP61180395A JP18039586A JP2572044B2 JP 2572044 B2 JP2572044 B2 JP 2572044B2 JP 61180395 A JP61180395 A JP 61180395A JP 18039586 A JP18039586 A JP 18039586A JP 2572044 B2 JP2572044 B2 JP 2572044B2
- Authority
- JP
- Japan
- Prior art keywords
- shutter
- signal
- physical
- liquid crystal
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133382—Heating or cooling of liquid crystal cells other than for activation, e.g. circuits or arrangements for temperature control, stabilisation or uniform distribution over the cell
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、受光面に対する露出を調節する露出調節装
置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an exposure control device for controlling exposure to a light receiving surface.
［従来の技術］ 例えば液晶を用いて光を開閉する物性シャッタは、機
構部がないため、多くの用途が考えられている。例えば
テレビカメラ用光学系に挿入した電子シャッタがある。
これは主にテレビカメラの垂直同期信号と同期させて動
作させ、特性の向上，特殊撮影効果等を得ることを目的
としている。[Prior Art] For example, a physical shutter that opens and closes light using a liquid crystal does not have a mechanical unit, and thus is considered for many uses. For example, there is an electronic shutter inserted into an optical system for a television camera.
This is mainly intended to operate in synchronization with a vertical synchronizing signal of a television camera to obtain improved characteristics, special shooting effects, and the like.
このうち特に固体撮像素子としてのフレームトランス
ファ型CCDの撮像光学系内に液晶によるシャッタを挿入
することによって、CCD特有の垂直転送スミアを軽減で
きることが知られている。It is known that a vertical transfer smear peculiar to the CCD can be reduced by inserting a shutter made of a liquid crystal into an imaging optical system of a frame transfer type CCD as a solid-state imaging device.
［発明が解決しようとする問題点］ しかしながら、液晶に代表される物性シャッタにはい
ずれも温度が変化すると応答速度が変わるという特性が
あり、安定なシャッタ動作をさせることができにくかっ
た。[Problems to be Solved by the Invention] However, all of the physical property shutters represented by the liquid crystal have a characteristic that the response speed changes when the temperature changes, and it is difficult to perform a stable shutter operation.
例えばテレビカメラに適用した場合には、例えば液晶
を用いた物性シャッタを単に開閉駆動させるだけでは、
垂直同期信号と完全に同期させることは（物性シャッタ
自身の応答速度を飛躍的に向上させない限り実現が）難
しい。For example, when applied to a television camera, for example, by simply opening and closing a physical shutter using liquid crystal,
It is difficult to completely synchronize with the vertical synchronizing signal (it cannot be realized unless the response speed of the physical shutter itself is drastically improved).
本発明の目的は上述のような従来の欠点を除去すると
ともに、安定に動作する露出調節装置を提供することに
ある。An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art and to provide an exposure control device that operates stably.
［問題点を解決するための手段］ 本発明は、受光面に対する露出を調節するために開閉
動作する物性シャッタと、該物性シャッタを開閉駆動す
る駆動手段と、前記物性シャッタに対して光を照射する
発光手段と、前記発光手段により照射された光を前記物
性シャッタを介して受光し受光信号を出力する受光手段
と、該受光信号に基づいて前記物性シャッタの開閉タイ
ミングを検出し検出信号を出力する開閉タイミング検出
手段と、前記物性シャッタが所定のタイミングで開閉す
るように前記駆動手段による開閉動作開始タイミングが
前記検出信号に基づいて制御することで温度による物性
シャッタの開閉タイミングのばらつきを補償する制御手
段と、を具えたことを特徴とする。Means for Solving the Problems The present invention provides a physical shutter that opens and closes to adjust exposure to a light receiving surface, a driving unit that opens and closes the physical shutter, and irradiates light to the physical shutter. A light emitting means for receiving light emitted by the light emitting means through the physical property shutter and outputting a light receiving signal; and detecting a timing of opening and closing the physical property shutter based on the light receiving signal and outputting a detection signal. Opening / closing timing detecting means for controlling the physical property shutter to open and close at a predetermined timing based on the detection signal so as to compensate for variation in the physical property shutter opening / closing timing due to temperature. And control means.
［作用］ 本発明によれば、物性シャッタに対して光を照射し、
その照射光を物性シャッタを介して受光し、この受光信
号に基づいて物性シャッタの開閉タイミングを検出し、
この検出信号に基づいて物性シャッタの開閉動作開始タ
イミングを制御することによって温度による物性シャッ
タの開閉タイミングのばらつきを補償する。[Action] According to the present invention, light is emitted to the physical property shutter,
The irradiation light is received through a physical shutter, and the opening / closing timing of the physical shutter is detected based on the received light signal.
By controlling the opening / closing operation start timing of the physical shutter based on this detection signal, variation in the opening / closing timing of the physical shutter due to temperature is compensated.
［実施例］ 第１図は本発明の第１の実施例を示す。なお、以下説
明する本発明の実施例においては液晶からなる物性シャ
ッタを用いたが、本発明はこれに限らず例えばPLZT等の
素子を用いた他の物性シャッタ、特に応答速度が温度等
の条件により変わるものも適用できる。第１図におい
て、１はレンズ，絞り，光学フィルタを含む撮像用光学
系、２は液晶シャッタ、３は固体撮像素子、４は発光
器、５は抵抗、６は電源、７は受光器、８は増幅器、９
は比較器、10は負ピーク検出器,11は制御回路、12は液
晶シャッタの駆動回路である。FIG. 1 shows a first embodiment of the present invention. Note that, in the embodiments of the present invention described below, a physical shutter made of liquid crystal is used, but the present invention is not limited to this, and other physical shutters using an element such as PLZT, particularly when the response speed is a condition such as temperature. The ones that vary according to are also applicable. In FIG. 1, 1 is an imaging optical system including a lens, a diaphragm, and an optical filter, 2 is a liquid crystal shutter, 3 is a solid-state imaging device, 4 is a light emitter, 5 is a resistor, 6 is a power supply, 7 is a light receiver, 8 Is an amplifier, 9
Is a comparator, 10 is a negative peak detector, 11 is a control circuit, and 12 is a liquid crystal shutter drive circuit.
被写体像は、光学系１を通し、液晶シャッタ２を透過
して、固体撮像素子３に入射し、そこで電気信号に変換
されて不図示の信号処理回路によりビデオ信号として出
力される。The subject image passes through the optical system 1, passes through the liquid crystal shutter 2, and enters the solid-state imaging device 3, where it is converted into an electric signal and output as a video signal by a signal processing circuit (not shown).
一方、発光器４は、電源６および抵抗５により点灯
し、液晶シャッタ２の一部に光を照射する。受光器７は
液晶シャッタ２を透過した発光器４からの光を受光する
ように配置されており、液晶シャッタ２の開閉に応じて
信号が出力される（すなわち、液晶シャッタ２の開閉を
検出する）。この出力信号は、増幅器８によって増幅さ
れた後、比較器９に入力される。比較器９では不図示の
同期信号発生回路により生ずる固体撮像素子の垂直転送
タイミングと一致した垂直同期信号（以下VDという）の
立上りタイミングに基づいて、入力信号と（第１）比較
基準電圧との差を増幅して出力し、この出力信号に基づ
いて制御回路11において液晶シャッタ２の閉駆動開始時
間のVDからの遅延時間（換言すれば、液晶シャッタ２の
VDの立上りからの開駆動時間）を制御する。On the other hand, the light emitter 4 is turned on by the power supply 6 and the resistor 5 and irradiates a part of the liquid crystal shutter 2 with light. The light receiver 7 is arranged to receive the light from the light emitter 4 transmitted through the liquid crystal shutter 2, and outputs a signal in accordance with the opening and closing of the liquid crystal shutter 2 (that is, detecting the opening and closing of the liquid crystal shutter 2). ). This output signal is input to the comparator 9 after being amplified by the amplifier 8. The comparator 9 compares the input signal with the (first) comparison reference voltage based on the rising timing of a vertical synchronizing signal (hereinafter referred to as VD) which coincides with the vertical transfer timing of the solid-state imaging device generated by a synchronizing signal generating circuit (not shown). The difference is amplified and output, and based on this output signal, the control circuit 11 delays the closing drive start time of the liquid crystal shutter 2 from VD (in other words, the liquid crystal shutter 2
Open drive time from the rise of VD).
また増幅器８の出力信号は、負ピーク検出器10にも入
力され、その負側のピークが検出され、この検出信号に
基づいて制御回路11において、液晶シャッタ２の閉駆動
時間を制御する。The output signal of the amplifier 8 is also input to a negative peak detector 10 where the negative peak is detected, and the control circuit 11 controls the closing drive time of the liquid crystal shutter 2 based on the detected signal.
制御回路11は入力された比較器９の出力信号および負
ピーク検出器10の出力信号によりVDと同期した開閉駆動
信号を駆動回路12に出力する。The control circuit 11 outputs an opening / closing drive signal synchronized with VD to the drive circuit 12 based on the input output signal of the comparator 9 and the output signal of the negative peak detector 10.
駆動回路12では、入力された開閉駆動信号により、液
晶シャッタ２を駆動するためのレベル変換、あるいは液
晶シャッタ２が交流駆動液晶の場合は交流変調，あるい
は液晶シャッタ２が２周波駆動液晶の場合は２周波交流
変調を行ない、液晶シャッタ２を開閉駆動する。第２図
は第１図の動作タイミングチャートを示す。PIは固体撮
像素子３の垂直転送パルス信号,SOは増幅器８の出力信
号、SCOは制御回路11の出力信号である。In the drive circuit 12, a level conversion for driving the liquid crystal shutter 2 is performed based on the input opening / closing drive signal, or an AC modulation when the liquid crystal shutter 2 is an AC drive liquid crystal, or an AC modulation when the liquid crystal shutter 2 is a two-frequency drive liquid crystal. The liquid crystal shutter 2 is opened and closed by performing two-frequency AC modulation. FIG. 2 shows an operation timing chart of FIG. PI is a vertical transfer pulse signal of the solid-state imaging device 3, the S O output signal of the amplifier 8, the S CO is the output signal of the control circuit 11.
比較器９ではVDの立上りよりt1時間遅れた時点の信号
SOのレベルV1と第１比較基準電圧との差を検知し、制御
回路11では、レベルV1が比較器９の第１比較基準電圧よ
り大きい場合は、VDの立上りからのシャッタ２の開駆動
時間tDが短くなるように、またレベルV1が比較器９の第
１比率基準電圧より小さい場合は、開駆動時間tDが長く
なるように制御して、常にレベルV1と比較器９の第１比
較基準電圧とが一致するように動作し、さらに負ピーク
検出器10の出力電圧V2が一定値以下になるように液晶シ
ャッタ２の閉駆動時間twを制御する。The signal at the time when the comparator 9 delays by t1 time from the rise of VD
Detecting a difference between the level V 1 and the first comparison reference voltage of the S O, the control circuit 11, first comparator when the reference voltage is greater than the level V 1 is comparator 9, the shutter 2 from the rising of VD as the opening drive time tD is reduced, and if the level V 1 is smaller than the first ratio reference voltage of the comparator 9 controls such opening drive time tD is increased, always level V 1 and comparator 9 a first comparison reference voltage operates to match, and the output voltage V 2 of the negative peak detector 10 controls the closing drive time t w of the liquid crystal shutter 2 to be equal to or less than the predetermined value.
第３図は比較器９、負ピーク検出器10、制御回路11の
詳細を示す。FIG. 3 shows details of the comparator 9, the negative peak detector 10, and the control circuit 11.
101はFET、102は微分コンデンサ、103は微分抵抗、10
4はホールドコンデンサ、105は第１基準可変抵抗、106
は第１演算増幅器、113はインバータであって、これら
は比較器を構成する。107は第１アップダウンカウン
タ、108は第１カウンタ、109はANDゲート、110はセット
リセットフリップフロップ、111は第２アップダウンカ
ウンタ、112は第２カウンタであって、これらは制御回
路11を構成する。200はピークホールドトランジスタ、2
01はホールドコンデンサ、202は放電抵抗、203はバッフ
ァトランジスタ、204はエミッタ抵抗、206は第２基準可
変抵抗、206は第２演算増幅器であって、これらは負ピ
ーク検出器10を構成する。101 is FET, 102 is differential capacitor, 103 is differential resistor, 10
4 is a hold capacitor, 105 is a first reference variable resistor, 106
Is a first operational amplifier, 113 is an inverter, and these constitute a comparator. 107 is a first up / down counter, 108 is a first counter, 109 is an AND gate, 110 is a set / reset flip-flop, 111 is a second up / down counter, 112 is a second counter, and these constitute the control circuit 11. I do. 200 is the peak hold transistor, 2
01 is a hold capacitor, 202 is a discharge resistor, 203 is a buffer transistor, 204 is an emitter resistor, 206 is a second reference variable resistor, 206 is a second operational amplifier, and these constitute the negative peak detector 10.
比較器９のFET101のソース（ドレイン）に入力された
増幅器８の出力信号SOは、インバータ113、微分コンデ
ンサ102、微分抵抗103を介してFET101のゲートに入力さ
れたVDによってVDの立上りからt1時間後（コンデンサ10
2、抵抗103によって定まる）のレベルが同ドレイン（ソ
ース）に取り出され、ホールドコンデンサ104によりホ
ールドされ、演算増幅器106において、比較基準抵抗105
の出力電圧（第１比較基準電圧）と比較される。増幅器
106は、ホールドコンデンサ104のレベル（SO）が第１比
較基準電圧より低ければローレベルを、高ければハイレ
ベルを出力する。The output signal S O of the amplifier 8 input to the source (drain) of the FET 101 of the comparator 9 is output from the rising edge of VD by the VD input to the gate of the FET 101 via the inverter 113, the differential capacitor 102, and the differential resistor 103. After time (capacitor 10
2, determined by the resistor 103) is taken out to the same drain (source) and is held by the hold capacitor 104. In the operational amplifier 106, the comparison reference resistor 105
(The first comparison reference voltage). amplifier
The output 106 outputs a low level if the level (S O ) of the hold capacitor 104 is lower than the first comparison reference voltage, and outputs a high level if it is higher than the first comparison reference voltage.
第１アップダウンカウンタ107はアップダウン入力端
に入力された演算増幅器106の出力信号がハイレベルの
時はクロック入力端に入力されたVDをアップカウント
し、ローレベルの時はダウンカウントする。このカウン
トデータはVDにより第１カウンタ108にロードされ、こ
れと同時に第１カウンタ108はクロック入力端に入力さ
れたクロックをカウント開始して、その後そのカウント
値が、ロードされた第１アップダウンカウンタ107から
のカウントデータに達してオーバーフローするとキャリ
ー出力信号を出力する。このように、VDの立上りから第
１カウンタ108のキャリー出力までの時間は、第１アッ
プダウンカウンタ107のカウントデータに対応する。こ
のカウントデータ値は、演算増幅器106の出力信号によ
って制御される。この出力信号はVDの立上りからt1時間
後の信号SOのレベルが第１比較基準電圧より低いかまた
は高いかに依存する。したがって、VDの立上りから第１
カウンタ108のキャリー出力までの時間は第１比較基準
電圧によって制御される。なお、クロック（Clock）は
例えば水平同期信号を用いる。The first up / down counter 107 counts up the VD input to the clock input terminal when the output signal of the operational amplifier 106 input to the up / down input terminal is at a high level, and counts down when the output signal is low level. The count data is loaded into the first counter 108 by VD, and at the same time, the first counter 108 starts counting the clock input to the clock input terminal, and then the count value is loaded into the loaded first up / down counter. When the count data from 107 is reached and overflows, a carry output signal is output. As described above, the time from the rise of VD to the carry output of the first counter 108 corresponds to the count data of the first up / down counter 107. This count data value is controlled by the output signal of the operational amplifier 106. This output signal is dependent on whether the level of the signal S O for t 1 hours after the rising edge of VD lower or higher than the first comparison reference voltage. Therefore, the first from the rise of VD
The time until the carry output of the counter 108 is controlled by the first comparison reference voltage. Note that a horizontal synchronization signal is used as the clock, for example.
第１カウンタ108のキャリー出力信号はセットリセッ
トフリップフロップ110のセット入力端に入力されて同
フリップフロップ110がセットされる。その結果、同フ
リップフロップ110の端からの信号SCOが反転して、ロ
ーレベルになる。したがって、VDの立上りからSCOの立
下り（ローレベル）までの時間tDは第１比較基準電圧に
よって制御される。The carry output signal of the first counter 108 is input to the set input terminal of the set / reset flip-flop 110, and the flip-flop 110 is set. As a result, the signal S CO from the end of the flip-flop 110 is inverted, it becomes a low level. Therefore, the time tD from the rise of the VD to the fall of the S CO (low level) is controlled by the first comparison reference voltage.
またフリップフロップ110のＱ端からのハイレベル信
号を入力したANDゲート109はクロック信号を出力し始
め、この出力信号は第２カウンタ112のクロック入力端
に入力される。The AND gate 109 to which the high-level signal from the Q terminal of the flip-flop 110 has been input starts outputting a clock signal, and this output signal is input to the clock input terminal of the second counter 112.
一方、信号SOはピークホールドトランジスタ200によ
り負側のピークレベルV2（第２図参照）がホールドコン
デンサ201に充電され、バッファトランジスタ203を経て
演算増幅器206の反転入力端に入力され、基準抵抗205の
出力レベル（第２比較基準電圧）と比較される。すなわ
ち、このピークレベルV2が第２比較基準レベルより低い
ときはハイレベル、高いときはローレベルが演算増幅器
206から出力される。On the other hand, the signal S O is charged to the hold capacitor 201 at the negative peak level V 2 (see FIG. 2) by the peak hold transistor 200, input to the inverting input terminal of the operational amplifier 206 via the buffer transistor 203, and It is compared with the output level of 205 (second comparison reference voltage). That is, when the peak level V 2 is lower than the second comparison reference level, the high level is set, and when the peak level V 2 is higher, the low level is set as
Output from 206.
第２アップダウンカウンタ111はアップダウン入力端
に入力された演算増幅器206の出力信号がハイレベルの
時はクロック入力端に入力されたVDをアップカウント
し、ローレベルの時は同VDをダウンカウントする。The second up / down counter 111 counts up the VD input to the clock input terminal when the output signal of the operational amplifier 206 input to the up / down input terminal is at a high level, and counts down the VD when the output signal is at a low level. I do.
このカウントデータは、VDにより第２カウンタ112に
ロードされ、これと同時に第２カウンタ112はANDゲート
109の出力信号をカウント開始して、その後そのカウン
ト値が、ロードされた第２アップダウンカウンタ111か
らのカウンタデータに達してオーバーフローすると、キ
ャリー出力信号を出力する。このキャリー出力信号によ
ってセットリセットフリップフロップ110はリセットさ
れ、端からの信号SCOが反転してハイレベルになると
同時にANDゲート109が閉じて、第２カウンタ112は動作
を停止する。したがって、この液晶シャッタ２の閉駆動
時間tw（第２図参照）も、前述した第１比較基準電圧と
信号SOのレベルとの関係と同様に、第２比較基準電圧に
よって制御される。This count data is loaded into the second counter 112 by VD, and at the same time, the second counter 112
The counting of the output signal of 109 is started, and when the count value reaches the loaded counter data from the second up / down counter 111 and overflows, a carry output signal is output. Set-reset flip-flop 110 by the carry output signal is reset to close the AND gate 109 and at the same time a high level and inverts the signal S CO from the end, the second counter 112 stops its operation. Therefore, the closing drive time t w (see FIG. 2) of the liquid crystal shutter 2 is also controlled by the second comparison reference voltage, similarly to the above-described relationship between the first comparison reference voltage and the level of the signal S O.
以上のように、液晶駆動信号SCOにおけるVDの立上り
からの開駆動時間tDおよび閉駆動時間twは、変更可能な
第１および第２比較基準電圧によって（温度の変化にか
かわらず強制的に）制御することができる。As described above, the liquid crystal driving signal S to open the drive time from the rise of VD in CO tD and closed drive time t w is the first and second comparison reference voltage can be changed (forcibly regardless of changes in temperature ) Can be controlled.
前記実施例においては、液晶シャッタの閉動作に着目
したが、開動作に着目して構成することも容易である。
この場合は、負ピーク検出器を正ピーク検出器として、
一部の信号処理の論理を逆にすれば良い。In the above embodiment, the liquid crystal shutter is focused on the closing operation. However, the liquid crystal shutter can be easily configured by focusing on the opening operation.
In this case, the negative peak detector is used as a positive peak detector.
The logic of some signal processing may be reversed.
また、要部の構成はこれに限定されることはなく、マ
イクロコンピュータのソフトプラグラミングまたは可変
時間単安定マルチバイブレータ等の方式等に一部をおき
換えることは容易である。Further, the configuration of the main part is not limited to this, and it is easy to replace a part with a system such as soft programming of a microcomputer or a variable time monostable multivibrator.
また、開閉検出のために液晶シャッタの一部に光を透
過させているが、反射型の検出を行っても良い。Although light is transmitted through a part of the liquid crystal shutter for opening / closing detection, reflection-type detection may be performed.
［発明の効果］ 以上説明したように本発明によれば、温度変化等によ
るシャッタの開閉タイミングのばらつきのない安定した
露出調節を行う露出調節装置を得ることができる。[Effects of the Invention] As described above, according to the present invention, it is possible to obtain an exposure adjustment device that performs stable exposure adjustment without variation in shutter opening / closing timing due to a temperature change or the like.
第１図は本発明の一実施例を示すブロック図、 第２図は同実施例の動作タイミングチャート、 第３図は同実施例の要部の詳細図である。 ２……液晶シャッタ、 ４……発光器、 ７……受光器、 ９……比較器、 10……負ピーク検出器、 11……制御回路、 12……駆動回路。 FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is an operation timing chart of the embodiment, and FIG. 3 is a detailed view of a main part of the embodiment. 2 ... liquid crystal shutter, 4 ... light emitter, 7 ... light receiver, 9 ... comparator, 10 ... negative peak detector, 11 ... control circuit, 12 ... drive circuit.
Claims (1)
動作する物性シャッタと、 該物性シャッタを開閉駆動する駆動手段と、 前記物性シャッタに対して光を照射する発光手段と、 前記発光手段により照射された光を前記物性シャッタを
介して受光し受光信号を出力する受光手段と、 該受光信号に基づいて前記物性シャッタの開閉タイミン
グを検出し検出信号を出力する開閉タイミング検出手段
と、 前記物性シャッタが所定のタイミングで開閉するように
前記駆動手段による開閉動作開始タイミングを前記検出
信号に基づいて制御することで温度による物性シャッタ
の開閉タイミングのばらつきを補償する制御手段と、 を具えたことを特徴とする露出調節装置。1. A physical shutter that opens and closes to adjust exposure to a light receiving surface, a driving unit that opens and closes the physical shutter, a light emitting unit that irradiates light to the physical shutter, and a light emitting unit. Light receiving means for receiving the irradiated light through the physical property shutter and outputting a light receiving signal; opening and closing timing detecting means for detecting the open / close timing of the physical property shutter based on the light receiving signal and outputting a detection signal; Control means for controlling the opening / closing operation start timing of the driving means based on the detection signal so that the shutter opens and closes at a predetermined timing, thereby compensating for variation in the opening / closing timing of the physical shutter due to temperature. Exposure control device characterized.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180395A JP2572044B2 (en) | 1986-07-31 | 1986-07-31 | Exposure adjustment device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180395A JP2572044B2 (en) | 1986-07-31 | 1986-07-31 | Exposure adjustment device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6336221A JPS6336221A (en) | 1988-02-16 |
| JP2572044B2 true JP2572044B2 (en) | 1997-01-16 |
Family
ID=16082486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61180395A Expired - Fee Related JP2572044B2 (en) | 1986-07-31 | 1986-07-31 | Exposure adjustment device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572044B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3456538B2 (en) * | 1993-01-11 | 2003-10-14 | 株式会社ニコン | Camera with shutter measurement device |
| JP4785445B2 (en) * | 2005-07-04 | 2011-10-05 | キヤノン株式会社 | Imaging device |
| JP4940856B2 (en) * | 2006-09-25 | 2012-05-30 | ソニー株式会社 | 3D display device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135224A (en) * | 1976-05-07 | 1977-11-12 | Citizen Watch Co Ltd | Driving system of liquid crystal indicating device |
| JPS5327438A (en) * | 1976-08-26 | 1978-03-14 | Sharp Corp | Drive system for optical shutter |
| JPS56115267A (en) * | 1980-02-19 | 1981-09-10 | Seiko Epson Corp | Printer |
| JPS599641A (en) * | 1982-07-08 | 1984-01-19 | Nippon Denso Co Ltd | Device for driving liquid crystal display device |
-
1986
- 1986-07-31 JP JP61180395A patent/JP2572044B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6336221A (en) | 1988-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567527A (en) | Image reading apparatus | |
| US6963368B1 (en) | Digital camera and image capturing control apparatus including a delay device | |
| JP2572044B2 (en) | Exposure adjustment device | |
| JP4454793B2 (en) | IMAGING DEVICE AND CONTROL METHOD OF IMAGING DEVICE | |
| JPS6052173A (en) | Electronic still camera | |
| JPS5951674A (en) | Electrophotographic camera | |
| JPH0640668B2 (en) | Imaging device | |
| JPS58164379A (en) | Image pickup device | |
| JPS58153464A (en) | Still camera using solid state image pickup element | |
| KR930004319Y1 (en) | Autofocus circuit of video apparatus | |
| JP2686235B2 (en) | Imaging device | |
| JPS62242475A (en) | Image pickup device | |
| JPS6354882A (en) | Image pickup camera for still picture | |
| JP2802960B2 (en) | Image sensor drive | |
| KR200150090Y1 (en) | Electronic iris of puls width modulation type | |
| KR970003036B1 (en) | System against over-response of an iris | |
| JPS59194575A (en) | Image pickup device | |
| JPH05316415A (en) | Adjustment circuit for ccd camera | |
| JPH10322594A (en) | Sensitivity control system for ccd camera | |
| JPS60210076A (en) | Image pickup device | |
| JPH04185183A (en) | Level adjusting device for image pickup signal | |
| JPS63123278A (en) | Image pickup device | |
| JPH06133212A (en) | Solid-state image pickup device | |
| JPS6175330A (en) | Electronic still camera | |
| JPS58156271A (en) | Detector for lens aperture value |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |