JP2571011B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2571011B2
JP2571011B2 JP5344934A JP34493493A JP2571011B2 JP 2571011 B2 JP2571011 B2 JP 2571011B2 JP 5344934 A JP5344934 A JP 5344934A JP 34493493 A JP34493493 A JP 34493493A JP 2571011 B2 JP2571011 B2 JP 2571011B2
Authority
JP
Japan
Prior art keywords
mask material
polycrystalline silicon
silicon film
boron
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5344934A
Other languages
Japanese (ja)
Other versions
JPH07176714A (en
Inventor
寛保 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5344934A priority Critical patent/JP2571011B2/en
Publication of JPH07176714A publication Critical patent/JPH07176714A/en
Application granted granted Critical
Publication of JP2571011B2 publication Critical patent/JP2571011B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電荷結合装置(CC
D)や固体撮像素子等の半導体装置の製造方法に関し、
特に、電荷転送速度を劣化させずに単層で電荷転送電極
を形成しうるようにした半導体装置の製造方法に関す
る。
BACKGROUND OF THE INVENTION The present invention relates to a charge coupled device (CC).
D) and a method for manufacturing a semiconductor device such as a solid-state imaging device.
In particular, the present invention relates to a method for manufacturing a semiconductor device capable of forming a charge transfer electrode in a single layer without deteriorating the charge transfer speed.

【0002】[0002]

【従来の技術】電荷結合装置の開発当初の転送電極構造
では、図7に示す単層構造のものも提案されていた。す
なわち、同図に示されるように、半導体基板201上
に、ゲート酸化膜203を介してポリシリコン等からな
る第1電荷転送電極204a、第2電荷転送電極204
bを形成したものである。しかし、この電極構造では、
第1電荷転送電極と第2電荷転送電極間にはリソグラフ
ィの解像限界(約1〜2μm)である距離aが存在し、
ここでは電界がかからないため、転送速度が速くなると
転送不良が発生する。
2. Description of the Related Art As a transfer electrode structure at the beginning of the development of a charge-coupled device, a single-layer structure shown in FIG. 7 has been proposed. That is, as shown in the figure, a first charge transfer electrode 204a and a second charge transfer electrode 204 made of polysilicon or the like are formed on a semiconductor substrate 201 via a gate oxide film 203.
b is formed. However, in this electrode structure,
There is a distance a between the first charge transfer electrode and the second charge transfer electrode, which is the resolution limit of lithography (about 1-2 μm),
Since no electric field is applied here, a transfer failure occurs when the transfer speed increases.

【0003】そのため、製品においてこの構造の転送電
極が採用されることはなく、実際には図8に示す2層ポ
リシリコン電極構造等の多層電極構造のものが用いられ
ている。2層構造の電荷結合装置では、半導体基板30
1上にゲート酸化膜303を介して第1層ポリシリコン
により第1、第3電荷転送電極304a、304cが、
第2層ポリシリコンにより第2、第4電荷転送電極30
4b、304dが形成されており、これにより前述した
転送電極間の電界がかからない距離を十分に小さくする
ことができ、高速電荷転送が可能となる。
For this reason, a transfer electrode having this structure is not employed in a product, and a multilayer electrode structure such as a two-layer polysilicon electrode structure shown in FIG. 8 is actually used. In a two-layer charge coupled device, the semiconductor substrate 30
The first and third charge transfer electrodes 304a, 304c are formed on the first charge transfer layer 304 by a first layer polysilicon through a gate oxide film 303.
The second and fourth charge transfer electrodes 30 are made of second layer polysilicon.
4b and 304d are formed, whereby the distance at which the electric field between the transfer electrodes is not applied can be sufficiently reduced, and high-speed charge transfer can be performed.

【0004】従来、電荷結合装置の応用素子である固体
撮像素子においても、図9に示すように、2層ポリシリ
コン電極構造が採用されていた。図9(a)は、従来の
2次元固体撮像素子のセル部の平面図であり、図9
(b)はそのA−A線の断面図である。図9に示すよう
に、p型半導体基板401の表面領域内には、n型の電
荷転送領域402、光電変換領域413、p+ 型拡散層
414が形成されており、半導体基板上にはゲート酸化
膜を介して、第1層ポリシリコンにより第1、第3電荷
転送電極404a、404cが、第2層ポリシリコンに
より第2、第4電荷転送電極404b、404dが形成
されている。その上に層間絶縁膜416を介して光電変
換領域413上に開口部417aの形成された金属遮光
膜417が被着されている。
Conventionally, a two-layer polysilicon electrode structure has been adopted also in a solid-state image sensor which is an application element of a charge-coupled device, as shown in FIG. FIG. 9A is a plan view of a cell portion of a conventional two-dimensional solid-state imaging device.
(B) is a sectional view taken along line AA. As shown in FIG. 9, an n-type charge transfer region 402, a photoelectric conversion region 413, and a p + -type diffusion layer 414 are formed in a surface region of a p-type semiconductor substrate 401, and a gate is formed on the semiconductor substrate. Through an oxide film, first and third charge transfer electrodes 404a and 404c are formed of first layer polysilicon, and second and fourth charge transfer electrodes 404b and 404d are formed of second layer polysilicon. On top of that, a metal light-shielding film 417 having an opening 417a formed on the photoelectric conversion region 413 via an interlayer insulating film 416 is attached.

【0005】[0005]

【発明が解決しようとする課題】上述した従来の2層電
極構造では、特に2次元の固体撮像素子において、以下
の欠点があった。従来の固体撮像素子では、図9(a)
のCに示す部分において、第1層のポリシリコンで形成
される第1電荷転送電極404aと第2層のポリシリコ
ンで形成される第3電荷転送電極404bが重なってお
り、金属遮光膜の材料であるAlのカバレッジがあまり
よくないため、光電変換領域の側壁において図9(b)
においてDで示すように、未被覆部や薄膜部が発生し易
い。そのため、光がD部より電荷転送領域に侵入して、
スミア特性を劣化させる。また、この側壁のポリシリコ
ンが2層に重なっている部分での高さが高いため、そこ
で反射される光が斜め光として電荷転送領域まで入りこ
みスミア特性を劣化させていた。また、従来の2層電極
構造のものでは、電極を形成するのに2回のポリシリコ
ンの被着、2回のポリシリコン熱酸化工程、2回のフォ
トリソグラフィ工程が必要となり、工数が多くなるとい
う問題点があった。
The above-described conventional two-layer electrode structure has the following disadvantages, particularly in a two-dimensional solid-state image pickup device. In a conventional solid-state imaging device, FIG.
C, the first charge transfer electrode 404a formed of the first-layer polysilicon and the third charge transfer electrode 404b formed of the second-layer polysilicon overlap, and the material of the metal light-shielding film is formed. Since the coverage of Al is not so good, the side wall of the photoelectric conversion region is not covered by FIG.
As shown by D, uncoated portions and thin film portions are likely to occur. Therefore, light enters the charge transfer region from the D portion,
Deteriorate smear characteristics. Further, since the height of the side wall at the portion where the polysilicon layer overlaps the two layers is high, the light reflected therefrom enters the charge transfer region as oblique light, deteriorating smear characteristics. Further, in the case of a conventional two-layer electrode structure, two depositions of polysilicon, two thermal oxidation steps of polysilicon, and two photolithography steps are required to form an electrode, which increases the number of steps. There was a problem.

【0006】[0006]

【課題を解決するための手段】上記問題点を解決するた
め、本発明によれば、半導体基板(101)上にゲート
絶縁膜(103)、多結晶シリコン膜(104)および
マスク材料層(105)を順次形成する工程と、前記マ
スク材料層上に選択的にイオン注入マスク材(106)
を形成する工程と、該イオン注入マスク材をマスクにし
てボロンをイオン注入する工程と、前記イオン注入マス
ク材(106)をマスクにして前記マスク材料層(10
5)をエッチング除去するとともに前記イオン注入マス
ク材直下の前記マスク材料層を所定距離サイドエッチし
てボロンが添加された多結晶シリコン膜の表面およびボ
ロンが添加されていない多結晶シリコン膜の一部の表面
を露出させる工程と、ヒドラジンを用いて露出されたボ
ロンが添加されていない多結晶シリコン膜(107)を
選択的に除去して前記多結晶シリコン膜(104)を複
数の転送電極(104a〜104d)に分割する工程
と、前記マスク材料層(105)をエッチング除去する
工程と、を含む半導体装置の製造方法が提供される。
According to the present invention, a gate insulating film (103), a polycrystalline silicon film (104) and a mask material layer (105) are formed on a semiconductor substrate (101). ) Sequentially, and an ion implantation mask material (106) selectively on the mask material layer
Forming, ion-implanting boron using the ion-implanted mask material as a mask, and forming the mask material layer (10) using the ion-implanted mask material (106) as a mask.
5) By etching and removing the mask material layer immediately below the ion implantation mask material by a predetermined distance, the surface of the polycrystalline silicon film to which boron is added and a part of the polycrystalline silicon film to which boron is not added Exposing the surface of the polycrystalline silicon film (107) to which boron is not added by using hydrazine to selectively remove the polycrystalline silicon film (104) from the plurality of transfer electrodes (104a). To 104d), and a step of etching and removing the mask material layer (105).

【0007】また、本発明によれば、固体撮像素子の製
造方法として、半導体基板(101)の表面領域内に光
電変換領域(113)および電荷転送領域(102)を
形成する工程と、前記半導体基板上にゲート絶縁膜(1
03)、多結晶シリコン膜(104)およびマスク材料
層(105)を順次形成する工程と、前記マスク材料層
上に選択的にイオン注入マスク材(106)を形成する
工程と、該イオン注入マスク材をマスクにしてボロンを
イオン注入する工程と、前記イオン注入マスク材(10
6)をマスクにして前記マスク材料層(105)をエッ
チング除去するとともに前記イオン注入マスク材直下の
前記マスク材料層を所定距離サイドエッチしてボロンが
添加された多結晶シリコン膜の表面およびボロンが添加
されていない多結晶シリコン膜の一部の表面を露出させ
る工程と、ヒドラジンを用いて露出されたボロンが添加
されていない多結晶シリコン膜(107)を選択的に除
去して前記多結晶シリコン膜を複数の転送電極(104
a〜104d)に分割する工程と、前記マスク材料層を
エッチング除去する工程と、を含む半導体装置の製造方
法が提供される。
Further, according to the present invention, as a method for manufacturing a solid-state imaging device, a step of forming a photoelectric conversion region (113) and a charge transfer region (102) in a surface region of a semiconductor substrate (101); Gate insulating film (1
03), a step of sequentially forming a polycrystalline silicon film (104) and a mask material layer (105), a step of selectively forming an ion implantation mask material (106) on the mask material layer, and the ion implantation mask Ion-implanting boron using the material as a mask;
Using the mask 6) as a mask, the mask material layer (105) is removed by etching, and the mask material layer immediately below the ion implantation mask material is side-etched for a predetermined distance to remove the surface of the boron-added polycrystalline silicon film and boron. Exposing a part of the surface of the non-added polycrystalline silicon film; and selectively removing the exposed polycrystalline silicon film (107) to which boron is not added by using hydrazine. The film is transferred to a plurality of transfer electrodes (104
a to 104d), and a method of manufacturing a semiconductor device including a step of etching and removing the mask material layer.

【0008】[0008]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1(a)は、本発明の第1の実施例によ
り形成された2次元固体撮像装置の平面図であり、図1
(b)はそのA−A線の断面図である。また、図2
(a)〜図2(c)乃至図3(a)〜図3(c)は、図
1(a)のB−B線での断面における本実施例の主要工
程断面図である。まず、図2(a)に示すように、p型
半導体基板101の表面領域内にn型不純物を拡散して
電荷転送領域102を形成する。次に、半導体基板上に
ゲート酸化膜103を約500Å、ポリシリコン膜10
4を約5000Å、シリコン窒化膜105を約1000
Åの膜厚に順次形成する。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1A is a plan view of a two-dimensional solid-state imaging device formed according to the first embodiment of the present invention.
(B) is a sectional view taken along line AA. FIG.
FIGS. 2A to 2C to 3C are main process cross-sectional views of the present embodiment along the line BB in FIG. 1A. First, as shown in FIG. 2A, an n-type impurity is diffused in a surface region of a p-type semiconductor substrate 101 to form a charge transfer region 102. Next, a gate oxide film 103 is formed on the semiconductor substrate by about 500.degree.
4 is approximately 5000 °, and the silicon nitride film 105 is approximately 1000
膜厚 is formed in order.

【0009】次に、図2(b)に示すように、将来第1
電荷転送電極および第2電荷転送電極となる領域上にに
フォトレジスト膜106を形成し、このフォトレジスト
膜をマスクにボロンを1×1018cm-3程度の濃度になる
ように添加した後、低温のアニーリング処理によりボロ
ンを活性化する。次に、図2(c)に示すように、フォ
トレジスト膜106をマスクにしてシリコン窒化膜10
5をエッチングする。この時、フォトレジスト膜端から
約0.4ミクロン程度フォトレジスト直下のシリコン窒
化膜105をサイドエッチし、ボロンが添加されていな
いノンドープポリシリコン露出領域107を形成する。
[0009] Next, as shown in FIG.
A photoresist film 106 is formed on the region to be the charge transfer electrode and the second charge transfer electrode, and boron is added using the photoresist film as a mask to a concentration of about 1 × 10 18 cm −3 . Activate boron by annealing at low temperature. Next, as shown in FIG. 2C, the silicon nitride film 10 is
5 is etched. At this time, the silicon nitride film 105 immediately below the photoresist by about 0.4 μm from the end of the photoresist film is side-etched to form a non-doped polysilicon exposed region 107 to which boron is not added.

【0010】次に、3(a)に示すように、残存するシ
リコン窒化膜105をマスクにヒドラジンとイソプロピ
ルアルコールの混合液でノンドープポリシリコン露出領
域107のポリシリコン膜をエッチングして分離溝10
8を形成し、ポリシリコン膜104を第1電荷転送電極
104a、第2電荷転送電極104bおよび第3電荷転
送電極104cに分離した後、シリコン窒化膜105を
除去する。上記ヒドラジンでの処理において、ボロンが
添加されたポリシリコン膜は殆どエッチングされない。
ここで、分離溝108の幅は約0.4ミクロン程度が最
適である。
Next, as shown in FIG. 3 (a), the polysilicon film in the non-doped polysilicon exposed region 107 is etched with a mixed solution of hydrazine and isopropyl alcohol using the remaining silicon nitride film 105 as a mask.
8, the polysilicon film 104 is separated into a first charge transfer electrode 104a, a second charge transfer electrode 104b, and a third charge transfer electrode 104c, and then the silicon nitride film 105 is removed. In the treatment with hydrazine, the polysilicon film to which boron is added is hardly etched.
Here, the width of the separation groove 108 is optimally about 0.4 μm.

【0011】次に、ポリシリコン膜の不要部分を除去す
るために、該不要部分のポリシリコン膜上にフォトレジ
スト膜(図示なし)を形成し、このフォトレジスト膜を
マスクにボロンを1×1018cm-3以上の濃度になるよう
に添加しフォトレジスト膜を除去した後、低温のアニー
リング処理によりボロンを活性化する。次いで、再びヒ
ドラジンとイソプロピルアルコールの混合液で処理して
不要部分のポリシリコン膜をエッチング除去する。
Next, in order to remove an unnecessary portion of the polysilicon film, a photoresist film (not shown) is formed on the unnecessary portion of the polysilicon film. After adding the photoresist film to a concentration of 18 cm −3 or more and removing the photoresist film, boron is activated by a low-temperature annealing treatment. Next, processing is again performed with a mixed solution of hydrazine and isopropyl alcohol to remove unnecessary portions of the polysilicon film by etching.

【0012】次に、図3(b)に示すように、露出して
いるゲート酸化膜103を除去したのち、酸化性雰囲気
中にて熱処理を行って各転送電極の表面に膜厚約500
Åの熱酸化膜109を形成し、続いて、SOG膜110
をスピン塗付と熱処理によって形成して表面を平坦化す
る。次に、図3(c)に示すように、第1電荷転送電極
104a、第3電荷転送電極104c上にコンタクトホ
ール111を形成し、電荷転送のための電圧を供給する
金属配線112(金属遮光膜を兼ねる)を形成して装置
の形成を完了する。ここで、他の電荷転送電極への転送
電圧の供給は装置周辺部(図示せず)から同様に行われ
る。
Next, as shown in FIG. 3B, after removing the exposed gate oxide film 103, a heat treatment is performed in an oxidizing atmosphere to form a film having a thickness of about 500 on the surface of each transfer electrode.
The thermal oxide film 109 of Å is formed, and then the SOG film 110 is formed.
Is formed by spin coating and heat treatment to planarize the surface. Next, as shown in FIG. 3C, a contact hole 111 is formed on the first charge transfer electrode 104a and the third charge transfer electrode 104c, and a metal wiring 112 (metal light shielding) for supplying a voltage for charge transfer is formed. To form a device. Here, the supply of the transfer voltage to the other charge transfer electrodes is similarly performed from the peripheral portion of the device (not shown).

【0013】図1に戻って、図1(a)、(b)に示さ
れるように、遮光膜を兼ねる金属配線112には、光電
変換領域上において開口部112aが設けられる。図1
(b)に示されるように、この受光用開口部において、
図9に示した従来例の場合とは異なって転送電極の重な
りがないため、開口部の高さを低くすることができる。
よって、本実施例の構造により、開口部側壁での反射に
よる電荷転送領域への光の漏れ込みを少なくすることが
できるとともに金属遮光膜(金属配線)のステップカバ
レッジを改善することができるため、不完全遮光膜によ
る光の漏れ込みも抑制することができる。したがって、
図9に示した従来例の場合に比較してスミア特性を格段
に改善することができる。
Returning to FIG. 1, as shown in FIGS. 1A and 1B, an opening 112a is provided in the metal wiring 112 also serving as a light shielding film on the photoelectric conversion region. FIG.
As shown in (b), in this light receiving opening,
Unlike the case of the conventional example shown in FIG. 9, since there is no overlap of the transfer electrodes, the height of the opening can be reduced.
Therefore, according to the structure of this embodiment, it is possible to reduce leakage of light into the charge transfer region due to reflection on the side wall of the opening and to improve the step coverage of the metal light shielding film (metal wiring). Light leakage due to the incomplete light-shielding film can also be suppressed. Therefore,
The smear characteristics can be remarkably improved as compared with the case of the conventional example shown in FIG.

【0014】図4(a)は、本発明の第2の実施例を説
明するための平面図であり、図4(b)および図4
(c)は、それぞれ図4(a)におけるA−A線および
B−B線での断面図である。この第2の実施例では、第
1、第3電荷転送電極に転送電圧を供給するための金属
配線と遮光膜とを別個の金属膜により形成している。図
4(c)において、SOG膜110および熱酸化膜10
9にコンタクトホール111を形成するまでの工程は第
1の実施例の場合と同様であるのでその説明は省略す
る。
FIG. 4A is a plan view for explaining a second embodiment of the present invention, and FIG. 4B and FIG.
4C is a cross-sectional view taken along line AA and line BB in FIG. In the second embodiment, the metal wiring for supplying the transfer voltage to the first and third charge transfer electrodes and the light shielding film are formed by separate metal films. In FIG. 4C, the SOG film 110 and the thermal oxide film 10
Since the steps up to the formation of the contact hole 111 in 9 are the same as in the case of the first embodiment, a description thereof will be omitted.

【0015】コンタクトホール111を形成した後、図
4(c)に示すように、第1、第3電荷転送電極104
a、104cへ電圧を供給するための金属配線115を
形成する。この時金属配線115の光電変換領域113
寄りの端部は電荷転送電極の端部より十分に内側へ形成
される。次に、層間絶縁膜116を形成した後、光電変
換領域113上に開口部117aの設けられた金属遮光
膜117を形成して装置の形成を完了する。本実施例に
おいても、従来構造と異なり受光用開口部において転送
電極が単層であるため、先の実施例の場合と同様にステ
ップカバレッジは良好で同様にスミア特性は改善されて
いる。
After the formation of the contact hole 111, the first and third charge transfer electrodes 104 are formed as shown in FIG.
a, a metal wiring 115 for supplying a voltage to 104c is formed. At this time, the photoelectric conversion region 113 of the metal wiring 115
The closer end is formed sufficiently inward from the end of the charge transfer electrode. Next, after forming an interlayer insulating film 116, a metal light-shielding film 117 provided with an opening 117a on the photoelectric conversion region 113 is formed, thereby completing the formation of the device. Also in this embodiment, unlike the conventional structure, the transfer electrode is a single layer in the light receiving opening, so that the step coverage is good and the smear characteristic is improved similarly to the previous embodiment.

【0016】図5、図6は、それぞれ図4に示した本発
明の第2の実施例の変更例を示す平面図である。図5の
例では、第2、第4電荷転送電極104b、104d
が、金属配線115によって転送電圧の供給を受け、第
1、第3電荷転送電極104a、104cは、金属遮光
膜を兼ねる金属配線112によって転送電圧の供給を受
けるように構成されている。第2、第4電荷転送電極1
04b、104dは、数ブロックおきに金属配線115
と接続される。また、図6の変更例では、第1、第3電
荷転送電極104a、104cが、金属配線115aに
よって転送電圧の供給を受け、第2、第4電荷転送電極
104b、104dが、金属配線115bによって転送
電圧の供給を受けるように構成されており、金属配線1
15a、115bの上には層間絶縁膜を介して受光領域
上に開口部117aの開孔された金属遮光膜117が形
成されている。
FIGS. 5 and 6 are plan views showing modifications of the second embodiment of the present invention shown in FIG. In the example of FIG. 5, the second and fourth charge transfer electrodes 104b and 104d
However, the transfer voltage is supplied by the metal wiring 115, and the first and third charge transfer electrodes 104a and 104c are configured to receive the transfer voltage by the metal wiring 112 also serving as the metal light shielding film. Second and fourth charge transfer electrodes 1
04b and 104d are metal wirings 115 every few blocks.
Connected to In the modification of FIG. 6, the first and third charge transfer electrodes 104a and 104c receive supply of a transfer voltage via the metal wiring 115a, and the second and fourth charge transfer electrodes 104b and 104d are connected with the metal wiring 115b. It is configured to receive the supply of the transfer voltage.
A metal light-shielding film 117 having an opening 117a is formed on the light receiving region via an interlayer insulating film on the layers 15a and 115b.

【0017】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の要旨内において各種
の変更が可能である。例えば、実施例では、各転送電極
間の分離溝を形成した後にポリシリコン膜の不要部分を
除去していたが、この方法に代え、分離溝の形成に先立
って予め転送電極部以外のポリシリコン膜を除去してお
くようにすることができる。また、実施例では、2次元
固体撮像素子について説明したが、本発明は、1次元固
体撮像素子に対してもさらには一般の電荷結合装置に対
しても適用が可能である。
While the preferred embodiment has been described above,
The present invention is not limited to these embodiments, and various changes can be made within the gist of the present invention described in the claims. For example, in the embodiment, the unnecessary portion of the polysilicon film is removed after forming the separation groove between the transfer electrodes. However, instead of this method, the polysilicon other than the transfer electrode portion may be removed before forming the separation groove. The film can be removed. Further, in the embodiments, the two-dimensional solid-state imaging device has been described, but the present invention is applicable to a one-dimensional solid-state imaging device and further to a general charge-coupled device.

【0018】[0018]

【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、ポリシリコン膜に選択的にボロンをド
ープするとともにポリシリコン膜を覆うシリコン窒化膜
をサイドエッチしてそのサイドエッチ部にノンドープの
ポリシリコン膜を露出させこれをエッチング除去するこ
とにより転送電極間の分離を行うものであるので、本発
明によれば、電極間距離をフォトリソグラフィ技術の解
像度以下の寸法に加工することができるようになる。し
たがって、本発明によれば、多層構造の転送電極を用い
なくとも転送電極間の電界は弱まることがなくなり、単
層の転送電極により十分高速に電荷転送行うことが可能
となる。よって、少ない工数により転送効率の良好な電
荷転送装置を形成することが可能となり、また、固体撮
像素子にあっては、受光用開口部の段差を低くすること
ができるようになり、転送電極を重ねることにより劣化
していたスミア特性を大幅に改善することが可能とな
る。
As described above, according to the method of manufacturing a semiconductor device of the present invention, the polysilicon film is selectively doped with boron and the silicon nitride film covering the polysilicon film is side-etched. According to the present invention, the non-doped polysilicon film is exposed and is removed by etching to separate the transfer electrodes. Will be able to Therefore, according to the present invention, the electric field between the transfer electrodes does not weaken without using the transfer electrodes having a multilayer structure, and the charge transfer can be performed sufficiently quickly by the single-layer transfer electrodes. Therefore, it is possible to form a charge transfer device having good transfer efficiency with a small number of man-hours, and in a solid-state imaging device, it is possible to reduce the step of the light-receiving opening, and to use a transfer electrode. It is possible to significantly improve the smear characteristics that have been deteriorated by overlapping.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施例により形成された固体
撮像素子の平面図と断面図。
FIG. 1 is a plan view and a cross-sectional view of a solid-state imaging device formed according to a first embodiment of the present invention.

【図2】 本発明の第1の実施例を説明するための工程
断面図の一部。
FIG. 2 is a part of a process cross-sectional view for explaining the first embodiment of the present invention.

【図3】 本発明の第1の実施例を説明するための工程
断面図の一部。
FIG. 3 is a part of a process cross-sectional view for explaining the first embodiment of the present invention.

【図4】 本発明の第2の実施例を説明するための固体
撮像素子の平面図と断面図。
FIG. 4 is a plan view and a cross-sectional view of a solid-state imaging device for explaining a second embodiment of the present invention.

【図5】 本発明の第2の実施例の変更例を説明するた
めの平面図。
FIG. 5 is a plan view for explaining a modification of the second embodiment of the present invention.

【図6】 本発明の第2の実施例の他の変更例を説明す
るための平面図。
FIG. 6 is a plan view for explaining another modification of the second embodiment of the present invention.

【図7】 第1の従来例の断面図。FIG. 7 is a sectional view of a first conventional example.

【図8】 第2の従来例の断面図。FIG. 8 is a sectional view of a second conventional example.

【図9】 従来の固体撮像素子の平面図と断面図。FIG. 9 is a plan view and a cross-sectional view of a conventional solid-state imaging device.

【符号の説明】 101、401 p型半導体基板 201、301 半導体基板 102、402 電荷転送領域 103、203、303、403 ゲート酸化膜 104 ポリシリコン膜 104a〜104d、304a〜304d、404a〜
404d 第1〜第4電荷転送電極 204a、204b 第1、第2電荷転送電極 105 シリコン窒化膜 106 フォトレジスト膜 107 ノンドープポリシリコン露出領域 108 分離溝 109 熱酸化膜 110 SOG膜 111 コンタクトホール 112 金属配線 112a 開口部 113、413 光電変換領域 114、414 p+ 型拡散層 115、115a、115b 金属配線 116、416 層間絶縁膜 117、417 金属遮光膜 117a、417a 開口部
[Description of Reference Numerals] 101, 401 p-type semiconductor substrate 201, 301 semiconductor substrate 102, 402 charge transfer region 103, 203, 303, 403 gate oxide film 104 polysilicon film 104a-104d, 304a-304d, 404a-
404d First to fourth charge transfer electrodes 204a, 204b First and second charge transfer electrodes 105 Silicon nitride film 106 Photoresist film 107 Non-doped polysilicon exposed region 108 Separation groove 109 Thermal oxide film 110 SOG film 111 Contact hole 112 Metal wiring 112a openings 113, 413 photoelectric conversion regions 114, 414 p + -type diffusion layers 115, 115a, 115b metal wirings 116, 416 interlayer insulating films 117, 417 metal light shielding films 117a, 417a openings

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上にゲート絶縁膜、多結晶シ
リコン膜およびマスク材料層を順次形成する工程と、前
記マスク材料層上に選択的にイオン注入マスク材を形成
する工程と、該イオン注入マスク材をマスクにしてボロ
ンをイオン注入する工程と、前記イオン注入マスク材を
マスクにして前記マスク材料層をエッチング除去すると
ともに前記イオン注入マスク材直下の前記マスク材料層
を所定距離サイドエッチしてボロンが添加された多結晶
シリコン膜の表面およびボロンが添加されていない多結
晶シリコン膜の一部の表面を露出させる工程と、ヒドラ
ジンを用いて露出されたボロンが添加されていない多結
晶シリコン膜を選択的に除去して前記多結晶シリコン膜
を複数の転送電極に分割する工程と、前記マスク材料層
をエッチング除去する工程と、を含む半導体装置の製造
方法。
A step of sequentially forming a gate insulating film, a polycrystalline silicon film, and a mask material layer on a semiconductor substrate; a step of selectively forming an ion implantation mask material on the mask material layer; A step of ion-implanting boron using a mask material as a mask, and etching away the mask material layer using the ion-implantation mask material as a mask, and side-etching the mask material layer immediately below the ion-implantation mask material by a predetermined distance. Exposing the surface of the polycrystalline silicon film to which boron is added and a part of the surface of the polycrystalline silicon film to which boron is not added; and exposing the polycrystalline silicon film to which boron is not added by using hydrazine. Selectively dividing the polycrystalline silicon film into a plurality of transfer electrodes, and etching away the mask material layer. And a method of manufacturing a semiconductor device.
【請求項2】 前記マスク材料層がシリコン窒化膜であ
ることを特徴とする請求項1記載の半導体装置の製造方
法。
2. The method according to claim 1, wherein said mask material layer is a silicon nitride film.
【請求項3】 半導体基板上にゲート絶縁膜、多結晶シ
リコン膜およびマスク材料層を順次形成する工程と、前
記マスク材料層上に選択的に第1のイオン注入マスク材
を形成する工程と、該第1のイオン注入マスク材をマス
クにしてボロンをイオン注入する工程と、前記第1のイ
オン注入マスク材をマスクにして前記マスク材料層をエ
ッチング除去するとともに前記第1のイオン注入マスク
材直下の前記マスク材料層を所定距離サイドエッチして
ボロンが添加された多結晶シリコン膜の表面およびボロ
ンが添加されていない多結晶シリコン膜の一部の表面を
露出させる工程と、ヒドラジンを用いて露出されたボロ
ンが添加されていない多結晶シリコン膜を選択的に除去
して前記多結晶シリコン膜を複数の転送電極に分割する
工程と、前記マスク材料層をエッチング除去する工程
と、前記多結晶シリコン膜の不要部分を第2のイオン注
入マスク材で被覆する工程と、前記第2のイオン注入マ
スク材をマスクとして前記多結晶シリコン膜にボロンを
添加する工程と、前記第2のイオン注入マスク材を除去
しヒドラジンを用いて露出したボロンの添加されていな
い多結晶シリコン膜を除去する工程と、を含む半導体装
置の製造方法。
3. a step of sequentially forming a gate insulating film, a polycrystalline silicon film and a mask material layer on a semiconductor substrate; and a step of selectively forming a first ion implantation mask material on the mask material layer. A step of ion-implanting boron using the first ion-implanted mask material as a mask, and etching and removing the mask material layer using the first ion-implanted mask material as a mask; Exposing the surface of the polycrystalline silicon film to which boron is added and a part of the surface of the polycrystalline silicon film to which boron is not added by side-etching the mask material layer for a predetermined distance, and exposing using hydrazine. Selectively removing the polycrystalline silicon film to which the boron is not added and dividing the polycrystalline silicon film into a plurality of transfer electrodes; and Etching the material layer, covering unnecessary portions of the polycrystalline silicon film with a second ion implantation mask material, and adding boron to the polycrystalline silicon film using the second ion implantation mask material as a mask. A method of manufacturing a semiconductor device, comprising: a step of adding; and a step of removing the second ion implantation mask material and removing an exposed polycrystalline silicon film to which boron is not added using hydrazine.
【請求項4】 半導体基板の表面領域内に光電変換領域
および電荷転送領域を形成する工程と、前記半導体基板
上にゲート絶縁膜、多結晶シリコン膜およびマスク材料
層を順次形成する工程と、前記マスク材料層上に選択的
にイオン注入マスク材を形成する工程と、該イオン注入
マスク材をマスクにしてボロンをイオン注入する工程
と、前記イオン注入マスク材をマスクにして前記マスク
材料層をエッチング除去するとともに前記イオン注入マ
スク材直下の前記マスク材料層を所定距離サイドエッチ
してボロンが添加された多結晶シリコン膜の表面および
ボロンが添加されていない多結晶シリコン膜の一部の表
面を露出させる工程と、ヒドラジンを用いて露出された
ボロンが添加されていない多結晶シリコン膜を選択的に
除去して前記多結晶シリコン膜を複数の転送電極に分割
する工程と、前記マスク材料層をエッチング除去する工
程と、を含む半導体装置の製造方法。
4. A step of forming a photoelectric conversion region and a charge transfer region in a surface region of a semiconductor substrate; a step of sequentially forming a gate insulating film, a polycrystalline silicon film, and a mask material layer on the semiconductor substrate; A step of selectively forming an ion implantation mask material on the mask material layer, a step of implanting boron ions using the ion implantation mask material as a mask, and etching the mask material layer using the ion implantation mask material as a mask Removing and side-etching the mask material layer immediately below the ion-implanted mask material for a predetermined distance to expose the surface of the polycrystalline silicon film to which boron is added and a part of the surface of the polycrystalline silicon film to which boron is not added. And selectively removing the exposed polycrystalline silicon film to which boron is not added by using hydrazine to form the polycrystalline silicon film. A method of manufacturing a semiconductor device, comprising: a step of dividing a recon film into a plurality of transfer electrodes; and a step of etching and removing the mask material layer.
【請求項5】 半導体基板の表面領域内に光電変換領域
および電荷転送領域を形成する工程と、前記半導体基板
上にゲート絶縁膜、多結晶シリコン膜およびマスク材料
層を順次形成する工程と、前記マスク材料層上に選択的
に第1のイオン注入マスク材を形成する工程と、該第1
のイオン注入マスク材をマスクにしてボロンをイオン注
入する工程と、前記第1のイオン注入マスク材をマスク
にして前記マスク材料層をエッチング除去するとともに
前記第1のイオン注入マスク材直下の前記マスク材料層
を所定距離サイドエッチしてボロンが添加された多結晶
シリコン膜の表面およびボロンが添加されていない多結
晶シリコン膜の一部の表面を露出させる工程と、ヒドラ
ジンを用いて露出されたボロンが添加されていない多結
晶シリコン膜を選択的に除去して前記多結晶シリコン膜
を複数の転送電極に分割する工程と、前記マスク材料層
をエッチング除去する工程と、前記多結晶シリコン膜の
不要部分を第2のイオン注入マスク材で被覆する工程
と、前記第2のイオン注入マスク材をマスクとして前記
多結晶シリコン膜にボロンを添加する工程と、前記第2
のイオン注入マスク材を除去しヒドラジンを用いて露出
したボロンの添加されていない多結晶シリコン膜を除去
する工程と、を含む半導体装置の製造方法。
5. A step of forming a photoelectric conversion region and a charge transfer region in a surface region of a semiconductor substrate; a step of sequentially forming a gate insulating film, a polycrystalline silicon film, and a mask material layer on the semiconductor substrate; Selectively forming a first ion-implanted mask material on the mask material layer;
Implanting boron using the ion implantation mask material as a mask, etching the mask material layer using the first ion implantation mask material as a mask, and removing the mask immediately below the first ion implantation mask material. Exposing the surface of the polycrystalline silicon film to which boron is added and a part of the surface of the polycrystalline silicon film to which boron is not added by side-etching the material layer for a predetermined distance; and exposing the boron exposed using hydrazine. Selectively removing the polycrystalline silicon film to which no silicon is added to divide the polycrystalline silicon film into a plurality of transfer electrodes, etching the mask material layer, and eliminating the need for the polycrystalline silicon film. Covering a portion with a second ion implantation mask material; and forming a portion on the polycrystalline silicon film using the second ion implantation mask material as a mask. Adding an Ron, the second
Removing the ion implantation mask material and removing the exposed polycrystalline silicon film to which boron is not added using hydrazine.
JP5344934A 1993-12-20 1993-12-20 Method for manufacturing semiconductor device Expired - Fee Related JP2571011B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5344934A JP2571011B2 (en) 1993-12-20 1993-12-20 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5344934A JP2571011B2 (en) 1993-12-20 1993-12-20 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07176714A JPH07176714A (en) 1995-07-14
JP2571011B2 true JP2571011B2 (en) 1997-01-16

Family

ID=18373144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5344934A Expired - Fee Related JP2571011B2 (en) 1993-12-20 1993-12-20 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2571011B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301184B2 (en) 2002-09-09 2007-11-27 Nec Electronics Corporation Solid state image sensor having planarized structure under light shielding metal layer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2865083B2 (en) * 1996-11-08 1999-03-08 日本電気株式会社 Solid-state imaging device and driving method thereof
JP4725049B2 (en) 2004-07-29 2011-07-13 ソニー株式会社 Solid-state imaging device and manufacturing method thereof
JP4710305B2 (en) * 2004-11-15 2011-06-29 ソニー株式会社 Solid-state image sensor
JP2010074081A (en) * 2008-09-22 2010-04-02 Panasonic Corp Solid state imaging device
JPWO2010103814A1 (en) 2009-03-11 2012-09-13 パナソニック株式会社 Solid-state imaging device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301184B2 (en) 2002-09-09 2007-11-27 Nec Electronics Corporation Solid state image sensor having planarized structure under light shielding metal layer

Also Published As

Publication number Publication date
JPH07176714A (en) 1995-07-14

Similar Documents

Publication Publication Date Title
US4142925A (en) Method of making silicon-insulator-polysilicon infrared image device utilizing epitaxial deposition and selective etching
JP3225939B2 (en) Solid-state imaging device and manufacturing method thereof
JPH0485876A (en) Method of forming contact region of semiconductor device and manufacture of semiconductor device utilizing said method
KR100350753B1 (en) Semiconductor device having barrier metal layer between a silicon electrode and metal electrode and manufacturing method for same
JP2647034B2 (en) Method for manufacturing charge-coupled device
JP2571011B2 (en) Method for manufacturing semiconductor device
JPH1074914A (en) Method for manufacturing non-volatile semiconductor storage device
JPH10107244A (en) Solid-state image pickup device and its manufacture
US6469329B1 (en) Solid state image sensing device and method of producing the same
JP3399250B2 (en) Method for manufacturing solid-state imaging device
JP3239911B2 (en) Method for manufacturing solid-state imaging device
JP2773739B2 (en) Method for manufacturing solid-state imaging device
JP2830215B2 (en) Method for manufacturing charge transfer device
JP2867469B2 (en) Charge transfer device and method of manufacturing the same
CN210110775U (en) Schottky terminal structure
JP2621773B2 (en) Method for manufacturing solid-state imaging device
JPS6317229B2 (en)
KR100240096B1 (en) Method for manufacturing semiconductor device
KR0176161B1 (en) Fabricating method of non-volatile memory
JP2503406B2 (en) Method for manufacturing semiconductor device
JPS61198774A (en) Solid state image pick-up device and manufacture thereof
JPS6020909B2 (en) Method of manufacturing a charge coupled device
JPH04348039A (en) Semiconductor device and manufacture thereof
JPH0456275A (en) Manufacture of solid-state image pickup device
JPH07106543A (en) Manufacture of solid-state image sensing device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees