JP2569782B2 - Lead frame for semiconductor device - Google Patents
Lead frame for semiconductor deviceInfo
- Publication number
- JP2569782B2 JP2569782B2 JP1021202A JP2120289A JP2569782B2 JP 2569782 B2 JP2569782 B2 JP 2569782B2 JP 1021202 A JP1021202 A JP 1021202A JP 2120289 A JP2120289 A JP 2120289A JP 2569782 B2 JP2569782 B2 JP 2569782B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- leads
- tie bar
- lead
- external leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用リードフレームに関し、特に樹
脂封止してなる半導体装置に用いる半導体装置用リード
フレームに関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for a semiconductor device, and more particularly to a lead frame for a semiconductor device used for a resin-sealed semiconductor device.
〔従来の技術〕 従来、この種の半導体装置用リードフレームは、第４
図に示すように半導体素子搭載部１の周囲に配置され、
樹脂封止領域６内にある複数の内部リード2,2′と、内
部リード2,2′に一端が連結され樹脂封止領域６外にあ
る複数の外部リード3,3′と、複数の外部リード3,3′の
他端を結合する外枠部４と、前記複数の外部リードの中
間点を相互接続するタイバー部とが一体に構成されてい
る。そして、外部リード3,3′、タイバー部11,11′、お
よび樹脂封止領域の端部近傍の内部リード2,2′はそれ
ぞれ半導体素子搭載部の中心線Ｘ−Ｘ′およびＹ−Ｙ′
と平行あるいは垂直となるように配置され、外枠部４
に、中心線Ｙ−Ｙ′上に中心をもつ位置決め穴７がリー
ドフレームの各単位胞に１個づつ設けられている。この
位置決め穴７は、半導体素子のマウント工程、ワイヤボ
ンディング工程、樹脂封止工程タイバー部切断工程等の
各工程で共通して使用される。[Prior Art] Conventionally, this type of semiconductor device lead frame has
As shown in the figure, it is arranged around the semiconductor element mounting portion 1,
A plurality of internal leads 2, 2 'in the resin-sealed area 6, a plurality of external leads 3, 3' having one ends connected to the inner leads 2, 2 'and outside the resin-sealed area 6, and a plurality of external leads; An outer frame portion 4 connecting the other ends of the leads 3, 3 'and a tie bar portion interconnecting the intermediate points of the plurality of external leads are integrally formed. The external leads 3, 3 ', the tie bar portions 11, 11', and the internal leads 2, 2 'near the ends of the resin sealing region are respectively center lines XX' and YY 'of the semiconductor element mounting portion.
And the outer frame 4
In addition, a positioning hole 7 having a center on the center line YY 'is provided for each unit cell of the lead frame. The positioning holes 7 are commonly used in each of the steps such as a semiconductor element mounting step, a wire bonding step, a resin sealing step and a tie bar cutting step.
上述した従来の半導体装置用リードフレームは、通常
170℃前後の温度で樹脂封止されるため、樹脂封止完了
後室温にもどったときに樹脂およびリードフレームがそ
れぞれの熱膨張係数の温度差分の収縮を生じる。通常、
リードフレームは42合金等が用いられ、その熱膨張係数
は約45×10-71/℃てある。一方、樹脂の熱膨張係数は16
0〜220×10-71/℃程度でありリードフレームよりはるか
に大きい。従って、半導体装置の樹脂封止領域６の大き
さが大きくなればなるほど樹脂の全収縮量が大きくな
り、タイバー部近傍の変形が無視できない。また外部リ
ードの隣接するリードとリード間のピッチが小さくなれ
ばなるほど樹脂の収縮によってリード同志が接近するた
め、タイバー部５近傍の変形が無視できなくなってき
た。そのために、従来のリードフレームを用いた場合
は、タイバー部５を切断分離する際に切断用金型の刃先
が喰い込みリードに損傷を与えたり、タイバー部５の切
断分離時の塑性変形が元に戻らず製品の外観をそこねる
等の欠点があった。Conventional lead frames for semiconductor devices described above are usually
Since the resin is sealed at a temperature of about 170 ° C., when the temperature of the resin and the lead frame are returned to room temperature after the completion of the resin sealing, the resin and the lead frame contract in the temperature difference between their respective thermal expansion coefficients. Normal,
The lead frame is made of 42 alloy or the like, and has a thermal expansion coefficient of about 45 × 10 −7 1 / ° C. On the other hand, the thermal expansion coefficient of the resin is 16
It is about 0 to 220 × 10 -7 1 / ° C, which is much larger than the lead frame. Therefore, as the size of the resin sealing region 6 of the semiconductor device increases, the total shrinkage of the resin increases, and deformation near the tie bar cannot be ignored. Further, as the pitch between the leads adjacent to the external leads becomes smaller, the leads come closer to each other due to the shrinkage of the resin, so that the deformation in the vicinity of the tie bar portion 5 cannot be ignored. Therefore, when a conventional lead frame is used, the cutting edge of the cutting die bites into the cutting die when cutting and separating the tie bar portion 5, and the plastic deformation at the time of cutting and separating the tie bar portion 5 is caused by the former. There was a drawback that the appearance of the product was disturbed without returning.
本発明の半導体装置用リードフレームは、半導体素子
搭載部と、前記搭載部の周囲に配置された複数のリード
と、前記複数のリードを結合する外枠部と、前記外枠部
と樹脂封止領域間に設けられ前記複数のリードを相互に
連結するタイバーとが一体に構成されたものを単位胞と
し、前記単位胞の外枠部に樹脂封止工程及びタイバー切
断工程で共通に使用する位置ぎめ穴を有するリードフレ
ームにおいて、前記位置ぎめ穴を通る基準軸からはかっ
た前記リードと前記タイバーとの連結部であるタイバー
位置までの距離を、樹脂封止後の該距離の収縮量だけあ
らかじめ伸張させて配列したことを特徴とする。A lead frame for a semiconductor device according to the present invention includes a semiconductor element mounting portion, a plurality of leads arranged around the mounting portion, an outer frame portion connecting the plurality of leads, and a resin sealing with the outer frame portion. A unit cell formed by integrally forming a tie bar provided between regions and interconnecting the plurality of leads is used as a unit cell, and a position commonly used in an outer frame portion of the unit cell in a resin sealing step and a tie bar cutting step. In a lead frame having a through hole, a distance from a reference axis passing through the through hole to a tie bar position which is a connecting portion between the lead and the tie bar is previously extended by a contraction amount of the distance after resin sealing. It is characterized by being arranged.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の一実施例の平面図である。外枠部４
には半導体素子搭載部中心10を通るＹ−Ｙ′線上に中心
をもつ位置決め穴７が設けられている。Ｙ−Ｙ′方向に
配列された複数の外部リード３のタイバー位置５が、樹
脂封止領域６のリード外部引出し位置８および外部リー
ド３のリードフレーム外枠部４との結合位置９よりも半
導体素子搭載部中心10を通るＹ−Ｙ′線からの距離が所
定量だけ大きい位置にあり、外部リード３はＹ−Ｙ′線
からより外側に広がる方向に傾きを有するように配列し
ている。そして、リード外部引出し位置８及び外枠部結
合位置９は従来と同じ位置にある。一例として、第２図
（ａ）に従来のQFP用リードフレームの平面図、第２図
（ｂ）に第２図（ａ）のリードフレームの各部分の樹脂
封止後の収縮量を示す。第２図（ｂ）に示されるよう
に、従来リードフレームの場合C1,D1,E1,F1の長さ（図
中ではC1−F1と表示尚、黒丸は平均値を示す）が約30μ
ｍ収縮していたため、本発明のリードフレームでは、C
1,D1,E1,F1の寸法を従来より30μｍ大きくなるようにし
てC1−F1に対する外部リードを配列し、それより内側の
外部リードについては、Ｙ−Ｙ′線から各外部リードの
位置までの長さに比例して大きくなるように補正値をき
め配列している。FIG. 1 is a plan view of one embodiment of the present invention. Outer frame part 4
Is provided with a positioning hole 7 having a center on the line YY 'passing through the center 10 of the semiconductor element mounting portion. The tie bar positions 5 of the plurality of external leads 3 arranged in the YY ′ direction are more semiconductor than the lead external lead-out position 8 of the resin sealing area 6 and the coupling position 9 of the external lead 3 with the lead frame outer frame 4. The external leads 3 are arranged so as to be inclined in a direction spreading more outward from the YY 'line at a position where the distance from the YY' line passing through the element mounting portion center 10 is large by a predetermined amount. The external lead-out position 8 and the outer frame portion connecting position 9 are at the same positions as in the related art. As an example, FIG. 2 (a) shows a plan view of a conventional QFP lead frame, and FIG. 2 (b) shows the amount of shrinkage of each part of the lead frame of FIG. 2 (a) after resin sealing. As shown in FIG. 2 (b), in the case of the conventional lead frame, the lengths of C1, D1, E1, and F1 (indicated as C1-F1 in the figure, black circles indicate average values) are about 30 μm.
m, the lead frame of the present invention has C
The external leads for C1-F1 are arranged so that the dimensions of 1, D1, E1, and F1 are 30 μm larger than before, and for the external leads on the inner side, from the YY ′ line to the position of each external lead. The correction values are arranged in a predetermined manner so as to increase in proportion to the length.
さらに、Ｘ−Ｘ′方向に配列された複数の外部リード
３′のリードフレーム外枠部４との結合位置９′がそれ
ぞれのリードに対応するタイバー位置５′よりもＹ−
Ｙ′方向において位置決め穴７側に位置するように配列
している。すなわち、半導体素子搭載部中心10を通るＸ
−Ｘ′線は従来のリードフレームの半導体素子搭載部中
心を通るX1−X1′線よりも下方に所定量だけずれ、外枠
部結合位置９′は従来のリードフレームと同じ位置にあ
る。また、リード外部引出し位置８′とタイバー位置
５′は、位置決め穴７を通りＸ−Ｘ′線に平行な線から
等距離にあり、従来のリードフレームに比べて下方に所
定量だけずれている。一例として、第２図（ａ），
（ｂ）に示されるように、従来リードフレームの場合G
1,I1が約25μm,H1,J1が約75μｍ、位置決め穴７を基準
として収縮していたため、本発明のリードフレームで
は、それぞれG1,I1の寸法を約25μｍ、H1,J1寸法を約75
μｍ大きくなるようにしてG1,I1,H1,J1に対応する外部
リードを配列し、その間に設けられている外部リード
は、位置決め穴７から各外部リードまでの長さで補正し
た値で位置決めし配列している。Further, the coupling position 9 'of the plurality of external leads 3' arranged in the XX 'direction with the lead frame outer frame portion 4 is more Y-position than the tie bar position 5' corresponding to each lead.
They are arranged so as to be located on the positioning hole 7 side in the Y 'direction. That is, X passing through the semiconductor element mounting portion center 10
The -X 'line is shifted by a predetermined amount below the X1-X1' line passing through the center of the semiconductor element mounting portion of the conventional lead frame, and the outer frame joint position 9 'is at the same position as the conventional lead frame. Further, the lead external lead-out position 8 'and the tie bar position 5' are equidistant from a line passing through the positioning hole 7 and parallel to the line XX ', and are shifted downward by a predetermined amount as compared with the conventional lead frame. . As an example, FIG. 2 (a),
As shown in (b), in the case of the conventional lead frame G
1, I1 was about 25 μm, H1 and J1 were about 75 μm, and shrunk based on the positioning hole 7. Therefore, in the lead frame of the present invention, the dimensions of G1 and I1 were about 25 μm and the dimensions of H1 and J1 were about 75 μm, respectively.
The external leads corresponding to G1, I1, H1, and J1 are arranged so as to be larger by μm, and the external leads provided between them are positioned at a value corrected by the length from the positioning hole 7 to each external lead. They are arranged.
第３図は、本発明の他の実施例の平面図である。半導
体素子搭載部１を複数有するリードフレームにおいて、
Ｘ−Ｘ′方向のリードフレーム長さの中心に位置する位
置決め穴72の向きにそれぞれの半導体素子搭載部１に対
応する位置決め穴71,73を従来のリードフレームで収縮
した長さA,B約90μｍ（第２図（ａ），（ｂ）参照）分
大きくした。この実施例では、単数ではなく複数の半導
体素子搭載部が連結されたリードフレームに対して、さ
らにタイバー切断時の不具合を解消できるという利点が
ある。FIG. 3 is a plan view of another embodiment of the present invention. In a lead frame having a plurality of semiconductor element mounting portions 1,
In the direction of the positioning hole 72 located at the center of the length of the lead frame in the XX 'direction, the positioning holes 71 and 73 corresponding to the respective semiconductor element mounting portions 1 are shortened by the conventional lead frame. The size was increased by 90 μm (see FIGS. 2A and 2B). In this embodiment, there is an advantage that the trouble at the time of cutting the tie bar can be further eliminated for a lead frame to which a plurality of semiconductor element mounting portions are connected instead of a single one.
以上説明したように本発明は、外部リードとタイバー
部との連結部のタイバー位置を、リードフレームの単位
胞ごとに設けられた位置ぎめ穴を通る基準軸からはかっ
た樹脂封止後のタイバー位置の収縮量を打ち消すよう
に、あらかじめずらせて配列しておくことにより、樹脂
封止後の該位置ぎめ穴で位置ぎめして行なうタイバー切
断時のリードの損傷あるいは塑性変形による外観不良を
低減できる効果がある。As described above, the present invention sets the tie bar position of the connecting portion between the external lead and the tie bar portion from the reference axis passing through the positioning hole provided for each unit cell of the lead frame after resin sealing. The arrangement can be shifted in advance so as to cancel out the shrinkage of the tie bar, thereby reducing the damage to the lead or the defective appearance due to plastic deformation when cutting the tie bar by positioning with the positioning hole after resin sealing. There is.
【図面の簡単な説明】 第１図は本発明の一実施例を示す平面図、第２図（ａ）
は、従来のリードフレームの平面図、第２図（ｂ）は第
２図（ａ）のリードフレームの各部分の収縮量を示す
図、第３図は本発明の他の実施例を示す平面図、第４図
は従来のリードフレームを示す平面図である。 １……半導体素子搭載部、2,2′……内部リード、3,3′
……外部リード、４……外枠部、5,5′……タイバー位
置、６……樹脂封止領域、７……位置決め穴、8,8……
リード外部引出し位置、9,9……外枠部結合位置、10…
…半導体素子搭載部中心、11,11′……タイバー部。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view showing an embodiment of the present invention, and FIG.
Is a plan view of a conventional lead frame, FIG. 2 (b) is a view showing contraction amounts of respective parts of the lead frame of FIG. 2 (a), and FIG. 3 is a plan view showing another embodiment of the present invention. FIG. 4 is a plan view showing a conventional lead frame. 1 ... Semiconductor element mounting part, 2,2 '... Internal lead, 3,3'
... external leads, 4 ... outer frame, 5,5 '... tie bar position, 6 ... resin sealing area, 7 ... positioning holes, 8, 8 ...
Lead outside pull-out position, 9,9 …… Outer frame part connecting position, 10…
... Center of semiconductor element mounting part, 11,11 '... Tie bar part.
Claims (1)
載部１の周囲に配置され樹脂封止領域６内にある複数の
内部リード2,2′と、前記内部リード2,2′に一端が連結
され前記樹脂封止領域６外にある複数の外部リード3,
3′と、前記複数の外部リード3,3′の他端を結合する外
枠部４と、前記複数の外部リードの中間点を相互接続す
るタイバー部11とが一体に構成され、前記複数の外部リ
ード３および３′はそれぞれ前記半導体素子搭載部の中
心線Ｘ−Ｘ′およびＹ−Ｙ′と略垂直となる方向に配置
されており、前記外枠部４に前記中心線Ｙ−Ｙ′上に中
心を持つ位置決め穴７を有する半導体装置用リードフレ
ームにおいて、前記複数のリード３におけるタイバー位
置５は、外枠部との結合位置９に対して前記中心線Ｙ−
Ｙ′からの距離が大きくなる方向にずれており、かつ、
前記中心線Ｙ−Ｙ′から各外部リード３までの距離が大
きくなるに伴い、このずれの量が大きくなるように設定
されており、前記複数の外部リード３′におけるタイバ
ー位置５′は、外枠部との結合位置９′に対して前記位
置決め穴７の中心を通り前記中心線Ｘ−Ｘ′と平行な基
準線からの距離が大きくなる方向にずれており、かつ、
前記基準線から各外部リード３′までの距離が大きくな
るに伴い、このずれの量も大きくなるように設定されて
いることを特徴とする半導体装置用リードフレーム。1. A semiconductor element mounting portion, a plurality of internal leads arranged around the semiconductor element mounting portion and in a resin sealing region, and one end connected to the internal lead. Are connected to a plurality of external leads 3 outside the resin sealing region 6.
3 ', an outer frame portion 4 connecting the other ends of the plurality of external leads 3, 3', and a tie bar portion 11 interconnecting intermediate points of the plurality of external leads are integrally formed. The external leads 3 and 3 'are arranged in a direction substantially perpendicular to the center lines XX' and YY 'of the semiconductor element mounting portion, respectively. In a lead frame for a semiconductor device having a positioning hole 7 having a center on the upper side, the tie bar positions 5 of the plurality of leads 3 are aligned with the center line Y- with respect to the coupling position 9 with the outer frame portion.
Is shifted in the direction in which the distance from Y 'increases, and
As the distance from the center line YY 'to each of the external leads 3 increases, the amount of this displacement is set to increase, and the tie bar positions 5' in the plurality of external leads 3 ' It is shifted from the reference position parallel to the center line XX 'through the center of the positioning hole 7 with respect to the coupling position 9' with the frame portion, and
A lead frame for a semiconductor device, wherein the shift amount is set to increase as the distance from the reference line to each external lead 3 'increases.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021202A JP2569782B2 (en) | 1989-01-30 | 1989-01-30 | Lead frame for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021202A JP2569782B2 (en) | 1989-01-30 | 1989-01-30 | Lead frame for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02201944A JPH02201944A (en) | 1990-08-10 |
| JP2569782B2 true JP2569782B2 (en) | 1997-01-08 |
Family
ID=12048393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1021202A Expired - Fee Related JP2569782B2 (en) | 1989-01-30 | 1989-01-30 | Lead frame for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569782B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS625652U (en) * | 1985-06-26 | 1987-01-14 | ||
| JPS6218058A (en) * | 1985-07-17 | 1987-01-27 | Oki Electric Ind Co Ltd | Lead frame for semiconductor device |
-
1989
- 1989-01-30 JP JP1021202A patent/JP2569782B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02201944A (en) | 1990-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198883A (en) | Semiconductor device having an improved lead arrangement and method for manufacturing the same | |
| JP2569782B2 (en) | Lead frame for semiconductor device | |
| US4486948A (en) | Method for forming lead frame for integrated circuit devices | |
| US20080179723A1 (en) | Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section | |
| US5304818A (en) | Lead frame | |
| JP2874435B2 (en) | Method for manufacturing resin-encapsulated semiconductor device and lead frame | |
| JPS6230496B2 (en) | ||
| JPS638143Y2 (en) | ||
| JPS634354B2 (en) | ||
| JP3626831B2 (en) | Lead frame | |
| JP3159555B2 (en) | Method for manufacturing power semiconductor device | |
| EP0606525B1 (en) | TAB type semiconductor device | |
| JPS63169753A (en) | Lead frame | |
| JPS6217381B2 (en) | ||
| JPS5821362A (en) | Lead frame | |
| JPH0828447B2 (en) | Method for manufacturing semiconductor device | |
| JPH01276655A (en) | Transfer mold type integrated circuit | |
| JP4058028B2 (en) | Semiconductor device | |
| JPH07221236A (en) | Manufacture of resin sealed semiconductor device and lead frame | |
| KR200159002Y1 (en) | Lead frame of inner lead stack | |
| JPH03219663A (en) | Lead frame for semiconductor device | |
| JP2737356B2 (en) | Lead frame and method of manufacturing semiconductor device using the same | |
| JPH0685313A (en) | Structure of photocoupler for preventing lead from coming off | |
| JPS63306647A (en) | Manufacture of electronic component | |
| JPS5947462B2 (en) | Lead configuration for semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |