JP2569099B2 - Epitaxial growth method - Google Patents

Epitaxial growth method

Info

Publication number
JP2569099B2
JP2569099B2 JP62327144A JP32714487A JP2569099B2 JP 2569099 B2 JP2569099 B2 JP 2569099B2 JP 62327144 A JP62327144 A JP 62327144A JP 32714487 A JP32714487 A JP 32714487A JP 2569099 B2 JP2569099 B2 JP 2569099B2
Authority
JP
Japan
Prior art keywords
pattern
lattice constant
substrate
epitaxial growth
lattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62327144A
Other languages
Japanese (ja)
Other versions
JPH01170015A (en
Inventor
寿一 嶋田
正信 宮尾
彰利 石坂
正和 石野
俊之 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62327144A priority Critical patent/JP2569099B2/en
Publication of JPH01170015A publication Critical patent/JPH01170015A/en
Application granted granted Critical
Publication of JP2569099B2 publication Critical patent/JP2569099B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は異種材料のエピタキシャル成長方法に係り、
特に格子定数差の大きい異種材料のエピタキシャル成長
方法に関する。
The present invention relates to a method for epitaxially growing different materials,
In particular, the present invention relates to a method for epitaxially growing a heterogeneous material having a large lattice constant difference.

[従来の技術] 従来の格子定数差の大きい異種材料のエピタキシャル
成長技術、極端にはアモルファス基板上への単結晶成長
法として、いわゆるグラフォエピタキシ技術が知られて
いる。また単結晶基板の上に格子定数差の大きい材料を
単結晶薄膜として成長させるいわゆる2段成長方法もあ
る。前者の方法は例えばクリスタルグロウス,63巻,(1
983年)第527頁−546頁(Crasal growth 63(1983)527
−546)に、後者の方法は例えば応用物理学会,応用電
子物性分科会研実報告No.415(昭和61年9月12日(金)
第16頁−21頁)において論じられている。また、特開昭
50−118976号には、気相エピタキシャル成長法を用い、
格子定数等の制御をしながら単結晶を製造していく方法
について記載されている。上記従来技術は、結晶温度等
を制御することにより格子定数、組成等を制御してお
り、本発明の基板に周期構造を有することにより格子定
数差を制御しているものとは異なる。
[Prior Art] A so-called graphoepitaxy technique has been known as a conventional technique for epitaxially growing dissimilar materials having a large difference in lattice constant, and extremely as a method for growing a single crystal on an amorphous substrate. There is also a so-called two-step growth method in which a material having a large lattice constant difference is grown as a single crystal thin film on a single crystal substrate. The former method is described, for example, in Crystal Grouse, Vol. 63, (1
983) 527-546 (Crasal growth 63 (1983) 527)
−546), the latter method is described in, for example, the Japan Society of Applied Physics and the Subcommittee of Applied Electronic Properties, Research Report No. 415 (Friday, September 12, 1986)
Pp. 16-21). In addition,
No. 50-118976 uses a vapor phase epitaxial growth method,
It describes a method for producing a single crystal while controlling the lattice constant and the like. The prior art described above controls the lattice constant, composition, and the like by controlling the crystal temperature and the like, and is different from the one that controls the lattice constant difference by having a periodic structure in the substrate of the present invention.

[発明が解決しようとする問題点] 上記従来技術のうち、グラフォエピタキシャル方法は
基板の格子定数に起因する問題から、開放されるという
メリットがあり、例えば極端にはガラス質もしくはアモ
ルファス質の基板の上にも単結晶材料を成長することが
出来るという特長がある。しかしながら基板の格子定数
を直接反映する形でエピタキシャル成長する方式ではな
いので結晶方位の制御性は良いが、その結晶性が良くな
いという問題があった。
[Problems to be Solved by the Invention] Among the above-mentioned conventional techniques, the grapho-epitaxial method has an advantage that it is released due to the problem caused by the lattice constant of the substrate. There is also a feature that a single crystal material can be grown on the substrate. However, since the epitaxial growth is not a method of directly reflecting the lattice constant of the substrate, the controllability of the crystal orientation is good, but the crystallinity is not good.

またいわゆる二段成長方法によるヘテロエピタキシャ
ル成長は基板の格子定数との整合性を部分的には取りな
がら成長するため、局所的には良好な結晶性が期待でき
る。しかし局部整合したエピタキシャル部分間の整合に
ついては不十分であり、たとえ単一ドメイン構造となっ
ていても転位の発生が多く、実用上問題があった。
In addition, since heteroepitaxial growth by the so-called two-step growth method grows while partially maintaining the consistency with the lattice constant of the substrate, good crystallinity can be expected locally. However, the matching between the locally aligned epitaxial portions is insufficient. Even if the structure has a single domain structure, there are many occurrences of dislocations, and there is a practical problem.

本発明の目的は上述した格子定数差の大きいヘテロエ
ピタキシ層の結晶性を格段に向上させて実用に供するヘ
テロ接合を形成することが可能なヘテロエピタキシャル
法を提供することにある。
An object of the present invention is to provide a heteroepitaxial method capable of forming a practically used heterojunction by remarkably improving the crystallinity of the heteroepitaxial layer having a large lattice constant difference.

[問題点を解決するための手段] 上記目的は、結晶方位の制御や、単結晶化に必要な一
定以上の面積範囲にわたる原子配列の規制性の制御を基
板表面に微細な周期的凹凸や、周期的な化学修飾等を行
うことにより達成される。
[Means for Solving the Problems] The object of the present invention is to control crystal orientation and control of atomic arrangement over a certain area or more required for single crystallization by controlling fine periodic irregularities on a substrate surface, This can be achieved by performing periodic chemical modification or the like.

より詳細には、第1の格子定数を有する第1の結晶材
料上に第2の格子定数を有する第2の結晶材料を成長さ
せるエピタキシャル成長方法であって、上記第1の結晶
材料の表面に上記第1の格子定数と上記第2の格子定数
の最小公倍数のほぼ整数倍に対応する周期構造を有する
パターンを形成する第1の工程と、上記パターンを設け
た上記第1の結晶材料上に上記第2の結晶材料を形成す
る第2の工程とを有することを特徴とするエピタキシャ
ル成長方法を採用することにより達成される。
More specifically, an epitaxial growth method for growing a second crystal material having a second lattice constant on a first crystal material having a first lattice constant, wherein the epitaxial growth method comprises the steps of: A first step of forming a pattern having a periodic structure corresponding to an integer multiple of the least common multiple of the first lattice constant and the second lattice constant, and forming the pattern on the first crystal material provided with the pattern. And a second step of forming a second crystal material.

[作用] 第1図の(a)および(b)は本発明の原理をわかり
やすく説明するための模式図である。(a)の1は基板
として用いる単結晶材料であり、2はその上にエピタキ
シャル成長させた1とは異なる格子定数を持つ材料の格
子構造を示している。(b)はこれを連続体的に描いた
もので、本発明は基板11に凹凸を着け、その上に12の材
料をエピタキシャル成長をすることを示しており、
(a)と全く同じものを表わしている。(a)で黒丸は
1の材料の原子を、白丸は2の材料の原子を現わしてお
り、この場合材料1の格子定数に対し材料2の格子定数
は6/5倍である。そのため材料1から見て6格子ごとに
ダングリングボンド3が発生し、格子定数によるミスマ
ッチを消滅させていることがわかる。この様に基板に着
ける凹凸の間隔は各々の材料の格子定数の最小公倍数と
なっている。この様に局所的には基板の格子を反映した
エピタキシャル成長をし、かつ各々の局所的なエピタキ
シャル部分間は凹凸の周期によって規則的に配列される
ため、エピタキシャル層内へ深く拡がる転位等が発生せ
ず、極めて良好なエピタキシャル層が得られる。この様
に本発明によれば、基板とエピタキシャル成長させる両
材料の格子定数の最小公倍数に対応する周期構造を基板
に有させることにより、上述の如く極めて良行なヘテロ
接合を形成することができる。
[Operation] FIGS. 1A and 1B are schematic diagrams for explaining the principle of the present invention in an easily understood manner. 1 in (a) denotes a single crystal material used as a substrate, and 2 denotes a lattice structure of a material having a different lattice constant from that of 1 epitaxially grown thereon. (B) is a continuous drawing of this, showing that the present invention provides the substrate 11 with irregularities and epitaxially grows the material 12 thereon.
It shows exactly the same thing as (a). In (a), black circles represent atoms of material 1 and open circles represent atoms of material 2. In this case, the lattice constant of material 2 is 6/5 times that of material 1. Therefore, it can be seen that dangling bonds 3 are generated every six lattices as viewed from the material 1, and the mismatch due to the lattice constant is eliminated. As described above, the interval between the concavities and convexities attached to the substrate is the least common multiple of the lattice constant of each material. As described above, since the epitaxial growth locally reflects the lattice of the substrate, and the local epitaxial portions are regularly arranged according to the period of unevenness, dislocations and the like that extend deep into the epitaxial layer occur. And an extremely good epitaxial layer can be obtained. As described above, according to the present invention, by providing a periodic structure corresponding to the least common multiple of the lattice constants of both the substrate and the material to be epitaxially grown, a very good heterojunction can be formed as described above.

以下実施例を用いて本発明を詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to Examples.

[実施例1] 第2図(a)〜(e)は本発明の一実施例に係る工程
概略を説明するための図である。
Example 1 FIGS. 2 (a) to 2 (e) are diagrams for explaining a process outline according to an example of the present invention.

図(a)に示すように通常の方法で単結晶Si基板4の
上にPMMA(ポリ−メチルメタクリレート)5を厚さ0.5
μmに回転塗布し、170℃20分間のプリベークを行なっ
た。加速電圧30kVの可変矩形ビーム型の電子線6を用い
た描画装置によりパターンを描画した(図(b))。電
子線照射量は300μC/cm2である。次に現像液としてIPA
(イソプロピルアルコール)を用い、3分間静止現像す
ることにより0.19μmラインアンド・スペースパターン
を得た(図(c))。得られたパターンをマスクとして
用い、50m TorrのCBrF3プラズマ中で約10分間ドライエ
ッチングを行ないSiの表面に凹凸のパターン(段差0.05
μm)形成を行なった。その後アセトンを用いてウェハ
を洗浄し、PMMAを除去し、図(d)の構造を得た。この
結果、Si表面上に0.05μmの段差を有し、0.19μmのラ
インアンドスペースはSiの格子間隔(5.431Å)とGaAs
の格子間隔(5.653Å)との最小公倍数(135.8Å)の14
倍の間隔となっている。又、上記のラインアンドスペー
スを形成する際、電子線描画以外のいかなる技術を用い
ても本発明の有効性には変化はない。
As shown in FIG. 1A, a PMMA (poly-methyl methacrylate) 5 having a thickness of 0.5
It was spin-coated to a thickness of μm and prebaked at 170 ° C. for 20 minutes. A pattern was drawn by a drawing apparatus using a variable rectangular beam type electron beam 6 with an acceleration voltage of 30 kV (FIG. (B)). The amount of electron beam irradiation is 300 μC / cm 2 . Next, IPA as a developer
(Isopropyl alcohol) and static development for 3 minutes to obtain a 0.19 μm line and space pattern (FIG. (C)). Using the obtained pattern as a mask, dry etching was performed for about 10 minutes in a 50 mTorr CBrF 3 plasma to form an uneven pattern (0.05 step) on the Si surface.
μm). Thereafter, the wafer was washed with acetone to remove PMMA, thereby obtaining the structure shown in FIG. As a result, there is a step of 0.05 μm on the Si surface, and the line and space of 0.19 μm is equivalent to the Si lattice spacing (5.431Å)
14 of the least common multiple (135.8Å) with the lattice spacing of (5.653Å)
The interval is doubled. Also, when forming the above-mentioned line and space, the effectiveness of the present invention does not change even if any technique other than electron beam drawing is used.

得られたSi基板(図(d))に通常の分子線蒸着(MB
F)法、又は有機金属の熱分解による気相成長(MOCVD)
法を用いてGaAs層を成長した(図(e))。
Normal molecular beam deposition (MB) is performed on the obtained Si substrate (Fig. (D)).
F) method or vapor phase growth by thermal decomposition of organic metal (MOCVD)
A GaAs layer was grown by using the method (FIG. 4E).

典形的な成長シーケンスは以下の通りである。即ち、
先ずSi基板表面を清浄にする為に900℃で熱処理をす
る。次にMOCVD法ならば400〜450℃MBE法ならば150〜400
℃の低い温度で20nm位の厚さの非晶質GaAs層をSi基板上
に堆積する。その後、成長を一時中断し基板温度を700
〜750℃に上げ、2回目の成長を厚さ300nmだけ行なう。
基板温度が上がると非晶質GaAs層は単結晶化し、その上
に2回目に成長するGaAs層は単結晶となる。これは2段
成長法の典形的なシーケンスであるが、2段成長法の代
りにGaAsとSi界面に系超格子を導入する方法を用いても
良い。
A typical growth sequence is as follows. That is,
First, heat treatment is performed at 900 ° C. to clean the Si substrate surface. Next, 400-450 ° C for MOCVD and 150-400 for MBE
An amorphous GaAs layer having a thickness of about 20 nm is deposited on a Si substrate at a low temperature of ° C. After that, the growth was suspended and the substrate temperature was increased to 700
Raise the temperature to 750 ° C. and perform the second growth with a thickness of 300 nm.
When the substrate temperature rises, the amorphous GaAs layer becomes single crystal, and the GaAs layer grown on it becomes single crystal. Although this is a typical sequence of the two-step growth method, a method of introducing a system superlattice at the interface between GaAs and Si may be used instead of the two-step growth method.

この様にして形成したGaAs結晶を電子顕微鏡を用いて
観察したところ、GaAs中には106個/cm2程度の格子欠陥
が含まれている事がわかった。この値は通常の平滑なSi
基板表面上に形成したGaAs中に残存する格子欠陥(107
個/cm2)に比して約1桁低い値となっており、即ち本発
明の有効性がわかる。
Observation of the GaAs crystal thus formed using an electron microscope revealed that GaAs contained about 10 6 / cm 2 lattice defects. This value is the normal smooth Si
Lattice defects remaining in GaAs formed on the substrate surface (10 7
Unit / cm 2 ), which is about one digit lower than that of the present invention, that is, the effectiveness of the present invention can be understood.

[実施例2] 次にSi表面の凹凸の周期を狭め0.054μm、即ちSiとG
aAsの格子間隔の最小公倍数の4倍の距離を周期とした
時の結果を以下に示す。
Example 2 Next, the period of the irregularities on the Si surface was reduced to 0.054 μm, that is, Si and G
The results when the distance is four times the least common multiple of the lattice spacing of aAs is shown below.

本実施例においては、先ずSi基板表面にOFPR−800
(東京応化製)を厚さ0.4μmに回転塗布し、180℃10分
間のプリベークを行なう。その上面にPMMA(ポリ−メチ
ルメタクリレート)を厚さ0.15μmに回転塗布し、170
℃20分間のプリベークを行なう。そして加速電圧30kVの
可変矩形ビーム型の電子線描画装置を用いてパターンを
描画する。ここで電子線照射量は300μC/cm2である。現
像液としてはIPA(イソプロピルアルコール)を用い、
1分間静止現像することで0.054μmラインアンドスペ
ースパターンを得た。そしてSOG(Spin−on−Glass)厚
さ0.2μmo回転塗布してパターン段差を平坦化する。次
に100m Torr CHF3プラズマ中で20分間ドライエッチング
し、SOGをPMMA表面が露出するまでエッチバックする。
そして10TorrのO2プラズマ中において反応性イオンエッ
チングすることでPMMA及びOFPR−800を異方性エッチン
グする。ここでSOGが残った部分、即ち電子線描画によ
ってPMMAが除去された部分がエッチングに際して残存す
る。その後50m TorrのCBrF3プラズマ中でドライエッチ
ングすることによってSi表面を加工した。その後アセト
ンを用いてウェハを洗浄し、OFPR−800を除去した。そ
の結果、Si表面に0.054μmラインアンドスペースの凹
凸(段差0.05μm)のパターンを得た。ここで、はじめ
電子線描画で得たPMMAのパターンから反転したパターン
が得られる。
In the present embodiment, first, OFPR-800
(Manufactured by Tokyo Ohka) is spin-coated to a thickness of 0.4 μm, and prebaked at 180 ° C. for 10 minutes. Spin-coat PMMA (poly-methyl methacrylate) to a thickness of 0.15 μm on the upper surface,
Pre-bake at ℃ 20 minutes. Then, a pattern is drawn by using a variable rectangular beam type electron beam drawing apparatus with an acceleration voltage of 30 kV. Here, the electron beam irradiation amount is 300 μC / cm 2 . Using IPA (isopropyl alcohol) as a developer,
A static development was performed for 1 minute to obtain a 0.054 μm line and space pattern. Then, SOG (Spin-on-Glass) thickness of 0.2 μm is spin-coated to flatten the pattern steps. Next, dry etching is performed for 20 minutes in a 100 mTorr CHF 3 plasma, and the SOG is etched back until the PMMA surface is exposed.
Then, PMMA and OFPR-800 are anisotropically etched by reactive ion etching in a 10 Torr O 2 plasma. Here, the portion where SOG remains, that is, the portion where PMMA has been removed by electron beam lithography remains during etching. Thereafter, the Si surface was processed by dry etching in 50 mTorr CBrF 3 plasma. Thereafter, the wafer was washed with acetone to remove OFPR-800. As a result, a pattern of 0.054 μm line and space irregularities (step difference 0.05 μm) was obtained on the Si surface. Here, a pattern obtained by inverting the PMMA pattern obtained by electron beam lithography is obtained.

以上の工程は[実施例1」で説明した工程と大略同じ
であり電子線描画プロセスで通常用いられる方法により
形成出来る。又電子線描画以外の他の手法を用い上記の
ラインアンドスペースを形成しても、以下に示す本発明
の有効性には変化はない。
The above steps are substantially the same as the steps described in [Example 1], and can be formed by a method usually used in an electron beam drawing process. Further, even if the above-mentioned line and space is formed by using a method other than electron beam drawing, the effectiveness of the present invention described below does not change.

その後、[実施例1]と同じ方法を用いSi基板上にGa
As結晶を成長させた。これらの試料を電子顕微鏡観察に
より評価したところ、GaAs中に残存する格子欠陥は103
個/cm2程度に迄減少していた。即ち、Si表面の凹凸の0.
19μmから0.054μm迄狭める事でその上に形成したGaA
s中の格子欠陥が減少する事がわかる。
Then, Ga was deposited on the Si substrate by using the same method as in [Example 1].
As crystals were grown. When these samples were evaluated by electron microscope observation, the lattice defects remaining in GaAs were 10 3
Pcs / cm 2 . That is, 0.
GaAs formed on it by narrowing from 19μm to 0.054μm
It can be seen that lattice defects in s decrease.

Si基板表面の凹凸の一周期の距離(d)を横軸に、又
GaAs中に残存する格子欠陥密度を縦軸に取り整理した結
果を第3図に示す。直線(31)はdが0.054μm,0.135μ
m,0.189μmの時の結果であり、即ちGaAsとSiとの格子
間隔の最小公倍数(0.0135μm)の各々の4倍,10倍,16
倍の時の結果である。dの減少と共に格子欠陥密度が顕
著に減少している事がわかる。
The horizontal axis represents the distance (d) of one cycle of the irregularities on the Si substrate surface, and
FIG. 3 shows the results of sorting the lattice defect densities remaining in GaAs on the vertical axis. For the straight line (31), d is 0.054 μm, 0.135 μm
m, 0.189 μm, that is, 4 times, 10 times, 16 times the least common multiple (0.0135 μm) of the lattice spacing between GaAs and Si, respectively.
It is the result at the time of double. It can be seen that the lattice defect density is significantly reduced with the decrease of d.

一方、第3図中の直線(32)はdが0.061μm,0.088μ
m,0.155μの時の結果である。即ちdがGaAsとSiとの格
子間隔の最小公倍数(0.0135μm)の4.5倍,6.5倍,11.5
倍となっている。この図からわかる様にdが0.0135μm
の整数倍から50%程度ズレていてもSi表面に凹凸の周期
を形成する事でGaAs中の格子欠陥密度は減少する。
On the other hand, the straight line (32) in FIG. 3 shows that d is 0.061 μm and 0.088 μm.
m, 0.155μ. That is, d is 4.5 times, 6.5 times, 11.5 times the least common multiple (0.0135 μm) of the lattice spacing between GaAs and Si.
Doubled. As can be seen from this figure, d is 0.0135 μm
Even if there is a deviation from an integral multiple of about 50% to about 50%, the lattice defect density in GaAs is reduced by forming a period of irregularities on the Si surface.

以上の実施例に於けるSi表面部の凹凸はライン・アン
ド・スペース即ち凹部と凸部の距離比が1:1に構成され
ていた。凹凸構造の一周期(d)がSi格子とGaAs格子の
最小公倍数(0.0135μm)の整数倍又はその50%のズレ
の範囲内であれば凹部と凸部の比が1:1でなくても良
い。第4図はそれも示す1つの実施例である。図(a)
はdを構成する凹部と凸部の比が1:1、図(b)は1:3,
図(c)は3:1の構造となっている。これらの試料を用
い実施例(1)及び(2)と同じ実験を行った。とこ
ろ、図(a)〜(c)の構造の試料において大略同じ程
度の結晶性を有するGaAs層がSi基板上に形成する事が確
認されている。
In the above-described embodiment, the unevenness of the Si surface portion was constituted by a line and space, that is, the distance ratio between the concave portion and the convex portion was 1: 1. If one period (d) of the concavo-convex structure is within an integral multiple of the least common multiple of the Si lattice and the GaAs lattice (0.0135 μm) or a deviation of 50% thereof, even if the ratio between the concave part and the convex part is not 1: 1. good. FIG. 4 is one embodiment which also shows this. Figure (a)
Is a ratio of the concave portion to the convex portion constituting d of 1: 1, and FIG.
FIG. 3C shows a 3: 1 structure. The same experiment as in Examples (1) and (2) was performed using these samples. However, it has been confirmed that a GaAs layer having substantially the same degree of crystallinity is formed on a Si substrate in the samples having the structures shown in FIGS.

第2図〜第4図の実施例においては断面が凹凸型の構
造に関してのみ説明を行って来た。本発明の有効性が凹
凸型以外の構造に関しても有効である事は第1図の説明
からも明らかである。実際第1図の如き鋸歯状→断面の
周期構造又は正弦曲線状→断面の周期構造を有するSi基
板を用いて第2図〜第4図と同じ実験を行ったところ、
これらの例においても本発明が有効である事が確認され
た。
In the embodiment shown in FIGS. 2 to 4, the description has been given only of the structure having a concave-convex cross section. It is clear from the description of FIG. 1 that the effectiveness of the present invention is also effective for structures other than the concavo-convex type. Actually, the same experiment as in FIGS. 2 to 4 was performed using a Si substrate having a sawtooth-shaped → cross-sectional periodic structure or a sinusoidal → cross-sectional periodic structure as shown in FIG.
In these examples, it was confirmed that the present invention was effective.

ところでGaAsの結晶成長を制御するSi基板表面の周期
的な原因は、幾何学的なSi表面の凹凸である必要性はな
く、絶縁膜又は化学組性の異なる物質の存在であっても
良い。
Incidentally, the periodic cause of the Si substrate surface for controlling the crystal growth of GaAs does not need to be geometrical irregularities on the Si surface, but may be the presence of an insulating film or a substance having a different chemical composition.

第5図(a)及び(b)は第2図(e)に相当する構
造をSi表面の凹凸以外の方法で形成したものである。即
ち第5図(a)ではGaAsの結晶成長を制御するSi表面上
の周期構造51は酸化膜又は窒化膜の如き絶縁膜で形成さ
れている。又、第5図(b)の52は集束イオンビームを
用いF,O,C等の物質を打込む事Si表面近傍の化学的そ性
を変化する事により形成されている。これらの試料を用
い実施例(1)又は(2)と同じ方法でGaAsを成長させ
た場合、実施例(1)又は(2)と同略同じ結晶性を有
するGaAs層がSi表面上に成長する事が確認された。
5 (a) and 5 (b) show a structure corresponding to FIG. 2 (e) formed by a method other than the unevenness of the Si surface. That is, in FIG. 5A, the periodic structure 51 on the Si surface for controlling the crystal growth of GaAs is formed of an insulating film such as an oxide film or a nitride film. Reference numeral 52 in FIG. 5B is formed by implanting a substance such as F, O, or C using a focused ion beam to change the chemical properties near the Si surface. When GaAs is grown using these samples by the same method as in the embodiment (1) or (2), a GaAs layer having substantially the same crystallinity as the embodiment (1) or (2) is grown on the Si surface. Was confirmed.

[実施例3] 以上の実施例に於いては説明を簡単にする為にSi表面
上に平行に配列する直線状のパターンを用いて説明して
来た。これらのパターンが2種類以上ありそれが直交し
ていても又ある任意の角度が交わっていても本発明は有
効である。第6図はそれらの実施例を説明する為の図で
ある。
[Embodiment 3] In the above embodiments, for simplicity of explanation, the explanation has been made using a linear pattern arranged in parallel on the Si surface. The present invention is effective even if there are two or more types of these patterns and they are orthogonal or intersect at an arbitrary angle. FIG. 6 is a diagram for explaining these embodiments.

即ち第6図(a)は(100)の両方位又は(100)から
数度程度傾むいた面方位を有するSi基板である。第6図
(b)及び(c)はその一部の拡大図である。即ち
(b)ではSi基板表面の凸部(62)と凹部(63)が[11
0]方向に平行に配置されている。又(c)ではSi表面
の凹部と凸部が[110]及び[10]方向に配置即ち
直線状のパターンが互いに直行している。
That is, FIG. 6 (a) shows a Si substrate having a plane orientation inclined at both positions of (100) or several degrees from (100). 6 (b) and 6 (c) are enlarged views of a part thereof. That is, in (b), the protrusion (62) and the recess (63) on the surface of the Si substrate are [11].
0] direction. In (c), the concave and convex portions on the Si surface are arranged in the [110] and [10] directions, that is, the linear patterns are perpendicular to each other.

一方、第6図(d)は(111)の面方位又は(111)か
ら数度傾いた面方位を有するSi基板である。(e)では
Si表面に形成された凸部と凹部が[10]方向のみに平
行に配列しているのに対し(f)ではそれらが[10]
及び[01]方向に配置しており即ち2種類のパター
ンが120゜で交さしている。又、(g)に示されている
様に、これらの直線状のパターンを各々[10],[0
1]及び[10]方向に平行に形成し互いに交さした
パターンが正三角形を形成しても良い。この様にして直
線状の凹凸パターンを互いに交さし形成したSi基板を用
いて第2図〜第4図と同じ種類の実験を行ったところ、
これらの例においても本発明が有効であり良質のGaAs結
晶が形成される事が確認された。この様に結晶方位にそ
ってパターンを形成することにより、より一層格子欠陥
を減ずることが出来る。加えてパターン結晶の対称性を
保持する形で形成することによい、より一層有効である
ことが明らかとなった。
On the other hand, FIG. 6D shows a Si substrate having a (111) plane orientation or a plane orientation inclined several degrees from (111). In (e)
Convex portions and concave portions formed on the Si surface are arranged in parallel only in the [10] direction, whereas in (f), they are [10]
And [01] direction, that is, two types of patterns intersect at 120 °. Also, as shown in (g), these linear patterns are represented by [10] and [0], respectively.
Patterns formed parallel to the [1] and [10] directions and crossing each other may form an equilateral triangle. An experiment of the same type as in FIGS. 2 to 4 was performed using an Si substrate formed by intersecting linear uneven patterns in this manner.
Also in these examples, it was confirmed that the present invention was effective and a good quality GaAs crystal was formed. By forming a pattern along the crystal orientation in this manner, lattice defects can be further reduced. In addition, it has become clear that it is more effective to form the patterned crystal while maintaining the symmetry thereof, which is even more effective.

本実施例ではパターンは平行直線を例にとって説明し
たが、これに限るものではない。例えば第6図(b)に
おいて62,63の直線は適当な間隔の点状であってもよ
い。また第6図(c)において直交する直線の交点のみ
点状に突起や、穴が配列されていてもよい。また交点で
なく、交点ト交点の中間に突起や、穴が配列されていて
もよい。いずれにしろこれらの例で述べたごとく何らか
の周期構造を設けることが本発明の要点である。
In the present embodiment, the pattern has been described by taking a parallel straight line as an example, but the pattern is not limited to this. For example, in FIG. 6 (b), the straight lines 62 and 63 may be dots at appropriate intervals. Also, in FIG. 6 (c), projections or holes may be arranged in a point-like manner only at the intersection of the orthogonal straight lines. Further, projections or holes may be arranged at the middle of the intersections instead of the intersections. In any case, the point of the present invention is to provide some periodic structure as described in these examples.

以上の実施例においては、GaAs/Si構造を例に取り説
明して来た。しかしながら、本発明の方法が他のヘテロ
構造半導体に取っても有効である事はいう迄もない。事
実、本発明の方法をGaP/Si,SiC/Si,AIP/Si,GaP/Ge,GaAs
/Ge,SixGeyCz/Si(x+y+z=1)等の応範囲のヘテ
ロ材料に適用した場合にも、この方法が有効である事を
確認している。
In the above embodiments, the GaAs / Si structure has been described as an example. However, it goes without saying that the method of the present invention is effective even when applied to other heterostructure semiconductors. In fact, the method of the present invention is applied to GaP / Si, SiC / Si, AIP / Si, GaP / Ge, GaAs.
It has been confirmed that this method is also effective when applied to a range of hetero materials such as / Ge, Si x Ge y C z / Si (x + y + z = 1).

[実施例4] その実施例として、Ge0.5Si0.5/Siヘテロエピタキシ
ーへの適用例を述べる。本発明者等の知見によればGe
0.5Si0.5とSiとは格子定数が約2%異なり、〜100Åの
膜厚を超えると、Si0.5Ge0.5膜中に歪を緩和するために
転位が入ってしまう。Si基板上に実施例2と同様にして
ラインアンドスペース0.054μm間隔の深さ0.05μmの
凹凸を形成し、その上にMBE法でSi0.5Ge0.5膜を厚さ500
Åに形成した。その形成条件はベース真空度2×10-11T
orr,成長中真空度5×10-7Torr,基板温度550℃,Geのセ
ル温度1200℃、Si源は電子ビーム加熱で分子ビームを生
成した。形成後の膜を透過電子顕微鏡により観察したと
ころ、歪は緩和されているにもかかわらず、転位は導入
されていなかった。このことは、Si基板上に形成した凹
凸が、ヘテロエピタキシーに於て格子定数差に起因する
問題を極めて有効に解決することを示している。
Example 4 As an example, an example of application to Ge 0.5 Si 0.5 / Si heteroepitaxy will be described. According to the findings of the present inventors, Ge
The lattice constant of 0.5 Si 0.5 differs from that of Si by about 2%. When the film thickness exceeds 100 °, dislocations are formed in the Si 0.5 Ge 0.5 film in order to reduce strain. On the Si substrate, irregularities having a depth of 0.05 μm were formed at intervals of line and space of 0.054 μm in the same manner as in Example 2, and a Si 0.5 Ge 0.5 film having a thickness of 500 μm was formed thereon by MBE.
Å formed. The formation condition is base vacuum degree 2 × 10 -11 T
Orr, a growth degree of 5 × 10 −7 Torr, a substrate temperature of 550 ° C., a Ge cell temperature of 1200 ° C., and a Si source generated a molecular beam by electron beam heating. Observation of the formed film with a transmission electron microscope revealed that no dislocation was introduced even though the strain was relaxed. This indicates that the unevenness formed on the Si substrate very effectively solves the problem caused by the lattice constant difference in heteroepitaxy.

[発明の効果] 本発明によれば、格子定数差の大きい2種の結晶層を
転位等の格子不整合に起因する種々の欠陥を極めて少く
して接合することができるという効果がある。
[Effects of the Invention] According to the present invention, there is an effect that two kinds of crystal layers having a large difference in lattice constant can be joined with extremely few various defects caused by lattice mismatch such as dislocation.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の概念図、第2図から第6図は本発明の
実施例の説明図である。 1……基板材料、2……成長材料、3……タングリング
ボンド、4……基板材料、7……成長材料、51……絶縁
膜、52……イオン打込領域。
FIG. 1 is a conceptual diagram of the present invention, and FIGS. 2 to 6 are explanatory diagrams of an embodiment of the present invention. 1 ... substrate material, 2 ... growth material, 3 ... tangling bond, 4 ... substrate material, 7 ... growth material, 51 ... insulating film, 52 ... ion implantation region.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石野 正和 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 吉村 俊之 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭62−224946(JP,A) 特開 昭63−98120(JP,A) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masakazu Ishino 1-280 Higashi-Koikekubo, Kokubunji-shi, Tokyo Inside the Central Research Laboratory of Hitachi, Ltd. (72) Inventor Toshiyuki Yoshimura 1-280 Higashi-Koikekubo, Kokubunji-shi, Tokyo Hitachi, Ltd. (56) References JP-A-62-224946 (JP, A) JP-A-63-98120 (JP, A)

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1の格子定数を有する第1の結晶材料上
に、第2の格子定数を有する第2の結晶材料を成長させ
るエピタキシャル成長方法であって、上記第1の結晶材
料の表面に上記第1の格子定数と上記第2の格子定数の
最小公倍数のほぼ整数倍に対応する周期構造を有するパ
ターンを形成する第1の工程と、上記パターンを設け上
記第1の結晶材料上に上記第2の結晶材料を形成する第
2の工程とを有することを特徴とするエピタキシャル成
長方法。
1. An epitaxial growth method for growing a second crystal material having a second lattice constant on a first crystal material having a first lattice constant, the method comprising: A first step of forming a pattern having a periodic structure corresponding to a substantially integral multiple of the least common multiple of the first lattice constant and the second lattice constant; and providing the pattern and forming the pattern on the first crystal material. A second step of forming a second crystalline material.
【請求項2】特許請求の範囲第1項に記載のエピタキシ
ャル成長方法において、前記パターンの周期は前記格子
定数の最小公倍数の整数倍に対応する値から、前記最小
公倍数に対応する値の±50%以内で変化した周期である
エピタキシャル成長方法。
2. A method according to claim 1, wherein the period of the pattern is from a value corresponding to an integral multiple of the least common multiple of the lattice constant to ± 50% of a value corresponding to the least common multiple. Epitaxial growth method with a period changed within.
【請求項3】特許請求の範囲第1項もしくは第2項に記
載のエピタキシャル成長方法において、前記パターンは
前記第1の結晶材料の結晶軸に沿って形成されるエピタ
キシャル成長方法。
3. The epitaxial growth method according to claim 1, wherein said pattern is formed along a crystal axis of said first crystal material.
【請求項4】特許請求の範囲第1項から第3項のいずれ
かに記載のエピタキシャル成長方法において、前記パタ
ーンは周期的凹凸であるエピタキシャル成長方法。
4. The epitaxial growth method according to claim 1, wherein said pattern has periodic irregularities.
【請求項5】特許請求の範囲第1項から第3項のいずれ
かに記載のエピタキシャル成長方法において、前記パタ
ーンは周期的化学修飾や、前記第1の結晶材料とは異な
る材料によるパターンであるエピタキシャル成長方法。
5. The epitaxial growth method according to claim 1, wherein the pattern is a pattern formed by a periodic chemical modification or a material different from the first crystal material. Method.
JP62327144A 1987-12-25 1987-12-25 Epitaxial growth method Expired - Lifetime JP2569099B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62327144A JP2569099B2 (en) 1987-12-25 1987-12-25 Epitaxial growth method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62327144A JP2569099B2 (en) 1987-12-25 1987-12-25 Epitaxial growth method

Publications (2)

Publication Number Publication Date
JPH01170015A JPH01170015A (en) 1989-07-05
JP2569099B2 true JP2569099B2 (en) 1997-01-08

Family

ID=18195805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62327144A Expired - Lifetime JP2569099B2 (en) 1987-12-25 1987-12-25 Epitaxial growth method

Country Status (1)

Country Link
JP (1) JP2569099B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687445B2 (en) * 1988-06-11 1997-12-08 ソニー株式会社 Heteroepitaxial growth method
JP2000208427A (en) * 1999-01-11 2000-07-28 Sony Corp Light receiving element and manufacture thereof
JP4766071B2 (en) * 1999-03-17 2011-09-07 三菱化学株式会社 Semiconductor substrate and manufacturing method thereof
CN1248288C (en) * 2000-02-09 2006-03-29 北卡罗来纳州大学 Methods of fabricating gallium nitride semicnductor layers on substrates including non-gallium nitride posts and gallium nitride
JP2008053602A (en) * 2006-08-28 2008-03-06 Matsushita Electric Ind Co Ltd Semiconductor element, and manufacturing method thereof
JP6953843B2 (en) * 2017-07-07 2021-10-27 セイコーエプソン株式会社 Single crystal substrate and silicon carbide substrate

Also Published As

Publication number Publication date
JPH01170015A (en) 1989-07-05

Similar Documents

Publication Publication Date Title
US5156995A (en) Method for reducing or eliminating interface defects in mismatched semiconductor epilayers
US5032893A (en) Method for reducing or eliminating interface defects in mismatched semiconductor eiplayers
Sakamoto et al. Alignment of Ge three-dimensional islands on faceted Si (001) surfaces
JPH03278463A (en) Method of forming schottky diode
US5356510A (en) Method for the growing of heteroepitaxial layers
US5363793A (en) Method for forming crystals
JP2569099B2 (en) Epitaxial growth method
Lippmaa et al. Atom technology for Josephson tunnel junctions: SrTiO3 substrate surface
JP4066002B2 (en) Manufacturing method of semiconductor quantum dots
JP2858434B2 (en) Crystal forming method and crystal article
US4897367A (en) Process for growing gallium arsenide on silicon substrate
JPS61222216A (en) Manufacture of superlattice semiconductor device
JPH0692278B2 (en) Epitaxial growth method
JPH021115A (en) Formation of crystal
KR100331687B1 (en) fabrication method of semiconductor device for growth of self-aligned array of self-assembled quantum dots and current blocking structure
EP0365166B1 (en) Crystal article and method for forming same
JP3027947B2 (en) Method of forming fine wire structure
JP2705524B2 (en) How to make a semiconductor crystal
JPH0524113B2 (en)
JPS58176921A (en) Semiconductor substrate and manufacture of the same
JPS61203630A (en) Structure of material
KR100267261B1 (en) Forming method of quantum structure
JP2000211988A (en) Semiconductor thin film and its formation
JPH04306821A (en) Compound semiconductor crystal growth method
JP2592832B2 (en) Crystal formation method