JP2562721B2 - Waveform equalizer - Google Patents
Waveform equalizerInfo
- Publication number
- JP2562721B2 JP2562721B2 JP2181302A JP18130290A JP2562721B2 JP 2562721 B2 JP2562721 B2 JP 2562721B2 JP 2181302 A JP2181302 A JP 2181302A JP 18130290 A JP18130290 A JP 18130290A JP 2562721 B2 JP2562721 B2 JP 2562721B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- equalization
- tap coefficient
- muse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は波形等化技術に関する。特にMUSE（Multiple
Sub−Nyquist Sampling Encoding）信号の伝送用の適
応型波形等化技術に関する。The present invention relates to waveform equalization technology. Especially MUSE (Multiple
Sub-Nyquist Sampling Encoding) An adaptive waveform equalization technique for signal transmission.
（ロ）従来の技術 高品位映像信号を帯域圧縮する技術として、多重サブ
ナイキストサンプリングエンコード方式（MUSE方式）
（Multiple Sub−Nyquist Sampling Encoding）が、NHK
（日本放送協会）により開発され、衛星放送で定時実験
放送が試されている。(B) Conventional technology Multiple sub-Nyquist sampling encoding method (MUSE method) as a technology for band compression of high-definition video signals
(Multiple Sub-Nyquist Sampling Encoding) by NHK
Developed by (Japan Broadcasting Corporation), scheduled experimental broadcasting is being tried on satellite broadcasting.
このMUSE方式は、帯域幅27MHzの衛星放送の１チャン
ネルで、高品位映像信号を伝送するために、この高品位
映像信号を帯域圧縮エンコーダにより、サブナイキスト
サンプリングを行い帯域幅8.1MHzの帯域圧縮信号に変換
する。In this MUSE system, in order to transmit a high-definition video signal on one channel of satellite broadcasting with a bandwidth of 27 MHz, this high-definition video signal is subjected to sub-Nyquist sampling by a band compression encoder and a band compression signal with a bandwidth of 8.1 MHz. Convert to.
尚、MUSE方式に関しては、以下の文献に紹介されてい
る。The MUSE method is introduced in the following documents.
（Ａ） NHK技術研究 昭和62年第39巻第２号 通巻172
号 18（76）〜53（111）頁 二宮、大塚、和泉、合
志、岩館著、「MUSE方式の開発」 （Ｂ） 日経マグロウヒル社発行の雑誌「日経エレクト
ロニクス、1987年11月２日号、No.433」189頁〜212頁、
二宮著、「衛星を使うハイビジョン放送の伝送方式MUS
E」 このMUSE信号の波形等化について、説明する。(A) NHK Technology Research Volume 1987, Volume 39, Issue 2, Volume 172
No. 18 (76) -53 (111) Ninomiya, Otsuka, Izumi, Koshi, Iwadate, "Development of MUSE method" (B) Nikkei McGraw-Hill's magazine "Nikkei Electronics, November 2, 1987, No." .433 '' pages 189-212,
Ninomiya, "Transmission system MUS for high-definition broadcasting using satellites"
E ”The waveform equalization of the MUSE signal will be described.
MUSE信号は、波形等化の為のトレーニング信号が、予
かじめ送信側で挿入付加されている。このトレーニング
信号は、VIT信号（Vertical Interval Test Signal）
（VITS）（VITパルス）と呼称されている。The MUSE signal has a training signal for waveform equalization inserted and added on the pre-sending side. This training signal is a VIT signal (Vertical Interval Test Signal)
It is called (VITS) (VIT pulse).
受信側では、このMUSE信号を、アナログ／デジタル変
換した後、VIT信号の応答波形を取り込み、理想的なイ
ンパルスレスポンスとの誤差が少なく成るように、受信
側の等化フィルタの特性を操作することにより、伝送路
の特性を等化する。On the receiving side, this MUSE signal is converted from analog to digital, then the response waveform of the VIT signal is captured, and the characteristics of the equalizing filter on the receiving side are manipulated so that the error from the ideal impulse response is reduced. To equalize the characteristics of the transmission path.
MUSE信号用の波形等化装置は、「1989年 電子情報通
信学会春季全国大会講演論文集分冊３ ３−290 講演N
o.B−584」及び、特開昭64−82778号にも示されてい
る。The waveform equalizer for the MUSE signal is described in “The 1989 IEICE Spring National Congress Lectures, Volume 3 3-290, Lecture N
OB-584 "and JP-A-64-82778.
従来の波形等化装置の１例の概要を第３図を参照しつ
つ簡単に説明する。An outline of an example of a conventional waveform equalizer will be briefly described with reference to FIG.
（10）は伝送され且つデジタル信号に変換されたMUSE
信号が入力される入力端子である。(10) is MUSE transmitted and converted to digital signal
It is an input terminal to which a signal is input.
（14）はトランスバーサル型の等化フィルタである。
この等化フィルタ（14）は、Ｎ＋１個のタップを持つト
ランスバーサル型デジタルフィルタであり、Ｎ個のデー
タラッチ回路（161〜16N）、Ｎ＋１個の乗算器（180〜1
8N）、Ｎ個の加算器（201〜20N）を備える。(14) is a transversal type equalization filter.
The equalization filter (14) is a transversal digital filter having N + 1 taps, N pieces of data latch circuits (16 1 ~ 16 N), N + 1 multipliers (18 0 to 1
8 N), comprising the N adders (20 1 ~20 N).
（22）はこの等化フィルタ（14）のタップ係数を設定
記憶するタップ係数メモリである。Reference numeral (22) is a tap coefficient memory for setting and storing the tap coefficient of the equalization filter (14).
（24）は等化処理されたMUSE信号を出力する出力端子
である。(24) is an output terminal for outputting the equalized MUSE signal.
（26）はMUSE信号の垂直帰線期間に多重されたVIT信
号を抜き取り記憶するVITSメモリである。（28）は伝送
歪みのない理想のVIT信号のデータを記憶する理想VITS
データ記憶回路である。（30）は理想のVITデータとVIT
Sメモリ（26）のデータとを演算してタップ係数メモリ
（22）を設定して等化処理を行う等化演算処理回路であ
る。(26) is a VITS memory for extracting and storing the VIT signal multiplexed in the vertical blanking period of the MUSE signal. (28) is an ideal VITS that stores ideal VIT signal data with no transmission distortion
It is a data storage circuit. (30) is the ideal VIT data and VIT
An equalization arithmetic processing circuit for performing arithmetic processing on data in the S memory (26) and setting a tap coefficient memory (22) for equalization processing.
上記動作を説明する。伝送路中で歪みを受けたMUSE信
号が、入力端子（10）から入力され等化フィルタ（14）
に付与される。MUSE信号はデータラッチ回路でそれぞれ
32.4MHzのクロック単位で遅延され、それぞれが、タッ
プ係数メモリ（22）からのタップ係数と乗算器（180〜1
8N）で乗算される。この乗算器（180〜18N）の出力を加
算器（201〜20N）で加算して、出力する。この様にし
て、フィルタ処理されたMUSE信号を出力する。The above operation will be described. The MUSE signal that has been distorted in the transmission line is input from the input terminal (10) and is used as an equalization filter (14).
Granted to. MUSE signal is data latch circuit
Delayed by 32.4MHz clock units, each with tap coefficient and multiplier (18 0 ~ 1 from tap coefficient memory (22)
8 N ). The output of the multiplier (18 0 ~18 N) are added by the adder (20 1 ~20 N), and outputs. In this way, the filtered MUSE signal is output.
このフィルタ処理されたMUSE信号のうちVIT信号部分
をVITSメモリ（26）に記憶する。The VIT signal portion of the filtered MUSE signal is stored in the VITS memory (26).
そして、この記憶されたVIT信号のデータと理想VIT信
号のデータとを等化演算処理回路（30）で比較して、誤
差を求め、等化アルゴリズムにより、タップ係数を演算
し、タップ係数メモリ（22）に書き込み等化フィルタで
の等化を行う。Then, the stored VIT signal data and the ideal VIT signal data are compared by the equalization arithmetic processing circuit (30) to obtain an error, the tap coefficient is calculated by the equalization algorithm, and the tap coefficient memory ( 22) Equalize with the write equalization filter.
（ハ）発明が解決しようとする課題 波形等化装置に入力される信号は種々のものがあり、
例えば、光ディスクから再生されたMUSE信号のようにS/
Nの良い信号や、伝送途中で歪みをレベル的及び時間的
に大きく受けた信号も入力される。(C) Problems to be Solved by the Invention There are various signals input to the waveform equalizer.
For example, S / S like MUSE signal reproduced from optical disk
A signal with a good N or a signal that is greatly distorted in level and time during transmission is also input.
この歪みを大きく受けたMUSE信号の場合、トランスバ
ーサルフィルタでの遅延範囲を広げて、長期間に渡って
発生する歪みを除去する。又、この時、VITSメモリ（2
6）に記憶するVIT信号の期間も大きくして、長期間に渡
って発生する歪みを除去するためのタップ係数を演算す
る。このようにすれば、原信号から時間的に離れたとこ
ろに発生するゴースト歪みを除去出来る。In the case of a MUSE signal that has been greatly affected by this distortion, the delay range of the transversal filter is widened to eliminate distortion that occurs over a long period of time. At this time, VITS memory (2
The period of the VIT signal stored in 6) is also increased, and the tap coefficient for removing the distortion generated over a long period is calculated. By doing so, it is possible to remove the ghost distortion that occurs at a position distant from the original signal in time.
しかし、そのためには、タップ数の大きなトランスバ
ーサルフィルタが必要となる。However, for that purpose, a transversal filter with a large number of taps is required.
このため、トランスバーサルフィルタのクロック周期
が長くなるように変更すればよい。Therefore, the clock cycle of the transversal filter may be changed to be longer.
第４図ａに○印で、クロック周波数が32.4MHzの時
の、サンプリング点を示す。第４図ｂに○印で、クロッ
ク周波数が16.2MHzのサンプリング点を示す。In FIG. 4a, a circle indicates a sampling point when the clock frequency is 32.4 MHz. In FIG. 4b, a circle indicates a sampling point with a clock frequency of 16.2 MHz.
つまり、トランスバーサルフィルタへのクロック周波
数を半分の16.2MHzに変更すれば、トランスバーサルフ
ィルタの各データラッチ回路を増加しなくても、長期間
に渡って発生する歪みを除去することが、出来る。In other words, if the clock frequency to the transversal filter is changed to 16.2 MHz, which is half, the distortion that occurs over a long period can be removed without increasing each data latch circuit of the transversal filter.
しかし、このようにすると、光ディスクから再生され
たMUSE信号のようにS/Nの良い信号が入力された場合
は、必要以上に、長期間に渡って発生する歪みを除去す
る動作をすることとなる。しかも、当然、等化精度は、
サンプリング周波数が32.4MHzの場合に比べて劣化す
る。However, in this way, when a signal with good S / N, such as the MUSE signal reproduced from the optical disc, is input, it is possible to remove the distortion that occurs over a long period of time more than necessary. Become. And, of course, the equalization accuracy is
It deteriorates compared to when the sampling frequency is 32.4 MHz.
（ニ）課題を解決するための手段 本発明は、デジタル信号が通過するトランスバーサル
フィルタ（15）と、トレーニング信号期間の前記デジタ
ル信号が書き込まれるトレーニング信号記憶手段（26）
と、前記トランスバーサルフィルタ（15）のクロックを
切り換えるクロック切換手段（SW1）と、前記トレーニ
ング信号記憶手段（26）のデータを読み込んで、前記ト
ランスバーサルフィルタのタップ計数を演算出力する演
算手段（30,31,38,40）の出力タップ係数を前記クロッ
クの周波数に応じたものとするタップ係数切換手段（SW
2）とを備えることを特徴とする。(D) Means for Solving the Problems The present invention provides a transversal filter (15) through which a digital signal passes, and a training signal storage means (26) in which the digital signal in the training signal period is written.
A clock switching means (SW1) for switching the clock of the transversal filter (15), and a calculation means (30) for calculating and outputting the tap count of the transversal filter by reading the data of the training signal storage means (26). , 31, 38, 40) output tap coefficient according to the frequency of the clock, tap coefficient switching means (SW
2) and are provided.
（ホ）作用 本発明では、トランスバーサルフィルタ（15）のクロ
ック周波数を切り換えると共に、演算処理によるタップ
係数をもクロック周波数に合わせて切り換えるので、ク
ロック周波数に適したタップ係数を得、適切な波形等化
処理を行える。(E) Operation In the present invention, the clock frequency of the transversal filter (15) is switched, and the tap coefficient by the arithmetic processing is also switched in accordance with the clock frequency. Can be processed.
（ヘ）実施例 第１図を参照しつつ、本発明の一実施例を説明する。
尚、第１図において、第３図と同一部分には、同一符号
を付して重複説明を省略する。(F) Embodiment An embodiment of the present invention will be described with reference to FIG.
Incidentally, in FIG. 1, the same parts as those in FIG.
（32）は32.4MHzのサンプリングクロックが入力され
る入力端子、（34）は16.2MHzのサンプリングクロック
が入力される入力端子である。（36）は、VITS信号の取
り込み期間の選択回路である。（SW1）は、クロック選
択スイッチである。(32) is an input terminal to which a 32.4 MHz sampling clock is input, and (34) is an input terminal to which a 16.2 MHz sampling clock is input. (36) is a selection circuit for the VITS signal acquisition period. (SW1) is a clock selection switch.
（15）はトランスバーサル型の等化フィルタICであ
り、この等化フィルタIC（15）は、第３図の等化フィル
タ（15）をIC化したものである。（15a）は、この等化
フィルタIC（15）のクロック入力端子であり、クロック
信号に応じて、内部のデータラッチ回路を動作させる。(15) is a transversal type equalization filter IC, and this equalization filter IC (15) is an IC of the equalization filter (15) shown in FIG. Reference numeral (15a) is a clock input terminal of the equalization filter IC (15), and operates an internal data latch circuit according to the clock signal.
（26）はMUSE信号の垂直帰線期間に多重されたVIT信
号を抜き取り記憶するVITSメモリであり、このVITSメモ
リ（26）は選択回路（36）からの信号及び入力クロック
の周波数により抜き取り期間が変更される。(26) is a VITS memory for extracting and storing the VIT signals multiplexed in the vertical blanking period of the MUSE signal. This VITS memory (26) has a sampling period depending on the frequency of the signal from the selection circuit (36) and the input clock. Be changed.
（29）は16.2MHzのサンプリングによる伝送歪みのな
い理想のVIT信号のデータを記憶する第２理想VITSデー
タ記憶回路である。Reference numeral (29) is a second ideal VITS data storage circuit that stores ideal VIT signal data without transmission distortion due to 16.2 MHz sampling.
（31）はこの第２理想のVITデータとVITSメモリ（2
6）のデータとを演算して、16.2MHzクロック動作時の等
化フィルタICのタップ係数を求めて、出力する第２等化
演算処理回路である。(31) is the second ideal VIT data and VITS memory (2
This is a second equalization operation processing circuit that calculates the tap coefficient of the equalization filter IC at the time of 16.2 MHz clock operation by calculating the data of 6) and outputs it.
（SW2）はスイッチである。 (SW2) is a switch.
上記動作を説明する。 The above operation will be described.
入力端子より、歪みの少ないMUSE信号が入力されてい
る時は、使用者は、選択回路（36）により、スイッチ
（SW1,SW2）を32.4MHz側に接続して、従来と同様に動作
する。このとき、VITSメモリ（26）には、第４図ａのT1
期間のデータが書き込まれる。When a MUSE signal with less distortion is input from the input terminal, the user connects the switches (SW1, SW2) to the 32.4 MHz side by the selection circuit (36) and operates in the same manner as in the past. At this time, in the VITS memory (26), the T1 of FIG.
The period data is written.
そして、入力端子より、歪みの大きいMUSE信号が入力
されている時は、使用者は、選択回路（36）により、ス
イッチ（SW1,SW2）を16.2MHz側に接続する。VITSメモリ
（26）には、同じサンプル数のデータが書き込めるので
当然、書き込まれるVITSの期間は２倍になる（第４図ｂ
のT2参照）。Then, when the MUSE signal having large distortion is input from the input terminal, the user connects the switches (SW1, SW2) to the 16.2 MHz side by the selection circuit (36). Since the same number of samples of data can be written in the VITS memory (26), naturally the period of VITS written is doubled (Fig. 4b).
See T2).
そして、この書き込まれたデータは第２の理想VIT信
号のデータとを第２等化演算処理回路（31）で比較し
て、誤差を求め、等化アルゴリズムにより、16.2MHz動
作時のタップ係数を演算し、等化フィルタIC（15）を設
定する。Then, the written data is compared with the data of the second ideal VIT signal in the second equalization arithmetic processing circuit (31) to obtain an error, and the equalization algorithm is used to determine the tap coefficient at 16.2 MHz operation. Calculate and set equalization filter IC (15).
尚、上記実施例では、信号線路が１本のタイプを説明
したが、本願は前記特開昭64−82778号で示されるよう
な本線系と副線系からなり、この副線系に設けた等化フ
ィルタで本線系の歪みを打ち消すための信号を作成する
波形等化装置にも適応可能である。In the above embodiment, the type having one signal line has been described, but the present application consists of the main line system and the sub line system as shown in the above-mentioned Japanese Patent Laid-Open No. 64-82778, and is provided in this sub line system. It can also be applied to a waveform equalizer that creates a signal for canceling the distortion of the main line system with an equalization filter.
また、上記実施例では、回路（26,28,29,30,31,SW2,3
6）をハードウエアで示したが、実際には、マイクロコ
ンピュータのソフトウエア処理により実現されるのが一
般的である。Further, in the above embodiment, the circuit (26,28,29,30,31, SW2,3
Although 6) is shown by hardware, in practice, it is generally realized by software processing of a microcomputer.
又、上記実施例では、MUSE信号のトレーニング信号で
あるVITS信号の例を示したが、別に本願はこれに限られ
るわけではない。Further, in the above embodiment, an example of the VITS signal which is the training signal of the MUSE signal is shown, but the present application is not limited to this.
又、上記実施例では、クロック信号を16.2MHzに切り
換えたときにVITSメモリ（26）への取り込みサンプリン
グ周波数も16.2MHzに切り換えたが、別に本願はこれに
限られるわけではない。例えば、第２図に示すごとく、
VITSメモリ（26）に32.4MHzのサンプリングによるT2期
間のデータを書き込み、これで演算処理して、タップ係
数を演算出力する。Further, in the above embodiment, when the clock signal was switched to 16.2 MHz, the sampling frequency to be taken into the VITS memory (26) was also switched to 16.2 MHz, but the present invention is not limited to this. For example, as shown in FIG.
The data of T2 period by sampling of 32.4MHz is written in the VITS memory (26), the arithmetic processing is performed by this, and the tap coefficient is arithmetically output.
第２図の回路では、このT2期間用の32.4MHz用のタッ
プ係数を、16.2MHzに変換する交換回路（40）と、このT
2期間用の32.4MHz用のタップ係数からT1期間用の32.4MH
z用のタップ係数を抜き取る抜き取り回路（38）とを、
設けている。そして、16.2MHzのクロック選択時に、こ
の変換回路（40）から出力されるタップ係数を選択出力
する。また、32.4MHzのクロック選択時には、抜き取り
回路（38）から出力されるタップ係数を選択出力する。
尚、このようにすると、演算処理が複雑となり、又、VI
TSメモリの容量も多く必要となる。In the circuit shown in Fig. 2, the tap coefficient for 32.4MHz for this T2 period is converted to 16.2MHz, and this T
Tap coefficient for 32.4MHz for 2 periods to 32.4MH for T1 periods
With the extraction circuit (38) for extracting the tap coefficient for z,
It is provided. Then, when the 16.2 MHz clock is selected, the tap coefficient output from the conversion circuit (40) is selected and output. When the 32.4 MHz clock is selected, the tap coefficient output from the sampling circuit (38) is selected and output.
If this is done, the calculation processing becomes complicated and the VI
A large amount of TS memory is required.
（ト）発明の効果 本発明によれば、トランスバーサルフィルタ（15）の
タップ数を増加させることなく入力信号の歪みに応じた
波形等化処理が行える。(G) Effect of the Invention According to the present invention, waveform equalization processing according to distortion of an input signal can be performed without increasing the number of taps of the transversal filter (15).
第１図は本願の第１実施例を示す図である。 第２図は本願の第２実施例を示す図である。 第３図は従来例を示す図である。 第４図はサンプリング点を示す図である。 （15）……等化フィルタIC（トランスバーサルフィル
タ）、 （26）……VITSメモリ（トレーニング信号記憶手段）、 （30,31,38,40）……等化演算処理回路、第２等化演算
処理回路、抜き取り回路、変換回路（演算手段）、 （SW1）……クロック選択スイッチ（クロック切換手
段）、 （SW2）……スイッチ（タップ係数切換手段）。FIG. 1 is a diagram showing a first embodiment of the present application. FIG. 2 is a diagram showing a second embodiment of the present application. FIG. 3 is a diagram showing a conventional example. FIG. 4 is a diagram showing sampling points. (15) …… Equalization filter IC (transversal filter), (26) …… VITS memory (training signal storage means), (30,31,38,40) …… Equalization arithmetic processing circuit, second equalization Arithmetic processing circuit, sampling circuit, conversion circuit (arithmetic means), (SW1) ... clock selection switch (clock switching means), (SW2) ... switch (tap coefficient switching means).
Claims (1)
フィルタ（15）と、 トレーニング信号期間の前記デジタル信号が書き込まれ
るトレーニング信号記憶手段（26）と、 前記トランスバーサルフィルタ（15）のクロックを切り
換えるクロック切換手段（SW1）と、 前記トレーニング信号記憶手段（26）のデータを読み込
んで、前記トランスバーサルフィルタのタップ計数を演
算出力する演算手段（30,31,38,40）の出力タップ係数
を前記クロックの周波数に応じたものとするタップ係数
切換手段（SW2）と を備える波形等化装置。1. A transversal filter (15) through which a digital signal passes, training signal storage means (26) in which the digital signal in a training signal period is written, and clock switching for switching the clock of the transversal filter (15). Means (SW1) and the data of the training signal storage means (26) are read, and the output tap coefficient of the calculation means (30, 31, 38, 40) for calculating and outputting the tap count of the transversal filter A waveform equalizer having a tap coefficient switching means (SW2) adapted to the frequency.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181302A JP2562721B2 (en) | 1990-07-09 | 1990-07-09 | Waveform equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181302A JP2562721B2 (en) | 1990-07-09 | 1990-07-09 | Waveform equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0470065A JPH0470065A (en) | 1992-03-05 |
| JP2562721B2 true JP2562721B2 (en) | 1996-12-11 |
Family
ID=16098305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2181302A Expired - Fee Related JP2562721B2 (en) | 1990-07-09 | 1990-07-09 | Waveform equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2562721B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044211A (en) | 2007-08-06 | 2009-02-26 | Sony Corp | Waveform equalizer and control method thereof, and reception device and control method thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254871A (en) * | 1989-03-29 | 1990-10-15 | Hitachi Ltd | Waveform equalizing circuit |
-
1990
- 1990-07-09 JP JP2181302A patent/JP2562721B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0470065A (en) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896213A (en) | Ghost cancelling reference signal transmission/reception system | |
| US5491518A (en) | Equalization apparatus with fast coefficient updating operation | |
| US4306249A (en) | Digital signal processing method and apparatus | |
| JP3094387B2 (en) | Ghost cancellation reference signal capture circuit used in TV receiver or video recorder | |
| US4303895A (en) | Automatic equalizer | |
| CN1088306C (en) | Symbol clock regeneration in digital signal receivers for recovering digital data buried in NTSC TV signals | |
| US6441843B1 (en) | Suppression of effects of co-channel NTSC interference artifacts upon digital TV receiver adaptive equalizer | |
| US6377312B1 (en) | Adaptive fractionally spaced equalizer for received radio transmissions with digital content, such as DTV signals | |
| US6384858B1 (en) | Suppression of co-channel NTSC interference artifacts when extracting training signal for a DTV receiver equalizer | |
| EP0527579B1 (en) | Magnetic reproducing apparatus | |
| JP2562721B2 (en) | Waveform equalizer | |
| US4480271A (en) | Dropped sample data rate reduction system | |
| JP3168576B2 (en) | Waveform equalization filter device | |
| JP2843690B2 (en) | Waveform equalization circuit | |
| JP2000244777A (en) | Waveform equalizing device | |
| US6124894A (en) | Audio signal processor | |
| US5842171A (en) | Audio signal processor | |
| JP2693020B2 (en) | Waveform equalizer and method thereof | |
| JP2951019B2 (en) | Waveform equalizer | |
| US5194832A (en) | Transversal equalizer | |
| EP0042446A1 (en) | Automatic equalizer | |
| JP2562735B2 (en) | Waveform equalization LSI and video signal receiver | |
| KR0129563B1 (en) | A ghost cancelling apparatus | |
| JPH04286471A (en) | Waveform equalization control method | |
| JP3256966B2 (en) | Television signal processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |