JP2561734B2 - Transformer internal failure prediction device - Google Patents

Transformer internal failure prediction device

Info

Publication number
JP2561734B2
JP2561734B2 JP1211668A JP21166889A JP2561734B2 JP 2561734 B2 JP2561734 B2 JP 2561734B2 JP 1211668 A JP1211668 A JP 1211668A JP 21166889 A JP21166889 A JP 21166889A JP 2561734 B2 JP2561734 B2 JP 2561734B2
Authority
JP
Japan
Prior art keywords
zero
transformer
failure prediction
phase current
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1211668A
Other languages
Japanese (ja)
Other versions
JPH0378431A (en
Inventor
久雄 山本
耕一郎 大薮
明 金田
敏信 海老坂
啓司 諌早
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KYUSHU DENRYOKU KK
Mitsubishi Electric Corp
Original Assignee
KYUSHU DENRYOKU KK
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KYUSHU DENRYOKU KK, Mitsubishi Electric Corp filed Critical KYUSHU DENRYOKU KK
Priority to JP1211668A priority Critical patent/JP2561734B2/en
Publication of JPH0378431A publication Critical patent/JPH0378431A/en
Application granted granted Critical
Publication of JP2561734B2 publication Critical patent/JP2561734B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Protection Of Transformers (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【産業上の利用分野】[Industrial applications]

この発明は配電線に設けられた柱上変圧器や地中変圧
器等の変圧器の内部故障を予知する変圧器の内部故障予
知装置に関するものである。
The present invention relates to a transformer internal failure prediction device for predicting an internal failure of a transformer such as a pole transformer or an underground transformer provided on a distribution line.

【従来の技術】[Prior art]

第6図はこの発明を適用し得る従来の故障検出を行う
ようにした配電系統を示すブロック図であり、図におい
て、1は配電用変電所に設けられた主変圧器、2は主変
圧器1から出力される電力が供給される母線、L1〜Ln
母線2を介して上記電力の供給を受ける配電線、GPTは
母線2に接続された設置用変圧器、OVGは設置用変圧器G
PTから得られる零相電圧V0により動作される地絡過電圧
リレーである。 CB1〜CBnは配電線L1〜Lnに設けられたしゃ断器、CTs1
〜CTsnは配電線L1〜Lnに設けられた変流器、S1〜Snは変
流器CTs1〜CTsnを流れる電流により動作される過電流リ
レー、ZCT1〜ZCTnは配電線L1〜Lnに設けられた零相変流
器、G1〜Gnは上記零相変流器ZCT1〜ZCTnを流れる電流と
上記零相電圧V0とにより動作される地絡方向リレー、SS
11〜SSn1,SS12〜SSn2は配電線L1〜Lnの所定区間毎に設
けられた区分開閉器である。 第7図は上記しゃ断器CB1〜CBnを動作させる駆動回路
を示すブロック図であり、図において、AND1〜ANDnは、
一方の入力端子に上記地絡過電圧リレーOVGの動作時に
得られるOVG動作信号が加えられると共に、他方の入力
端子に上記地絡方向リレーG1〜Gnの動作時に得られるG1
動作信号〜Gn動作信号がそれぞれ加えられるアンドゲー
ト、T1〜TnはアンドゲートAND1〜ANDnの出力で駆動され
て、しゃ断器CB1〜CBnへ一定時間後にCB1トリップ信号
〜CBnトリップ信号を出力するタイマー回路である。 次に動作について説明する。各配電線L1〜Lnには、母
線2を介して配電用変電所の主変圧器1より電力が供給
され、この電力はしゃ断器CB1〜CBnを通じて各配電線L1
〜Lnの区分閉開器SS11〜SSn1,SS12〜SSn2で区分される
各区間に接続された負荷に供給される。この状態におい
て、例えば、配電線L1において地絡事故が生じたとす
る。これにより、接地用変圧器GPTに接続された限流抵
抗器より零相電圧V0が得られ、このため地絡過電圧リレ
ーOVGが動作して、OVG動作信号が出力される。これと共
に、例えば零相変流器ZCT1からの零相電流により地絡方
向リレーG1が動作し、G1動作信号が出力される。上記OV
G動作信号及びG1動作信号は、第7図のアンドゲートAND
1に加えられ、そのアンド出力によりタイマー回路T1
動作されて、CB1トリップ信号が出力される。このCB1
リップ信号はしゃ断器CB1に送られ、これによってしゃ
断器CB1が動作して、配電線L1が母線2から切り離され
る。
FIG. 6 is a block diagram showing a conventional power distribution system to which the present invention can be applied, and in the figure, 1 is a main transformer provided in a distribution substation, and 2 is a main transformer. 1 is a bus to which the power output is supplied, L 1 to L n are distribution lines that receive the above power via the bus 2, GPT is an installation transformer connected to the bus 2, OVG is an installation transformer Bowl G
It is a ground fault overvoltage relay operated by zero-phase voltage V 0 obtained from PT. CB 1 to CB n is circuit breaker provided in the distribution line L 1 ~L n, CT s1
To CT sn current transformer provided on the distribution line L 1 ~L n, S 1 ~S n overcurrent relay which is operated by the current flowing through the current transformer CT s1 ~CT sn, ZCT 1 ~ZCT n is Zero-phase current transformers provided on the distribution lines L 1 to L n , G 1 to G n are grounds operated by the current flowing through the zero-phase current transformers ZCT 1 to ZCT n and the zero-phase voltage V 0. Relay relay, SS
11 to SS n1 and SS 12 to SS n2 are section switches provided for each predetermined section of the distribution lines L 1 to L n . FIG. 7 is a block diagram showing a drive circuit for operating the circuit breakers CB 1 to CB n . In the figure, AND 1 to AND n are
An OVG operation signal obtained during the operation of the ground fault overvoltage relay OVG is applied to one input terminal, and G 1 obtained during the operation of the ground fault direction relays G 1 to G n is applied to the other input terminal.
AND gate operation signal ~G n operation signals are applied respectively, T 1 through T n is driven by the output of the AND gate AND 1 ~AND n, CB 1 trip signal-after a certain time to breaker CB 1 to CB n CB n A timer circuit that outputs a trip signal. Next, the operation will be described. Electric power is supplied to each of the distribution lines L 1 to L n from the main transformer 1 of the distribution substation via the bus 2, and this power is supplied to each of the distribution lines L 1 through the breakers CB 1 to CB n.
It is supplied to a load connected to the respective sections Segmented by ~L n segments closed opening device SS 11 ~SS n1, SS 12 ~SS n2. In this state, for example, a ground fault has occurred in the distribution line L 1. As a result, the zero-phase voltage V 0 is obtained from the current limiting resistor connected to the grounding transformer GPT, so that the ground fault overvoltage relay OVG operates and the OVG operation signal is output. At the same time, the ground fault direction relay G 1 is operated by the zero-phase current from the zero-phase current transformer ZCT 1 , for example, and the G 1 operation signal is output. OV above
The G operation signal and the G 1 operation signal are the AND gate AND of FIG.
In addition to 1 , the AND circuit operates the timer circuit T 1 to output the CB 1 trip signal. The CB 1 trip signal is sent to the circuit breaker CB 1, which breaker CB 1 operates by power distribution line L 1 is disconnected from the bus 2.

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

従来の配電系統は以上のように構成されているので、
地絡,短絡等の実際の故障の発生には、対応することが
できるが、配電線に設けられた柱上変圧器の故障予知段
階での地絡故障或は再閉路成功時の瞬時地絡故障等のよ
うな内部故障を予知することはできず、このため柱上変
圧器の永久内部故障に発展し、配電線CBトリップによる
停電等の影響が生じる等の問題点があった。 この発明は上記のような問題点を解決するために成さ
れたもので、変圧器に内部故障が発生することを予知す
ることのできる変圧器の内部故障予知装置を得ることを
目的とする。
Since the conventional distribution system is configured as described above,
Although it is possible to respond to the occurrence of actual faults such as ground faults and short circuits, ground faults at the failure prediction stage of pole transformers installed in distribution lines or instantaneous ground faults when reclosing is successful. Since it is impossible to predict an internal failure such as a failure, there has been a problem that it develops into a permanent internal failure of the pole transformer, and an influence such as a power failure due to a distribution line CB trip occurs. The present invention has been made to solve the above problems, and an object thereof is to obtain an internal failure prediction device for a transformer that can predict that an internal failure will occur in the transformer.

【課題を解決するための手段】[Means for Solving the Problems]

この発明に係る変圧器の内部故障予知装置は、配電系
統の零相電流,零相電圧の入力波形解析データと、予め
登録された変圧器内部故障予知状態時の零相電流,零相
電圧の波形解析データとを照合し、所定の条件が一致し
たとき、故障予知信号を出力するようにしたものであ
る。
An internal failure prediction device for a transformer according to the present invention includes input waveform analysis data of a zero-phase current and a zero-phase voltage of a distribution system, and pre-registered zero-phase current and zero-phase voltage in a transformer internal failure prediction state. The waveform prediction data is collated, and when a predetermined condition is matched, a failure prediction signal is output.

【作用】[Action]

この発明における変圧器の内部故障予知装置は、実際
に変圧器に故障が発生する前に故障が発生しそうな状況
にあることを知ることができるので、事前に対策を講じ
て停電等を未然に防止することができる。
Since the internal failure prediction device for a transformer according to the present invention can know that a failure is likely to occur before the failure actually occurs in the transformer, it is possible to take measures beforehand to prevent a power failure or the like. Can be prevented.

【実施例】【Example】

以下、この発明の一実施例を図について説明する。第
1図においては第6図と対応する部分には同一符号を付
して説明を省略する。ZCT01〜ZCT0nは各配電線L1〜Ln
設けられた地絡故障予知検出用の零相電流検出器(以下
零相変流器と記す)で、それぞれ零相電流I01〜I0nを出
力する。CT1〜CTnは短絡故障予知検出用の変流器で、そ
れぞれ電流I1〜Inを出力する。3は故障予知演算部で、
上記各電流I01〜I0n,I1〜Inが加えられると共に、零相
電圧検出器(以下接地用変圧器と記す)GPTから得られ
る零相電圧V0及び2次側の線間電圧VSが加えられる。14
は故障予知演算部3の演算結果を表示するCRT等から成
る表示装置である。 第2図は故障予知演算部3の構成を示すブロック図で
あり、第2図において、4は上記各電流I01〜I0n,I1〜I
n及び各電圧V0,VSを所定周期でサンプリングして保持す
るサンプルホールド回路、5はサンプルホールド回路4
のサンプル値を順次に取り出すマルチプレクサ、6はマ
ルチプレクサ5から順次に得られる各サンプル値をディ
ジタルデータに変換するA/D変換器であり、当該A/D変換
器6とサンプルホールド回路4とマルチプレクサ5から
入力部が構成されている。7はRAMから成るメモリで、A
/D変換器6から出力される各電流I01〜I0n、I1〜In及び
電圧V0,VSの入力波形データと、この入力波形データを
波形解析した入力波形解析データとから成る入力データ
が書き込まれる。 8はROMから成るメモリで、柱上変圧器の内部故障予
知状態時における各配電線L1〜Lnの電流,電圧の故障予
知状態時波形データ及びその故障予知状態時波形分析デ
ータ(基準波形解析データ)とから成る柱上変圧器の内
部故障時データが格納されている。なお、故障予知時波
形は、実際に故障が発生した時、それ以前の波形を分析
する作業を何度も行なうことにより、殆んど故障に至る
ような波形を決定する。因に、メモリ7及びメモリ8か
ら記憶部が構成されている。 9はメモリ7のデータとメモリ8のデータとを照合し
て所定の演算処理を行うCPU、10はCPU9の演算処理プロ
グラムが格納されたプログラムメモリ、11はCPU9と各部
とを接続するバスライン、12はCPU9の演算結果に基いて
表示装置14を制御するコントローラ、13はCPU9の演算結
果による故障予知信号を出力するためのプロセス入出力
回路であり、当該プロセス入出力回路13とCPU9からデー
タ照合部が構成されている。 次に動作について説明する。各配電線L1〜Lnにおける
零相変流器ZCT01〜ZCT0n及び変流器CT1〜CTnから得られ
る零相電流I01〜I0n,負荷電流I1〜Inと、接地用変圧器G
PTから得られる零相電圧V0、線間電圧VSは故障予知演算
部3に送られ、サンプルホールド回路4でサンプリング
される。第3図は零相電流I01,I02を例として、サンプ
リングの様子を示すもので、それぞれ所定周期でサンプ
リングされることにより、I01についてはサンプル値D11
〜D1nが得られ、I02についてはサンプル値D21〜D2nが得
られる。これらのサンプル値はマルチプレクサ5により
順次に取り出され、次にA/D変換器6でディジタルデー
タに変換された後、メモリ7に書き込まれる。 一方、メモリ8には第4図に示すような柱上変圧器の
内部故障時における各零相電流I01〜I0n,零相電圧V0
線間電圧VSの波形に基づいて得られる波形データとその
波形解析データとから成る柱上変圧器の内部故障時デー
タがあらかじめ格納されている。柱上変圧器内部で地絡
故障が発生した時には、第4図(A)に示すように、I
01〜I0nとV0とが特異波形に変化する。上記柱上変圧器
の内部故障時データはこのようなI01〜I0n,V0及びVS
波形データとその波形解析データとから成っている。波
形解析データは波形データの特徴を解析したもので、例
えば、I01〜I0n,I1〜In,V0,VSの各波形の基本波実効
値、継続時間、波高値(p−p値)、直流分の大きさ、
高調波f1〜fn成分の大きさ、V0とI01〜I0nとの各位相角
等の数項目について解析したものである。第4図(B)
はその波形解析データを示す。 CPU9はメモリ7の入力データとメモリ8の内部故障時
データとを照合し、第5図に示す予知検出ロジックを用
いて柱上変圧器の内部故障予知のための演算を行う。第
5図において、先ず、入力データのI01〜I0nについて、
それぞれ図示の(0)〜(4)の各条件を満たしている
か否かを調べる。即ち、(0)I01〜I0nの波形のp−p
値が一定値以上となっているか、(1)I01〜I0nの波形
が一定時間以上継続しているか、(2)I01〜I0nの基本
波の実効値が一定値以上となっているか、(3)I01〜I
0nの直流レベルが一定値以上となっているか、(4)I
01〜I0nのf1〜fnの各高調波の実効値がそれぞれ設定範
囲内にあるか、を調べる。そして、I01〜I0nの各々につ
いて、上記(0)〜(4)の条件が全て満たされていれ
ば、YESの信号をI01〜I0n毎にORゲートを通じてANDゲー
トに出力する。次に、V0について上記(0)〜(4)の
条件を調べ、全てを満たしていればYESの信号をANDゲー
トに出力する。さらに、V0とI01〜I0nとについて、それ
ぞれ両者の立上り時刻が一定時間内にあるか否かを調
べ、一定時間内にあれば、YESの信号をI01〜I0n毎にAND
ゲートに出力する。以上により、それぞれ条件が満たさ
れたとき、ANDゲートより柱上変圧器の内部故障を予知
する故障予知信号がI01〜I0n毎に、即ち、配電線L1〜Ln
毎に出力される。 上記故障予知信号を出力するときは、その内容を表示
装置14で表示する。表示の内容としては、例えば電流,
電圧の波形,柱上変圧器の内部故障が予知される配電線
名,予知検出時刻,波形解析データ等が必要に応じて表
示される。 尚、上記実施例では変圧器の内部故障予知装置を配電
用変電所に設けた例を述べたが、配電線上例えば区分開
閉器の設置箇所に設けても、あるいは検出部のみを当該
設置箇所に設けても同様の効果を奏する。 又、零相電圧,零相電流の検出器として専用の接地用
変圧器,零相変流器を用いたが、既設設備を流用しても
又、光センサ等の他の検出方式の検出器を用いても同様
の効果を奏する。
An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, parts corresponding to those in FIG. 6 are designated by the same reference numerals and the description thereof will be omitted. ZCT 01 ~ZCT 0n the zero-phase current detector for ground fault prediction detection provided for each distribution line L 1 ~L n (hereinafter referred to as zero-phase current transformer), the zero-phase current, respectively I 01 ~I Output 0n . CT 1 to CT n in current transformer for short-circuit failure prediction detection, and outputs a current I 1 ~I n respectively. 3 is a failure prediction calculation unit,
Each current I 01 ~I 0n, with I 1 ~I n is applied, the zero-phase voltage detector (hereinafter referred to as grounding transformer) zero-phase voltage V 0 and the secondary side of the line voltage obtained from the GPT V S is added. 14
Is a display device including a CRT or the like for displaying the calculation result of the failure prediction calculation unit 3. FIG. 2 is a block diagram showing the configuration of the failure prediction calculation unit 3. In FIG. 2, 4 is the currents I 01 to I 0n and I 1 to I.
a sample and hold circuit that samples and holds the n and each of the voltages V 0 and V S at a predetermined period,
, 6 is an A / D converter for converting each sample value sequentially obtained from the multiplexer 5 into digital data. The A / D converter 6, the sample hold circuit 4, and the multiplexer 5 are provided. The input part is composed of. 7 is a memory consisting of RAM, A
/ Each current I 01 ~I 0n output from D converter 6 consists of an input waveform data I 1 ~I n and voltage V 0, V S, the input waveform data and the input waveform analysis data waveform analysis Input data is written. Reference numeral 8 is a memory composed of a ROM, which is the waveform data of the current and voltage of each distribution line L 1 to L n in the failure prediction state and the waveform analysis data of the failure prediction state (reference waveform Data for internal failure of pole transformer, which consists of (analysis data) and In addition, when a failure actually occurs, the failure prediction waveform is determined by repeating the work of analyzing the previous waveforms many times to determine a waveform that almost causes the failure. Incidentally, the memory 7 and the memory 8 constitute a storage unit. 9 is a CPU that collates the data of the memory 7 with the data of the memory 8 and performs a predetermined arithmetic processing, 10 is a program memory in which the arithmetic processing program of the CPU 9 is stored, 11 is a bus line that connects the CPU 9 and each unit, 12 is a controller that controls the display device 14 based on the calculation result of the CPU 9, 13 is a process input / output circuit for outputting a failure prediction signal based on the calculation result of the CPU 9, and data collation from the process input / output circuit 13 and the CPU 9 Parts are made up. Next, the operation will be described. Each distribution line L 1 ~L zero phase at n current transformer ZCT 01 ~ZCT 0n and current transformer CT 1 zero-phase current obtained from ~CT n I 01 ~I 0n, the load current I 1 ~I n, ground Transformer G
Zero-phase voltage obtained from the PT V 0, the line voltage V S is sent to the failure prediction operation unit 3, it is sampled by the sample hold circuit 4. As Figure 3 example the zero phase current I 01, I 02, indicates the state of sampling, by each of which is sampled at a predetermined period, the sample value D 11 is about I 01
DD 1n, and sample values D 21 DD 2n for I 02 . These sample values are sequentially taken out by the multiplexer 5, then converted into digital data by the A / D converter 6, and then written into the memory 7. On the other hand, in the memory 8, each zero-phase current I 01 to I 0n , zero-phase voltage V 0 at the time of internal failure of the pole transformer as shown in FIG. 4,
Data for an internal failure of a pole transformer, which is composed of waveform data obtained based on the waveform of the line voltage V S and its waveform analysis data, is stored in advance. When a ground fault occurs inside the pole transformer, as shown in Fig. 4 (A), I
01 to I 0n and V 0 change to a singular waveform. The internal failure data of the pole transformer is composed of such waveform data of I 01 to I 0n , V 0 and V S and its waveform analysis data. Waveform analysis data obtained by analyzing the characteristics of the waveform data, for example, I 01 ~I 0n, I 1 ~I n, V 0, the fundamental effective value of the waveform of V S, the duration, the peak value (p- p value), the size of the DC component,
It is an analysis of several items such as the magnitudes of the harmonic components f 1 to f n and the phase angles of V 0 and I 01 to I 0n . FIG. 4 (B)
Indicates the waveform analysis data. The CPU 9 collates the input data of the memory 7 with the internal failure data of the memory 8, and uses the prediction detection logic shown in FIG. 5 to perform calculation for predicting the internal failure of the pole transformer. In FIG. 5, first, regarding I 01 to I 0n of the input data,
It is examined whether or not the respective conditions (0) to (4) shown in the drawing are satisfied. That is, (0) pp of the waveform of I 01 to I 0n
Is the value above a certain value, (1) Is the waveform of I 01 to I 0n continued for a certain time or more, (2) Is the effective value of the fundamental wave of I 01 to I 0n above a certain value? Ika, (3) I 01 ~ I
Is the DC level of 0n above a certain level? (4) I
Check if the effective value of each harmonic of f 1 to f n of 01 to I 0n is within the setting range. Then, for each of the I 01 ~I 0n, the (0) to (4) conditions if satisfied all if the outputs a signal YES to the AND gate through the OR gate for each I 01 ~I 0n. Next, with respect to V 0 , the conditions (0) to (4) above are checked, and if all of them are satisfied, a YES signal is output to the AND gate. Further, regarding V 0 and I 01 to I 0n , it is checked whether or not the respective rising times are within a certain time, and if they are within a certain time, a YES signal is ANDed for each I 01 to I 0n.
Output to the gate. From the above, when the respective conditions are satisfied, the failure prediction signal for predicting the internal failure of the pole transformer is output from the AND gate every I 01 to I 0n , that is, the distribution lines L 1 to L n.
It is output every time. When the failure prediction signal is output, its contents are displayed on the display device 14. The contents of the display include, for example, current,
The voltage waveform, distribution line name that predicts an internal failure of the pole transformer, prediction detection time, waveform analysis data, etc. are displayed as necessary. In the above embodiment, the example of providing the transformer internal failure prediction device in the distribution substation has been described. Even if it is provided, the same effect can be obtained. Although a dedicated grounding transformer and zero-phase current transformer were used as detectors for zero-phase voltage and zero-phase current, detectors of other detection methods such as optical sensors can be used even if existing equipment is diverted. The same effect can be obtained by using.

【発明の効果】【The invention's effect】

以上のように、この発明によれば、零相電圧と零相電
流をサンプリングした入力波形データに係る入力波形解
析データと、変圧器に内部故障が発生するに至る直前の
基準波形解析データを照合し、所定条件が一致したとき
故障予知信号を出力するように構成したので、変圧器に
おいて実際に内部故障が発生する前に故障の発生を予知
することができる結果、変圧器の内部故障を未然に防止
して停電を回避する対策をたてることができるととも
に、万一内部故障が発生して停電が発生しても故障箇所
を把握できるため故障を迅速かつ容易に復帰することが
でき、極めて信頼度の高い電力供給が可能になる効果が
ある。
As described above, according to the present invention, the input waveform analysis data relating to the input waveform data obtained by sampling the zero-phase voltage and the zero-phase current is collated with the reference waveform analysis data immediately before the internal failure occurs in the transformer. However, since the failure prediction signal is output when the predetermined conditions are met, it is possible to predict the occurrence of a failure before the internal failure of the transformer actually occurs. In addition to being able to take preventive measures to prevent a power failure, even if an internal failure should occur and a power failure should occur, it is possible to recover the failure quickly and easily because the failure location can be identified. This has the effect of enabling reliable power supply.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例による変圧器の故障予知装
置を示すブロック図、第2図は同装置の故障予知演算部
のブロック図、第3図は同装置の電流のサンプリングの
状態を示す波形図、第4図(A)は同装置の変圧器の内
部故障時における電流,電圧の波形図、第4図(B)は
波形解析データ図、第5図は同装置の故障予知検出ロジ
ックを示すブロック図、第6図は従来の配電系統を示す
ブロック図、第7図は同配電系統のしゃ断器の駆動回路
を示すブロック図である。 2は母線、L1〜Lnは配電線、GPTは接地用変圧器、ZCT01
〜ZCT0nは零相変流器、3は故障予知演算部、7,8はメモ
リ、9はCPU。 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a block diagram showing a failure prediction device for a transformer according to an embodiment of the present invention, FIG. 2 is a block diagram of a failure prediction calculation unit of the device, and FIG. 3 is a current sampling state of the device. FIG. 4A is a waveform diagram, FIG. 4A is a waveform diagram of current and voltage at the time of internal failure of the transformer of the device, FIG. 4B is a waveform analysis data diagram, and FIG. 5 is failure prediction detection of the device. FIG. 6 is a block diagram showing a logic, FIG. 6 is a block diagram showing a conventional power distribution system, and FIG. 7 is a block diagram showing a drive circuit of a circuit breaker of the power distribution system. 2 is a bus bar, L 1 to L n are distribution lines, GPT is a grounding transformer, ZCT 01
~ ZCT 0n is a zero-phase current transformer, 3 is a failure prediction calculator, 7 and 8 are memories, and 9 is a CPU. In the drawings, the same reference numerals indicate the same or corresponding parts.

フロントページの続き (72)発明者 大薮 耕一郎 福岡県福岡市南区塩原2丁目1番47号 九州電力株式会社総合研究所電力研究室 内 (72)発明者 金田 明 兵庫県神戸市兵庫区和田崎町1丁目1番 2号 三菱電機株式会社制御製作所内 (72)発明者 海老坂 敏信 兵庫県神戸市兵庫区和田崎町1丁目1番 2号 三菱電機株式会社制御製作所内 (72)発明者 諌早 啓司 兵庫県神戸市兵庫区和田崎町1丁目1番 2号 三菱電機株式会社制御製作所内 (56)参考文献 特開 昭63−224622(JP,A)Front Page Continuation (72) Inventor Koichiro Oyabu 2-47 Shiobara, Minami-ku, Fukuoka City, Fukuoka Prefecture Kyushu Electric Power Co., Inc. Research Institute, Electric Power Laboratory (72) Inventor Akira Kaneda Wadazaki, Hyogo-ku, Kobe-shi, Hyogo Prefecture 1-2 1-2, Mitsubishi Electric Co., Ltd. Control Works (72) Inventor Toshinobu Ebisaka 1-2-1, Wadazakicho, Hyogo-ku, Kobe-shi, Hyogo Mitsubishi Electric Co., Ltd. Control Works (72) Inventor Keiji Isahaya 1-2, Wadasaki-cho, Hyogo-ku, Kobe-shi, Hyogo Mitsubishi Electric Corporation Control Factory (56) Reference JP-A-63-224622 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】変圧器から給電される配電系統の零相電圧
を検出する零相電圧検出器と、上記配電系統の零相電流
を検出する零相電流検出器と、上記零相電圧検出器によ
り検出された零相電圧及び上記零相電流検出器により検
出された零相電流を入力波形データとしてサンプリング
する入力部と、上記入力部によりサンプリングされた入
力波形データに係る入力波形解析データを記憶するとと
もに、上記変圧器に内部故障が発生するに至る直前の基
準波形解析データを記憶する記憶部と、上記記憶部によ
り記憶された入力波形解析データと基準波形解析データ
を照合し、所定条件が一致したとき故障予知信号を出力
するデータ照合部とを備えた変圧器の内部故障予知装
置。
1. A zero-phase voltage detector for detecting a zero-phase voltage of a distribution system fed from a transformer, a zero-phase current detector for detecting a zero-phase current of the distribution system, and the zero-phase voltage detector. An input section for sampling the zero phase voltage detected by the zero phase current and the zero phase current detected by the zero phase current detector as input waveform data, and input waveform analysis data related to the input waveform data sampled by the input section. At the same time, the storage unit that stores the reference waveform analysis data immediately before the internal failure occurs in the transformer, the input waveform analysis data and the reference waveform analysis data stored by the storage unit are collated, and the predetermined condition is An internal failure prediction device for a transformer, comprising: a data verification unit that outputs a failure prediction signal when they match.
JP1211668A 1989-08-17 1989-08-17 Transformer internal failure prediction device Expired - Lifetime JP2561734B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1211668A JP2561734B2 (en) 1989-08-17 1989-08-17 Transformer internal failure prediction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1211668A JP2561734B2 (en) 1989-08-17 1989-08-17 Transformer internal failure prediction device

Publications (2)

Publication Number Publication Date
JPH0378431A JPH0378431A (en) 1991-04-03
JP2561734B2 true JP2561734B2 (en) 1996-12-11

Family

ID=16609619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1211668A Expired - Lifetime JP2561734B2 (en) 1989-08-17 1989-08-17 Transformer internal failure prediction device

Country Status (1)

Country Link
JP (1) JP2561734B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224622A (en) * 1987-03-14 1988-09-19 オムロン株式会社 Grounding protection relay

Also Published As

Publication number Publication date
JPH0378431A (en) 1991-04-03

Similar Documents

Publication Publication Date Title
KR890015032A (en) Fault phase identification method and apparatus
JP2011223801A (en) Dc grounding position searching method, grounding current supply device and dc ground monitoring system
KR100231522B1 (en) Monitoring apparatus for gis
US20160370414A1 (en) Method and device for detecting a fault in an electrical network
JP2561734B2 (en) Transformer internal failure prediction device
JP2635177B2 (en) Failure prediction device for distribution system
KR101816896B1 (en) Automatic Diagnosis System and Method for Electric Distribution Network
JP2635176B2 (en) Circuit breaker / switch operation detector
JP3172845B2 (en) Method and apparatus for predicting the life of a segmented switch
JPH0670676B2 (en) Lightning strike prediction device
JP2558884B2 (en) Distribution line ground fault protection device
JP2558885B2 (en) Distribution line ground fault protection device
RU2136099C1 (en) Device for checking and protecting transformer windings against deformation under short-circuit conditions
JP3246861U (en) Inspection System
JPH06284551A (en) Testing circuit of overcurrent protection device
JPH08265957A (en) Matrix operation type system protector
JPH05164807A (en) Power main circuit checker
JP2000184573A (en) Protective relay device
JPH0378420A (en) Device for monitoring abnormal state of distribution line
JP3240217B2 (en) Power system failure detection device
JPH11178200A (en) Power distribution system
JPH04275018A (en) Substation fault section detecting apparatus
JP2003143747A (en) Monitoring and protection method for power system, and program
JPH04236124A (en) Method for detecting small ground fault of high-voltage distribution line
JP2717320B2 (en) Predicted ground fault accident detection method for high voltage distribution line and predicted ground fault accident section detection method