JP2559030B2 - Method for manufacturing metal thin film - Google Patents

Method for manufacturing metal thin film

Info

Publication number
JP2559030B2
JP2559030B2 JP61175251A JP17525186A JP2559030B2 JP 2559030 B2 JP2559030 B2 JP 2559030B2 JP 61175251 A JP61175251 A JP 61175251A JP 17525186 A JP17525186 A JP 17525186A JP 2559030 B2 JP2559030 B2 JP 2559030B2
Authority
JP
Japan
Prior art keywords
aluminum
silicon
film
substrate
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61175251A
Other languages
Japanese (ja)
Other versions
JPS6333569A (en
Inventor
敬生 天沢
宏昭 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61175251A priority Critical patent/JP2559030B2/en
Publication of JPS6333569A publication Critical patent/JPS6333569A/en
Application granted granted Critical
Publication of JP2559030B2 publication Critical patent/JP2559030B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は金属薄膜の製造方法にかかり、特に半導体集
積回路の電極配線として多用されているアルミニュウム
薄膜の製造方法に関するものである。
TECHNICAL FIELD The present invention relates to a method for producing a metal thin film, and more particularly to a method for producing an aluminum thin film, which is widely used as an electrode wiring of a semiconductor integrated circuit.

〔従来の技術〕[Conventional technology]

一般の半導体集積回路装置における電極あるいは配線
材料として、従来、専らアルミニュウムまたはアルミニ
ュウム合金が用いられており、これ以外の金属材料が用
いられることは極めて希である。この理由は、アルミニ
ュウムは導電率が最も高い金属の一つであり、しかも多
量に安価に入手できること、また酸化性雰囲気において
も表面にアルミナが形成され化学的に安定であること、
シリコンやシリコン酸化膜と接着性が高いこと、などに
よると考えられる。
Conventionally, aluminum or aluminum alloy has been exclusively used as an electrode or wiring material in a general semiconductor integrated circuit device, and it is extremely rare to use other metal materials. The reason for this is that aluminum is one of the metals with the highest conductivity, and that it is available in large quantities and at low cost, and that alumina is chemically stable on the surface even in an oxidizing atmosphere,
It is considered that this is due to the fact that it has a high adhesiveness with silicon or a silicon oxide film.

一方、半導体集積回路装置の高速化、大容量化に伴っ
て配線の多層化や微細化が強く望まれるようになり、配
線材料としてのアルミニュウム薄膜に対して幾つかの問
題点が生じてきた。その一つにいわゆるスルーホールの
被覆がある。
On the other hand, with the increase in speed and capacity of semiconductor integrated circuit devices, there has been a strong demand for multilayer wiring and miniaturization of wiring, and some problems have arisen with respect to aluminum thin films as wiring materials. One of them is so-called through hole coating.

スルーホール部の被覆を含む配線形成方法として蒸着
法やアスパッタ法等の物理的気相成長法が従来から一般
的に用いられていた。第7図は、スルーホール部の従来
技術によるアルミニュウム配線の被覆の様子を示す断面
図である。同図において、11はシリコン基板、12はシリ
コン酸化膜、13はスルーホール、14はアルミニュウム配
線である。この図から判るように、段階においてアルミ
ニュウムの膜厚がかなり薄くなっている。これは、物理
的気相成長法では大部分の堆積粒子が基板に対して垂直
に近い方向から直進的に入射することに起因する。すな
わち、このような堆積粒子の振る舞いは、最も単純な幾
難学的効果として、基板に垂直な部分に付着する量を水
平面上よりも少なくしてしまう。また、このような原因
以外にも、斜めからの入射成分に対して段差下部(スル
ーホール13下部)で陰の領域が生じ、これが増幅されて
マイクロクラックと呼ばれる溝が発生することが等があ
る。
A physical vapor deposition method such as a vapor deposition method or an asputtering method has been generally used as a wiring forming method including coating of a through hole portion. FIG. 7 is a cross-sectional view showing a state in which a through-hole portion is covered with aluminum wiring according to a conventional technique. In the figure, 11 is a silicon substrate, 12 is a silicon oxide film, 13 is a through hole, and 14 is an aluminum wiring. As can be seen from this figure, the film thickness of aluminum is considerably thin at the stage. This is because, in the physical vapor deposition method, most of the deposited particles enter the substrate in a straight line from a direction close to vertical. That is, such a behavior of the deposited particles, as the simplest and most difficult effect, reduces the amount of the particles adhering to the portion vertical to the substrate smaller than that on the horizontal plane. In addition to such a cause, a shadow region may be generated at the lower part of the step (the lower part of the through hole 13) with respect to an obliquely incident component, and this may be amplified to generate a groove called a microcrack. .

このような、問題に対する一つの方法して、タングス
テンの選択成長を利用したものがある。最近、タングス
テンがシリコン上やアルミニュウム上にのみ選択的に堆
積され、シリコン酸化膜上には堆積されないという現象
が見出された。そこで、これを応用したスルーホールの
平坦化が試みられている。通常の半導体集積回路では層
間絶縁膜としてシリコン酸化膜が用いられており、この
シリコン酸化膜に開口したスルーホールの下地材料はシ
リコン基板、多結晶シリコンまたはアルミニュウムの何
れかである。したがって、スルーホール形成後にタング
ステンの選択成長を行い、層間絶縁膜の厚さに等しいタ
ングステンをスルーホール内のみに埋め込むことによっ
て平坦な形状を得ることができる。このように、平坦に
した後にスパッタ法等により全面にアルミニュウム膜を
堆積してパターニングすれば、スルーホール部での断線
は生じない。
One method for solving such a problem is to utilize selective growth of tungsten. Recently, a phenomenon has been found that tungsten is selectively deposited only on silicon or aluminum and not on a silicon oxide film. Therefore, an attempt is made to flatten the through hole by applying this. In a normal semiconductor integrated circuit, a silicon oxide film is used as an interlayer insulating film, and a base material for a through hole opened in this silicon oxide film is any one of a silicon substrate, polycrystalline silicon and aluminum. Therefore, a flat shape can be obtained by selectively growing tungsten after forming the through hole and burying tungsten having the same thickness as the interlayer insulating film only in the through hole. As described above, if the aluminum film is deposited on the entire surface by the sputtering method or the like after the flattening and the patterning is performed, the disconnection does not occur in the through hole portion.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

ところが、スルーホールの穴埋めに上記のようなタン
グステン選択成長技術を用いた場合には、アルミニュウ
ムからなる下層配線と上記配線との間に異種金属が挿入
されることになり、コンタクト抵抗や反応等の点で好ま
しくない。また、従来のタングステン選択成長では、堆
積膜厚を厚くすると選択性が悪くなりシリコン酸化膜上
にも堆積するようになる。したがって、スルーホール膜
厚が厚い場合には平坦化出来なくなることがある。
However, when the tungsten selective growth technique as described above is used to fill the through hole, a dissimilar metal is inserted between the lower layer wiring made of aluminum and the wiring, and contact resistance, reaction, etc. It is not preferable in terms. Further, in the conventional tungsten selective growth, if the deposited film thickness is increased, the selectivity is deteriorated and the deposited film is also deposited on the silicon oxide film. Therefore, flattening may not be possible when the thickness of the through hole is large.

〔問題点を解決するための手段〕[Means for solving problems]

本発明にかかる金属薄膜の製造方法は上記問題点に鑑
みてなされたものであり、基板上の金属または半導体上
に形成された絶縁体を選択的に除去することで、金属ま
たは半導体の表面が露出するように開口部を形成する第
1の工程と、その後、開口部の底部に露出している金属
または半導体からなる表面上にその表面上にその表面を
保護するバリア層を形成する第2の工程と、その後、こ
のバリア層の表面上に形成された自然酸化膜層を除去す
る第3の工程と、その後、アルミニュウムの有機化合物
を含む気体を基板近傍に導き、基板を加熱すると共に気
体を基板の表面近傍において加熱することにより、バリ
ア層上にのみ選択的にアルミニュウムを成長して開口部
に充填する第4の工程と、その後、絶縁体およびその開
口部に充填されたアルミニュウムの上全面にアルミニュ
ウムを堆積してアルミニュウム膜を形成する第5の工程
とを有するものである。
The method for producing a metal thin film according to the present invention has been made in view of the above problems, and by selectively removing the insulator formed on the metal or semiconductor on the substrate, the surface of the metal or semiconductor is A first step of forming the opening so as to be exposed, and then a second step of forming a barrier layer for protecting the surface on the surface of the metal or semiconductor exposed at the bottom of the opening And the third step of removing the natural oxide film layer formed on the surface of the barrier layer, and then introducing a gas containing an organic compound of aluminum to the vicinity of the substrate to heat the substrate and to remove the gas. Is heated in the vicinity of the surface of the substrate to selectively grow aluminum only on the barrier layer and fill the openings, and then the insulator and the openings are filled in the openings. And it has a fifth step of forming a aluminum film by depositing aluminum over the entire surface of Minyuumu.

〔作用〕[Action]

基板表面に付着したアルミニュウムの有機化合物が、
金属または半導体表面上においてのみ還元反応を起こし
てアルミニュウムの安定核が形成され、さらに安定核を
中心にしてアルミニュウムが成長し、これらが合体して
アルミニュウム膜となる。
The organic compound of aluminum adhering to the substrate surface
A reduction reaction occurs only on the surface of the metal or semiconductor to form a stable nucleus of aluminum, and aluminum grows around the stable nucleus, and these are united to form an aluminum film.

〔実施例〕〔Example〕

以下、実施例と共に本発明を詳細に説明する。第2図
は以下に説明する実施例に使用した化学的気相成長(CV
D)装置を示す概略構成図であり、この装置の詳細およ
び排気系、制御系については省略してある。
Hereinafter, the present invention will be described in detail with reference to Examples. FIG. 2 shows the chemical vapor deposition (CV) used in the examples described below.
D) It is a schematic configuration diagram showing the device, and details of the device, an exhaust system, and a control system are omitted.

本装置の真空室は大きく分けて堆積室21、ウエハ出し
入れ室22および原料室23の3室からなり、それぞれ独立
に真空排気することができる。到達圧力は、いずれの真
空室も10-6Torr程度の高真空が望ましいが、ロータリー
ポンプのみを用いて排気された低真空であっても、本発
明の実施に際して基本的な影響はない。
The vacuum chamber of this apparatus is roughly divided into a deposition chamber 21, a wafer loading / unloading chamber 22 and a raw material chamber 23, which can be evacuated independently. The ultimate pressure is preferably a high vacuum of about 10 −6 Torr in all vacuum chambers, but a low vacuum exhausted using only a rotary pump does not have a fundamental effect in the practice of the present invention.

堆積室21はバルブ24を介してウエハ出し入れ室22と接
続され、バルブ25を介して原料室23と接続されている。
また、堆積室21内には、最大500℃まで加熱できる基板
ホルダ27が接地されている。基板ホルダ27は、ウエハ出
し入れ室22から導入された堆積基板ウエハ28を密着して
固定することができる。
The deposition chamber 21 is connected to a wafer loading / unloading chamber 22 via a valve 24, and is connected to a raw material chamber 23 via a valve 25.
Further, in the deposition chamber 21, a substrate holder 27 capable of heating up to 500 ° C. is grounded. The substrate holder 27 can closely fix and fix the deposited substrate wafer 28 introduced from the wafer loading / unloading chamber 22.

原料室23は外壁にヒータ29が巻かれており、原料の液
温を所定の温度に加熱制御できる。また、このときに液
温を均一に保つための撹拌モータ30が原料室23の上部に
設置されている。原料室23の上方部から水平に突出した
円筒管31はバルブ25を介して堆積室21内に接続されてお
り、原料室23で発生した原料ガスをほとんど圧力低下無
した堆積室21内へ導入することができる。原料室23から
堆積室21に至る原料ガスの経路は、一旦気化した原料が
再び液化しないように原料室23と同程度の温度に加熱さ
れる構造となっている。
A heater 29 is wound on the outer wall of the raw material chamber 23, and the liquid temperature of the raw material can be controlled to be a predetermined temperature. At this time, a stirring motor 30 for keeping the liquid temperature uniform is installed above the raw material chamber 23. A cylindrical pipe 31 that horizontally protrudes from the upper part of the raw material chamber 23 is connected to the inside of the deposition chamber 21 via a valve 25, and the raw material gas generated in the raw material chamber 23 is introduced into the deposition chamber 21 where there is almost no decrease in pressure. can do. The path of the raw material gas from the raw material chamber 23 to the deposition chamber 21 is structured to be heated to the same temperature as the raw material chamber 23 so that the once vaporized raw material is not liquefied again.

第1図は、このようなCVD装置を用いて行う本発明の
金属薄膜の製造方法の一実施例を示す工程断面図であ
る。
FIG. 1 is a process sectional view showing an embodiment of the method for producing a metal thin film of the present invention using such a CVD apparatus.

初めに同図(a)に示すようにシリコン基板1の上に
シリコン酸化膜2を形成する。シリコン基板1はここで
はp形(100)5Ωcmのものを用いているが、面方位や
比抵抗は他のものを用いても本質的な差異はない。ま
た、シリコン酸化膜2は本実施例ではシリコンを熱酸化
して形成したが、他の形成法、たとえば気相成長法やス
パッタ法で堆積したのでも良い。さらに、リンやボロン
を添加したシリコン酸化膜あるいはシリコン窒化膜等の
他の材料であっても、いわゆる絶縁性の薄膜であれば、
本実施例の効果に基本的な差異はない。
First, a silicon oxide film 2 is formed on a silicon substrate 1 as shown in FIG. The silicon substrate 1 used here is a p-type (100) 5 Ωcm, but there is no substantial difference in the plane orientation and the specific resistance even if other ones are used. Although the silicon oxide film 2 is formed by thermally oxidizing silicon in this embodiment, it may be deposited by another forming method such as a vapor phase growth method or a sputtering method. Further, even if other materials such as a silicon oxide film or a silicon nitride film to which phosphorus or boron is added are used as long as they are so-called insulating thin films,
There is no fundamental difference in the effect of this embodiment.

つぎに、同図(b)に示すように、公知のリソグラフ
ィー技術を用いてレジストマスクパターン形成を行い、
続いて公知のエッチング技術を用いてスルーホール3の
形成を行う。この工程におけるリソグラフィー技術やシ
リコン酸化膜2のエッチング技術には幾つかの方法が知
られており、どのような方法を用いても良い。しかし、
シリコン酸化膜2のエッチングとしてガラスプラズマを
用いたいわゆるドライエッチングを行った場合には、開
口したシリコン表面に、観察するのに困難な極めて僅か
の重合膜や変質層が形成されることがある。このような
僅かの表面状態の変化が後のアルミニュウム堆積工程で
大きな影響を及ぼすので、このような重合膜や変質層は
必ず除去する必要がある。また、ドライエッチングでな
く通常の緩衝弗酸液によるウエットエッチングを用いて
清浄なシリコン表面を得た場合にも、エッチングマスク
として用いたレジストパターンを除去する工程や単純な
時間経過等によってシリコン表面に薄い自然酸化膜や他
の汚染が発生する。同図(b)に示す自然酸化膜4は、
以上に述べた自然酸化膜や変質汚染層を総称したもので
ある。
Next, as shown in FIG. 2B, a resist mask pattern is formed by using a known lithography technique,
Then, the through hole 3 is formed by using a known etching technique. Several methods are known for the lithography technology and the etching technology of the silicon oxide film 2 in this step, and any method may be used. But,
When so-called dry etching using glass plasma is performed as the etching of the silicon oxide film 2, an extremely slight polymerized film or an altered layer that is difficult to observe may be formed on the opened silicon surface. Since such a slight change in the surface state has a great influence on the subsequent aluminum deposition step, it is necessary to remove such a polymerized film and an altered layer without fail. Even when a clean silicon surface is obtained by using wet etching with a normal buffered hydrofluoric acid solution instead of dry etching, the silicon surface may be removed by the process of removing the resist pattern used as an etching mask or a simple lapse of time. Thin native oxide and other contaminants are produced. The natural oxide film 4 shown in FIG.
It is a generic term for the natural oxide film and the altered contamination layer described above.

このような自然酸化膜4を除去するために、同図
(c)に示すように、アルミニュウム堆積直前に、シリ
コン表面清浄化のための前処理が必要である。この工程
の主たる目的は、シリコン基板1表面に形成された自然
酸化膜層4を除去することにより次工程の選択的なアル
ミニュウム堆積の再現性を確保すると同時に、連続かつ
平滑で良質なアルミニュウム膜を得ることにある。
In order to remove such a natural oxide film 4, a pretreatment for cleaning the silicon surface is required immediately before the aluminum deposition, as shown in FIG. The main purpose of this step is to remove the natural oxide film layer 4 formed on the surface of the silicon substrate 1 to ensure the reproducibility of selective aluminum deposition in the next step, and at the same time, to obtain a continuous, smooth and high-quality aluminum film. To get.

ウエットエッチングを用いて清浄なシリコン表面を得
るには、例えば通常は、1.5%の希弗酸水溶液中に10秒
から数分程度浸せきしてシリコン酸化膜を軽くエッチン
グすることによって、シリコン開口部に疎水性を確認し
た後、数分から十数分間純水で洗浄して乾燥するだけで
よい。
To obtain a clean silicon surface using wet etching, for example, it is usually necessary to immerse the silicon oxide film in 1.5% dilute hydrofluoric acid solution for about 10 seconds to several minutes to lightly etch the silicon oxide film. After confirming the hydrophobicity, it is sufficient to wash with pure water for several to ten or more minutes and dry.

自然酸化膜のエッチング速度は弗酸の濃度が高いほど
大きいので、濃度が高い場合には疎水性を得るまでの時
間が短くなる。しかし、開口部3以外のシリコン酸化膜
2もエッチングされるので、エッチング条件はそれぞれ
の場合に応じて適当に選ぶ必要がある。
The higher the concentration of hydrofluoric acid is, the higher the etching rate of the natural oxide film is. Therefore, when the concentration is high, the time taken to obtain hydrophobicity becomes short. However, since the silicon oxide film 2 other than the opening 3 is also etched, it is necessary to appropriately select the etching conditions depending on each case.

また、水洗時間が長くなると再びシリコン基板1表面
に酸化膜が形成され、浸水性を示すようになるので、こ
のようになる前に水洗を終了する。
Further, when the water washing time becomes long, an oxide film is formed again on the surface of the silicon substrate 1 to show the water-immersive property. Therefore, the water washing is finished before such a case.

希弗酸水溶液によるエッチングによっても疎水性が得
られない場合、または疎水性が得られても後の工程によ
りアルミニュウムを堆積したときに、正常な堆積条件に
おいも平滑で連続した膜になりにくい場合がある。これ
は、前述したドライエッチングその他によって、シリコ
ン表面に汚染や損傷が発生したときに見られるものであ
る。このような場合には、スルーホールを開口した後、
例えば900℃前後の酸素雰囲気の中でシリコン表面を酸
化するなどの方法で、開口部3に数10Å〜数100Åのシ
リコン酸化膜を形成し、ついでこの酸化膜を希弗酸液等
を用いて除去して疎水性を得ることにより、良好なアル
ミニュウム膜を形成することができる。
When hydrophobicity is not obtained even by etching with dilute hydrofluoric acid solution, or even when hydrophobicity is obtained, it is difficult to form a smooth and continuous film under normal deposition conditions when aluminum is deposited in a later step. There is. This is observed when the silicon surface is contaminated or damaged by the above-described dry etching or the like. In this case, after opening the through hole,
For example, a silicon oxide film of several tens of liters to several hundred liters is formed in the opening 3 by a method such as oxidizing the silicon surface in an oxygen atmosphere at about 900 ° C. Then, this oxide film is formed by using a dilute hydrofluoric acid solution or the like. By removing it to obtain hydrophobicity, a good aluminum film can be formed.

なお、自然酸化膜を除去する方法としては上記以外
に、堆積基板ウエハを堆積室に設置してからアルゴンや
フレオンイオンを用いて低エネルギでエッチングする方
法も有効である。たとえば、ECR(Electron Cyclotron
Resonance)法の場合、フレオンガス中で加速電圧500V
程度で数分間の処理を行うことにより良好なアルミニュ
ウム膜の堆積が可能となった。
As a method of removing the natural oxide film, other than the above method, a method of setting the deposition substrate wafer in the deposition chamber and then performing etching with low energy using argon or Freon ions is also effective. For example, ECR (Electron Cyclotron
Resonance) method, acceleration voltage is 500V in Freon gas
It was possible to deposit a good aluminum film by performing the treatment for several minutes at a certain level.

以上の処理を行ったウエハ基板を第2図に示すCVD装
置にセットしてアルミニュウムの堆積を行うが、ウエハ
基板をセットする前に、CVD装置では次に示す準備が必
要である。
The wafer substrate thus processed is set in the CVD apparatus shown in FIG. 2 to deposit aluminum. Before the wafer substrate is set, the CVD apparatus needs the following preparations.

初めに、原料室23、堆積室21およびウエハ出し入れ室
22を予め十分真空排気し、原料室23内のトリイソブチル
アリミニュウムの液体を撹拌モータ30で温度を均一に保
ちながら所定の温度に加熱する。トリイソブチルアルミ
ニュウムは加熱の無い室温においても十分な蒸気圧を有
しているが、原料室23を加熱することによってより効率
的に蒸気を発生することができる。しかしながら、加熱
温度が50℃を越えると、蒸気圧の低いジイソブチルアル
ミニュウムハイドライドに変化し易くなることが知られ
ており、それほど高温にすることはできない。ここでは
45℃に設定した。
First, the raw material chamber 23, the deposition chamber 21, and the wafer loading / unloading chamber
22 is sufficiently evacuated in advance, and the liquid of triisobutylariminium in the raw material chamber 23 is heated to a predetermined temperature by the stirring motor 30 while keeping the temperature uniform. Triisobutylaluminum has a sufficient vapor pressure even at room temperature without heating, but by heating the raw material chamber 23, vapor can be generated more efficiently. However, when the heating temperature exceeds 50 ° C., it is known that diisobutylaluminium hydride having a low vapor pressure is likely to change, and it is not possible to raise the temperature so high. here
It was set to 45 ° C.

原料ガスの供給能力に関しては、原料室23の形状は直
径約10cm、高さ約22cmの円筒状であり、この程度の液温
と表面積であれば原料ガスの蒸発速度は十分に高く、し
たがって、数10cc/min程度の常用のガス消費時において
もほぼ原料ガスの蒸気圧を保つことができる。また、原
料室23が円筒状であることから原料ガスの量が変わって
も液の表面積は変化せず、蒸発速度は常に一定となる。
したがって、原料ガスの流量は、堆積室21と不図示の排
気ポンプとの間に設けられた可変型のバルブ26を操作す
ることにより、ほぼ圧力を一定としたままで変えること
ができる。以上に述べた原料室23の加熱と並行して堆積
室21内の基板ホルダ27も昇温し、一定温度となるように
制御する。
Regarding the supply capacity of the raw material gas, the shape of the raw material chamber 23 is a cylindrical shape having a diameter of about 10 cm and a height of about 22 cm, and the evaporation rate of the raw material gas is sufficiently high if the liquid temperature and the surface area are at such a level, therefore, The vapor pressure of the raw material gas can be almost maintained even when the gas is normally used at several tens of cc / min. Further, since the raw material chamber 23 is cylindrical, the surface area of the liquid does not change even if the amount of the raw material gas changes, and the evaporation rate is always constant.
Therefore, the flow rate of the source gas can be changed while keeping the pressure substantially constant by operating the variable valve 26 provided between the deposition chamber 21 and the exhaust pump (not shown). In parallel with the heating of the raw material chamber 23 described above, the temperature of the substrate holder 27 in the deposition chamber 21 is also raised and controlled so as to be a constant temperature.

以上の準備作業の後、第1図(c)に示す前処理の施
されたウエハ28をウエハ出し入れ室22にセットし、十分
に排気する。引き続いてウエハ28を堆積室21に移動し、
基板ホルダ27に密着した状態で数分間保持することによ
って、ウエハ28の温度を基板ホルダ27の温度とほぼ同一
にする。
After the above preparatory work, the preprocessed wafer 28 shown in FIG. 1 (c) is set in the wafer loading / unloading chamber 22 and exhausted sufficiently. Subsequently, the wafer 28 is moved to the deposition chamber 21,
The temperature of the wafer 28 is made substantially the same as the temperature of the substrate holder 27 by holding the substrate 28 in close contact with the substrate holder 27 for several minutes.

つぎに、原料室23と堆積室21との間のバルブ25を開い
て原料ガスを堆積室21に導入し、アルミニュウムの堆積
を開始する。なおバルブ25を開いた直後に堆積室21の圧
力が大きく変動しないように、バルブ25を開くまでの適
当な時間、原料室23を堆積中と同程度の流量で排気して
おくことが望ましい。
Next, the valve 25 between the raw material chamber 23 and the deposition chamber 21 is opened to introduce the raw material gas into the deposition chamber 21, and the deposition of aluminum is started. It is desirable that the raw material chamber 23 be evacuated at the same flow rate as during deposition for an appropriate time until the valve 25 is opened so that the pressure in the deposition chamber 21 does not fluctuate immediately after opening the valve 25.

所定の堆積時間経過の後、バルブ25を閉じて堆積を終
了する。
After a predetermined deposition time has elapsed, the valve 25 is closed and the deposition is completed.

以上の処理を行うことによって、第1図(d)に示す
ようにシリコン基板1の開口部3にのみ選択的成長アル
ミニュウム5を堆積することができる。
By performing the above processing, the selectively grown aluminum 5 can be deposited only in the opening 3 of the silicon substrate 1 as shown in FIG.

このようにアルミニュウムをシリコン酸化膜2上には
堆積せず、シリコン基板1上にのみ選択的に堆積するた
めには、膜堆積条件を注意深く選ぶ必要がある。特に基
板温度は重要なパラメータであり、良好な状態で選択成
長を行うための基板温度の範囲はおおよそ250〜280℃で
あるが、220〜290℃であれば十分に選択成長が可能であ
る。この温度範囲以下ではアルミニュウムはシリコン上
においてもほとんど堆積されなくなり、また、上記温度
範囲以上ではシリコン酸化膜2上にもアルミニュウムの
核が発生し、さらに高い温度ではシリコンとシリコン酸
化膜の区別なく無選択に堆積される。すなわち、良好な
選択性を得るためには、上記温度範囲内でもより低い基
板温度が望ましい。
As described above, in order to selectively deposit the aluminum only on the silicon substrate 1 without depositing it on the silicon oxide film 2, it is necessary to carefully select the film deposition conditions. In particular, the substrate temperature is an important parameter, and the range of the substrate temperature for carrying out selective growth in a good state is approximately 250 to 280 ° C, but 220 to 290 ° C is sufficient for selective growth. Aluminum is hardly deposited even on silicon below this temperature range, and aluminum nuclei are also generated on the silicon oxide film 2 above the above temperature range. At higher temperatures, there is no distinction between silicon and silicon oxide film. Deposited on choice. That is, in order to obtain good selectivity, a lower substrate temperature is desirable even within the above temperature range.

アルミニュウム堆積の様子は基板温度以外の堆積条
件、すなわち原料ガスの圧力やウエハ表面における原料
ガスの速度等によっても変化する。ガスの圧力は、前述
したように原料室23の温度を室温から約50℃までの範囲
内で変えることによって制御することができる。本実施
例の場合、原料室23の上記温度範囲における圧力の制御
範囲、約0.2〜2Torrのいずれにおいても選択成長が可能
であった。圧力が0.2Torr以下ではほとんど堆積は進行
せず、圧力0.2Torr以上において合力の上昇と共に堆積
速度が大きくなる傾向を示した。
The state of aluminum deposition changes depending on deposition conditions other than the substrate temperature, that is, the pressure of the source gas, the velocity of the source gas on the wafer surface, and the like. The gas pressure can be controlled by changing the temperature of the raw material chamber 23 within the range from room temperature to about 50 ° C. as described above. In the case of the present embodiment, the selective growth was possible in any of the pressure control range of the raw material chamber 23 in the above temperature range and about 0.2 to 2 Torr. When the pressure was less than 0.2 Torr, the deposition hardly progressed, and when the pressure was more than 0.2 Torr, the deposition rate tended to increase as the resultant force increased.

原料ガスのウエハ表面における速度は、流量が同一で
あっても堆積室21の構造に大きく影響されるため、装置
依存性が大きく一般的に取り扱うことが困難である。し
かし、原料ガスのウエハ表面における速度変化は、装置
を固定した場合には流量変化により得ることができる。
本実施例で用いた標準的な流量としては20〜30cc/min程
度であったが、流量が50cc/min程度以下であれば、膜堆
積の状態にそれほど大きな影響は見られなかった。
The velocity of the raw material gas on the wafer surface is greatly affected by the structure of the deposition chamber 21 even if the flow rate is the same, and therefore it is generally difficult to handle. However, the velocity change of the source gas on the wafer surface can be obtained by the flow rate change when the apparatus is fixed.
The standard flow rate used in this example was about 20 to 30 cc / min, but if the flow rate was about 50 cc / min or less, no significant effect was observed on the film deposition state.

しかし、流量が大きくなるとウエハ28の表面温度ある
いはウエハ28の表面におけるガスの温度が低下し、アル
ミニュウムの堆積が起こり難くなる傾向がみられた。た
とえば、流量を大きくしたときには、標準的な流量の場
合より基板温度を20〜30℃高くしないと堆積しながら場
合があった。また、同一のガス流量においても、ウエハ
28をガスの吹き出し口付近に設置すると、ウエハ28上の
吹き出し口近傍のみアルミニュウムが堆積されない現象
がみられた。
However, when the flow rate increased, the surface temperature of the wafer 28 or the temperature of the gas on the surface of the wafer 28 decreased, and it was observed that aluminum deposition was unlikely to occur. For example, when the flow rate is increased, the substrate temperature may be increased by 20 to 30 ° C. as compared with the case of the standard flow rate to cause deposition. Even at the same gas flow rate, the wafer
When 28 was installed near the gas outlet, a phenomenon was observed in which aluminum was not deposited only near the outlet on the wafer 28.

これらの現象は、本実施例で用いたCVD法がコールド
ウォール・タイプであるため、ウエハ28の表面に低温の
原料ガスが導入されてウエハ28近傍の温度が低下するこ
とによると考えられる。したがって、必要消費量以上に
ガス流量を高くしないことが重要である。前述の選択成
長可能の温度範囲は、ガス流量を必要以上に高くしてい
ない場合についてのものである。必要消費量の目安は、
装置構造を固定してガス流量を増やしていき、ガス流量
をそれ以上増やしても堆積速度が増加しなくなるときの
流量である。ガス流量が小さい場合にはこのような現象
は見られず、極端な場合、排気を止め、原料室23に接続
された堆積室21を密閉した状態においても、十分な膜厚
のアルミニュム堆積が可能であった。ただし、この場合
には、トリイソブチルアルミニュウムの分解反応により
発生するイソブチレンと水素ガスにより、堆積室21内の
圧力が時間と共に上昇してしまう。
It is considered that these phenomena are due to the fact that the low temperature source gas is introduced to the surface of the wafer 28 and the temperature in the vicinity of the wafer 28 is lowered because the CVD method used in this embodiment is a cold wall type. Therefore, it is important not to increase the gas flow rate beyond the required consumption. The temperature range in which the selective growth is possible is for the case where the gas flow rate is not set higher than necessary. The standard of the required consumption is
This is the flow rate at which the deposition rate does not increase even if the gas flow rate is increased by fixing the device structure and increasing the gas flow rate. When the gas flow rate is small, such a phenomenon is not observed. In an extreme case, even if the exhaust chamber is stopped and the deposition chamber 21 connected to the raw material chamber 23 is sealed, aluminum deposition with a sufficient film thickness is possible. Met. However, in this case, the pressure in the deposition chamber 21 increases with time due to isobutylene and hydrogen gas generated by the decomposition reaction of triisobutylaluminum.

ここで、選択成長の機構、すなわちアルミニュウムが
シリコン基板上にのみ堆積され、シリコン酸化膜上には
堆積されない理由について考察してみる。
Now, let us consider the mechanism of selective growth, that is, the reason why aluminum is deposited only on the silicon substrate and not on the silicon oxide film.

原料ガスであるトリイソブチルアルミニュウムは、お
よそ50℃以上でジイソブチルアルミニュウムハイドライ
ドとイソブチレンに分解すると言われている。
It is said that the raw material gas, triisobutylaluminum, decomposes into diisobutylaluminium hydride and isobutylene at about 50 ° C or higher.

ジイソブチルアルミニュウムハライドライドは約220℃
以上でアルミニュウムに変化する。
About 220 ° C for diisobutylaluminium halide
The above changes to aluminum.

トータルの反応として、 となる。 As a total reaction, Becomes

真空中に導入されたトリイソブチルアルミニュウムの
一部は、加熱基板近傍の気相中で加熱され、ジイソブチ
ルアルミニュウムハイドライドとイソブチレンに分解す
ると考えられる。気相中には、これらの有機アルミニュ
ウムガスのほかに、アルミニュウム堆積反応で発生した
炭化水素と水素が含まれている。これら全てのガスは常
に真空ポンプにより排気されており、定常状態ではこれ
らのガス分圧は一定の比率になる。
It is considered that a part of the triisobutylaluminium introduced into the vacuum is heated in the vapor phase near the heating substrate and decomposes into diisobutylaluminium hydride and isobutylene. In the gas phase, in addition to these organic aluminum gases, hydrocarbons and hydrogen generated by the aluminum deposition reaction are contained. All of these gases are constantly exhausted by a vacuum pump, and in a steady state, the partial pressures of these gases have a constant ratio.

CVDによる膜堆積の過程は、一般式にはつぎのように
説明される。基板表面に入射した種々のガス分子は、一
部は弾性反射し他は吸着する。吸着したガス分子は、基
板表面を拡散した後、再蒸発するかまたは反応してアル
ミニュウムに分解する。このようにして基板上に確率的
に発生したアルミニュウム原子は、基板上を表面拡散し
ている間に、原子同士の衝突によりクラスタを形成す
る。これらクラスタは、クラスタ同士の衝突やクラスタ
へのアルミニュウム原子の吸収によって成長または消滅
を繰り返す。1つのクラスタの全自由エネルギは、凝縮
の際の自由エネルギ変化とクラスタの界面エネルギとの
和であり、クラスタがある一定の大きさとなったときに
最大となる。このときのクラスタを臨界核、クラスタの
半径を臨界半径といい、臨界核より小さいクラスタは平
均として消滅するが、一旦臨界半径を越えて安定核とな
ったものは消滅することなく成長を続ける。成長した核
はやがて核同士で合体して連続膜となる。
The process of film deposition by CVD is generally described as follows. Various gas molecules incident on the substrate surface are partially elastically reflected and the other gas molecules are adsorbed. The adsorbed gas molecules diffuse on the surface of the substrate and are then re-evaporated or reacted to decompose into aluminum. The aluminum atoms stochastically generated on the substrate in this manner form clusters due to collision of atoms while surface-diffusing on the substrate. These clusters repeatedly grow or disappear due to collision between clusters and absorption of aluminum atoms into the clusters. The total free energy of one cluster is the sum of the free energy change during condensation and the interfacial energy of the cluster, and becomes maximum when the cluster has a certain size. The clusters at this time are called critical nuclei, and the radius of the clusters is called critical radius. Clusters smaller than the critical nuclei disappear as an average, but those that once become stable nuclei beyond the critical radius continue to grow without disappearing. The grown nuclei eventually coalesce with each other to form a continuous film.

以上の薄膜成長過程の中で、基板材質の違いによって
膜成長に選択性が生ずる原因として、吸着、反応、臨界
核形成の3つの過程が基板材質によって異なることが考
えられる。
In the above thin film growth process, it is considered that the three processes of adsorption, reaction and formation of critical nuclei are different depending on the substrate material as a cause of the selectivity of film growth depending on the substrate material.

まずはじめに、原料ガスの吸着過程に着目する。基板
表面での原子の滞在時間は吸着エネルギによって定ま
り、吸着エネルギが20kcalを越えると吸着時間は10-13
秒のオーダーから急激に無限大に近づくことが知られて
いる。吸着エネルギが小さい基板上ではアルミニュウム
への分解反応が生じる前に再蒸発するのに対し、大きな
吸着エネルギの場合には、滞在時間が長くこの間にアル
ミニュウムへの分解反応が進行する。基板表面近傍で
は、トリイソブチルアルミニュウムの一部は、ジイソブ
ルアルミニュウムハイドライドに変化しているものと考
えられるが、このジイソブチルアルミニュウムハイドラ
イドの上記圧はトリイソブチルアルミニュウムに比較し
て数桁低いことから、実質的な膜形成に影響するのは、
ジイソブチルアルミニュウムハイドライドの吸着過程で
あると予想される。このジイソブチルアルミニュウムハ
イドライド分子のシリコン酸化膜上の吸着エネルギが、
シリコン上に比べて小さい場合には、選択成長が起こる
ことは十分に考えられる。
First, we focus on the adsorption process of the source gas. The residence time of atoms on the substrate surface is determined by the adsorption energy, and if the adsorption energy exceeds 20 kcal, the adsorption time is 10 -13.
It is known to approach infinity rapidly from the order of seconds. On a substrate with a small adsorption energy, re-evaporation occurs before a decomposition reaction into aluminum occurs, whereas in the case of a large adsorption energy, the staying time is long and the decomposition reaction into aluminum proceeds during this time. It is considered that a part of triisobutylaluminium has changed to diisoble aluminum hydride near the surface of the substrate. That affects the film formation
It is expected that this is the adsorption process of diisobutylaluminium hydride. The adsorption energy of this diisobutylaluminium hydride molecule on the silicon oxide film is
If the size is smaller than that on silicon, it is fully conceivable that selective growth will occur.

つぎに、反応過程に着目した場合には、トリイソブチ
ルアルミニュウムまたはジイソブチルアルミニュウムハ
イドライドのシリコン還元反応、あるいはこれらのガス
の分解反応におけるシリコンの触媒作用が考えられる。
この場合には、シリコン酸化膜上では反応は起こらな
い。本発明の場合、アルミニュウムの膜厚が1μmを越
えても堆積時間に対して膜厚が直線的に増加する結果が
得られており、このように膜厚が厚い状態でシリコン還
元反応が進行するためには、アルミニュウム中のシリコ
ンの拡散速度がかなり高いことが必要条件である。しか
しながら、堆積したアルミニュウムをウエットエッチン
グして下地シリコン基板を観察したところ、シリコンの
一部が侵食を受けていることが明らかとなっており、膜
堆積の初期段階ではシリコンとの反応も十分考えられ
る。
Next, when attention is paid to the reaction process, the silicon reduction reaction of triisobutylaluminum or diisobutylaluminium hydride or the catalytic action of silicon in the decomposition reaction of these gases is considered.
In this case, no reaction occurs on the silicon oxide film. In the case of the present invention, the result is that the film thickness increases linearly with the deposition time even when the film thickness of aluminum exceeds 1 μm, and the silicon reduction reaction proceeds in such a thick film state. In order to do so, it is necessary that the diffusion rate of silicon in aluminum is quite high. However, when the deposited aluminum was wet etched and the underlying silicon substrate was observed, it was revealed that part of the silicon was eroded, and a reaction with silicon is considered to be sufficient at the initial stage of film deposition. .

最後に、臨界核形成過程において選択性の生じる原因
について考える。基板上に形成された1つの臨界核の全
自由エネルギは、核の基板に対する接触角が大きくなる
と急激に大きくなる。そして、この接触角は、核の界面
エネルギに比較して基板の界面エネルギが小さいほど大
きくなる傾向がある。アルミニュウムの界面エネルギ
は、1140erg cm-2と大きく、シリコンもほぼ同程度に大
きい。ところが、シリコン酸化膜の表面エネルギは605e
rg cm-2と小さい。このため、アルミニュウム膜成長に
おける臨界核の自由エネルギは、シリコン基板上で小さ
く、シリコン酸化膜上で大きくなる。臨界核の自由エネ
ルギは、安定核生成のための活性化エネルギと見做すこ
とができ、この活性化エネルギが小さいシリコン基板の
場合には安定核は形成され易い、小さな核が高密度にで
きて連続膜に成長する。これに対し、シリコン酸化膜上
では、安定核生成の活性化エネルギが大きく、核はほと
んど形成されていないことになる。界面エネルギは一般
に、金属や半導体で大きく、絶縁体で小さい。このこと
から、導電性材料上のみにアルミニュウムを堆積する選
択成長が可能となる。
Finally, we consider the cause of selectivity in the critical nucleation process. The total free energy of one critical nucleus formed on the substrate increases sharply as the contact angle of the nucleus with the substrate increases. Then, this contact angle tends to be larger as the interface energy of the substrate is smaller than the interface energy of the nucleus. The interface energy of aluminum is as large as 1140 erg cm -2, and that of silicon is about the same. However, the surface energy of the silicon oxide film is 605e.
Small as rg cm -2 . Therefore, the free energy of the critical nucleus in the growth of the aluminum film is small on the silicon substrate and large on the silicon oxide film. The free energy of the critical nuclei can be regarded as the activation energy for stable nucleation. In the case of a silicon substrate with a small activation energy, stable nuclei are easily formed. To grow into a continuous film. On the other hand, on the silicon oxide film, the activation energy for stable nucleation is large, and nuclei are hardly formed. The interfacial energy is generally large for metals and semiconductors and small for insulators. This enables selective growth by depositing aluminum only on the conductive material.

選択成長のメカニズムとして以上の3点が考えられる
が、実際にこれらの機構の何れが主要な制御要因となっ
ているかは堆積条件によっても変わると考えられ、これ
らの過程を十分考慮して堆積条件を設定する必要があ
る。
The above three points can be considered as the mechanism of selective growth, but it is considered that which of these mechanisms is the main control factor actually depends on the deposition conditions. Need to be set.

第3図は、基板温度270℃、圧力0.5Torr、堆積時間20
分という代表的な堆積条件のもとでスルーホールとなる
微細な開口部に堆積したアルミニュウムの金属組織を示
す走査型電子顕微鏡(SEM)写真である。アルミニュウ
ムの結晶粒界がやや凹状になる傾向があるが、島状には
ならず連続膜となっていることがわかる。また、アルミ
ニュウムはシリコン酸化膜上には全く堆積されず、シリ
コン開口部にのみ選択的に堆積されていることがわか
る。このときのシリコン酸化膜の厚さは5000Åであり、
シリコン上には、この膜厚と同程度のアルミニュウムが
堆積されている。このアルミニュウム膜の抵抗率は3.3
μmΩcm程度であり、膜内不純物もオージェ分析の検出
限界以下と良好であった。
Figure 3 shows a substrate temperature of 270 ° C, a pressure of 0.5 Torr, and a deposition time of 20.
3 is a scanning electron microscope (SEM) photograph showing the metallographic structure of aluminum deposited in a fine opening to be a through hole under a typical deposition condition of minute. It can be seen that the grain boundaries of aluminum tend to be slightly concave, but they are not islands, but a continuous film. Further, it can be seen that aluminum is not deposited on the silicon oxide film at all, but is selectively deposited only on the silicon openings. At this time, the thickness of the silicon oxide film is 5000Å,
Aluminum having the same thickness as this film is deposited on silicon. This aluminum film has a resistivity of 3.3.
It was about μmΩcm, and impurities in the film were as good as the detection limit of Auger analysis or less.

なお、本実施例により広い範囲に堆積したアルミニュ
ウムの表面形状は、スパッタ法等の他の形成法と比較す
るとやや表面の凹凸が大きいが、これは、一般に報告さ
れているCVD法によって形成されたアルミニュウム膜に
共通な現象である。凹凸の原因は、膜成長の初期段階に
おいて島形成が起こり、ついでこれらの島が繋がって膜
が形成されるためと考えられる。膜表面の凹凸は堆積時
の基板加熱温度に大きく影響され、基板温度を下げれば
凹凸は低減される方向にある。したがって、膜表面に凹
凸を軽減するためににも基板温度は低い方が望ましい。
It should be noted that the surface shape of the aluminum deposited in a wide range according to the present example has a slightly larger surface unevenness as compared with other forming methods such as the sputtering method, but this is formed by the generally reported CVD method. This phenomenon is common to aluminum films. It is considered that the cause of the unevenness is that island formation occurs in the initial stage of film growth and these islands are connected to form a film. The unevenness of the film surface is greatly affected by the substrate heating temperature during deposition, and the unevenness tends to be reduced by lowering the substrate temperature. Therefore, it is desirable that the substrate temperature is low in order to reduce unevenness on the film surface.

第1図(e)は、以上のようにしてスルーホール部3
にシリコン酸化膜2と同じ厚さのアルミニュウムを選択
的に堆積した後、通常のスパッタ法を用いてアルミニュ
ウム膜6を全面に堆積した状態を示している。同図はま
た、さらにアルミニュウム膜6のパターン形成を行っ
て、アルミニュウム配線パターンを形成した状態のスル
ーホール3の断面形状をも示している。このようにアル
ミニュウムの選択成長を利用することにより、スルーホ
ールであるシリコン開口部3で段差がなく平坦なアルミ
ニュウム配線を得ることが可能となっている。
FIG. 1 (e) shows the through hole portion 3 as described above.
In the figure, after selectively depositing aluminum having the same thickness as that of the silicon oxide film 2, the aluminum film 6 is deposited on the entire surface by the usual sputtering method. The figure also shows the cross-sectional shape of the through hole 3 in a state where the aluminum film 6 is further patterned to form an aluminum wiring pattern. By utilizing the selective growth of aluminum in this way, it is possible to obtain a flat aluminum wiring having no step in the silicon opening 3 which is a through hole.

タングステンの選択成長を用いた場合と比較すると、
配線材料と同種のアルミニュウムであることから、接触
界面の反応や抵抗増大がないこと、シリコン基板1との
コンタクト抵抗が十分小さいこと、さらに、選択性良く
深いスルーホールを埋めることができる等の優れた特長
を有する。特に、堆積膜厚については、タングステンの
場合、堆積時間に対して膜厚が飽和する現象や、膜厚が
厚くなるとシリコン酸化膜上に核が発生するなどの問題
があり、膜厚5000Å以上のスルーホールを埋めることは
困難であった。これに対し、アルミニュウムの選択成長
の場合には、膜厚1μmを越えても問題なく堆積するこ
とが可能である。
Compared with the case of using selective growth of tungsten,
Since it is an aluminum of the same kind as the wiring material, there is no reaction at the contact interface or increase in resistance, the contact resistance with the silicon substrate 1 is sufficiently small, and it is possible to fill deep through holes with good selectivity. It has the following features. In particular, regarding the deposited film thickness, in the case of tungsten, there are problems that the film thickness is saturated with respect to the deposition time, and when the film thickness becomes thick, nuclei are generated on the silicon oxide film. It was difficult to fill the through holes. On the other hand, in the case of selective growth of aluminum, it is possible to deposit it even if the film thickness exceeds 1 μm.

本実施例では、シリコン酸化膜2に開口した基板シリ
コン上のスルーホール3をアルミニュウムで埋める例を
示したが、シリコン酸化膜とシリコン基板との組み合わ
せ以外に他の材料でも同様なことが可能である。半導体
集積回路のアルミニュウム配線では、絶縁膜の開口部を
介して素子部や下層の配線と接続する場合が多い。この
ときの開口部内の下地材質としては、通常、種々の不純
物を含んだ短結晶または多結晶シリコンあるいはアルミ
ニュウムである。その他に、チタンやモリブデン、タン
グステン、白金等の金属、あるいはチタンシリサイド、
タングステンシリサイド、モリブデンシリサイド、タン
タルシリサイド、白金シリサイド等のシリサイド材料、
GaAs等の化合物半導体、さらに、窒化チタンや窒化モリ
ブデン等の化合物が用いられる場合もある。
In the present embodiment, the example in which the through hole 3 on the substrate silicon opened in the silicon oxide film 2 is filled with aluminum is shown, but the same can be done with other materials other than the combination of the silicon oxide film and the silicon substrate. is there. In many cases, the aluminum wiring of the semiconductor integrated circuit is connected to the element portion or the wiring of the lower layer through the opening of the insulating film. At this time, the base material in the opening is usually short crystal or polycrystalline silicon containing various impurities or aluminum. In addition, metals such as titanium, molybdenum, tungsten and platinum, or titanium silicide,
Silicide materials such as tungsten silicide, molybdenum silicide, tantalum silicide, platinum silicide,
Compound semiconductors such as GaAs, and compounds such as titanium nitride and molybdenum nitride may also be used.

特に、下地がシリコンの場合にはアルミニュウムとの
反応等によって界面が劣化し易いので、第4図に示すよ
うに、スルーホール部のシリコン基板1の上に例えばチ
タン、窒化チタン、チタンシリサイドのようなチタン系
金属、あるいはモリブデンやタングステン、またはそれ
らのシリサイド、あるいは白金シリサイド等からなるバ
リア層50を形成した後に、アルミニュウム膜5を選択成
長する方がよい場合がある。
In particular, when the base is silicon, the interface is likely to deteriorate due to reaction with aluminum or the like. Therefore, as shown in FIG. 4, for example, titanium, titanium nitride, or titanium silicide is formed on the silicon substrate 1 in the through holes. In some cases, it is better to selectively grow the aluminum film 5 after forming the barrier layer 50 made of a titanium-based metal, molybdenum or tungsten, or a silicide thereof, or platinum silicide.

上述したいずれの材料も導電性を有する金属または半
導体であり、これらの材料上にはアルミニュウムの選択
成長が可能である。特に、シリコンに関しては、不純物
として、砒素、リン、ボロン等を固容度程度まで含むも
のやこれら不純物の濃度の低い高抵抗の単結晶シリコン
と多結晶シリコンについて、アルミニュウム堆積が可能
であることが実験的に確認できた。また、下地がアルミ
ニュウムまたはシリコン入りアルミニュウム等のアルミ
ニュウム合金の場合には、同一材料であることからアル
ミニュウムを堆積できることは言うまでものないが、表
面に数10Å以上の厚いアルミナ層が形成されることがし
ばしばあるので、この様な場合にはシリコンの場合と同
様に希弗酸等を用いて軽くエッチングする必要がある。
Any of the above-mentioned materials is a conductive metal or semiconductor, and aluminum can be selectively grown on these materials. In particular, regarding silicon, it is possible to deposit aluminum on impurities containing arsenic, phosphorus, boron, etc. as impurities to the extent of solid solubility and high-resistance single-crystal silicon and polycrystalline silicon having low concentrations of these impurities. It was confirmed experimentally. Also, if the base is aluminum or an aluminum alloy such as aluminum containing silicon, it is needless to say that aluminum can be deposited because it is the same material, but a thick alumina layer of several tens of liters or more may be formed on the surface. Since it often occurs, in such a case, it is necessary to perform light etching using dilute hydrofluoric acid or the like as in the case of silicon.

一方、半導体集積回路で用いる絶縁膜の材質として、
シリコン酸化膜が最も多く用いられるが、その他にシリ
コン窒化膜なども用いられている。シリコン酸化膜に
は、シリコンを熱酸化して形成したシリコン酸化膜や、
他の形成法、たとえば気相成長法やスパッタ法で堆積し
たもの、さらにリンやボロンを添加したシリコン酸化膜
等がある。本実施例によるアルミニュウム選択成長の条
件では、これらの絶縁膜上にはアルミニュウムは堆積さ
れない。
On the other hand, as the material of the insulating film used in the semiconductor integrated circuit,
A silicon oxide film is most often used, but a silicon nitride film or the like is also used. The silicon oxide film includes a silicon oxide film formed by thermally oxidizing silicon,
Other forming methods, for example, those deposited by the vapor phase growth method or the sputtering method, and a silicon oxide film to which phosphorus or boron is added may be used. Under the conditions for selective growth of aluminum according to the present embodiment, aluminum is not deposited on these insulating films.

また、アルミニュウムの有機化合物としてトリイソブ
チルアルミニュウムの例を説明したがトリエチルアルミ
ニュウムあるいはトリメチルアルミニュウムを用いても
よい。
Although triisobutylaluminum has been described as an example of the organic compound of aluminum, triethylaluminum or trimethylaluminum may be used.

以上述べたことから、第1図(e)のごとき開口部に
段差がなく平坦なアルミニュウム配線の形成は、半導体
集積回路におけるあらゆるスルーホールに対して適用で
きるものである。従来のように選択成長を用いないスパ
ッタや蒸着のみの堆積においては、スルーホールである
開口部のアルミニュウム膜の表面に段差が形成され、か
つ段差下部にマイクロクラックが発生して、断線等によ
る歩留まり低下や信頼性低下の原因となっていた。本発
明によれば、スルーホールの段差とほぼ同じ厚さのアル
ミニュウムを選択的に堆積することにより、半導体集積
回路のスルーホール部が平坦で断線がなく、歩留まりお
よび信頼性の優れたアルミニュウム配線を形成すること
ができる。
From the above, the formation of the flat aluminum wiring having no step in the opening as shown in FIG. 1E can be applied to all through holes in the semiconductor integrated circuit. In the conventional deposition method that does not use selective growth, such as sputtering or vapor deposition, a step is formed on the surface of the aluminum film in the opening that is a through hole, and microcracks are generated under the step, resulting in a yield due to disconnection. It was a cause of deterioration of reliability and reliability. According to the present invention, by selectively depositing aluminum having substantially the same thickness as the step of the through hole, the through hole portion of the semiconductor integrated circuit is flat and has no disconnection, and the aluminum wiring excellent in yield and reliability is provided. Can be formed.

第5図は、本発明の第2の実施例を示す工程断面図で
あり、MOSLSIのゲート電極、ソース、ドレイン上に選択
的にアルミニュウムを堆積し、低抵抗化を図った例であ
る。同図(a)〜(j)は主要な製作工程の流れを示し
ており、本発明に直接影響しない部分は省略してある。
FIG. 5 is a process sectional view showing a second embodiment of the present invention, which is an example in which aluminum is selectively deposited on the gate electrode, the source and the drain of a MOS LSI to reduce the resistance. (A) to (j) of the same figure show the flow of main manufacturing steps, and the parts that do not directly affect the present invention are omitted.

初めに、第5図(a)に示すように、シリコン酸化膜
を用いて形成された素子間分離領域62を有するp型シリ
コン基板61を用意し、さらに能動素子となるべき領域に
ゲート酸化膜63を形成する。
First, as shown in FIG. 5 (a), a p-type silicon substrate 61 having an element isolation region 62 formed by using a silicon oxide film is prepared, and a gate oxide film is formed in a region to be an active element. Forming 63.

つぎに、同図(b)(c)に示すように、リンをドー
プした多結晶シリコン薄膜64を堆積し、リソグラフィー
技術とエッチング技術とを用いて上記薄膜64を加工し、
ゲート電極65を形成する。多結晶シリコンの不純物は、
用途に応じてリン以外に砒素やボロン等であってもよ
い。
Next, as shown in FIGS. 3B and 3C, a polycrystalline silicon thin film 64 doped with phosphorus is deposited, and the thin film 64 is processed by using a lithography technique and an etching technique.
The gate electrode 65 is formed. The impurities of polycrystalline silicon are
Other than phosphorus, arsenic, boron or the like may be used depending on the application.

続いて同図(d)に示すように、ゲート電極65の周囲
を酸化して多結晶シリコン酸化膜66を形成し、ゲート電
極65をマスクとしてソースおよびドレインとなる領域67
の形成のためにイオン注入を行う。イオン種としては、
通常、nチャネル素子の場合は砒素またはリン、pチャ
ネル素子の場合はボロンが用いられる。
Then, as shown in FIG. 3D, the periphery of the gate electrode 65 is oxidized to form a polycrystalline silicon oxide film 66, and the gate electrode 65 is used as a mask to form a region 67 which becomes a source and a drain.
Ion implantation is performed to form the. As ion species,
Normally, arsenic or phosphorus is used for n-channel devices, and boron is used for p-channel devices.

この後、注入イオン活性化のための熱処理を行い、減
圧CVD法を用いて同図(e)に示すようにシリコン酸化
膜68を堆積する。このシリコン酸化膜68はゲート電極65
の側面部に厚く形成されるので、方向性を有するドライ
エッチングを用いることにより、同図(f)に示すよう
にゲート電極65の側面にサイドウォール69を形成するこ
とができる。シリコン酸化膜68は、ゲート電極65側面に
厚く形成される絶縁膜であれば本来何であっても良く、
リフローしたリン珪酸ガラス(PSG)や硼珪酸−リン珪
酸ガラス(BPSG)あるいは軽くバイアスを印加してスパ
ッタしたいわゆるバイアススパッタシリコン酸化膜、さ
らにシリコン窒化膜等であってもよい。
After that, a heat treatment for activating the implanted ions is performed, and a silicon oxide film 68 is deposited by the low pressure CVD method as shown in FIG. This silicon oxide film 68 is a gate electrode 65.
Since it is formed thickly on the side surface of the gate electrode 65, the side wall 69 can be formed on the side surface of the gate electrode 65 by using dry etching having directionality, as shown in FIG. The silicon oxide film 68 may be essentially anything as long as it is an insulating film thickly formed on the side surface of the gate electrode 65.
It may be a reflowed phosphosilicate glass (PSG), a borosilicate-phosphorus silicate glass (BPSG), a so-called bias sputtered silicon oxide film sputtered by applying a light bias, or a silicon nitride film.

つぎに、同図(g)に示すように、シリコン面が露出
したゲート電極65上とソース,ドレイン領域67上にアル
ミニュウム70を選択成長する。アルミニュウム70の堆積
に先立って、自然酸化膜層の除去のための前処理を行
う。この前処理としては、ドライエッチングを行った後
であるので、一旦800〜900℃程度で100Å前後のシリコ
ン酸化膜を形成し、次に希弗酸液によりエッチングして
清浄なシリコン表面を露出させるのが良い。アルミニュ
ウム70の堆積は、基板温度270℃、原料ガスの圧力0.5To
rrの標準的な条件で行い、堆積時間約5分で膜厚約1000
Åのアルミニュウムを形成した。
Next, as shown in FIG. 3G, an aluminum 70 is selectively grown on the gate electrode 65 and the source / drain region 67 where the silicon surface is exposed. Prior to the deposition of the aluminum 70, a pretreatment for removing the native oxide film layer is performed. Since this pretreatment is after dry etching, once a silicon oxide film of about 100 Å is formed at about 800 to 900 ° C, and then etched with dilute hydrofluoric acid solution to expose a clean silicon surface. Is good. Aluminum 70 is deposited at a substrate temperature of 270 ° C and a source gas pressure of 0.5To.
It is performed under standard conditions of rr, and the film thickness is about 1000 when the deposition time is about 5 minutes.
Å formed aluminum.

つぎに、同図(h)に示すように、層間絶縁膜71を堆
積し、公知のリソグラフィー技術とエッチング技術(例
えばCF4を用いたプラズマエッチング)を用いてスルー
ホール72を形成する。
Next, as shown in FIG. 3H, an interlayer insulating film 71 is deposited and a through hole 72 is formed by using a known lithography technique and etching technique (for example, plasma etching using CF 4 ).

その後一般的には、スパッタ法等を用いてアルミニュ
ウム膜を堆積して配線を形成するが、ここでは、同図
(i)に示すように、本発明による選択成長アルミニュ
ウム膜73を用いてスルーホール72を埋める。アルミニュ
ウム73の堆積の前処理としては希弗酸液によるエッチン
グのみを行い、同図(g)の場合と同一の方法を用いて
堆積する。堆積膜厚をスルーホール72の深さと同一の50
00Åとすることによって、スルーホール72内を確実に埋
め込み、平坦な表面を得ることができる。このあとスパ
ッタ法等を用いて全面にアルミニュウム膜を堆積し、公
知のリソグラフィー技術とエッチング技術とを用いて同
図(j)に示すようなアルミニュウム配線74を完成す
る。
After that, generally, an aluminum film is deposited by using a sputtering method or the like to form a wiring, but here, as shown in FIG. 7I, the selective growth aluminum film 73 according to the present invention is used to form a through hole. Fill 72. As a pretreatment for depositing the aluminum 73, only etching with a dilute hydrofluoric acid solution is performed, and the aluminum 73 is deposited using the same method as in the case of FIG. The deposited film thickness is 50, which is the same as the depth of the through hole 72.
By setting it as 00Å, the inside of the through hole 72 can be surely filled and a flat surface can be obtained. After that, an aluminum film is deposited on the entire surface by using a sputtering method or the like, and an aluminum wiring 74 as shown in FIG. 1J is completed by using a known lithography technique and etching technique.

以上に述べたように、本実施例では、選択成長アルミ
ニュウムを多結晶シリコンに張り付けて電極配線を低抵
抗化し、さらにスルーホールの穴埋めに用いて平坦化を
実現しており、異なる2つの目的に利用している。特
に、張り付け技術に応用した場合には、アルミニュウム
の抵抗率が3.3μΩcmとバルクに近いことから、タング
ステンやシリサイドを張り付ける場合と比較して、1桁
から2桁程度の低抵抗化が可能である。また、ソース、
ドレインへの張り付けの場合には、アルミニュウムの膜
厚が大きいと、アルミニュウムが基板シリコンと反応
し、接合リーク等の障害を引き起こすが、本実施例のよ
うにアルミニュウム膜厚が1000Å程度以下の場合には、
ほとんど問題とならない。また、もし必要な場合には、
第4図に示すようにソース、ドレイン上または多結晶シ
リコンゲート電極上にバリア層を張り付けてから、アル
ミニュウムの選択成長を行ってもよい。このバリア層の
厚さは、例えば100Åのオーダーでよい。この程度の厚
さのバリア層の抵抗は、選択成長アルミニュウムの抵抗
に比べて数倍から1桁以上高く、アルミニュウムを張り
付けることによって初めて十分に低い抵抗とすることが
できる。
As described above, in this embodiment, the selectively grown aluminum is attached to the polycrystalline silicon to reduce the resistance of the electrode wiring, and further, it is used for filling the through hole to realize the flattening. We are using. In particular, when applied to the attachment technology, the resistivity of aluminum is 3.3 μΩcm, which is close to that of bulk, and it is possible to reduce the resistance by one to two digits compared to the case of attaching tungsten or silicide. is there. Also the source,
In the case of sticking to the drain, if the aluminum film thickness is large, the aluminum reacts with the substrate silicon and causes problems such as junction leak, but when the aluminum film thickness is 1000 Å or less as in this example. Is
Almost no problem. Also, if needed,
As shown in FIG. 4, a barrier layer may be attached on the source / drain or on the polycrystalline silicon gate electrode, and then selective growth of aluminum may be performed. The thickness of this barrier layer may be, for example, on the order of 100Å. The resistance of the barrier layer having such a thickness is several times to one digit higher than the resistance of the selectively grown aluminum, and the resistance can be made sufficiently low only by adhering the aluminum.

第6図は、本発明の第3の実施例を示す工程断面図で
あり、バイポーラLSIの電極引き出し、および多結晶シ
リコンを用いた抵抗体形成に応用した例である。
FIG. 6 is a process sectional view showing a third embodiment of the present invention, which is an example applied to electrode extraction of a bipolar LSI and formation of a resistor using polycrystalline silicon.

同図(a)はシリコン基板101中にnpnトランジスタを
形成し、さらにその上に多結晶シリコン電極パターンを
形成した状態を示している。すなわち、102は素子間分
離酸化膜、103はn+埋め込み層、104はコレクタ、105は
ベース、106はエミッタである。この状態のシリコン基
板101の表面は、多結晶シリコン電極パターン107とそれ
らを分離するシリコン酸化膜108、および抵抗低となる
べき多結晶シリコン領域上に形成された抵抗体形成用マ
スク109とから構成されている。このマスタ109の材質
は、シリコン酸化膜やシリコン窒化膜等の絶縁物が用い
られる。
FIG. 3A shows a state in which an npn transistor is formed in the silicon substrate 101, and a polycrystalline silicon electrode pattern is further formed thereon. That is, 102 is an element isolation oxide film, 103 is an n + buried layer, 104 is a collector, 105 is a base, and 106 is an emitter. The surface of the silicon substrate 101 in this state is composed of a polycrystalline silicon electrode pattern 107, a silicon oxide film 108 for separating them, and a resistor-forming mask 109 formed on the polycrystalline silicon region where the resistance should be low. Has been done. As a material of the master 109, an insulator such as a silicon oxide film or a silicon nitride film is used.

この状態で、同図(b)に示すように、露出した多結
晶シリコン上に、アルミニュウム110を選択成長する。
アルミニュウム110の堆積に先立って、自然酸化膜層の
除去のための前処理を行うが、この場合にも、第2の実
施例のときと同様にドライエッチングを行った後である
ので、一旦800〜900℃程度で100Å前後のシリコン酸化
膜を形成し、次に希弗酸液によりエッチングして清浄な
シリコン表面を露出させるのがよい。アルミニュウム11
0の堆積は、基板温度270℃、原料ガスの圧力0.5Torrの
標準的な条件で行い、堆積時間約5分で膜厚約1000Åの
アルミニュウム膜110を形成した。このときのアルミニ
ュウムにより、多結晶シリコン電極パターン107が低抵
抗化されると同時に、抵抗体形成用マスク109の下の多
結晶シリコンが、セルフアライン的に寸法の定まった多
結晶シリコン抵抗体111となる。
In this state, aluminum 110 is selectively grown on the exposed polycrystalline silicon, as shown in FIG.
Prior to the deposition of the aluminum 110, a pretreatment for removing the natural oxide film layer is performed. In this case as well, since the dry etching is performed as in the second embodiment, the It is better to form a silicon oxide film of about 100 Å at about 900 ℃, and then etch with dilute hydrofluoric acid solution to expose a clean silicon surface. Aluminum 11
Deposition of 0 was performed under standard conditions of a substrate temperature of 270 ° C. and a source gas pressure of 0.5 Torr, and an aluminum film 110 having a film thickness of about 1000 Å was formed in a deposition time of about 5 minutes. The aluminum at this time reduces the resistance of the polycrystalline silicon electrode pattern 107, and at the same time, the polycrystalline silicon under the resistor formation mask 109 becomes a polycrystalline silicon resistor 111 whose dimensions are determined in a self-aligned manner. Become.

つぎに、同図(c)に示すように、層間絶縁膜112を
堆積し、公知のリソグラフィー技術とたとえばCF4ガス
プラズマを用いたエッチング技術とを用いてスルーホー
ル113を開ける。このあと一般的には、スパッタ法等を
用いてアルミニュウム膜を堆積して配線を形成するが、
ここでは、同図(d)に示すように、本実施例による第
2の選択成長アルミニュウム膜114を用いてスルーホー
ル113を埋める。アルミニュウム114の堆積前の前処理と
しては希弗酸液によるエッチングのみを行い、同図
(b)の場合と同一の方法を用いて堆積する。このと
き、堆積膜厚をスルーホール113の深さと同一の膜厚と
することによって、スルーホール113内を確実に埋め込
み、平坦な表面を得ることができる。このあと、スパッ
タ法等を用いて全面にアルミニュウム膜を堆積し、公知
のリソグラフィー技術とエッチング技術を用いて同図
(e)に示すようなアルミニュウム配線115を完成す
る。
Next, as shown in FIG. 3C, an interlayer insulating film 112 is deposited, and a through hole 113 is opened by using a known lithography technique and, for example, an etching technique using CF 4 gas plasma. After that, generally, an aluminum film is deposited by a sputtering method or the like to form a wiring,
Here, as shown in FIG. 3D, the through hole 113 is filled with the second selective growth aluminum film 114 according to the present embodiment. As the pretreatment before the deposition of the aluminum 114, only etching with a dilute hydrofluoric acid solution is performed, and the aluminum 114 is deposited using the same method as in the case of FIG. At this time, by setting the deposited film thickness to the same film thickness as the depth of the through hole 113, the inside of the through hole 113 can be surely filled and a flat surface can be obtained. After that, an aluminum film is deposited on the entire surface by using a sputtering method or the like, and an aluminum wiring 115 as shown in FIG. 8E is completed by using a known lithography technique and etching technique.

以上に述べたように、本実施例では選択成長アルミニ
ュウムを多結晶シリコン電極に張り付けて低抵抗化する
と共に、同時に抵抗体の形成にも利用している。さら
に、スルーホール113の穴埋めにも選択成長アルミニュ
ウムを用いて平坦化を実現している。特に、張り付け技
術に応用した場合には、アルミニュウムの抵抗率が3.3
μΩcmとバルクに近いことから、タングステンやシリサ
イドを張り付ける場合と比較して、1桁から2桁程度の
低抵抗化が可能である。アルミニュウムの膜厚が大きい
と、アルミニュウムが基板シリコンと反応し、素子特性
の劣化が生ずるが、本実施例のようにアルミニュウム膜
厚が1000Å程度以下の場合には、ほとんど問題とならな
い。また、もし必要な場合には、第4図に示すように多
結晶シリコン電極上にバリアを張り付けてから、アルミ
ニュウムの選択成長を行ってもよい。このバリア層の厚
さは、例えば100Åのオーダーでよい。この程度の厚さ
のバリア層の抵抗は、選択成長アルミニュウムの抵抗に
比べて数倍から1桁以上高く、アルミニュウムを張り付
けることによって初めて十分に低い抵抗とすることがで
きる。
As described above, in this embodiment, the selectively grown aluminum is attached to the polycrystalline silicon electrode to reduce the resistance, and at the same time, it is used for forming the resistor. Further, flattening is achieved by using selective growth aluminum to fill the through hole 113. In particular, when applied to the attachment technology, the resistivity of aluminum is 3.3
Since μΩcm is close to a bulk, it is possible to reduce the resistance by about one to two digits compared to the case of attaching tungsten or silicide. When the film thickness of aluminum is large, the aluminum reacts with the substrate silicon and the element characteristics are deteriorated. However, when the film thickness of aluminum is about 1000 Å or less as in this embodiment, there is almost no problem. Further, if necessary, a barrier may be attached on the polycrystalline silicon electrode as shown in FIG. 4 and then selective growth of aluminum may be performed. The thickness of this barrier layer may be, for example, on the order of 100Å. The resistance of the barrier layer having such a thickness is several times to one digit higher than the resistance of the selectively grown aluminum, and the resistance can be made sufficiently low only by adhering the aluminum.

なお、上記の全ての実施例においてアルミニュウムの
選択成長を第2図に示すコールドウォール・タイプのCV
D装置で行っているが、ホットウォール・タイプのCVD装
置でもそれは可能である。ホットウォールの場合には雰
囲気全体が加熱されるので、ガス流量が不十分であると
原料ガス温度がウエハ基板温度と同程度にまで上昇し、
シリコン酸化膜上にもアルミニュウムの核が発生し易い
状態となる。したがって、ホットウォールの場合にはガ
ス流量を多くしてガスの昇温を抑えてやることが必要と
なる。このとき、キャリアガスとしてアルゴンガスを用
いてもよい。
In addition, in all the above-mentioned examples, the selective growth of aluminum is shown in FIG.
Although it is done with D equipment, it is possible with hot wall type CVD equipment. In the case of a hot wall, the entire atmosphere is heated, so if the gas flow rate is insufficient, the source gas temperature rises to the same level as the wafer substrate temperature,
Aluminum nuclei are also easily generated on the silicon oxide film. Therefore, in the case of a hot wall, it is necessary to increase the gas flow rate and suppress the temperature rise of the gas. At this time, argon gas may be used as the carrier gas.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明の金属薄膜の製造方法によ
れば、シリコンやアルミニュウム等の導電材料上にのみ
アルミニュウムを選択的に堆積することができる。その
ため、スルーホールをアルミニュウムで確実に埋め込む
ことができるようになり、従来タングステンの選択成長
により行っていたスルーホールの平坦化をアルミニュウ
ムで行うことができる。スルーホールの平坦化をアルミ
ニュウムで行うと、タングステンの場合よりもコンタク
ト抵抗を低下させることができ、スルーホール膜厚をよ
り厚くすることができる。
As described above, according to the method for manufacturing a metal thin film of the present invention, aluminum can be selectively deposited only on a conductive material such as silicon or aluminum. Therefore, the through hole can be reliably filled with aluminum, and the flattening of the through hole, which has been conventionally performed by selective growth of tungsten, can be performed with aluminum. If the flattening of the through hole is performed by using aluminum, the contact resistance can be lowered and the through hole film thickness can be increased as compared with the case of using tungsten.

また、従来シリコン基板の拡散層領域や多結晶シリコ
ン等に選択的にタングステンを張り付けて低抵抗化を図
っていたが、タングステンに代えて本発明によりアルミ
ニュウムを張り付ければ一層低抵抗化が可能となる。
Further, conventionally, the resistance was further reduced by selectively attaching tungsten to the diffusion layer region of the silicon substrate, polycrystalline silicon, etc., but it is possible to further reduce the resistance by attaching aluminum according to the present invention instead of tungsten. Become.

このように、半導体集積回路の主たる配線材料である
アルミニュウムが選択的に堆積できることは、配線構造
上極めて有用であり、本発明により高性能な半導体装置
を実現することができる。
Thus, the ability to selectively deposit aluminum, which is the main wiring material of a semiconductor integrated circuit, is extremely useful in terms of the wiring structure, and the present invention can realize a high-performance semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示す工程断面図、第2図は
この実施例に用いたCVD装置の概略構成図、第3図はス
ルーホール内に堆積したアルミニュウムの金属組織を示
す走査型電子顕微鏡写真、第4図はバリア層を用いた場
合のスルーホール部を示す断面図、第5図は本発明の第
2の実施例を示す工程断面図、第6図は本発明の第3の
実施例を示す工程断面図、第7図はスルーホールにおけ
る従来のアルミニュウム配線の被覆形状を示す断面図で
ある。 1,61,101……シリコン基板、2,71,112……シリコン酸化
膜、3,72,113……スルーホール、4……自然酸化膜層、
5,70,73,110,114……選択成長アルミニュウム、6,74,11
5……スパッタアルミニュウム膜。
FIG. 1 is a process sectional view showing an embodiment of the present invention, FIG. 2 is a schematic configuration diagram of a CVD apparatus used in this embodiment, and FIG. 3 is a scan showing a metal structure of aluminum deposited in a through hole. Electron micrograph, FIG. 4 is a sectional view showing a through hole portion when a barrier layer is used, FIG. 5 is a sectional view showing steps of a second embodiment of the present invention, and FIG. 6 is a sectional view of the present invention. FIG. 7 is a sectional view showing a process of showing the third embodiment, and FIG. 7 is a sectional view showing a covering shape of a conventional aluminum wiring in a through hole. 1,61,101 …… Silicon substrate, 2,71,112 …… Silicon oxide film, 3,72,113 …… Through hole, 4 …… Natural oxide film layer,
5,70,73,110,114 …… Selective growth aluminum, 6,74,11
5: Sputtered aluminum film.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205 H01L 21/88 K ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01L 21/3205 H01L 21/88 K

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上の金属または半導体上に形成された
絶縁体を選択的に除去することで、前記金属または半導
体の表面が露出するように開口部を形成する第1の工程
と、 前記第1の工程の後、前記開口部の底部に露出している
前記金属または半導体からなる表面上にその表面上にそ
の表面を保護するバリア層を形成する第2の工程と、 前記第2の工程の後、このバリア層の表面上に形成され
た自然酸化膜層を除去する第3の工程と、 前記第3の工程の後、アルミニュウムの有機化合物を含
む気体を前記基板近傍に導き、前記基板を加熱すると共
に前記気体を前記基板の表面近傍において加熱すること
により、前記バリア層上にのみ選択的にアルミニュウム
を成長して前記開口部に充填する第4の工程と、 前記第4の工程の後、前記絶縁体およびその開口部に充
填されたアルミニュウムの上全面にアルミニュウムを堆
積してアルミニュウム膜を形成する第5の工程と を有する金属薄膜の製造方法。
1. A first step of selectively removing an insulator formed on a metal or a semiconductor on a substrate to form an opening so that a surface of the metal or the semiconductor is exposed, After the first step, a second step of forming a barrier layer for protecting the surface on the surface of the metal or semiconductor exposed at the bottom of the opening, and the second step. After the step, a third step of removing the natural oxide film layer formed on the surface of the barrier layer; and, after the third step, introducing a gas containing an organic compound of aluminum into the vicinity of the substrate, A fourth step of heating the substrate and heating the gas in the vicinity of the surface of the substrate to selectively grow aluminum only on the barrier layer and fill the opening. After the insulator And a fifth step of depositing aluminum on the entire surface of the aluminum filled in the opening to form an aluminum film.
JP61175251A 1986-07-25 1986-07-25 Method for manufacturing metal thin film Expired - Lifetime JP2559030B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61175251A JP2559030B2 (en) 1986-07-25 1986-07-25 Method for manufacturing metal thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61175251A JP2559030B2 (en) 1986-07-25 1986-07-25 Method for manufacturing metal thin film

Publications (2)

Publication Number Publication Date
JPS6333569A JPS6333569A (en) 1988-02-13
JP2559030B2 true JP2559030B2 (en) 1996-11-27

Family

ID=15992900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61175251A Expired - Lifetime JP2559030B2 (en) 1986-07-25 1986-07-25 Method for manufacturing metal thin film

Country Status (1)

Country Link
JP (1) JP2559030B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562134B1 (en) 2014-06-17 2015-10-21 스마트전자 주식회사 Forming method of Tin oxide thin film on a ceramic substrate

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538607B2 (en) * 1987-08-24 1996-09-25 富士通株式会社 Vapor growth method
JP2779186B2 (en) * 1988-11-22 1998-07-23 株式会社日立製作所 Method for manufacturing semiconductor device
JPH02185026A (en) * 1989-01-11 1990-07-19 Nec Corp Selective forming method of al thin-film
US5196372A (en) * 1989-09-09 1993-03-23 Canon Kabushiki Kaisha Process for forming metal deposited film containing aluminum as main component by use of alkyl hydride
JP2781239B2 (en) * 1989-09-09 1998-07-30 キヤノン株式会社 Deposition film formation method
PT95232B (en) * 1989-09-09 1998-06-30 Canon Kk PRODUCTION PROCESS OF A DEPOSITED ALUMINUM FILM
JP2831770B2 (en) * 1989-09-09 1998-12-02 キヤノン株式会社 Deposition film formation method
JP2726118B2 (en) * 1989-09-26 1998-03-11 キヤノン株式会社 Deposition film formation method
DE69026566T2 (en) * 1989-09-26 1996-11-14 Canon Kk Process for the production of a deposited metal layer containing aluminum as the main component using alkali metal aluminum hydrides
JP2721023B2 (en) * 1989-09-26 1998-03-04 キヤノン株式会社 Deposition film formation method
EP0420596B1 (en) * 1989-09-26 1996-06-19 Canon Kabushiki Kaisha Gas feeding device and deposition film forming apparatus employing the same
JP2721013B2 (en) * 1989-09-26 1998-03-04 キヤノン株式会社 Deposition film formation method
EP0420597B1 (en) * 1989-09-26 1996-04-24 Canon Kabushiki Kaisha Process for forming a deposited film by use of alkyl aluminum hydride and process for preparing semiconductor device
EP0448223B1 (en) 1990-02-19 1996-06-26 Canon Kabushiki Kaisha Process for forming metal deposited film containing aluminium as main component by use of alkyl aluminum hydride
JP2974376B2 (en) 1990-06-01 1999-11-10 キヤノン株式会社 Method for manufacturing semiconductor device
EP0480580A3 (en) * 1990-09-10 1992-09-02 Canon Kabushiki Kaisha Electrode structure of semiconductor device and method for manufacturing the same
JPH04144135A (en) * 1990-10-05 1992-05-18 Canon Inc Method and apparatus for manufacture of semiconductor device
US5714306A (en) * 1990-09-26 1998-02-03 Canon Kabushiki Kaisha Processing method and apparatus
EP0909988A1 (en) * 1990-09-26 1999-04-21 Canon Kabushiki Kaisha Photolithographic processing method
JP2727902B2 (en) * 1993-01-18 1998-03-18 日本電気株式会社 Al contact structure
US5652180A (en) * 1993-06-28 1997-07-29 Kawasaki Steel Corporation Method of manufacturing semiconductor device with contact structure
US6001729A (en) * 1995-01-10 1999-12-14 Kawasaki Steel Corporation Method of forming wiring structure for semiconductor device
JPH08191054A (en) * 1995-01-10 1996-07-23 Kawasaki Steel Corp Semiconductor device and manufacture thereof
US5989633A (en) * 1996-04-29 1999-11-23 Applied Materials, Inc. Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
US6110828A (en) * 1996-12-30 2000-08-29 Applied Materials, Inc. In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization
KR100324591B1 (en) * 1998-12-24 2002-04-17 박종섭 Method for forming capacitor by using TiAIN layer as diffusion barrier of top electrode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211227A (en) * 1985-07-09 1987-01-20 Fujitsu Ltd Manufacture of semiconductor device
JPS6235539A (en) * 1985-08-08 1987-02-16 Fujitsu Ltd Manufacture of semiconductor device
JPH0819521B2 (en) * 1986-04-18 1996-02-28 富士通株式会社 Metal coating growth method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562134B1 (en) 2014-06-17 2015-10-21 스마트전자 주식회사 Forming method of Tin oxide thin film on a ceramic substrate

Also Published As

Publication number Publication date
JPS6333569A (en) 1988-02-13

Similar Documents

Publication Publication Date Title
JP2559030B2 (en) Method for manufacturing metal thin film
KR910001190B1 (en) Method and apparatus for chemical vapor deposition
JP2828540B2 (en) Method for forming low resistance and low defect density tungsten contacts for silicon semiconductor wafers
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US4540607A (en) Selective LPCVD tungsten deposition by the silicon reduction method
US5019531A (en) Process for selectively growing thin metallic film of copper or gold
US4985372A (en) Method of forming conductive layer including removal of native oxide
US6303480B1 (en) Silicon layer to improve plug filling by CVD
US5221853A (en) MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
EP0377137A1 (en) Method for selective deposition of refractory metals on silicon substrates
US5364664A (en) Process for non-selectively forming deposition film on a non-electron-donative surface
JPH10214896A (en) Manufacture and manufacture device for semiconductor device
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
US5202287A (en) Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
US6004872A (en) Method of manufacturing semiconductor device
EP0420590A2 (en) Process for forming deposited film and process for producing semiconductor device
JP3194256B2 (en) Film growth method and film growth apparatus
JP2726438B2 (en) Thin film forming equipment
KR940006665B1 (en) Manufacturing method of depositing film and semiconductor device
JPS63282274A (en) Chemical vapor growth device and method for using same
JP3287042B2 (en) Method for manufacturing semiconductor device
US5989633A (en) Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
JP2863277B2 (en) Semiconductor device, manufacturing method thereof and alignment method
Choi et al. Effect of Carrier Gases on the Chemical Vapor Deposition of Tungsten from WF 6‐SiH4
JP2907236B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term