JP2556923Y2 - Auto-zero circuit using ROM - Google Patents
Auto-zero circuit using ROMInfo
- Publication number
- JP2556923Y2 JP2556923Y2 JP6362291U JP6362291U JP2556923Y2 JP 2556923 Y2 JP2556923 Y2 JP 2556923Y2 JP 6362291 U JP6362291 U JP 6362291U JP 6362291 U JP6362291 U JP 6362291U JP 2556923 Y2 JP2556923 Y2 JP 2556923Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- rom
- auto
- amplifier
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Optical Devices Or Fibers (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
【0001】[0001]
【産業上の利用分野】この考案は、ROMを使用したオ
ート・ゼロ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an auto-zero circuit using a ROM.
【0002】[0002]
【従来の技術】光時間領域リフレクトメータにおいて使
用されるオート・ゼロ回路の従来例について図1、2を
参照して説明する。先ず、図1について、1は光時間領
域リフレクトメータの内の受信部である。図示されない
方向性結合器のポートから送り込まれる後方反射レーザ
光はホト・ダイオード2により光電変換され、光電変換
された電流は電流電圧変換器3において電圧に変換され
てから電圧増幅器4において電圧増幅され、受信部出力
となる。この出力は、測定期間以外の無信号時において
は常に或る一定のオフセット値をとるものでなければな
らない。そのために、図1において、Zs =R、Zf=
Cとした演算増幅器よりなる積分器6により、電圧増幅
器4に対してアナログ的にフィードバックをかけてい
る。2. Description of the Related Art A conventional example of an auto-zero circuit used in an optical time domain reflectometer will be described with reference to FIGS. First, referring to FIG. 1, reference numeral 1 denotes a receiving unit in the optical time domain reflectometer. Back-reflected laser light sent from a port of a directional coupler (not shown) is photoelectrically converted by a photodiode 2, and the photoelectrically converted current is converted into a voltage by a current-to-voltage converter 3 and then amplified by a voltage amplifier 4. , The output of the receiving unit. This output must always take a certain offset value when there is no signal other than the measurement period. Therefore, in FIG. 1, Z s = R and Z f =
The voltage amplifier 4 is fed back in an analog manner by an integrator 6 composed of an operational amplifier C.
【0003】次に、図2においては、電圧増幅器4の出
力をアナログ・ディジタル変換器7によりアナログ・デ
ィジタル変換し、この変換結果をCPU8により処理し
てディジタル・アナログ変換器9を介してディジタル的
にフィードバックをかけている。[0003] Next, in FIG. 2, the output of the voltage amplifier 4 is converted from analog to digital by an analog / digital converter 7, the conversion result is processed by a CPU 8, and the digital Give feedback to.
【0004】[0004]
【考案が解決しようとする課題】しかし、図1における
フィードバック回路は積分器6により構成されるもので
あるので、時定数CRの積分時間を必要とし、そのため
にオフセットを高速に実行することができない。図2の
フィードバック回路は動作は高速ではあっても、アナロ
グ・ディジタル変換器7およびディジタル・アナログ変
換器9を必要とする上に、光時間領域リフレクトメータ
本体のCPUの助けを借りなければならないという欠点
を有する。However, since the feedback circuit in FIG. 1 is constituted by the integrator 6, the integration time of the time constant CR is required, so that the offset cannot be executed at high speed. . Although the feedback circuit of FIG. 2 operates at high speed, it requires an analog-to-digital converter 7 and a digital-to-analog converter 9 and requires the help of the CPU of the optical time domain reflectometer itself. Has disadvantages.
【0005】この考案は、上述の通りの欠点、問題を解
消したオート・ゼロ回路を提供しようとするものであ
る。The purpose of the present invention is to provide an auto-zero circuit which has solved the above-mentioned drawbacks and problems.
【0006】[0006]
【課題を解決するための手段】オート・ゼロ回路におい
て、増幅器を具備し、コンパレータを具備し、コンパレ
ータの一方の入力は基準電圧源に接続しそして他方の入
力は増幅器出力に接続し、コンパレータの出力に接続す
るカウンタを具備し、カウンタはコンパレータの出力に
比例したカウントを出力し、カウンタのカウント値をア
ドレスとして読み出しを実行されるROMを具備し、R
OMにはカウント値に対応した出力されるべきオフセッ
ト電圧が重み付けして記述されており、ROMの出力と
増幅器の入力との間に接続したディジタル・アナログ変
換器を具備せしめることにより、オート・ゼロ回路の動
作速度を大きくすると共にその利得の調整を極く簡単に
した。SUMMARY OF THE INVENTION In an auto-zero circuit, comprising an amplifier, comprising a comparator, one input of the comparator is connected to a reference voltage source and the other input is connected to the output of the amplifier. A counter connected to the output, the counter outputs a count proportional to the output of the comparator, and a ROM that is read out using the count value of the counter as an address.
In the OM, an offset voltage to be output corresponding to the count value is described in a weighted manner. By providing a digital-to-analog converter connected between the output of the ROM and the input of the amplifier, the auto-zeroing is performed. The operation speed of the circuit was increased and the adjustment of the gain was extremely simple.
【0007】[0007]
【実施例】この考案の実施例を図3を参照して説明す
る。増幅器4に対するこの考案のフィードバック回路、
即ちオート・ゼロ回路は、図示される通り、コンパレー
タ10、カウンタ11、ROM12、ディジタル・アナ
ログ変換器13により構成されている。An embodiment of the present invention will be described with reference to FIG. The feedback circuit of the present invention for the amplifier 4;
That is, the auto-zero circuit includes a comparator 10, a counter 11, a ROM 12, and a digital-to-analog converter 13, as shown.
【0008】ここで、受信部出力である増幅器4の出力
はコンパレータ10において基準電圧と比較される。こ
の差電圧はカウンタ11に印加され、カウンタ11は増
幅器4の出力が基準電圧に一致してこの差電圧が零にな
る迄カウント・アップ或いはカウント・ダウンする。こ
のカウント値をアドレスとしてこれに対応するROM1
2のプログラム内容を読み出す。ところで、ROM12
の記述プログラム内容は上記カウント値に対応した出力
されるべきオフセット電圧である。このプログラム内容
は重み付けして記述し、フィードバック回路の利得の調
整をしている。ROM12から読み出されたディジタル
のオフセット電圧値はディジタル・アナログ変換器13
によりアナログのオフセット電圧に変換、フィードバッ
クされてオート・ゼロが実行されるに到る。Here, the output of the amplifier 4 which is the output of the receiving section is compared with a reference voltage in a comparator 10. This difference voltage is applied to the counter 11, and the counter 11 counts up or down until the output of the amplifier 4 matches the reference voltage and the difference voltage becomes zero. This count value is used as an address in the ROM 1 corresponding to the address.
2 is read out. By the way, ROM12
Is the offset voltage to be output corresponding to the count value. The contents of this program are described with weights, and the gain of the feedback circuit is adjusted. The digital offset voltage value read from the ROM 12 is stored in the digital / analog converter 13
Is converted to an analog offset voltage and fed back to execute auto zero.
【0009】[0009]
【考案の効果】この考案のフィードバック回路は、受信
部出力である増幅器4の出力と基準電圧との間の差電圧
をカウンタ11においてクロック周波数に依存する高速
で検出することができ、検出結果によるROM12のデ
ィジタル・オフセット電圧値の読み出しおよびディジタ
ル・アナログ変換器13による変換にも格別の時間は要
せず、結局、図1におけるが如き時定数に災いされる積
分器より成るフィードバック回路と比較して動作速度は
格段に大きい。そして、図2に示されるフィードバック
回路と比較して動作速度は同等でありながら、本体のC
PUを必要とはせずにオート・ゼロが実行でき、この点
好都合である。また、フィードバック回路の利得の調整
はROM12の記述プログラム内容に重み付けするのみ
で済み、これは極く簡単である。According to the feedback circuit of the present invention, the difference voltage between the output of the amplifier 4 which is the output of the receiving section and the reference voltage can be detected at high speed in the counter 11 depending on the clock frequency, and the detection result is obtained. Reading of the digital offset voltage value from the ROM 12 and conversion by the digital-to-analog converter 13 do not require any special time, and compared with a feedback circuit including an integrator suffering from a time constant as shown in FIG. Operating speed is remarkably high. The operation speed is equal to that of the feedback circuit shown in FIG.
Auto-zero can be performed without requiring a PU, which is advantageous in this regard. Further, the adjustment of the gain of the feedback circuit only needs to weight the contents of the program described in the ROM 12, and this is extremely simple.
【図1】オート・ゼロ回路の従来例を示す図。FIG. 1 is a diagram showing a conventional example of an auto-zero circuit.
【図2】オート・ゼロ回路の他の従来例を示す図。FIG. 2 is a diagram showing another conventional example of an auto-zero circuit.
【図3】この考案のオート・ゼロ回路を示す図。FIG. 3 is a diagram showing an auto-zero circuit of the present invention.
4 増幅器 10 コンパレータ 11 カウンタ 12 ROM 13 ディジタル・アナログ変換器 4 Amplifier 10 Comparator 11 Counter 12 ROM 13 Digital / Analog Converter
Claims (1)
し、コンパレータの一方の入力は基準電圧源に接続しそ
して他方の入力は増幅器出力に接続し、コンパレータの
出力に接続するカウンタを具備し、カウンタはコンパレ
ータの出力に比例したカウントを出力し、カウンタのカ
ウント値をアドレスとして読み出しを実行されるROM
を具備し、ROMにはカウント値に対応した出力される
べきオフセット電圧が重み付けして記述されており、R
OMの出力と増幅器の入力との間に接続したディジタル
・アナログ変換器を具備したことを特徴とするROMを
使用したオート・ゼロ回路。1. A counter comprising an amplifier, comprising a comparator, one input of the comparator connected to a reference voltage source and the other input connected to the output of the amplifier, and a counter connected to the output of the comparator. Is a ROM that outputs a count in proportion to the output of the comparator, and executes reading using the count value of the counter as an address.
In the ROM, an offset voltage to be output corresponding to the count value is described in a weighted manner.
An auto-zero circuit using ROM comprising a digital-to-analog converter connected between the output of the OM and the input of the amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6362291U JP2556923Y2 (en) | 1991-08-12 | 1991-08-12 | Auto-zero circuit using ROM |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6362291U JP2556923Y2 (en) | 1991-08-12 | 1991-08-12 | Auto-zero circuit using ROM |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0514862U JPH0514862U (en) | 1993-02-26 |
JP2556923Y2 true JP2556923Y2 (en) | 1997-12-08 |
Family
ID=13234615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6362291U Expired - Fee Related JP2556923Y2 (en) | 1991-08-12 | 1991-08-12 | Auto-zero circuit using ROM |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2556923Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52156276U (en) * | 1977-05-09 | 1977-11-28 |
-
1991
- 1991-08-12 JP JP6362291U patent/JP2556923Y2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0514862U (en) | 1993-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2256927A (en) | Ratiometric a/d converter with non-ratiometric offset error correction | |
US11409045B2 (en) | Photonics stabilization circuitry | |
JP2694367B2 (en) | Sensor device and method of processing sensor signal thereof | |
JP2556923Y2 (en) | Auto-zero circuit using ROM | |
JP2674110B2 (en) | Temperature compensation circuit for avalanche photodiode bias circuit | |
JPH0996651A (en) | Amplification circuit | |
US20050271398A1 (en) | Photo-detector arrangement and process for the calibration thereof | |
JP3166565B2 (en) | Infrared detection circuit | |
JPS5922499Y2 (en) | Optical signal receiving circuit | |
JPS6165112A (en) | Sensor circuit with zero point compensation | |
JPS5847008B2 (en) | Weighing method | |
JPH09148930A (en) | Offset voltage correction circuit for operational amplifier | |
JPH01309417A (en) | Pre-stage circuit for ad converter | |
JPH0521026Y2 (en) | ||
JPS592513Y2 (en) | Spectrophotometer photometry circuit | |
JPS6041311A (en) | Amplifier device with automatic correcting function | |
JPH06347333A (en) | Circuit for pyroelectric sensor | |
JPH09266414A (en) | Logarithmic amplifier for very small current and color identification sensor circuit using it | |
JP2512054Y2 (en) | Lightwave rangefinder | |
KR920006004Y1 (en) | Over-input detecting circuit | |
SU775630A1 (en) | Device for measuring non-linearity of photodetector luminous sensitivity | |
JPH02213783A (en) | Automatic zero point adjusting circuit | |
SU1562681A1 (en) | Frequency transducer for strain-measuring bridge | |
JPH0514200A (en) | High accuracy a/d converter | |
JPS6373743A (en) | Digital optical link photodetection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970701 |
|
LAPS | Cancellation because of no payment of annual fees |