JP2551217B2 - Clamp type automatic frequency controller - Google Patents

Clamp type automatic frequency controller

Info

Publication number
JP2551217B2
JP2551217B2 JP2236204A JP23620490A JP2551217B2 JP 2551217 B2 JP2551217 B2 JP 2551217B2 JP 2236204 A JP2236204 A JP 2236204A JP 23620490 A JP23620490 A JP 23620490A JP 2551217 B2 JP2551217 B2 JP 2551217B2
Authority
JP
Japan
Prior art keywords
circuit
signal
clamp
gate
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2236204A
Other languages
Japanese (ja)
Other versions
JPH04115723A (en
Inventor
功 猪飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2236204A priority Critical patent/JP2551217B2/en
Publication of JPH04115723A publication Critical patent/JPH04115723A/en
Application granted granted Critical
Publication of JP2551217B2 publication Critical patent/JP2551217B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 技術分野 本発明はクランプ形自動周波数制御装置に関し、特に
衛星中継器によりテレビジョン信号の伝送を、FM変調方
式により行う際に、占有周波数帯域の有効利用を図るべ
くFM変調器に用いられるクランプ形自動周波数制御装置
に関するものである。
Description: TECHNICAL FIELD The present invention relates to a clamp-type automatic frequency control device, and in particular, an FM receiver for effectively utilizing an occupied frequency band when a television signal is transmitted by a satellite repeater by an FM modulation method. The present invention relates to a clamp type automatic frequency control device used for a modulator.

従来技術 従来のこの種のクランプ形自動周波数制御装置は第3
図に示す様な構成となっている。FM入力信号及び基準発
振器1による基準周波数信号はゲート回路2へ入力さ
れ、このゲード回路2にて択一的に導出される。
2. Description of the Related Art The conventional clamp type automatic frequency control device of this type is the third one.
The configuration is as shown in the figure. The FM input signal and the reference frequency signal from the reference oscillator 1 are input to the gate circuit 2 and selectively derived by the gate circuit 2.

FM復調器3はこのゲート出力をFM復調し、この復調出
力は2分岐されて2つのS/H(サンプルホールド)回路
4及び5へ夫々供給される。S/H回路4はFM入力信号の
復調出力をサンプルホールドし、S/H回路5は基準周波
数信号の復調出力をサンプルホールドする。
The FM demodulator 3 FM demodulates the gate output, and the demodulated output is branched into two and supplied to the two S / H (sample hold) circuits 4 and 5, respectively. The S / H circuit 4 samples and holds the demodulated output of the FM input signal, and the S / H circuit 5 samples and holds the demodulated output of the reference frequency signal.

これ等サンプルホールド出力は電圧比較回路6にてレ
ベル比較され、この比較出力がループフィルタ7を介し
て出力される。このループフィルタ出力が図示せぬFM変
調器へ負帰還されることにより、自動周波数制御がなさ
れる。
These sample and hold outputs are level-compared by the voltage comparison circuit 6, and this comparison output is output via the loop filter 7. The output of this loop filter is negatively fed back to an FM modulator (not shown), so that automatic frequency control is performed.

ゲート回路2のゲート信号及びS/H回路4,5のサンプル
ホールド信号を生成すべく遅延回路8,9が設けられてい
る。
Delay circuits 8 and 9 are provided to generate the gate signal of the gate circuit 2 and the sample and hold signals of the S / H circuits 4 and 5.

すなわち、クランプパルストリガ信号を入力とする遅
延回路8はこのクランプパルストリガ信号によりトリガ
され、一定時間後に一定パルス幅のクランプパルスを生
成する。このクランプパルスの存在期間ゲート回路2は
FM入力信号を選択し、他の期間は基準発振器1の基準周
波数信号を選択する。
That is, the delay circuit 8 which receives the clamp pulse trigger signal is triggered by this clamp pulse trigger signal and generates a clamp pulse having a constant pulse width after a fixed time. The gate circuit 2 has the existence period of this clamp pulse.
The FM input signal is selected and the reference frequency signal of the reference oscillator 1 is selected during the other period.

このクランプパルスはまたS/H回路4のサンプルホー
ルド信号となり、更にはまた遅延回路9により一定期間
遅延された後、S/H回路5のサンプルホールド信号とな
る。
This clamp pulse becomes the sample-hold signal of the S / H circuit 4, and also becomes the sample-hold signal of the S / H circuit 5 after being delayed for a certain period by the delay circuit 9.

この様な従来のクランプ形自動周波数制御装置におい
ては、ゲート回路2によりFM入力信号が選択されて出力
されるタイミングと、FM入力信号の復調回路3による復
調電圧をサンプルホールドするタイミングとが、クラン
プパルス信号により同時に行われるようになっている。
In such a conventional clamp-type automatic frequency controller, the timing at which the FM input signal is selected and output by the gate circuit 2 and the timing at which the demodulation voltage of the FM input signal by the demodulation circuit 3 is sampled and held are clamped. It is designed to be performed simultaneously by a pulse signal.

この場合、ゲート回路2の出力が切替わった瞬時のFM
復調回路3の出力は、過渡応答のために不安定となり復
調電圧が正確にサンプルホールドできない。よって、サ
ンプルホールドした周波数情報が不連続となり、周波数
安定度が悪いという欠点がある。
In this case, the instantaneous FM when the output of the gate circuit 2 is switched
The output of the demodulation circuit 3 becomes unstable due to the transient response, and the demodulation voltage cannot be sampled and held accurately. Therefore, there is a drawback that the frequency information sampled and held becomes discontinuous and the frequency stability is poor.

発明の目的 そこで、本発明はかかる従来技術の欠点を解決すべく
なされたものであって、その目的とするところは、サン
プルホールドした周波数情報に不連続性が生じないよう
にしたクランプ形自動周波数制御装置を提供することに
ある。
SUMMARY OF THE INVENTION Therefore, the present invention has been made to solve the above-mentioned drawbacks of the prior art, and an object of the present invention is to provide a clamp-type automatic frequency which prevents discontinuity in frequency information sampled and held. It is to provide a control device.

発明の構成 本発明によれば、基準周波数信号を発生する基準発振
器と、FM入力信号と前記基準周波数信号とを択一的に出
力するゲート回路と、このゲート出力を復調するFM復調
回路と、クランプ期間で前記FM入力信号のFM復調出力を
サンプルホールドする回路と、前記クランプ期間以外の
所定期間で前記基準周波数信号のFM復調出力をサンプル
ホールドする回路と、これ等2つのサンプルホールド出
力を電圧比較する比較回路とを含み、この比較回路の出
力に応じて周波数制御をなすようにしたクランプ形自動
周波数制御装置であって、前記クランプ開始点よりも早
くかつクランプ期間よりも長いゲート信号を生成するゲ
ート信号発生回路を有し、このゲート信号の存在期間前
記ゲート回路から前記FM入力信号を導出するようにした
ことを特徴とするクランプ形自動周波性制御装置が得ら
れる。
According to the present invention, a reference oscillator that generates a reference frequency signal, a gate circuit that selectively outputs the FM input signal and the reference frequency signal, and an FM demodulation circuit that demodulates the gate output, A circuit that samples and holds the FM demodulated output of the FM input signal during the clamp period, a circuit that samples and holds the FM demodulated output of the reference frequency signal during a predetermined period other than the clamp period, and these two sample and hold outputs A clamp-type automatic frequency control device including a comparison circuit for comparing and performing frequency control according to the output of the comparison circuit, wherein a gate signal is generated earlier than the clamp start point and longer than the clamp period. And an FM input signal is derived from the gate circuit for the duration of the gate signal. A clamp type automatic frequency control device is provided.

実施例 以下に図面を用いて本発明の実施例を詳細に説明す
る。
Embodiments Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明の実施例のブロック図であり、第3図
と同等部分は同一符号により示している。図において、
FM入力信号f及び基準発振器1の基準周波数信号eはゲ
ート回路2により択一的に導出されてFM復調回路3の入
力gとなる。この復調出力hは2分岐されてS/H回路4
及び5により夫々サンプルホールドされる。
FIG. 1 is a block diagram of an embodiment of the present invention, and the same portions as those in FIG. 3 are designated by the same reference numerals. In the figure,
The FM input signal f and the reference frequency signal e of the reference oscillator 1 are selectively derived by the gate circuit 2 and become the input g of the FM demodulation circuit 3. This demodulated output h is branched into two, and the S / H circuit 4
And 5 are sample-held respectively.

両サンプルホールド出力i及びjは電圧比較回路6に
て比較され、その比較出力がループフィルタ7を介して
周波数制御電圧となることは、第3図の従来例と同一で
ある。
Both sample and hold outputs i and j are compared by the voltage comparison circuit 6, and the comparison output becomes the frequency control voltage via the loop filter 7, which is the same as in the conventional example of FIG.

ゲート回路2におけるゲート信号bが第3図の従来例
と異なるものであり、本例では、クランプパルストリガ
信号aを一定時間遅延回路10にて遅延し、この遅延信号
の立上がりタイミングでMMV(単安定マルチバイブレー
タ)11をトリガしてゲート信号bを得ている。
The gate signal b in the gate circuit 2 is different from that of the conventional example of FIG. 3, and in this example, the clamp pulse trigger signal a is delayed by the delay circuit 10 for a certain time, and the MMV (single signal is generated at the rising timing of this delay signal. The stable multivibrator) 11 is triggered to obtain the gate signal b.

尚、S/H4,5のサンプルホールド信号c及びdは第3図
の従来例と同一であり、クランプパルストリガ信号eを
遅延回路8にて遅延してサンプルホールド信号cを得、
このサンプルホールド信号cを更に遅延回路9にて遅延
してサンプルホールド信号dを得ている。
Incidentally, the sample hold signals c and d of S / H4,5 are the same as those of the conventional example of FIG. 3, and the clamp pulse trigger signal e is delayed by the delay circuit 8 to obtain the sample hold signal c,
This sample hold signal c is further delayed by the delay circuit 9 to obtain the sample hold signal d.

第2図は第1図のブロックの動作を示す各部信号a〜
jのタイムチャートであり、第2図(a)〜(j)は信
号a〜jを夫々対応して示している。第2図(a)に示
したクランプパルストリガ信号aを遅延回路10にて遅延
し、更にMMV11を通すことにより、第2図(b)に示す
様なゲート信号bを得ている。
FIG. 2 is a signal a to each section showing the operation of the block of FIG.
2 is a time chart of j, and FIGS. 2 (a) to (j) respectively show signals a to j. The clamp pulse trigger signal a shown in FIG. 2 (a) is delayed by the delay circuit 10 and further passed through the MMV11 to obtain the gate signal b as shown in FIG. 2 (b).

この信号bをゲート回路2に与えることにより、クラ
ンプ期間(第2図(c)の期間)の開始点よりも早く、
しかも、クランプパルスcよりも長い期間、ゲート回路
2はFM入力信号fを選択することになる。この様子が第
2図(g)に示されている。
By applying this signal b to the gate circuit 2, the clamp period (the period of FIG. 2 (c)) is started earlier than the starting point.
Moreover, the gate circuit 2 selects the FM input signal f for a longer period than the clamp pulse c. This is shown in FIG. 2 (g).

次に、ゲート回路2の出力gをFM復調回路3で復調す
ると、第2図(h)に示す波形となり、S/H回路4,5に
て、FM復調回路3の出力信号が安定した後に復調電圧V1
及びV2を夫々サンプルホールドしている。
Next, when the output g of the gate circuit 2 is demodulated by the FM demodulation circuit 3, the waveform shown in FIG. 2 (h) is obtained, and after the output signal of the FM demodulation circuit 3 becomes stable in the S / H circuits 4 and 5. Demodulation voltage V1
And V2 are sample-held respectively.

電圧比較回路6にてこれ等両ホールド電圧を比較し、
その比較出力をループフィルタ7に入力することによ
り、安定な周波数制御電圧が得られることになる。
The voltage comparison circuit 6 compares these two hold voltages,
By inputting the comparison output to the loop filter 7, a stable frequency control voltage can be obtained.

発明の効果 叙上の如く、本発明によれば、ゲート回路の出力切替
え後、FM復調出力が安定してからサンプルホールドする
ようにしているので、正確な復調電圧をサンプルホール
ドすることが可能となり、周波数情報の不連続性がなく
なってFM変調器における周波数制御が安定になるという
効果がある。
EFFECTS OF THE INVENTION As described above, according to the present invention, after the output of the gate circuit is switched, the FM demodulation output is stabilized and then the sample and hold are performed, so that the accurate demodulation voltage can be sampled and held. There is an effect that the discontinuity of the frequency information is eliminated and the frequency control in the FM modulator becomes stable.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例のブロック図、第2図は第1図
のブロックの各部信号波形を示すタイムチャート、第3
図は従来のクランプ形自動周波数制御装置のブロック図
である。 主要部分の符号の説明 1……基準発振器 2……ゲート回路 3……FM復調回路 4,5……S/H回路 6……電圧比較回路 8,9,10……遅延回路 11……MMV
1 is a block diagram of an embodiment of the present invention, FIG. 2 is a time chart showing signal waveforms of respective parts of the block of FIG. 1, and FIG.
The figure is a block diagram of a conventional clamp type automatic frequency control device. Explanation of symbols of main parts 1 …… Reference oscillator 2 …… Gate circuit 3 …… FM demodulation circuit 4,5 …… S / H circuit 6 …… Voltage comparison circuit 8,9,10 …… Delay circuit 11 …… MMV

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基準周波数信号を発生する基準発振器と、
FM入力信号と前記基準周波数信号とを択一的に出力する
ゲート回路と、このゲート出力を復調するFM復調回路
と、クランプ期間で前記FM入力信号のFM復調出力をサン
プルホールドする回路と、前記クランプ期間以外の所定
期間で前記基準周波数信号のFM復調出力をサンプルホー
ルドする回路と、これ等2つのサンプルホールド出力を
電圧比較する比較回路とを含み、この比較回路の出力に
応じて周波数制御をなすようにしたクランプ形自動周波
数制御装置であって、前記クランプ開始点よりも早くか
つクランプ期間よりも長いゲート信号を生成するゲート
信号発生回路を有し、このゲート信号の存在期間前記ゲ
ート回路から前記FM入力信号を導出するようにしたこと
を特徴とするクランプ形自動周波数制御装置。
1. A reference oscillator for generating a reference frequency signal,
A gate circuit that selectively outputs the FM input signal and the reference frequency signal, an FM demodulation circuit that demodulates the gate output, a circuit that samples and holds the FM demodulation output of the FM input signal during a clamp period, and The circuit includes a circuit that samples and holds the FM demodulated output of the reference frequency signal in a predetermined period other than the clamp period, and a comparison circuit that compares the voltages of these two sample and hold outputs. Frequency control is performed according to the output of the comparison circuit. A clamp-type automatic frequency control device having a gate signal generation circuit for generating a gate signal earlier than the clamp start point and longer than the clamp period, and the gate signal generation period from the gate circuit. A clamp type automatic frequency control device characterized in that the FM input signal is derived.
JP2236204A 1990-09-06 1990-09-06 Clamp type automatic frequency controller Expired - Lifetime JP2551217B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2236204A JP2551217B2 (en) 1990-09-06 1990-09-06 Clamp type automatic frequency controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2236204A JP2551217B2 (en) 1990-09-06 1990-09-06 Clamp type automatic frequency controller

Publications (2)

Publication Number Publication Date
JPH04115723A JPH04115723A (en) 1992-04-16
JP2551217B2 true JP2551217B2 (en) 1996-11-06

Family

ID=16997326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2236204A Expired - Lifetime JP2551217B2 (en) 1990-09-06 1990-09-06 Clamp type automatic frequency controller

Country Status (1)

Country Link
JP (1) JP2551217B2 (en)

Also Published As

Publication number Publication date
JPH04115723A (en) 1992-04-16

Similar Documents

Publication Publication Date Title
KR940009722B1 (en) Carrier reset fm modulator and fm signal modulating method
US3312780A (en) Phase detector for comparing a fixed frequency and a variable phase-frequency signal
JP2551217B2 (en) Clamp type automatic frequency controller
US4354200A (en) Amplitude modulator circuit for modulating a video signal on a carrier signal
JPH0374074B2 (en)
JP2545071B2 (en) Saw wave signal generation circuit
CA1291811C (en) Write clock generator for time base corrector
JPH0346617Y2 (en)
US3739081A (en) Method and apparatus for color subcarrier generation
JP2529238B2 (en) Clock signal reproduction device
SU585624A1 (en) Device for receiving n-divisible phase-modulated signal
JPH028444Y2 (en)
JPS6017989Y2 (en) Frequency divider circuit
JPH01183943A (en) Reference carrier generator for psk wave demodulation
JPS63179649A (en) Reference carrier generator for psk wave demodulation
JPH02218278A (en) Fm modulation circuit
JPS5812439A (en) Automatic antenna switching device
JPS60253066A (en) Drop-out compensating device
SU133491A1 (en) The method of synchronization of the control voltage of the dot pattern when recording video signals on a magnetic film
JPS631507Y2 (en)
JPS6024733A (en) Frequency automatic control circuit
SU1297208A1 (en) Device for generating two r.f.pulse sequences with given phase shift between r.f.pulse fillers
JP2908465B2 (en) Magnetic recording / reproducing device
JPS5947909B2 (en) Synchronous separation device
KR890015515A (en) PLL circuit