JP2546833C

JP2546833C -

Info

Publication number: JP2546833C
Authority: JP
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Publication date: 1998-10-22

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は固体撮像素子に関し、詳しくは、通常の撮像機能に加えて、画像情報
量を圧縮して転送することのできる固体撮像素子に関する。〔従来の技術〕第２図は従来のMOS型二次元固体撮像素子の原理図である。図において、マト
リックス状に配列された多数のホトダイオード１からなる感光部と、ホトダイオ
ード１に蓄積された光信号を読み出すための垂直読み出しスイッチ用MOSトラン
ジスタ２および水平読み出しスイッチ用MOSトランジスタ３と、それぞれのスイ
ッチを順序よく切り換えるための垂直走査回路のシフトレジスタ４および水平走
査回路のシフトレジスタ５とからなり、６は垂直ゲート線、７は垂直信号線、８
は水平走査線、９は水平出力線、10は出力端、11は出力負荷抵抗。12はビデオ電
圧源である。垂直、水平のスイッチ用MOSトランジスタ２、３は、シフトレジス
タ４、５によってそれらのゲート電圧が制御され、スイッチ動作を得ている。こ
のような撮像素子では、通常のTVカメラに使うことを考慮して、各画素の読み出し順序が決められている。図中の記号を用いて
説明すると、まず第１行目のホトダイオードａ₁₁,ａ₂₁,…が順序よく読み出され
、１H時間（約64μ秒）後には第２行目のホトダイオードａ₂₁,ａ₂₂,…と読み出
され、１フィールド時間（60分の１秒）後に再び第１行目のホトダイオードａ₁₁
,ａ₂₁,…に戻る訳である。〔発明が解決しようとする課題〕ところで、このような固体撮像素子を画像信号処理装置への入力装置として使
用する場合、各画素の信号を逐一時系列的に出力しているため、出力に時間がか
かる。本発明の目的は、出力時間が短かくて画像情報の分かる固体撮像素子を提供す
ることにある。〔課題を解決するための手段〕上記目的は、複数の行出力線または複数の列出力線の各々に１行分または１列
分全ての受光素子の出力を接続してこれらの行または列の受光素子の信号を全部
加算した後、これらの複数の行加算または複数の列加算の結果を走査し出力する
ことにより達成できる。〔作用〕本発明の構成によれば、１行分または１列分全ての受光素子の信号を加算する
という操作を行うので、出力時間を短縮できる。次に、被写体の撮像の仕方の具体例を、第３図（ａ），（ｂ），（ｃ）、およ
び第４図（ａ），（ｂ），（ｃ）を用いて説明する。まず、第３図（ａ）に示したように円状の被写体を撮像した場合を考える。同
図（ｂ）は、横軸にｉ座標、縦軸に列方向（ｊ座標方向）の画素の加算出力をとったものである。同図（ｂ）の信号波形から、画面の左側に丸い物体のある
ことが判る。同様に同図（ｃ）は、横軸にｊ座標、縦軸に行方向（ｉ座標方向）
の加算出力をとったものである。同図（ｃ）の信号波形から、画面の上下方向の中央付近に
丸い物体のあることが判る。第４図（ａ）は、被写体が三角形の場合である。このように、第３図（ｂ），
第３図（ｃ），第４図（ｂ），第４図（ｃ）図の投影図から、撮像しようとして
いる物の位置、形状、大きさの把握が可能となる。〔実施例〕以下、本発明の一実施例を第１図により説明する。図中、符号１〜12は第２図
におけるものと同じ要素を、それぞれ示す。スイッチ用トランジスタ21はホトダ
イオード１の信号を水平信号線22に伝えるためのものであり、水平信号線22に転
送された１行分の信号は、垂直シフトレジスタ24によって選択されるスイッチ用
トランジスタ23を介して垂直出力線25に移り、ビデオ電圧源26につながる検出抵
抗27によって電圧変換され、出力端28に出力される。29は、垂直信号線７を介し
て信号転送する場合に動作を確実にするためのシャント用トランジスタであり省
略してもよい。30は垂直バッファ回路である。本実施例に示した素子は（Ａ）通常の撮像動作、（Ｂ）１列分の信号の加算出
力動作、そして（Ｃ）１行分の信号の加算出力動作が可能である。まず（Ａ）の動作を第５図に示すタイミング図を用いて説明する。１行分の信
号が各垂直信号線７に移された後、水平スイッチトランジスタ３を介して外部10
に出力される。次いで、（Ｂ）の動作について、第６図に示すタイミング図を用いて説明する
。バッファ回路30から全ての垂直ゲート線６を選択し、各一列分の信号が各垂直
信号線７に移され、水平スイッチトランジスタ３を介して外部10に出力される。以上、（Ａ），（Ｂ）の動作時には、垂直シフタレジスタ24の出力パルスは不
要であり、動作を確実にするためにトランジスタ29のゲート電圧（Ｖ_Y′G）を高
レベルにしておけば良い。最後に（Ｃ）の動作を、第７図に示したタイミング図を用いて説明する。バッ
ファ回路30の出力Ｖ_Y1,Ｖ_Y2,…を低レベルに電圧にしてトランジスタの非導通状
態にセットする。各ホトダイオードの信号はトランジスタ21を介して水平信号線
22に１行分が移され、レジスタ24によって選択されるトランジスタ23を介して外
部28に出力される。この時、トランジスタ29のゲート電圧（Ｖ_Y′G）を低レベル
電圧にしておくのは勿論である。以上のように、本実施例により、物体の位置、大きさ、形状といった画像認識
を、従来の１フィールド時間（１/60秒）単位から、１H時間（64μ秒）単位へと
約250倍高速化することができる。なお以上の実施例では、光電変換部としてpnダイオードで説明したが、MOSダ
イオードあるいは光電変換膜でも良い。またスイッチ用トランジスタとしてMOS
−FETを用いているが、本発明の主旨を逸脱しない範囲であれば、バイポーラト
ランジスタ、接合型FET他等の素子であっても良い。〔発明の効果〕本発明によれば、画像認識のためのデータ取り込み時間が１フィールド時間か
ら１H時間へ短縮できるので、約250倍の高速画像処理が可能となる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state imaging device, and more particularly, to a solid-state imaging device capable of compressing and transferring image information in addition to a normal imaging function. [Prior Art] FIG. 2 is a principle diagram of a conventional MOS type two-dimensional solid-state imaging device. In the figure, a photosensitive portion composed of a large number of photodiodes 1 arranged in a matrix, a vertical readout switch MOS transistor 2 and a horizontal readout switch MOS transistor 3 for reading optical signals stored in the photodiodes 1 A shift register 4 of a vertical scanning circuit and a shift register 5 of a horizontal scanning circuit for switching the switches in order, 6 is a vertical gate line, 7 is a vertical signal line, 8
Is a horizontal scanning line, 9 is a horizontal output line, 10 is an output terminal, and 11 is an output load resistance. 12 is a video voltage source. The gate voltages of the vertical and horizontal switching MOS transistors 2 and 3 are controlled by shift registers 4 and 5 to obtain a switching operation. In such an image sensor, the reading order of each pixel is determined in consideration of use in a normal TV camera. Describing using the symbols in the figure, first, the photodiodes a ₁₁ , a ₂₁ ,... In the first row are read out in order, and after 1H time (about 64 μs), the photodiodes a ₂₁ , a _{22 in} the second row are read out. ,... Are read out, and after one field time (1/60 second), the photodiodes a _{11 in} the first row are again read out.
, a ₂₁ , ... [Problems to be Solved by the Invention] By the way, when such a solid-state imaging device is used as an input device to an image signal processing device, since the signals of each pixel are sequentially and sequentially output, time is required for output. It takes. An object of the present invention is to provide a solid-state imaging device in which output time is short and image information can be understood. [Means for Solving the Problems] The object of the present invention is to connect the outputs of all the light receiving elements for one row or one column to each of a plurality of row output lines or a plurality of column output lines, and After all the signals of the light receiving elements are added, the result of the plurality of row additions or the plurality of column additions is scanned and output. [Operation] According to the configuration of the present invention, since the operation of adding the signals of all the light receiving elements for one row or one column is performed, the output time can be reduced. Next, specific examples of how to image a subject will be described with reference to FIGS. 3 (a), (b) and (c) and FIGS. 4 (a), (b) and (c). First, consider a case where a circular object is imaged as shown in FIG. FIG. 3B shows the addition output of pixels in the i-coordinate on the horizontal axis and in the column direction (j-coordinate direction) on the vertical axis. Is taken. It can be seen from the signal waveform of FIG. 3B that there is a round object on the left side of the screen. Similarly, FIG. 3C shows the j-coordinate on the horizontal axis and the row direction (i-coordinate direction) on the vertical axis.
Addition output of Is taken. From the signal waveform of FIG. 3C, it can be seen that there is a round object near the center in the vertical direction of the screen. FIG. 4A shows a case where the subject is a triangle. Thus, FIG. 3 (b),
The position, shape and size of the object to be imaged can be grasped from the projections shown in FIGS. 3 (c), 4 (b) and 4 (c). Embodiment An embodiment of the present invention will be described below with reference to FIG. In the drawing, reference numerals 1 to 12 indicate the same elements as those in FIG. The switching transistor 21 is for transmitting the signal of the photodiode 1 to the horizontal signal line 22. The signal for one row transferred to the horizontal signal line 22 is transmitted to the switching transistor 23 selected by the vertical shift register 24. The voltage is transferred to a vertical output line 25 via a detection resistor 27 connected to a video voltage source 26, and is output to an output terminal 28. Reference numeral 29 denotes a shunt transistor for ensuring operation when transferring a signal via the vertical signal line 7, and may be omitted. Reference numeral 30 denotes a vertical buffer circuit. The element shown in this embodiment can perform (A) a normal imaging operation, (B) an addition output operation of a signal for one column, and (C) an addition output operation of a signal for one row. First, the operation (A) will be described with reference to the timing chart shown in FIG. After the signal for one row is transferred to each vertical signal line 7, an external signal
Is output to Next, the operation (B) will be described with reference to the timing chart shown in FIG. All the vertical gate lines 6 are selected from the buffer circuit 30, signals of each column are transferred to each vertical signal line 7, and output to the outside 10 via the horizontal switch transistor 3. As described above, during the operations of (A) and (B), the output pulse of the vertical shifter register 24 is unnecessary, and if the gate voltage (V _Y'G ) of the transistor 29 is set to a high level to ensure the operation. good. Finally, the operation (C) will be described with reference to the timing chart shown in FIG. The outputs V _Y1 , V _Y2 ,... Of the buffer circuit 30 are set to low levels to set the transistors in a non-conductive state. The signal of each photodiode is supplied to the horizontal signal line via transistor 21.
One row is transferred to 22 and output to the outside 28 via the transistor 23 selected by the register 24. At this time, _needless to _say , the gate voltage ( _VY'G ) of the transistor 29 is set to a low level voltage. As described above, according to the present embodiment, image recognition such as the position, size, and shape of an object is performed about 250 times faster from the conventional unit of one field time (1/60 second) to the unit of 1H time (64 μsec). Can be In the above embodiments, the pn diode has been described as the photoelectric conversion unit, but a MOS diode or a photoelectric conversion film may be used. MOS as a switch transistor
Although the FET is used, a device such as a bipolar transistor or a junction FET may be used as long as the gist of the present invention is not deviated. [Effects of the Invention] According to the present invention, the time required for capturing data for image recognition can be reduced from one field time to 1H time, so that high-speed image processing of about 250 times is possible.

【図面の簡単な説明】第１図は本発明の一実施例である固体撮像素子の構成図、第２図は従来素子の
構成図、第３図と第４図は本発明の目的である画像処理内容の説明図、第５図は
従来の信号出力タイミングチャート、第６図，第７図は本発明の実施例に対する
信号出力タイミングチャートである。１……ホトダイオード、２……垂直スイッチトランジスタ、21……スイッチ用ト
ランジスタ、７……垂直信号線、22……水平信号線。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration diagram of a solid-state imaging device according to an embodiment of the present invention, FIG. 2 is a configuration diagram of a conventional device, and FIGS. 3 and 4 are objects of the present invention. FIG. 5 is an explanatory diagram of image processing contents, FIG. 5 is a conventional signal output timing chart, and FIGS. 6 and 7 are signal output timing charts for the embodiment of the present invention. Reference numeral 1 denotes a photodiode, 2 denotes a vertical switch transistor, 21 denotes a switching transistor, 7 denotes a vertical signal line, and 22 denotes a horizontal signal line.

Claims

11. Claims 1. A solid-state imaging device you output a plurality of light-receiving element or these signals which are two-dimensionally arranged on the same semiconductor substrate to an external, a plurality of row output line Or multiple columns
The outputs of all the light receiving elements for one row or one column are connected to each of the power lines,
The signals of the photodetectors in the row or column are all added, and the row addition or the column addition is performed.
A solid-state imaging device comprising output means for scanning and outputting the result of the operation. Wherein said light receiving element, pn junction diodes, MOS diodes or solid-state imaging device of the mounting claims first Kouki, which is a photoelectric conversion layer.