JP2544550Y2 - rectifier - Google Patents

rectifier

Info

Publication number
JP2544550Y2
JP2544550Y2 JP1992084540U JP8454092U JP2544550Y2 JP 2544550 Y2 JP2544550 Y2 JP 2544550Y2 JP 1992084540 U JP1992084540 U JP 1992084540U JP 8454092 U JP8454092 U JP 8454092U JP 2544550 Y2 JP2544550 Y2 JP 2544550Y2
Authority
JP
Japan
Prior art keywords
diode
rectifier
field effect
effect transistors
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1992084540U
Other languages
Japanese (ja)
Other versions
JPH0644396U (en
Inventor
浩一 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP1992084540U priority Critical patent/JP2544550Y2/en
Publication of JPH0644396U publication Critical patent/JPH0644396U/en
Application granted granted Critical
Publication of JP2544550Y2 publication Critical patent/JP2544550Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は、ダイオードの電力損失
の低減を図ることができる整流器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rectifier capable of reducing the power loss of a diode.

【0002】[0002]

【従来の技術】ダイオードによって交流を直流に変換す
る際に、ダイオードの順方向電圧降下による電力損失が
生じる。この電力損失を低減させるためにダイオードに
逆方向並列に絶縁ゲート型電界効果トランジスタ(FE
T)を接続し、ダイオードの順方向導通期間にFETに
オン制御信号を加えてダイオードの順方向ドロップを小
さくする技術がある。
2. Description of the Related Art When an alternating current is converted to a direct current by a diode, a power loss occurs due to a forward voltage drop of the diode. In order to reduce this power loss, an insulated gate field effect transistor (FE
T) is connected, and an on-control signal is applied to the FET during the forward conduction period of the diode to reduce the forward drop of the diode.

【0003】[0003]

【考案が解決しょうとする課題】しかし、1個のFET
をダイオードに並列接続しても順方向電圧ドロップを十
分に小さくすることができなかった。
[Problem to be solved by the invention] However, one FET
Connected in parallel with a diode
Couldn't be smaller in minutes.

【0004】そこで、本考案の目的は、コストの向上を
抑えて順方向電圧ドロップを小さくすることができる整
流器を提供することにある。
Therefore, an object of the present invention is to improve cost.
Control to reduce the forward voltage drop.
It is to provide a sink.

【0005】[0005]

【課題を解決するための手段】 上記目的を達成するため
の本考案は、互いに並列に接続され、且つそれぞれが
レイン・ソース間に並列に接続されたダイオードを内蔵
している複数の電界効果トランジスタと、前記複数の電
界効果トランジスタの全部に対してそれぞれ設けられて
おらず、前記複数の電界効果トランジスタから選択され
たもののみに対して設けられた電流検出手段と、前記電
流検出手段によって前記ダイオードの順方向バイアス期
間を検出し、この期間に前記複数の電界効果トランジス
タにオン制御信号を同時に付与する制御回路とを備えた
整流器に係わるものである。なお、請求項2に示すよう
に電流検出手段を電流検出抵抗とすることができる。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention incorporates diodes connected in parallel with each other and each connected in parallel between drain sources.
A plurality of field effect transistors,
Provided for each of the field effect transistors
Not selected from the plurality of field effect transistors
Current detection means provided only for the
Current detecting means for forward biasing the diode.
Between the plurality of field effect transistors during this period.
And a control circuit for simultaneously applying an ON control signal to the
It relates to a rectifier. In addition, as shown in claim 2
Alternatively, the current detection means can be a current detection resistor.

【0006】[0006]

【考案の作用及び効果】本願の各請求項の考案によれば
次の作用効果が得られる。(イ) 複数のダイオード内蔵電界効果トランジスタを
並列接続することによって、この並列接続回路の合成抵
抗が小さくなり、順方向電圧ドロップの小さい整流器を
提供することができる。 (ロ) ダイオードの順方向バイアス期間を検出するた
めの電流検出手段を、複数の電界効果トランジスタに対
してそれぞれ設けないで選択されたもののみに設け、こ
れによる検出に基づいて複数の電界効果トランジスタを
同時にオン制御するので、複数の電界効果トランジスタ
のそれぞれに対して電流検出手段を設ける場合に比べて
コストの低減を図ることができる。また、請求項2の考
案の場合は、電流検出手段が電流検出抵抗であるので、
複数の電界効果トランジスタにそれぞれ電流検出抵抗を
設ける場合又は複数の電界効果トランジスタの合計の電
流を検出する場合に比べて電流検出抵抗における電 力損
失を低減することができる。
According to the present invention, the following effects can be obtained. (B) Multiple field-effect transistors with built-in diodes
By connecting in parallel, the combined resistance of this parallel connection circuit
Rectifier with small forward voltage drop
Can be provided. (B) To detect the forward bias period of the diode
Current detection means for multiple field effect transistors.
Do not provide each and only provide
Multiple field-effect transistors based on the
Simultaneous on-control allows multiple field-effect transistors
Compared with the case where current detection means is provided for each of
Cost can be reduced. Further, according to claim 2
In the case of the plan, since the current detection means is a current detection resistor,
Each field effect transistor has a current detection resistor
Or the total power of multiple field-effect transistors.
It is possible to reduce the power loss in the current detection resistor in comparison with the case of detecting the flow.

【0007】[0007]

【実施例】次に、図1を参照して本考案の実施例に係わ
る整流器を含むスイッチング電源装置を説明する。図1
のスイッチング電源装置は、直流電源1にトランス2の
1次巻線3を介して接続されたスイッチング素子4を有
する。スイッチング素子4は出力電圧が一定になるよう
に制御回路5でオン・オフ制御される。トランス2の2
次巻線6には第1及び第2の整流器7、8と、リアクト
ル9と、コンデンサ10とから成る出力整流平滑回路が
接続されている。即ち、第1の整流器7は出力ラインに
直列に接続され、第2の整流器8は一対の出力ライン間
に接続され、リアクトル9は出力ラインに直列に接続さ
れ、コンデンサ10は出力端子11、12間に接続され
ている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a switching power supply including a rectifier according to an embodiment of the present invention will be described with reference to FIG. FIG.
Has a switching element 4 connected to a DC power supply 1 via a primary winding 3 of a transformer 2. The switching element 4 is ON / OFF controlled by the control circuit 5 so that the output voltage becomes constant. Transformer 2 2
An output rectifying / smoothing circuit including first and second rectifiers 7 and 8, a reactor 9, and a capacitor 10 is connected to the secondary winding 6. That is, the first rectifier 7 is connected in series to the output line, the second rectifier 8 is connected between a pair of output lines, the reactor 9 is connected in series to the output line, and the capacitor 10 is connected to the output terminals 11 and 12. Connected between them.

【0008】第1及び第2の整流器7、8は、ダイオー
ド13と、第1及び第2のFET14、15と、電流検
出抵抗16と、オペアンプ(演算増幅器)17とからそ
れぞれ成り、両者は同一回路構成を有する。第1及び第
2のFET14、15はサブストレートがソースに接続
された絶縁ゲート型FETであって、スイッチング素子
としてのFET部分Q1 、Q2 と内蔵ダイオードD1 、
D2 とから成る。内蔵ダイオードD1 、D2 はFETの
ドレイン・ソース間に逆方向並列接続されている。アノ
ード端子Aとカソード端子Kの間においてダイオード1
3と第1及び第2のFET14、15は互いに並列に接
続されている。電流検出器としての抵抗16はダイオー
ドD1 の順方向電流を検出するために第1のFET14
に直列に接続されている。オペアンプ17の一対の端子
は抵抗16の両端に接続され、出力端子は第1及び第2
のFET14、15のゲートにそれぞれ接続されてい
る。なお、図示はされていないが、オペアンプ17のた
めの電源回路も勿論設けられている。
The first and second rectifiers 7 and 8 each include a diode 13, first and second FETs 14 and 15, a current detection resistor 16, and an operational amplifier (operational amplifier) 17, both of which are the same. It has a circuit configuration. The first and second FETs 14 and 15 are insulated gate type FETs each having a substrate connected to a source, and include FET portions Q1 and Q2 as switching elements and built-in diodes D1 and
D2. The built-in diodes D1 and D2 are connected in parallel in the reverse direction between the drain and source of the FET. A diode 1 is connected between the anode terminal A and the cathode terminal K.
3 and the first and second FETs 14 and 15 are connected in parallel with each other. A resistor 16 as a current detector is used to detect the forward current of the diode D1.
Are connected in series. A pair of terminals of the operational amplifier 17 are connected to both ends of the resistor 16, and output terminals are first and second terminals.
Are connected to the gates of the FETs 14 and 15, respectively. Although not shown, a power supply circuit for the operational amplifier 17 is of course also provided.

【0009】第1及び第2の整流器7、8は、1個の部
品として取扱うことができるように単一の半導体チップ
によってIC(集積回路)構造にそれぞれ形成されてい
る。従って、第1及び第2の整流器7、8の回路に対す
る接続を容易に達成することができる。
The first and second rectifiers 7, 8 are each formed by a single semiconductor chip into an IC (integrated circuit) structure so that they can be handled as one component. Therefore, connection of the first and second rectifiers 7 and 8 to the circuit can be easily achieved.

【0010】トランス2の2次巻線6に第1の整流器7
を順方向バイアスする向きの電圧が発生すると、第1及
び第2のFET14、15の内蔵ダイオードD1 、D2
を通って順方向電流が流れ始めると共に外部ダイオード
13を通っても順方向電流が流れる。これにより、抵抗
16に電圧降下が生じ、この抵抗16の両端子間電圧に
対応した電圧がオペアンプ17から得られ、これがオン
制御信号として第1及び第2のFET14、15のゲー
トに付与され、FET部分Q1 、Q2 がオン状態にな
る。これにより、FET部分Q1 、Q2 と内蔵ダイオー
ドD1 、D2 との並列回路が形成され、第1及び第2の
FET14、15のオン抵抗及び両端電圧が低下し、電
力損失が小さくなる。
The first rectifier 7 is connected to the secondary winding 6 of the transformer 2.
When a voltage is generated in a direction for forward biasing the internal diodes D1, D2 of the first and second FETs 14, 15,
A forward current starts flowing through the external diode 13 and a forward current also flows through the external diode 13. As a result, a voltage drop occurs in the resistor 16, and a voltage corresponding to the voltage between both terminals of the resistor 16 is obtained from the operational amplifier 17, and is applied to the gates of the first and second FETs 14 and 15 as an ON control signal, The FET portions Q1 and Q2 are turned on. As a result, a parallel circuit of the FET portions Q1 and Q2 and the built-in diodes D1 and D2 is formed, the on-resistance and the voltage between both ends of the first and second FETs 14 and 15 are reduced, and the power loss is reduced.

【0011】電流検出抵抗16は複数個のFET14、
15と外部ダイオード13との内の1つにのみ直列に接
続されているから、この抵抗16に流れる電流は比較的
小さく、電力損失も小さい。なお、実施例では2個のF
ET14、15が並列接続されているが、このFETの
個数を更に増やすと、抵抗16における電力損失の全体
に対する比率は更に小さくなる。
The current detecting resistor 16 includes a plurality of FETs 14,
Since only one of the external diode 15 and the external diode 13 is connected in series, the current flowing through the resistor 16 is relatively small and the power loss is small. In the embodiment, two Fs
Although the ETs 14 and 15 are connected in parallel, if the number of FETs is further increased, the ratio of the power loss in the resistor 16 to the whole becomes further smaller.

【0012】上述から明らかなように、本実施例ではダ
イオードD1 に流れる順方向電流の検出に基づいてFE
T14、15にオン制御信号を付与する構成であるの
で、ダイオードD1 の順方向導通期間のみに正確に限定
してFET14、15をオン駆動することが可能にな
り、正常な整流動作を保ちつつ電力損失の小さい整流を
達成することができる。
As apparent from the above description, in this embodiment, the FE is detected based on the detection of the forward current flowing through the diode D1.
Since the ON control signal is applied to T14 and T15, it is possible to drive the FETs 14 and 15 ON only accurately during the forward conduction period of the diode D1. Rectification with low loss can be achieved.

【0013】[0013]

【変形例】本考案は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 図1の整流器7からダイオード13を省くこと
ができる。 (2) 図1の抵抗16の代りに磁気的に電流を検出す
るセンサをダイオードD1の電流の通路に沿って配置
し、これにより、ダイオードD1の順方向電流を検出
し、この検出出力に基づいてゲート制御回路でオン制御
信号を形成してFET14、15のゲートに印加しても
よい。(3) 本考案の整流器はスイッチングレギュレータの
出力整流回路に限ることなく、種々の整流回路に使用す
ることができる。
[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) The diode 13 can be omitted from the rectifier 7 of FIG. (2) Instead of the resistor 16 in FIG. 1, a sensor for magnetically detecting the current is arranged along the current path of the diode D1, thereby detecting the forward current of the diode D1 and based on the detected output. Alternatively , an on-control signal may be formed by a gate control circuit and applied to the gates of the FETs 14 and 15 . (3) The rectifier of the present invention can be used not only for the output rectifier circuit of the switching regulator but also for various rectifier circuits.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の実施例に係わるスイッチンクルギュレ
ータを示す回路図である。
FIG. 1 is a circuit diagram showing a switching regulator according to an embodiment of the present invention.

Claims (2)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 互いに並列に接続され、且つそれぞれが
ドレイン・ソース間に並列に接続されたダイオードを内
蔵している複数の電界効果トランジスタと、 前記複数の
電界効果トランジスタの全部に対してそれぞれ設けられ
ておらず、前記複数の電界効果トランジスタから選択さ
れたもののみに対して設けられた電流検出手段と、 前記電流検出手段によって前記ダイオードの順方向バイ
アス期間を検出し、この期間に前記複数の電界効果トラ
ンジスタにオン制御信号を同時に付与する制御回路とを
備えた整流器。
1. The method according to claim 1 , further comprising the steps of:
A diode connected in parallel between the drain and source
A plurality of field effect transistors ,
Provided for all of the field effect transistors
Not selected from the plurality of field effect transistors.
A current detecting means provided with respect to only those to detect the forward bias period of the diode by said current detecting means, said plurality of field effect tiger this period
Rectifier and a control circuit for applying an ON control signal simultaneously to Njisuta.
【請求項2】 前記電流検出手段は電流検出抵抗である
ことを特徴とする請求項1記載の整流器
2. The current detection means is a current detection resistor.
The rectifier according to claim 1, wherein:
JP1992084540U 1992-11-13 1992-11-13 rectifier Expired - Lifetime JP2544550Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992084540U JP2544550Y2 (en) 1992-11-13 1992-11-13 rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992084540U JP2544550Y2 (en) 1992-11-13 1992-11-13 rectifier

Publications (2)

Publication Number Publication Date
JPH0644396U JPH0644396U (en) 1994-06-10
JP2544550Y2 true JP2544550Y2 (en) 1997-08-20

Family

ID=13833485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992084540U Expired - Lifetime JP2544550Y2 (en) 1992-11-13 1992-11-13 rectifier

Country Status (1)

Country Link
JP (1) JP2544550Y2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013034338A (en) * 2011-08-03 2013-02-14 Toyota Industries Corp Power-supply circuit
JP2014112993A (en) * 2012-12-05 2014-06-19 Nec Lighting Ltd Rectifier circuit and rectification method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218264A (en) * 1990-01-24 1991-09-25 Mitsubishi Electric Corp Rectifier

Also Published As

Publication number Publication date
JPH0644396U (en) 1994-06-10

Similar Documents

Publication Publication Date Title
US7557599B2 (en) Apparatus and method for determining a current through a power semiconductor component
US8643983B2 (en) Adjacent terminal fault detection
JPH0744836B2 (en) Improved rectifier circuit
US5097403A (en) Current sensing synchronous rectifier apparatus
TW200840187A (en) Current sensing in a power converter
US5892665A (en) Overcurrent protection circuit
US20020135342A1 (en) Switching power supply
US10461632B1 (en) Current sensing for bridgeless PFC converters
CA2006426C (en) Control circuit for regulating current flow through a load
JP2544550Y2 (en) rectifier
US10432187B2 (en) Coupling structure of gate driver in power supply device
JPH06201738A (en) Electric current detecting circuit
US11784570B2 (en) Power path switch circuit
JP3262515B2 (en) electric circuit
JP3501541B2 (en) Full-wave rectifier circuit
JP3061093B2 (en) Step-down chopper type switching power supply
JPH03218264A (en) Rectifier
JP3299565B2 (en) Rectifier circuit
JP2001320877A (en) Integrated transformer core resetting
JPS6237434Y2 (en)
JPS63190561A (en) Rectifier circuit
JPH051828Y2 (en)
JP3730354B2 (en) Non-controllable switching means
JPH0535625Y2 (en)
JPH01117660A (en) Rectifyer circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term