JP2543343Y2 - Tuning circuit board - Google Patents

Tuning circuit board

Info

Publication number
JP2543343Y2
JP2543343Y2 JP3026491U JP3026491U JP2543343Y2 JP 2543343 Y2 JP2543343 Y2 JP 2543343Y2 JP 3026491 U JP3026491 U JP 3026491U JP 3026491 U JP3026491 U JP 3026491U JP 2543343 Y2 JP2543343 Y2 JP 2543343Y2
Authority
JP
Japan
Prior art keywords
circuit
frequency
signal
unit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3026491U
Other languages
Japanese (ja)
Other versions
JPH04126431U (en
Inventor
直幸 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP3026491U priority Critical patent/JP2543343Y2/en
Publication of JPH04126431U publication Critical patent/JPH04126431U/en
Application granted granted Critical
Publication of JP2543343Y2 publication Critical patent/JP2543343Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は選局回路基板に係り、特
にシールドケースにより収納されてなる衛星放送受信装
置の選局回路基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a channel selection circuit board, and more particularly to a channel selection circuit board of a satellite broadcast receiving device housed in a shield case.

【0002】[0002]

【従来の技術】図3は従来の選局回路基板が適用された
衛星放送受信装置の選局回路ユニット(以下、選局ユニ
ットと略す。)の斜視図である。選局ユニット1は、夫
々鋼板製の上面カバー2、側板部3、下面カバー4から
なるシールドケース5により選局回路基板6が覆われて
なる構成となっている。側板部3に配設されたアンテナ
入力端子7及び端子8を介して、選局回路基板6への信
号の入出力が行われる。
2. Description of the Related Art FIG. 3 is a perspective view of a tuning circuit unit (hereinafter abbreviated as a tuning unit) of a satellite broadcast receiving apparatus to which a conventional tuning circuit board is applied. The tuning unit 1 has a configuration in which a tuning circuit board 6 is covered by a shield case 5 including an upper cover 2, a side plate 3, and a lower cover 4 made of a steel plate. Signals are input and output to and from the tuning circuit board 6 via antenna input terminals 7 and 8 provided on the side plate portion 3.

【0003】図4は、従来の選局回路基板に配設された
選局回路のブロック図である。図4において、アンテナ
入力端子T1 にはアンテナよりRF信号(高周波信号)
が供給され、RF信号はフィルタ21、アンプ22、A
GC(自動利得制御)回路23を介して図示しない2つ
のコイルにより構成されるトラッキングフィルタ24に
入力される。入力RF信号はトラッキングフィルタ24
によりイメージ周波数を減衰された後、アンプ25、A
GC回路26を介してミキサ27に供給される。
FIG. 4 is a block diagram of a channel selection circuit provided on a conventional channel selection circuit board. In FIG. 4, RF signal from the antenna to the antenna input terminal T 1 (radio frequency signal)
Is supplied, and the RF signal is supplied to the filter 21, the amplifier 22,
The signal is input to a tracking filter 24 composed of two coils (not shown) via a GC (automatic gain control) circuit 23. Input RF signal is tracked by filter 24
After the image frequency is attenuated by the
The signal is supplied to the mixer 27 via the GC circuit 26.

【0004】ミキサ27は発振器28よりの所望チャン
ネルの局部発振周波数が供給される。一方、AGC回路
26の出力信号が供給され、これを混合して所定の中間
周波数の中間周波信号を出力する。また発振器28の出
力局部発振周波数は、分周器29により分周されてPL
L(Phase Locked Loop)部30に入力され、ここで位相
同期されると共に、外部からのPLL部30への所望チ
ャンネルデータ入力に従った制御電圧aにより制御され
る。
[0004] A mixer 27 is supplied with a local oscillation frequency of a desired channel from an oscillator 28. On the other hand, an output signal of the AGC circuit 26 is supplied and mixed to output an intermediate frequency signal of a predetermined intermediate frequency. The output local oscillation frequency of the oscillator 28 is divided by a frequency divider 29 and
The signal is input to an L (Phase Locked Loop) unit 30, where it is phase-synchronized and controlled by a control voltage a according to a desired channel data input to the PLL unit 30 from the outside.

【0005】PLL部30の局部発振制御電圧a(第2
の制御信号)は端子T2 に入力される選局制御信号に応
じてレベルが変化する。局部発振制御電圧aは発振器2
8に入力されると共にトラッキングフィルタ24に入力
されてトラッキングフィルタ24の周波数特性を可変す
る。
The local oscillation control voltage a of the PLL unit 30 (second
Control signal) level is changed according to the tuning control signal input to the terminal T 2. The local oscillation control voltage a is
8 and the tracking filter 24 to vary the frequency characteristics of the tracking filter 24.

【0006】ミキサ27の出力信号は、AGC回路3
1、アンプ32、表面弾性波フィルタ33、アンプ34
を介してFM検波回路35に供給される。FM検波回路
35は入力信号を検波して端子T 3よりテレビジョン信
号を出力する。また、アンプ34の出力はAGC制御電
圧b(第1の制御信号)とされて、AGC回路26及び
FM検波回路35に供給される。
The output signal of the mixer 27 is supplied to the AGC circuit 3
1, amplifier 32, surface acoustic wave filter 33, amplifier 34
Is supplied to the FM detection circuit 35 via the. FM detection circuit 35 outputs a television signal from a terminal T 3 by detecting the input signal. The output of the amplifier 34 is used as an AGC control voltage b (first control signal) and supplied to the AGC circuit 26 and the FM detection circuit 35.

【0007】このような従来の衛星放送受信装置の選局
回路は、大別すると図4に示す如く6つのブロックから
なっている。即ち、RF部36、同調フィルタ部37、
周波数変換部(周波数変換回路)38、PLL部(制御
回路)39、IF(Intermediate Frequency)部40、
及び復調部41からなっている。
The channel selection circuit of such a conventional satellite broadcast receiving apparatus is roughly divided into six blocks as shown in FIG. That is, the RF unit 36, the tuning filter unit 37,
A frequency conversion unit (frequency conversion circuit) 38, a PLL unit (control circuit) 39, an IF (Intermediate Frequency) unit 40,
And a demodulation unit 41.

【0008】図5は従来の選局回路基板に配設された選
局回路の周波数変換部及びPLL部の具体的な回路図で
ある。図5において、周波数変換部はトランジスタQ1
等により構成されるミキサ27とトランジスタQ2 等に
より構成される発振器28からなっている。
FIG. 5 is a specific circuit diagram of a frequency conversion section and a PLL section of a channel selection circuit provided on a conventional channel selection circuit board. In FIG. 5, the frequency converter is a transistor Q 1
It consists configured mixer 27 and the transistor Q 2 and the like by constituted oscillator 28 by like.

【0009】ミキサ27はAGC回路26よりのRF信
号と、選局回路基板上に印刷配線パターンにて構成され
たインダクタL1 ,L2 の電磁結合により発振器28か
ら供給される発振信号とを混合して、中間周波信号をA
GC回路31に出力する。
The mixer 27 mixes the RF signal from the AGC circuit 26 with the oscillation signal supplied from the oscillator 28 by electromagnetic coupling of the inductors L 1 and L 2 formed by a printed wiring pattern on the tuning circuit board. And the intermediate frequency signal is A
Output to the GC circuit 31.

【0010】分周器29は、発振器28から供給される
発振信号を分周器ICIC1 の8番ピンに入力して1/
128の周波数に分周し、4番ピンよりPLL部30へ
出力する。
The frequency divider 29 inputs the oscillation signal supplied from the oscillator 28 to the eighth pin of the frequency divider ICIC 1 and
The frequency is divided into 128 and output to the PLL section 30 from the fourth pin.

【0011】PLL部はPLLICIC2 、IC2 の1
番ピンと14番ピンに接続された水晶発振子XT等で構
成される。IC2 の6番ピンにはクロック信号が、5番
ピン、7番ピン夫々には選局制御信号が抵抗Rを介して
入力されている。分周器29よりの信号は8番ピンに入
力されて、12番ピンに局部発振制御電圧a(第2の制
御信号)が出力される。局部発振制御電圧aは抵抗
1 ,R2 ,インダクタL2 ,コンデンサC1 を介して
トランジスタQ2 に供給される。
The PLL unit is PLLICIC 2 , one of IC 2
It is composed of a crystal oscillator XT and the like connected to the No. 14 pin and the No. 14 pin. A clock signal is input to the sixth pin of the IC 2 , and a tuning control signal is input to each of the fifth and seventh pins via the resistor R. The signal from the frequency divider 29 is input to the 8th pin, and the local oscillation control voltage a (second control signal) is output to the 12th pin. Local oscillation control voltage a resistor R 1, R 2, inductor L 2, is supplied to the transistor Q 2 through a capacitor C 1.

【0012】ミキサ27、発振器28、分周器29、P
LL部30夫々には、電源端子VCC1 よりcで示す電源
電圧+5Vが供給されている。発振器28には電源端子
CC2 より電源電圧+12Vが供給されている。
Mixer 27, oscillator 28, frequency divider 29, P
Each of the LL units 30 is supplied with a power supply voltage of +5 V indicated by c from the power supply terminal V CC1 . The power supply voltage +12 V is supplied to the oscillator 28 from the power supply terminal V CC2 .

【0013】[0013]

【考案が解決しようとする課題】しかしながら従来の選
局回路基板では、上記の各回路部がお互いに電磁的に干
渉し合うことにより夫々の信号のS/N比を劣化させた
り、またビート等が発生することがあった。このため、
テレビジョン画面にノイズやモアレを発生する問題があ
った。
However, in the conventional channel selection circuit board, the above-mentioned respective circuit portions electromagnetically interfere with each other, thereby deteriorating the S / N ratio of each signal, and further reducing the beat and the like. May occur. For this reason,
There is a problem that noise and moire are generated on the television screen.

【0014】この問題を解決するために選局回路基板6
は、図3に示す如く、遮蔽板9によりRF部36と復調
部41を遮蔽すると共に同調フィルタ部37とIF部4
0をも区切って電磁的に干渉しない様構成している。ま
た、遮蔽板10によりIF部40と復調部41を区切っ
て遮蔽している。
In order to solve this problem, a tuning circuit board 6
As shown in FIG. 3, the RF unit 36 and the demodulation unit 41 are shielded by the shielding plate 9 and the tuned filter unit 37 and the IF unit 4 are shielded.
It is configured so as not to interfere with electromagnetic waves by dividing 0 as well. Further, the IF unit 40 and the demodulation unit 41 are separated and shielded by the shielding plate 10.

【0015】一方、遮蔽板11によりPLL部39とI
F部40を遮蔽すると共に同調フィルタ部37と周波数
変換部38を区切って電磁的に干渉しない様構成し、遮
蔽板12により周波数変換部38とPLL部39を区切
って遮蔽している。更に、遮蔽板13によりRF部36
と同調フィルタ部37を区切って電磁的に干渉しない様
遮蔽している。
On the other hand, the PLL section 39 and the I
The F section 40 is shielded, and the tuning filter section 37 and the frequency conversion section 38 are separated so as not to interfere with each other electromagnetically. The frequency conversion section 38 and the PLL section 39 are separated and shielded by the shield plate 12. Further, the RF unit 36 is provided by the shielding plate 13.
And a tuning filter section 37 for shielding so as not to interfere electromagnetically.

【0016】尚、同調フィルタ部37を構成するトラッ
キングフィルタ24の2つのコイルは、遮蔽板14によ
り互いに遮蔽されている。
The two coils of the tracking filter 24 constituting the tuning filter section 37 are shielded from each other by the shield plate 14.

【0017】従来の選局ユニットではこの様に遮蔽板
9,…13を設けることにより、選局回路の各構成部分
を電磁シールドして、ノイズやモアレの発生を防止して
いた。
In the conventional tuning unit, by providing the shielding plates 9 in this manner, each component of the tuning circuit is electromagnetically shielded to prevent noise and moire.

【0018】しかし図3に示す構造のシールドケース5
は、遮蔽板が十文字に交叉する部分を有している。この
ため、側板部3と遮蔽板9、10、11とが1枚の鋼板
を打ち抜いて折り曲げ加工された後に、遮蔽板12、1
3、14が側板部3に装着されてシールドケース5は構
成されている。
However, the shield case 5 having the structure shown in FIG.
Has a portion where the shielding plate crosses the cross. For this reason, after the side plate part 3 and the shielding plates 9, 10, and 11 are punched out of one steel plate and bent, the shielding plates 12, 1
The shield case 5 is configured by attaching the side plates 3 and 14 to the side plate portion 3.

【0019】したがって、従来のシールドケース5の側
板部3は、1枚の鋼板を打ち抜いて遮蔽板9,…14と
共に折り曲げ加工して一体成形により形成することは不
可能であり、従来の衛星放送受信装置の選局回路ユニッ
トの製造工程は複雑になるという問題があった。
Therefore, it is impossible to form the side plate portion 3 of the conventional shield case 5 by punching out a single steel plate and bending it together with the shield plates 9,. There is a problem that the manufacturing process of the tuning circuit unit of the receiving device becomes complicated.

【0020】上記の点に鑑み本考案では、1枚の鋼板か
ら一体成形可能な構造のシールドケースによりノイズや
モアレを防止出来る衛星放送受信装置の選局回路ユニッ
トに適用可能な選局回路基板を提供することを目的とす
る。
In view of the above, the present invention provides a tuning circuit board which can be applied to a tuning circuit unit of a satellite broadcast receiving apparatus which can prevent noise and moire by using a shield case which can be integrally formed from a single steel plate. The purpose is to provide.

【0021】[0021]

【課題を解決するための手段】上記の問題を解決するた
めに本考案では、第1の制御信号により高周波信号を利
得制御するAGC回路と、AGC回路よりの信号と局部
発振周波数とを混合して中間周波信号に周波数変換する
周波数変換回路と、第2の制御信号により局部発振周波
数を可変制御する制御回路と、周波数変換回路及び制御
回路夫々に供給される電源電圧とを含み、第1及び第2
の制御信号用配線、電源電圧用配線夫々を印刷配線して
なる選局回路基板において、第1及び第2の制御信号用
配線、電源電圧用配線のうち少なくとも1つを周波数変
換回路と制御回路との間に配設した。
According to the present invention, in order to solve the above-mentioned problems, an AGC circuit for controlling the gain of a high-frequency signal by a first control signal is mixed with a signal from the AGC circuit and a local oscillation frequency. A frequency conversion circuit for performing frequency conversion to an intermediate frequency signal, a control circuit for variably controlling a local oscillation frequency by a second control signal, and a power supply voltage supplied to each of the frequency conversion circuit and the control circuit. Second
The control signal wiring and the power supply voltage wiring are each printed wiring, and at least one of the first and second control signal wirings and the power supply voltage wiring is a frequency conversion circuit and a control circuit. And was arranged between.

【0022】[0022]

【作用】上記構成の本考案によれば、周波数変換回路と
制御回路との間には第1及び第2の制御信号と電源電圧
の配線が設けられる。したがって周波数変換回路と制御
回路とは遊離されて、お互いの信号が干渉しあうことが
ない。また、第1及び第2の制御信号と電源電圧は直流
信号なので、周波数変換回路または制御回路の信号に干
渉することもない。
According to the present invention having the above-described structure, the wiring for the first and second control signals and the power supply voltage is provided between the frequency conversion circuit and the control circuit. Therefore, the frequency conversion circuit and the control circuit are separated, and the signals of each other do not interfere with each other. Further, since the first and second control signals and the power supply voltage are DC signals, they do not interfere with the signals of the frequency conversion circuit or the control circuit.

【0023】[0023]

【実施例】図1は本考案の一実施例の要部の平面図、図
2は本考案の一実施例の選局回路基板が適用された選局
回路ユニットの斜視図である。以下、本考案の実施例に
ついて図1及び図2と共に説明する。
FIG. 1 is a plan view of a main part of an embodiment of the present invention, and FIG. 2 is a perspective view of a tuning circuit unit to which a tuning circuit board of an embodiment of the present invention is applied. Hereinafter, an embodiment of the present invention will be described with reference to FIGS.

【0024】図2において、選局ユニット1aは鋼板製
の側板部3aを含むシールドケース5aにより選局回路
基板6aが覆われてなる構成となっている。側板部3a
には遮蔽板9,10,11が一体成形されて設けられて
いる。
In FIG. 2, the tuning unit 1a has a structure in which a tuning circuit board 6a is covered by a shield case 5a including a side plate 3a made of a steel plate. Side plate 3a
Are provided integrally with shielding plates 9, 10, 11.

【0025】図1は、図2において選局回路基板6a上
で1ブロック化された周波数変換部44の平面図であ
り、選局回路基板6a上に印刷配線された銅箔パターン
50により選局回路の配線がなされている。選局回路基
板6aに形成された長穴51には、側板部3aと一体成
形された遮蔽板11の図示しない突起部が挿入されてい
て銅箔パターン52に半田付けされ、選局回路基板6a
に遮蔽板11が装着されている。
FIG. 1 is a plan view of the frequency converter 44 divided into one block on the tuning circuit board 6a in FIG. 2, and the tuning is performed by the copper foil pattern 50 printed and wired on the tuning circuit board 6a. Circuit wiring is done. A not-shown projection of the shielding plate 11 integrally formed with the side plate portion 3a is inserted into the elongated hole 51 formed in the tuning circuit board 6a, and is soldered to the copper foil pattern 52.
Is provided with a shielding plate 11.

【0026】図1中上部中央には、トランジスタQ1
インダクタL1 等により構成されるミキサ27が、遮蔽
板11の図中右側に添接されている。ミキサ27には、
図中左上部に配設されたAGC回路26よりのRF信号
が供給されるよう構成されている。ミキサ27の右上部
には、トランジスタQ2 ,抵抗R2 ,インダクタL2
コンデンサC1 等により構成される発振器28が添接さ
れている。
In the upper center of FIG. 1, transistors Q 1 ,
Mixer 27 composed of an inductor L 1 and the like, are spliced in the right side in the drawing of the shielding plate 11. In the mixer 27,
The configuration is such that an RF signal is supplied from an AGC circuit 26 provided at the upper left in the figure. A transistor Q 2 , a resistor R 2 , an inductor L 2 ,
Oscillator 28 is spliced constituted by the capacitor C 1 and the like.

【0027】図中上部右端部には分周器ICIC1 、コ
ンデンサC4 等からなる分周器29が配設されている。
図中下部には、PLLICIC2 、水晶発振子XT、コ
ンデンサC1 ,C2 等からなるPLL部30が、遮蔽板
11に添って配設されている。
A frequency divider 29 comprising a frequency divider ICIC 1 , a capacitor C 4 and the like is arranged at the upper right end in the figure.
In the lower part of the figure, a PLL unit 30 including a PLLIC IC 2 , a crystal oscillator XT, capacitors C 1 , C 2, and the like is provided along with a shielding plate 11.

【0028】PLLICIC2 の9番ピン52には、図
中左下部よりの電源電圧+5Vが、50cで示す印刷配
線により配線されている。印刷配線50c(電源電圧用
配線)は、分岐して上方に延出し、分周器ICIC1
2番ピン53に接続されている。印刷配線50cは更に
延出し、選局回路基板6aの周縁部に配設されて図中左
上部の他の回路に接続されるよう構成されている。印刷
配線50cは、図示の如くミキサ27とPLL部30と
を遊離するよう構成されている。また、分周器29の下
端部とミキサ27とを遊離するよう構成されている。
A power supply voltage of +5 V from the lower left in the figure is wired to the ninth pin 52 of the PLLIC IC 2 by a printed wiring indicated by 50c. Printed wiring 50c (the power supply voltage line) is branched and extended upward, and is connected to the second pin 53 of the divider ICIC 1. The printed wiring 50c further extends, is arranged on the periphery of the tuning circuit board 6a, and is configured to be connected to another circuit at the upper left in the figure. The printed wiring 50c is configured to separate the mixer 27 and the PLL unit 30 as illustrated. In addition, the lower end of the frequency divider 29 and the mixer 27 are separated.

【0029】PLLICIC2 の12番ピン52に出力
された局部発振制御電圧a(第2の制御信号)は、スル
ーホール55により図示しない選局回路基板6aの裏面
配線により図示しない抵抗R1 を介した後、印刷配線5
0a(第2の制御信号用配線)に配設されたスルーホー
ル56に接続される。印刷配線50aは、図中中央部、
ミキサ27と分周器29との間から上方に延出し、発振
器28に局部発振制御電圧aを供給すると共にミキサ2
7、発振器28と分周器29とを遊離するよう構成され
ている。
The local oscillation control voltage a (second control signal) output to the twelfth pin 52 of the PLLIC IC 2 is passed through a through-hole 55 through a resistor R 1 ( not shown) through the back wiring of the tuning circuit board 6 a (not shown). After that, the printed wiring 5
0a (second control signal wiring). The printed wiring 50a is located at the center in the figure,
It extends upward from between the mixer 27 and the frequency divider 29, supplies the local oscillation control voltage a to the oscillator 28, and
7. The oscillator 28 and the frequency divider 29 are configured to be separated.

【0030】一方、図4中に示したAGC制御電圧b
(第1の制御信号)は図中左下部から印刷配線50b
(第1の制御信号用配線)により供給されている。印刷
配線50bは印刷配線50cに添接して図中左下部から
図中中央部へ延出し、更に、印刷配線50aと印刷配線
50cの間に敷設されて図中上方へ延出した後図中左上
方部へ延出し、AGC回路26に供給されるよう構成さ
れている。印刷配線50aは、ミキサ27、発振器28
と分周器29、PLL部30とを遊離するよう構成され
ている。
On the other hand, the AGC control voltage b shown in FIG.
(First control signal) is printed wiring 50b from the lower left in the figure.
(The first control signal wiring). The printed wiring 50b is attached to the printed wiring 50c and extends from the lower left part in the drawing to the center part in the drawing, further laid between the printed wiring 50a and the printed wiring 50c and extended upward in the drawing and then to the upper left in the drawing. And is supplied to the AGC circuit 26. The printed wiring 50a includes the mixer 27, the oscillator 28
And the frequency divider 29 and the PLL unit 30.

【0031】上記のとおり、印刷配線50a、50b、
50cによって、ミキサ27及び発振器28により構成
する周波数変換部38と分周器29及びPLL部30に
より構成するPLL部39とは遊離され、周波数変換部
38とPLL部39との間には遮蔽板12は不要とな
り、1ブロックとすることが出来る。
As described above, the printed wiring 50a, 50b,
By 50c, the frequency converter 38 composed of the mixer 27 and the oscillator 28 and the PLL unit 39 composed of the frequency divider 29 and the PLL unit 30 are separated, and a shielding plate is provided between the frequency converter 38 and the PLL unit 39. 12 becomes unnecessary and can be made into one block.

【0032】また、トラッキングフィルタ24は帯域幅
の調整は粗調整のみ可能で簡素なU字型形状とされてい
る。このため、他の回路素子からの電磁的な干渉を極め
て受けにくいものとなっている。したがって、RF部3
6と同調フィルタ部37は遮蔽板13,14を設けずに
1ブロックとすることが出来る。
The tracking filter 24 has a simple U-shape, which allows only coarse adjustment of the bandwidth. For this reason, it is extremely difficult to receive electromagnetic interference from other circuit elements. Therefore, the RF unit 3
6 and the tuning filter unit 37 can be formed as one block without providing the shielding plates 13 and 14.

【0033】図2において、選局回路基板6aは遮蔽板
9により、1ブロックとしたRF部43と復調部41及
びIF部40夫々を仕切って電磁的に干渉しない様遮蔽
している。また、遮蔽板10によりIF部40と復調部
41を仕切って遮蔽している。更に、遮蔽板11によ
り、1ブロックとした周波数変換部44とIF部40及
びRF部43夫々を仕切って電磁的に干渉しない様構成
している。
In FIG. 2, the tuning circuit board 6a is divided by a shielding plate 9 into an RF unit 43, a demodulation unit 41, and an IF unit 40, each of which constitutes one block, so as to shield them from electromagnetic interference. Further, the IF unit 40 and the demodulation unit 41 are separated and shielded by the shield plate 10. Further, the frequency conversion unit 44, the IF unit 40, and the RF unit 43, which are one block, are separated by the shielding plate 11 so as not to interfere electromagnetically.

【0034】上記の構成によれば、遮蔽板9、10、1
1は夫々交叉部を有していないため、側板部3aと一体
成形することが可能である。
According to the above configuration, the shielding plates 9, 10, 1
Since each 1 does not have a crossover portion, it can be integrally formed with the side plate portion 3a.

【0035】本実施例によれば、側板部3aと遮蔽板
9、10、11を1枚の鋼板を打ち抜いて折り曲げ加工
することにより、選局回路の各部の電磁的な干渉を防ぐ
ことが出来て夫々の信号のS/N比を劣化させたり、ま
たビート等を発生することがない。したがって、選局回
路ユニットの製造工程が複雑になることなく、テレビジ
ョン画面にノイズやモアレを発生することもない利点が
ある。
According to the present embodiment, the side plate portion 3a and the shielding plates 9, 10, 11 are punched out of a single steel plate and bent to prevent electromagnetic interference of each part of the tuning circuit. Therefore, the S / N ratio of each signal is not degraded, and no beat or the like is generated. Therefore, there is an advantage that the manufacturing process of the tuning circuit unit does not become complicated and no noise or moire is generated on the television screen.

【0036】尚、上記実施例ではAGC制御電圧、局部
発振制御電圧、電源電圧+5Vの印刷配線により周波数
変換部38と制御部39とを遊離させているが、周波数
変換部38と制御部39の信号に干渉することのない直
流電圧を配線するものであれば、この他の印刷配線によ
り遊離させても勿論同様の効果を得ることが出来る。ま
た、グランド配線を使用しても良い。更に、ミキサ27
及び発振器28、分周器29及びPLL部30の配置も
上記実施例に限るものでなく、周波数変換部38と制御
部39との間に直流電圧またはグランドを配線する印刷
配線を設けてこれらを遊離させていれば構わない。
In the above embodiment, the frequency converter 38 and the controller 39 are separated by the printed wiring of the AGC control voltage, the local oscillation control voltage, and the power supply voltage +5 V. As long as a DC voltage that does not interfere with a signal is wired, the same effect can of course be obtained even if it is separated by other printed wiring. Further, a ground wiring may be used. Further, the mixer 27
The arrangements of the oscillator 28, the frequency divider 29 and the PLL unit 30 are not limited to those in the above-described embodiment. It does not matter if it is released.

【0037】[0037]

【考案の効果】上述の如く本考案によれば、選局回路基
板の周波数変換回路と制御回路を1ブロックとし、遮蔽
板を1枚の鋼板から一体成形可能に設けることにより、
テレビジョン画面のノイズやモアレを防止出来る特長が
ある。
According to the present invention, as described above, the frequency conversion circuit and the control circuit of the tuning circuit board are formed as one block, and the shielding plate is provided so as to be integrally formed from one steel plate.
It has the feature of preventing noise and moire on the television screen.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の一実施例の要部の平面図である。FIG. 1 is a plan view of a main part of one embodiment of the present invention.

【図2】本考案の一実施例の選局回路基板が適用された
選局回路ユニットの斜視図である。
FIG. 2 is a perspective view of a tuning circuit unit to which the tuning circuit board according to the embodiment of the present invention is applied;

【図3】従来の選局回路基板が適用された選局回路ユニ
ットの斜視図である。
FIG. 3 is a perspective view of a tuning circuit unit to which a conventional tuning circuit board is applied.

【図4】従来の選局回路基板に配設された選局回路のブ
ロック図である。
FIG. 4 is a block diagram of a channel selection circuit provided on a conventional channel selection circuit board.

【図5】従来の選局回路基板に配設された選局回路の一
部の回路図である。
FIG. 5 is a circuit diagram of a part of a channel selection circuit provided on a conventional channel selection circuit board.

【符号の説明】[Explanation of symbols]

6,6a 選局回路基板 9,10,11,12,13,14 遮蔽板 26 AGC回路 30 PLL部 38 周波数変換部(周波数変換回路) 39 PLL部(制御回路) 44 周波数変換部 50 印刷配線 50a 印刷配線(第2の制御信号用配線) 50b 印刷配線(第1の制御信号用配線) 50c 印刷配線(電源電圧用配線) a 局部発振制御電圧(第2の制御信号) b AGC制御電圧(第1の制御信号) c 電源電圧 6, 6a Tuning circuit board 9, 10, 11, 12, 13, 14 Shielding plate 26 AGC circuit 30 PLL section 38 Frequency conversion section (frequency conversion circuit) 39 PLL section (control circuit) 44 Frequency conversion section 50 Printed wiring 50a Printed wiring (second control signal wiring) 50b Printed wiring (first control signal wiring) 50c Printed wiring (power supply voltage wiring) a Local oscillation control voltage (second control signal) b AGC control voltage (second 1 control signal) c Power supply voltage

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 第1の制御信号により高周波信号を利得
制御するAGC回路と、該AGC回路よりの信号と局部
発振周波数とを混合して中間周波信号に周波数変換する
周波数変換回路と、第2の制御信号により前記局部発振
周波数を可変制御する制御回路と、前記周波数変換回路
及び前記制御回路夫々に供給される電源電圧とを含み、
前記第1及び第2の制御信号用配線、前記電源電圧用配
線夫々を印刷配線してなる選局回路基板において、前記
第1及び第2の制御信号用配線、前記電源電圧用配線の
うち少なくとも1つを前記周波数変換回路と前記制御回
路との間に配設した選局回路基板。
An AGC circuit for controlling a gain of a high-frequency signal by a first control signal; a frequency conversion circuit for mixing a signal from the AGC circuit and a local oscillation frequency to convert the frequency into an intermediate frequency signal; A control circuit for variably controlling the local oscillation frequency by the control signal, and a power supply voltage supplied to each of the frequency conversion circuit and the control circuit,
In the tuning circuit board formed by printing and wiring the first and second control signal wirings and the power supply voltage wiring, at least one of the first and second control signal wirings and the power supply voltage wirings A tuning circuit board, one of which is disposed between the frequency conversion circuit and the control circuit.
JP3026491U 1991-04-30 1991-04-30 Tuning circuit board Expired - Fee Related JP2543343Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3026491U JP2543343Y2 (en) 1991-04-30 1991-04-30 Tuning circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3026491U JP2543343Y2 (en) 1991-04-30 1991-04-30 Tuning circuit board

Publications (2)

Publication Number Publication Date
JPH04126431U JPH04126431U (en) 1992-11-18
JP2543343Y2 true JP2543343Y2 (en) 1997-08-06

Family

ID=31913906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3026491U Expired - Fee Related JP2543343Y2 (en) 1991-04-30 1991-04-30 Tuning circuit board

Country Status (1)

Country Link
JP (1) JP2543343Y2 (en)

Also Published As

Publication number Publication date
JPH04126431U (en) 1992-11-18

Similar Documents

Publication Publication Date Title
JPH09294088A (en) Tuner circuit
US4691376A (en) Frequency converter
JP2543343Y2 (en) Tuning circuit board
JP2573661Y2 (en) Tuning circuit unit
CN100379271C (en) High frequency signal receiver
JP3092726U (en) Television tuner
JPH1175129A (en) Ic for tuner
JPH069338B2 (en) Intermediate frequency signal processing circuit
EP1330030A1 (en) Integrated tuner circuit
JP3573591B2 (en) High frequency electronic equipment
KR100262777B1 (en) High-frequency modulator built-in tv tuner
JPS622829Y2 (en)
JP3506940B2 (en) Composite PLL tuner unit
JPH0563125U (en) Circuit board
JP3099668B2 (en) Electronic tuner
US7194245B2 (en) High-frequency signal receiving apparatus
JP3427041B2 (en) Up-down tuner
JPS6066527A (en) Tuner
JPH087702Y2 (en) Television receiver
JP3675211B2 (en) Electronic equipment
JP2003168990A (en) Tuner device and printed board
JP2002246925A (en) Satellite broad casting receiver
JP3702698B2 (en) High frequency module
JP3080626B2 (en) Electronic tuning tuner
JPH0644183Y2 (en) Double tuning circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees