JP2542010B2

JP2542010B2 - Input / output device control method

Info

Publication number: JP2542010B2
Application number: JP62265375A
Authority: JP
Inventors: 司脇上
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-10-22
Filing date: 1987-10-22
Publication date: 1996-10-09
Anticipated expiration: 2011-10-09
Also published as: JPH01109454A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電子計算機を用いた情報処理システムに係
り、特に複数の入出力制御装置により記憶装置のごとき
入出力装置を選択して使用する場合に好適な入出力装置
の制御方式に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing system using an electronic computer, and particularly to selecting and using an input / output device such as a storage device by a plurality of input / output control devices. In this case, the present invention relates to a control method of an input / output device.

[Conventional technology]

従来、例えば特開昭50−78235号公報に示されるよう
に、１台の入出力装置（例えば磁気記憶装置）に２台の
入出力制御装置を選択的に接続することにより、システ
ムの効率や利用性を高めようとするものが知られてい
る。Conventionally, as shown in Japanese Patent Laid-Open No. 50-78235, for example, by selectively connecting two input / output control devices to one input / output device (for example, a magnetic storage device), system efficiency and There are known ones that try to improve usability.

第５図は、上記公報に示される情報処理システムにお
ける磁気テープサブシステム構成を示す。第５図で1,2
はチヤネル、3,4は磁気テープ制御装置（MTCA,MTCB）、
５〜10は磁気テープ装置（MTU）を示す。21,22はクロス
コールケーブルを示す。FIG. 5 shows a magnetic tape subsystem configuration in the information processing system disclosed in the above publication. 1,2 in Figure 5
Is a channel, 3 and 4 are magnetic tape controllers (MTCA, MTCB),
5-10 shows a magnetic tape unit (MTU). 21 and 22 are cross-call cables.

第５図はクロスコール構成を示しており、MTCAは、MT
CA自身に接続されているMTU^#0〜７を選択することがで
きると共に、クロスコールケーブル22を介して他のMTCB
に接続されているMTU^#8〜Ｆも選択使用可能である。MTC
Bも同様にしてMTU^#0〜^#7と^#8〜Ｆを使用することができ
る。従つて各MTUは２台のMTCから使用可能である。Figure 5 shows the cross-call configuration, MTCA is MT
You can select the MTU ^# 0-7 connected to the CA itself, as well as another MTCB via the cross call cable 22.
The MTU ^# 8-F connected to can also be selectively used. MTC
Similarly, B can use MTU ^# 0 to ^# 7 and ^# 8 to F. Therefore, each MTU can be used by two MTCs.

そこで、チヤネル１がMTU^#0を専有して使用したい場
合には、MTCAにMTU^#0に対するリザーブコマンド（Reser
ve Command）を発行する。このコマンドによりMTU^#0はM
TCAにリザーブされ、他のMTCBからは使用することがで
きなくなる。MTU^#0のリザーブ状態を解除するにはチヤ
ネル１からMTCAにMTU^#0に対するリリースコマンド（Rel
ease Command）を発行する。このコマンドによりMTU^#0
のリザーブ状態は解除され、MTU^#0は他のMTCBから使用
可能となる。リザーブ状態の解除はリザーブコマンドを
発行したチヤネルからのリリースコマンドのみによつて
解除される。Therefore, if the channel 1 wants to use the MTU ^# 0 exclusively, the MTCA reserve command for the MTU ^# 0 (Reser
ve Command) is issued. This command causes MTU ^# 0 to be M
It is reserved by TCA and cannot be used by other MTCBs. MTU release command for the MTU ^# 0 from channel 1 to MTCA to release the reserve state of ^# 0 (Rel
Issue an ease Command). This command causes MTU ^# 0
The reserved state of MTU ^# 0 is released, and MTU ^# 0 can be used by other MTCBs. The reservation state is released only by the release command from the channel that issued the reserve command.

以上の事を更に具体的に以下に記す。 The above is described more specifically below.

第６図に各MTUを２台のMTCで使用可能とするための一
般的な制御方法について図式的に示す。FIG. 6 schematically shows a general control method for enabling each MTU to be used by two MTCs.

第６図で、11はMTU^#0に対応した１組のコミツテイツ
ド０（Commited,CMTD 0）、12はMTU^#0に対するMTCA用の
コミツテイツド0 FF（CMTD A0）、13はMTU^#0に対するMT
CB用のコミツテイツド0 FF（CMTD B0）を示し、14〜16,
19,20はCMTD1,7,8,9,Fを示し、17はCMTD A8を示し、18
はCMTD B8を示す。第６図に示す通り、MTCA側にはMTU^#0
〜７に各々対応した８組のコミツテイツド（CMTD 0〜
７）が存在し、同様にMTCB側にもMTU^#8〜Ｆに対応したC
MTD 8〜Ｆが存在する。In Figure 6, 11 is MTU ^# 0 1 set of Komitsuteitsudo corresponding to 0 (Commited, CMTD 0), 12 is Komitsuteitsudo 0 FF (CMTD A0) for MTCA for MTU ^# 0, 13 is MT for MTU ^# 0
Shows the commutated 0 FF (CMTD B0) for CB, 14-16,
19,20 indicates CMTD 1,7,8,9, F, 17 indicates CMTD A8, 18
Indicates CMTD B8. As shown in Figure 6, MTU ^# 0 on the MTCA side.
~ 8 sets of committed (CMTD 0 ~
7) exists, and similarly, C corresponding to MTU ^# 8 to F on the MTCB side as well.
MTD 8 to F exist.

CMTD FFを使用したMTUの制御方法について記す。例え
ば、MTCAがMTU^#0を使用する場合、MTCAはCMTD A0をセツ
トする。これによりMTCAはMTU^#0を使用することができ
る。CMTD A0がセツトされるとMTCBからCMTD A0はBUSY状
態（セツト状態）に見え（このようにMTCBはMTCA用のコ
ミツテイツドを、MTCAはMTCBのコミツテイツドを監視す
ることができる）、CMTD B0は論理的にMTCBからセツト
することができなく、MTU^#0を使用することができな
い。その後MTU^#0の動作が完了すると、MTCAはCMTD A0を
リセツトする。これによりその後MTCBからMTU^#0を使用
する場合、MTCBAから見たCMTD A0は▲▼状態
（リセツト状態）であるためMTCBはCMTD B0をセツトす
ることが可能となり、MTU^#0を使用することができる。C
MTD B0がセツトされると、MTCAからCMTD B0はBUSY状態
に見えるため、MTCAはCMTD A0をセツトすることができ
ない。また、CMTD A0,CMTD B0が▲▼状態で、
両方のMTCから同時にセツトする状態が発生した場合に
は、CMTD A0が優先してセツトされるようになつてい
る。このような制御方法により同一のMTUを２台のMTCか
ら使用可能としている。This section describes how to control MTU using CMTD FF. For example, if the MTCA uses MTU ^# 0, the MTCA will set CMTD A0. This allows MTCA to use MTU ^# 0. When CMTD A0 is set, CMTD A0 looks like BUSY state (set state) from MTCB (MTCB can monitor MTCA's committed, MTCA can monitor MTCB's committed), CMTD B0 is logical Cannot be set from MTCB and MTU ^# 0 cannot be used. Then, when the operation of MTU ^# 0 is completed, MTCA resets CMTD A0. As a result, when MTU ^# 0 is used from MTCB thereafter, MTCB can set CMTD B0 because CMTD A0 seen from MTC BA is in the ▲ ▼ state (reset state), and MTU ^# 0 can be used. it can. C
When MTD B0 is set, MTCA cannot set CMTD A0 because MTTD looks like BUSY to CMTD B0. Also, CMTD A0 and CMTD B0 are in ▲ ▼ state,
When both MTCs are set at the same time, CMTD A0 is preferentially set. With this control method, the same MTU can be used by two MTCs.

次にチヤネルからリザーブコマンドが発行された場合
について記す。Next, the case where the reserve command is issued from the channel is described.

MTU^#0に対しチヤネル１からリザーブコマンドが発行
されると、MTCAはCMTD B0が▲▼状態でること
を確認してCMTD A0をセツトする。この時チヤネル１か
らのMTU^#0に対する動作が終了してもCMTD A0はリセツト
されない。CMTD A0のリセツトはチヤネル１からMTU^#0に
対するリリースコマンドが発行された時に行なわれる。When the reserve command is issued from channel 1 to MTU ^# 0, MTCA confirms that CMTD B0 is in ▲ ▼ state and sets CMTD A0. At this time, CMTD A0 is not reset even if the operation for MTU ^# 0 from channel 1 is completed. Reset of CMTD A0 is performed when a release command is issued from channel 1 to MTU ^# 0.

従つて、一旦、リザーブコマンドが発行されると、リ
リースコマンドが発行されるまでチヤネル１はMTU^#0を
専有して使用することができる。これは言い替えれば、
その間チヤネル２からMTCBを介してMTU^#0を使用できな
いことになる。Therefore, once the reserve command is issued, the channel 1 can exclusively use the MTU ^# 0 until the release command is issued. In other words,
During that time, MTU ^# 0 cannot be used from Channel 2 via MTCB.

以上が上記特開昭50−78235号公報の技術の概要であ
る。The above is an outline of the technique disclosed in Japanese Patent Laid-Open No. 50-78235.

一方、特開昭54−2635号公報により、同一の入出力装
置に複数の入出力制御装置が選択的に接続され、この入
出力装置をそれら複数の入出力制御装置の１つにより専
有することができるシステムにおいて、当該入出力制御
装置に制御エラーが発生した場合に、該入出力制御装置
内の制御エラー検出装置によつて、この入出力制御装置
が行なつていた入出力装置に対する専有を解除するよに
した入出力制御方式が提案されている。On the other hand, according to Japanese Patent Laid-Open No. 54-2635, a plurality of input / output control devices are selectively connected to the same input / output device, and this input / output device is exclusively used by one of the plurality of input / output control devices. When a control error occurs in the input / output control device, the control error detecting device in the input / output control device can monopolize the input / output device being operated by the input / output control device. An input / output control method for canceling it has been proposed.

[Problems to be solved by the invention]

上記特開昭50−78235号公報の技術は、第６図におい
て、例えばチヤネル１からMTU^#0に対してリザーブコマ
ンドが発行された状態で、その後にチヤネル１が入出力
コマンド信号の授受ができないほど、チヤネル１におい
て何らかの障害，異常が発生し、チヤネル１からMTU^#0
に対するリリースコマンドが発行できなくなつたとする
と、CMTD A0がセツトされたままとなり、そのためMTCB
からはCMTD A0は常にBUSYであるためCMTD B0をセツトす
ることができなくなる。従つて、このような状態が発生
するとチヤネル２からMTCBを介してMTU^#0に対する業務
を実行することができなくなるという問題がある。また
同様に、チヤネル２からMTU^#0に対してリザーブコマン
ドが発行された状態でチヤネル２において異常が発生
し、MTU^#0に対するリリースコマンドが発行できなくな
つた場合も同様の問題がある。In the technique disclosed in the above-mentioned Japanese Patent Laid-Open No. 50-78235, in FIG. 6, for example, when a reserve command is issued from the channel 1 to the MTU ^# 0, the channel 1 cannot exchange the input / output command signal after that. However, some trouble or abnormality occurs in the channel 1, and the MTU ^# 0 from the channel 1.
If it becomes impossible to issue the release command to the CMTD A0, the CMTD A0 remains set, so the MTCB
Since, CMTD A0 is always BUSY, CMTD B0 cannot be set. Therefore, when such a situation occurs, there is a problem that the channel 2 cannot execute the job for the MTU ^# 0 via the MTCB. Similarly, error occurs in the channel 2 in a state where the reserve command is issued to MTU ^# 0 from the channel 2, there is a similar problem when ceases to issue a release command for the MTU ^# 0.

このような場合、上記従来技術では、人手介入を行な
い、装置の電源をオフすることにより強制的にリザーブ
状態の解除を行なう必要があつた。In such a case, in the above-mentioned conventional technique, it is necessary to perform manual intervention and forcibly cancel the reserve state by turning off the power supply of the device.

また、上記特開昭54−2635号公報の技術では、入出力
制御装置自体に何等かの障害や異常が発生した場合に、
この入出力制御装置が行なつていた配下の入出力装置に
対する専有を該入出力制御装置自身により解除すること
はできるけれども、上位のチヤネル装置に障害や異常が
発生した場合の問題については何も考慮されていない。
この入出力制御装置は、自分自身で動作を遂行すること
はできず、上位のチヤネル装置からの応答やコマンド指
示をまつて、所要の動作が遂行されるものである。この
ため、上記特開昭54−2635号の技術では、チヤネル装置
の指示で入出力装置の専有が行なわれた後に、該チヤネ
ル装置に異常が発生すると、たとえ入出力制御装置は正
常であつても、該入出力制御装置は上記チヤネル装置か
らの指示がないためいつまでも待機状態となつて、この
入出力装置の専有を解除することができず、その結果、
他のチヤネル装置及び入出力制御装置からこの入出力装
置にアクセスすることができないという問題がある。Further, in the technique disclosed in Japanese Patent Laid-Open No. 54-2635, when some trouble or abnormality occurs in the input / output control device itself,
Although the I / O control device can release the monopolization of the subordinate I / O device by the I / O control device itself, there is nothing about the problem when a failure or abnormality occurs in the upper channel device. Not considered.
This input / output control device cannot perform the operation by itself, but the required operation is performed based on the response and command instruction from the upper channel device. Therefore, in the technique disclosed in Japanese Patent Laid-Open No. 54-2635, if an abnormality occurs in the channel device after the input / output device is monopolized by the instruction of the channel device, the input / output control device is not normal. However, since the input / output control device is in a standby state forever because there is no instruction from the channel device, it is not possible to release the exclusive use of this input / output device, and as a result,
There is a problem that the I / O device cannot be accessed from other channel devices and I / O control devices.

従つて、本発明の目的は、上記各公報に示される従来
技術の問題点を解消し、上位チヤネル装置に異常が発生
した場合に、他のチヤネル装置からでも入出力制御装置
の入出力装置に対する専有状態を入手介入することなく
解除することができる入出力装置の制御方式を提供する
ことにある。Therefore, an object of the present invention is to solve the problems of the prior art shown in the above publications, and when an abnormality occurs in the upper channel device, the input / output device of the input / output control device from another channel device as well. An object of the present invention is to provide a control method for an input / output device that can release the exclusive state without acquisition intervention.

[Means for solving problems]

上記目的を達成するために、本発明の入出力装置の制
御方式は、同一の入出力装置が複数の入出力制御装置に
より選択的に使用できるようになされ、各入出力制御装
置内には上位チヤネル装置の指示により所定の入出力装
置を当該入出力制御装置の専有状態に設定し又その解除
を行なう手段を設けると共に、特に、前記専有状態の設
定にたずさわつたチヤネル装置に異常が発生した場合
に、他のチヤネル装置からでも配下の入出力制御装置を
介して前記入出力装置の専有状態を強制的に解除できる
手段を設けるように構成する。In order to achieve the above object, the control method of the input / output device of the present invention is designed so that the same input / output device can be selectively used by a plurality of input / output control devices. In addition to providing a means for setting and releasing the predetermined input / output device to the exclusive state of the input / output control device according to the instruction of the channel device, in particular, an abnormality occurs in the channel device that has been involved in the setting of the exclusive state. In this case, another channel device may be provided with means for forcibly canceling the exclusive state of the input / output device via the subordinate input / output control device.

具体的には、前記専有状態の設定及びその解除手段
は、チヤネル装置からの通常のリザーブコマンド及びリ
リースコマンドによる手段である。これに対して、前記
専有状態を強制的に解除できる手段は、他のチヤネル装
置からのプライオリテイリザーブコマンドにより動作す
る手段である。お互いの入出力制御装置（例えばMTCA）
は、上位チヤネル装置（例えばチヤネル１）からこのプ
ライオリテイリザーブコマンドを受けると、他の入出力
制御装置（例えばMTCB）用のコミツテイツド（専有状
態）（例えばCMTD B0〜BF）を強制的にリセット（解
除）する。Specifically, the means for setting and releasing the exclusive state is means by a normal reserve command and release command from the channel device. On the other hand, the means that can forcibly cancel the exclusive state is a means that operates by a priority reserve command from another channel device. Mutual input / output control device (eg MTCA)
When this priority reserve command is received from the upper channel device (for example, channel 1), compulsory (exclusive state) (for example, CMTD B0 to BF) for another input / output control device (for example, MTCB) is forcibly reset ( To release.

[Action]

上記構成に基づく作用を説明する。 The operation based on the above configuration will be described.

ある入出力装置（たとえばMTU^#0）を入出力制御装置
（たとえばMTCA）の専有状態に設定（リザーブ）するの
にあずかつたチヤネル装置（例えばチヤネル装置１）
に、その後異常が発生しても、他の正常なチヤネル装置
（例えばチヤネル装置２）からの指示（プライオリテイ
リザーブコマンド）により、他の入出力制御装置（たと
えばMTCB）は前記入出力制御装置（MTCA）による前記入
出力装置（MTU^#0）の専有状態（CMTD A0）を強制的に解
除する。同時に、前記入出力装置（MTU^#0）は、他の入
出力制御装置（MTCB）の専有状態（CMTD B0）に設定さ
れ、他のチヤネル装置（チヤネル装置２）に対しリザー
ブ状態が確保される。A channel device (for example, channel device 1) that is not used to set (reserve) an input / output device (for example, MTU ^# 0) to the exclusive state of the input / output control device (for example, MTCA).
In addition, even if an abnormality occurs thereafter, another input / output control device (for example, MTCB) causes the other input / output control device (for example, MTCB) to receive an instruction (priority reserve command) from another normal channel device (for example, the channel device 2). The exclusive state (CMTD A0) of the input / output device (MTU ^# 0) is forcibly released by MTCA). At the same time, the input / output device (MTU ^# 0) is set to the exclusive state (CMTD B0) of the other input / output control device (MTCB), and the reserved state is secured for the other channel device (channel device 2). .

これにより、前記入出力装置（MTU^#0）は、他のチヤ
ネル装置から使用可能となり、チヤネル障害による入出
力装置の不当な専有状態を解除することが可能となる。As a result, the input / output device (MTU ^# 0) can be used by another channel device, and the improper exclusive state of the input / output device due to the channel failure can be released.

〔Example〕

以下、入出力装置として磁気テープ記憶ユニツトを用
いた場合の本発明の一実施例を、第１図〜第４図により
説明する。ここで、入出力制御装置（磁気テープ制御装
置）をMTC、磁気テープ記憶ユニットをMTUと略記する。
第１図は本発明の実施例の適用された場合の第６図のMT
CAに相当する部分の回路構成図で、第２図は第１図のコ
ミツテイツド０〜７の１つ11の詳細図である。また、第
３図は本発明の実施例を適用した場合の第６図のMTCBに
相当する部分の回路構成図で、第４図は第３図の16の詳
細図である。尚第１図でCMTD 1〜CMTD 7もCMTD 11と同
様の回路が存在するが、ここでは省略して記載されてい
る。第３図のCMTD 9〜CMTD Fも同様である。An embodiment of the present invention using a magnetic tape storage unit as an input / output device will be described below with reference to FIGS. Here, the input / output control device (magnetic tape control device) is abbreviated as MTC, and the magnetic tape storage unit is abbreviated as MTU.
FIG. 1 shows the MT of FIG. 6 when the embodiment of the present invention is applied.
FIG. 2 is a circuit configuration diagram of a portion corresponding to CA, and FIG. 2 is a detailed diagram of one of the committed states 0 to 7 in FIG. Further, FIG. 3 is a circuit configuration diagram of a portion corresponding to the MTCB of FIG. 6 when the embodiment of the present invention is applied, and FIG. 4 is a detailed diagram of 16 of FIG. Although CMTD 1 to CMTD 7 in FIG. 1 have the same circuits as CMTD 11, they are omitted here. The same applies to CMTD 9 to CMTD F in FIG.

第１図と第３図、第２図と第４図は共に回路構成は同
じものである。第１図の出力信号115,116,117,118,119
は第３図の入力信号となり、第３図の出力信号215,216,
217,218,219は第１図の入力信号となる。これは第５図
に示すクロスコールケーブル22と21に相当している。FIGS. 1 and 3 and FIGS. 2 and 4 have the same circuit configuration. Output signals 115, 116, 117, 118, 119 of FIG.
Becomes the input signal in FIG. 3, and the output signals 215, 216, in FIG.
217, 218 and 219 are the input signals of FIG. This corresponds to the cross call cables 22 and 21 shown in FIG.

第１図と第３図で、107はMTCA用のマイクロプロセツ
サ回路（MPA）、207はMTCB用のマイクロプロセツサ回路
（MPB）、108はMTCB用のプライオリテイリザーブFF（MT
CB PRSV FF）、208はMTCA用のプライオリテイリザーブF
F（MTCA PRSV FF）、103はMTCA用のMTUアドレスデコー
ド回路、203はMTCB用のMTUアドレスコード回路、104はM
TCB用のMTUアドレスデコード回路、204はMTCA用のMTUア
ドレスデコード回路、105はCMTD A0〜A7を選択する選択
回路、205はCMTD B8〜BFを選択する選択回路、106はCMT
D B0〜B7を選択する選択回路、206はCMTD A8〜AFを選択
する選択回路、109,209はレジスタ回路、110〜114,210
〜214はAND回路を示す。In FIGS. 1 and 3, 107 is the MTCA microprocessor processor (MPA), 207 is the MTCB microprocessor processor (MPB), and 108 is the MTCB priority reserve FF (MT).
CB PRSV FF), 208 is the priority reserve F for MTCA
F (MTCA PRSV FF), 103 is an MTU address decoding circuit for MTCA, 203 is an MTU address code circuit for MTCB, 104 is an M
MTU address decoding circuit for TCB, 204 MTU address decoding circuit for MTCA, 105 selection circuit for selecting CMTD A0 to A7, 205 selection circuit for selecting CMTD B8 to BF, 106 CMT
Select circuit for selecting D B0 to B7, 206 for selecting CMTD A8 to AF, 109, 209 for register circuit, 110 to 114, 210
Reference numeral 214 denotes an AND circuit.

第２図と第４図で、146,148,150,152,153,155,246,24
8,250,252,253,255はAND回路、147,149,247,249は「O
R」回路、151,154,251,254はNOT回路を示す。ここで、
各回路素子の入出力で印のあるのは、否定論理の入出
力を示す。2 and 4, 146,148,150,152,153,155,246,24
8,250,252,253,255 are AND circuits, 147,149,247,249 are `` O
"R" circuit, 151, 154, 251, 254 are NOT circuits. here,
Input / output of each circuit element indicates a negative logic input / output.

第７図において、チヤネル１からMTU^#0に対しリザー
ブコマンドが発行された後、チヤネル１に異常（例え
ば、チヤネル１におけるコマンド授受の不能）が発生
し、チヤネル１からリリースコマンドがMTU^#0に対しで
きなくなつたとする。その状態でチヤネル２からMTU^#0
に対し、プライオリテイリザーブコマンドが発行され、
MTU^#0がチヤネル２から使用可能状態になるケースにつ
いて、第１図〜第４図で説明する。In FIG. 7, after a reserve command is issued from channel 1 to MTU ^# 0, an abnormality occurs in channel 1 (for example, command exchange in channel 1 is impossible), and release command from channel 1 is changed to MTU ^# 0. Let's say that you can't. Then, from channel 2 to MTU ^# 0
Priority reserve command was issued to
A case where the MTU ^# 0 is ready to be used from the channel 2 will be described with reference to FIGS. 1 to 4.

第１図で、チヤネル１からのリザーブコマンドはコマ
ンドBUS101でMPAに入力される。MAPはコマンドBUS101の
内容により、リザーブコマンドを認識するとMTCA MTUア
ドレスバス116にMTU^#0を示すコードを出力する。これに
より選択回路106によりCMTD B0の出力信号131が選択さ
れ、BUSY信号143に出力される。この時は未だCMTD B0は
セツトされていないためBUSY信号143はOFFである。ま
た、MTUアドレスデコード回路103により、入力信号116
がデコードされ、MTCA TUADR0（Tape Unit Adress 0）
信号126がオンとなる。MPAはBUSY信号143がOFFであるた
め、MTUコントロールBUS信号142の内、レジスタ回路109
の出力132に相当する入力信号のみをオンにし、レジス
タセツトパルス141をオンにする。これにより、レジス
タ回路109の出力132がオンとなる。MTCBプライオリテイ
リザーブFF108はリセツト状態であるためMTCB PRSV信号
129はHighであり、その結果、AND回路110の出力であるM
TCA DEV SEL（Device Select）信号115がオンとなる。
これにより第２図のAND回路146の出力信号156がオン
し、CMTD A0 FF 12がセツトされ、CMTD A0信号130がオ
ンする。この信号により、AND回路148はデゲートされ、
CMTD B0 FF13のセツト信号161は出力されないと同時
に、CMTD A0 FF12の出力信号144により、CMTD B0はリセ
ツト状態となる。CMTD A0 FF12がセツトされることによ
り、MTU^#0の使用権はMTCAのものとなる。In FIG. 1, the reserve command from the channel 1 is input to the MPA by the command BUS101. When the MAP recognizes the reserve command based on the content of the command BUS101, it outputs a code indicating MTU ^# 0 to the MTCA MTU address bus 116. As a result, the selection circuit 106 selects the output signal 131 of the CMTD B0 and outputs it to the BUSY signal 143. At this time, CMTD B0 has not been set yet, so the BUSY signal 143 is OFF. Further, the MTU address decoding circuit 103 causes the input signal 116
Is decoded and MTCA TUADR0 (Tape Unit Adress 0)
The signal 126 turns on. Since the BUSY signal 143 of the MPA is OFF, the register circuit 109 of the MTU control BUS signal 142 is
Only the input signal corresponding to the output 132 is turned on, and the register set pulse 141 is turned on. As a result, the output 132 of the register circuit 109 is turned on. MTCB priority reserve FF108 is in reset state, so MTCB PRSV signal
129 is High, and as a result, the output of the AND circuit 110, M
The TCA DEV SEL (Device Select) signal 115 turns on.
As a result, the output signal 156 of the AND circuit 146 in FIG. 2 is turned on, the CMTD A0 FF 12 is set, and the CMTD A0 signal 130 is turned on. This signal causes the AND circuit 148 to degate,
The CMTD B0 FF13 set signal 161 is not output, and at the same time, the CMTD A0 FF12 output signal 144 puts the CMTD B0 in the reset state. By setting CMTD A0 FF12, the right to use MTU ^# 0 becomes that of MTCA.

チヤネル１からMTU^#0に対するリザーブコマンドに引
続いて、MTU^#0を動作させるコマンドが発行されたとす
ると、第１図でMPAはMTU^#0を動作させるに必要な制御信
号をMTUコントロールBUS信号142の内、レジスタ回路109
の出力132〜136に相当する入力信号をオンにし、レジス
タセツトパルス141をオンにする。これにより、新たに
レジスタ回路109の出力133〜136がオンとなり、AND回路
111〜114を介して出力信号137〜140がオンとなる。この
137〜140の信号はMTUを動作させるに必要な制御信号
（例えば、コマンド指示，走行指示等を行なうための信
号）である。MTCAはこの137〜140の信号を順次コントロ
ールすることによりMTU^#0の動作を行なう。If a command to operate MTU ^# 0 is issued following the reserve command for MTU ^# 0 from channel 1, the MPA in FIG. 1 sends the control signals necessary for operating MTU ^# 0 to the MTU control BUS signal 142. Of which, register circuit 109
The input signals corresponding to the outputs 132 to 136 are turned on, and the register set pulse 141 is turned on. As a result, the outputs 133 to 136 of the register circuit 109 are newly turned on, and the AND circuit
The output signals 137-140 are turned on via 111-114. this
The signals 137 to 140 are control signals necessary for operating the MTU (for example, signals for issuing command instructions, traveling instructions, etc.). The MTCA operates the MTU ^# 0 by sequentially controlling the signals of 137 to 140.

もし、ここでMTUの動作終了後チヤネル１からMTU^#0に
対してリリースコマンドが発行された場合には、MPAはC
MTD A0 FF12のリセツト信号であるMTCA RST CMTD信号12
8をオンにする。第２図でMTCA TUADR0信号126がオンで
あるのでNOT回路151の出力信号159はHighとなり、AND回
路150の出力信号158がオンとなり、「OR」回路147の出
力信号157がオンとなり、CMTD A0 FF12がリセツトされ
る。If a release command is issued from channel 1 to MTU ^# 0 after the MTU operation ends, the MPA will send C
MTD A0 FF12 reset signal MTCA RST CMTD signal 12
Turn on 8. In FIG. 2, since the MTCA TUADR0 signal 126 is ON, the output signal 159 of the NOT circuit 151 is High, the output signal 158 of the AND circuit 150 is ON, the output signal 157 of the “OR” circuit 147 is ON, and CMTD A0 FF12 is reset.

しかし、チヤネル１の異常によりMTU^#0に対してリリ
ースコマンドが発行されなくなつたときには、CMTD A0
FF12はセツト状態を保つ。However, when the release command is no longer issued to MTU ^# 0 due to an abnormality in channel 1, CMTD A0
FF12 keeps the set state.

次に、MTCB側から見たCMTD AO FF12の状態を記す。第
３図でMPB207はCMTD A0の状態を見るためMTUアドレスBU
S216にMTUアドレス０をセレクトするコードを出力す
る。この信号が第１図の入力信号となり、選択回路105
に入力される。選択回路105では、CMTD A0 FF12の出力
信号130が選択され、出力信号119に出力される。CMTD A
0の状態を示す出力信号119は第３図の入力信号となり、
選択回路206で119の入力信号が選択され、BUSY信号243
に出力される。従つて、MTCBから見たCMTD A0 FF12はBU
SY（セツト状態）であるため、MTCBはCMTD B0 FF13をセ
ツトすることができない。そのため、チヤネル２からの
MTU^#0に対する業務を実行することができない。Next, the state of CMTD AO FF12 viewed from MTCB is described. In Fig. 3, MPB207 is MTU address BU to see the status of CMTD A0.
The code for selecting the MTU address 0 is output to S216. This signal becomes the input signal of FIG.
Is input to The selection circuit 105 selects the output signal 130 of the CMTD A0 FF12 and outputs it as the output signal 119. CMTD A
The output signal 119 showing the state of 0 becomes the input signal of FIG.
The selection circuit 206 selects the 119 input signal, and the BUSY signal 243
Is output to Therefore, CMTD A0 FF12 seen from MTCB is BU
MTCB cannot set CMTD B0 FF13 because it is in SY (set state). Therefore, from Channel 2
Unable to execute work for MTU ^# 0.

この状態を解除するために新たなコマンドとしてチヤ
ネル２からMTU^#0に対してプライオリテイリザーブコマ
ンドを発行した場合の動作について次に記す。The operation when a priority reserve command is issued from channel 2 to MTU ^# 0 as a new command to cancel this state is described below.

第３図でMTCBがチヤネル２からMTU^#0に対するプライ
オリテイリザーブコマンドを受けとると、コマンドBUS2
01によりMPB207に入力される。MPBはMTU^#0に対するプラ
イオリテイリザーブコマンドを認識すると、MTUアドレ
スBUS216にMTUアドレス０をセレクトするコードを出力
する。この信号が第１図の入力信号となり、MTUアドレ
スデコード回路104に入力され、MTU^#0に相当するMTCB T
UADR0信号127がオンする。次に第３図でMPB207はCMTD A
0 FF12を強制的にリセツトするPRSV信号217を一時的に
オンした後オフにする。この信号が第１図の入力信号と
なり、プライオリテイリザーブFF108をセツトする。こ
れにより、MTCB PRSV信号129がLowとなる。これにより
第２図のAND回路152の出力信号160がオンし、「OR」回
路147の出力157がオンする。これにより、CMTD A0 FF12
はMTCBから強制的にリセツトされる。CMTD A0 FF12がリ
セツトされると、第３図の選択回路206のBUSY信号243は
オフとなり、これによりMPB207は216を経てCMTD B0 FF1
3をセツト可能となる。MPB207はMTUコントロールBUS242
の内、レジスタ回路209の出力信号232に対する入力信号
をオンにし、レジスタセツトパルス241をオンにする。
これによりレジスタ回路209の出力232がオンし、プライ
オリテイリザーブFF208はリセツト状態であるため、出
力信号229はHighであり、AND回路210の出力であるMTCB
DEV SEL信号215がオンとなる。この信号は第１図の入力
信号となり第２のAND回路148の出力信号161がオンし、C
MTD B0 FF13がセツトされ、MTU^#0はチヤネル２に対しリ
ザーブ状態となる。これによりMTU^#0の使用権はMTCBに
移る。MTCBは、チヤネル２からプライオリテイリザーブ
コマンドに引続いてMTU^#0を動作させるコマンドを受け
取ると、MTUコントロールBUS242、レジスタセツト信号2
41をMPAと同様にオンさせ、レジスタ回路209の出力信号
233〜236をオンすることでAND回路211〜214を介してMTU
^#0を動作させる制御信号237〜240がオンとなつて、MTU^#
0を動作させることができる。When MTCB receives priority reserve command for MTU ^# 0 from channel 2 in Fig. 3, command BUS2
Input to MPB207 by 01. When the MPB recognizes the priority reserve command for MTU ^# 0, it outputs a code for selecting MTU address 0 to the MTU address BUS216. This signal becomes the input signal of FIG. 1 and is input to the MTU address decoding circuit 104, and MTCB T corresponding to MTU ^# 0.
The UADR0 signal 127 turns on. Next, in Figure 3, MPB207 is CMTD A
0 Forcibly reset FF12 PRSV signal 217 is temporarily turned on and then turned off. This signal becomes the input signal of FIG. 1 and sets the priority reserve FF108. This causes the MTCB PRSV signal 129 to go low. This turns on the output signal 160 of the AND circuit 152 in FIG. 2 and turns on the output 157 of the “OR” circuit 147. As a result, CMTD A0 FF12
Is forcibly reset from MTCB. When the CMTD A0 FF12 is reset, the BUSY signal 243 of the selection circuit 206 shown in FIG. 3 is turned off, which causes the MPB 207 to pass through 216 to the CMTD B0 FF1.
3 can be set. MPB207 is MTU control BUS242
Among them, the input signal for the output signal 232 of the register circuit 209 is turned on, and the register set pulse 241 is turned on.
As a result, the output 232 of the register circuit 209 is turned on, and the priority reserve FF 208 is in the reset state, so the output signal 229 is High and the output of the AND circuit 210, MTCB.
The DEV SEL signal 215 turns on. This signal becomes the input signal of FIG. 1 and the output signal 161 of the second AND circuit 148 turns on, and C
MTD B0 FF13 is set and MTU ^# 0 is reserved for Channel 2. This transfers the right to use MTU ^# 0 to MTCB. When the MTCB receives a command to operate MTU ^# 0 following the priority reserve command from channel 2, it receives MTU control BUS242 and register set signal 2
41 is turned on as in MPA, and the output signal of register circuit 209
Turning on 233 to 236 causes the MTU to pass through the AND circuits 211 to 214.
Control signals 237 to 240 that operate ^# 0 are turned on, and MTU ^#
0 can be operated.

第１図でMPA107は、MTCB PRSV信号129により、MTCBか
らプライオリテイリザーブが発行されたことを認識する
と、チヤネル１のリザーブ状態が強制的に解除されたこ
とをチヤネル１に報告するためのステータスを作成後、
MTCBプライオリテイリザーブFF108のリセツト信号125を
一時的にオン，オフしてパルスを発生させる。これによ
り、プライオリテイリザーブFF108はリセツトされる。
尚チヤネル１へのステータスはチヤネル１が正常状態に
なつた時報告される。また、MTCBプライオリテイリザー
ブFF108がセツトされると、MTCB PRSV信号129がLowとな
るため、AND回路110〜114は全てデゲートされ、AND回路
の出力115,137〜140はオフとなる。これは、MTU^#0が、M
TCAにより動作している間に、MTCBからMTU^#0に対するプ
ライオリテイリザーブが発行された場合、MTCAの動作を
直ちに中止するためである。In FIG. 1, when the MPCB 107 recognizes from the MTCB PRSV signal 129 that the priority reserve has been issued from the MTCB, the MPA 107 reports the status for reporting to channel 1 that the reserve state of channel 1 has been forcibly released. After creation
A pulse is generated by temporarily turning on and off the reset signal 125 of the MTCB priority reserve FF108. As a result, the priority reserve FF108 is reset.
The status of the channel 1 will be reported when the channel 1 becomes normal. Further, when the MTCB priority reserve FF 108 is set, the MTCB PRSV signal 129 becomes low, so that the AND circuits 110 to 114 are all degated and the outputs 115, 137 to 140 of the AND circuits are turned off. This is MTU ^# 0 but M
This is because when the MTCB issues a priority reserve for MTU ^# 0 while operating by the TCA, the operation of the MTCA is immediately stopped.

次に第８図に示す如く、チヤネル２からMTU^#0に対し
リザーブコマンドが発行された後、チヤネル２に異常が
発生し、その後チヤネル１からMTU^#0に対してプライオ
リテイリザーブコマンドが発行されたケースについて記
す。Next, as shown in Fig. 8, after a reserve command is issued from channel 2 to MTU ^# 0, an abnormality occurs in channel 2, and then channel 1 issues a priority reserve command to MTU ^# 0. I will describe the case.

チヤネル２からMTU^#0に対し、リザーブコマンドが発
行された状態は、第７図で説明した終了状態と同じであ
り、第２図のCMTD B0 FF13がセツト状態となつている。
第１図でMTCAがチヤネル１からMTU^#0に対するプライオ
リテイリザーブコマンドを受け取ると、コマンドBUS101
によりMPA107に入力される。MPAはMTU^#0に対するプライ
オリテイリザーブコマンドを認識すると、MTUアドレスB
US116にMTUアドレス０をセレクトするコードを出力す
る。この信号がMTUアドレスデコード回路103に入力さ
れ、MTU^#0に相当するMTCA TUADR0信号126がオンする。
次にMPA107はCMTD B0 FF12を強制的にリセツトするPRSV
信号117をオンした後オフする。これにより第２図のAND
回路155の出力信号164がオンし、「OR」回路149の出力1
62がオンする。これにより、CMTD B0 FF13はMTCAから強
制的にリセツトされる。CMTD B0 FF13がリセツトされる
と、第１図の選択回路106のBUSY信号143はオフとなり、
これにより、MPAはCMTD A0 FF12をセツト可能となる。M
PA107はMTUコントロールBUS信号142の内、レジスタ回路
109の出力信号132に対する入力信号をオンし、レジスタ
セツトパルス141をオンにする。これにより、レジスタ
回路109の出力132がオンし、プライオリテイリザーブFF
108はリセツト状態であるため、出力信号129はHighであ
り、AND回路110の出力であるMTCA DEV SEL信号115がオ
ンとなる。この信号により第２図のAND回路146の出力信
号156がオンし、CMTD AO FF12がセツトされ、MTU^#0はチ
ヤネル１に対しリザーブ状態となる。これにより、MTU^#
0の使用権はMTCAに移る。The state in which the reserve command is issued from the channel 2 to the MTU ^# 0 is the same as the end state described in FIG. 7, and the CMTD B0 FF13 in FIG. 2 is in the set state.
In Fig. 1, when MTCA receives the priority reserve command for MTU ^# 0 from channel 1, command BUS101
Is input to the MPA 107. When the MPA recognizes the priority reserve command for MTU ^# 0, the MTU address B
Outputs a code to select MTU address 0 to US116. This signal is input to the MTU address decoding circuit 103, and the MTCA TUADR0 signal 126 corresponding to MTU ^# 0 is turned on.
Next MPA107 forces resetting CMTD B0 FF12 PRSV
Turns signal 117 on and then off. This makes the AND of Figure 2
Output signal 164 of circuit 155 turns on, output 1 of “OR” circuit 149
62 turns on. This forces CMTD B0 FF13 to be reset by MTCA. When CMTD B0 FF13 is reset, BUSY signal 143 of selection circuit 106 in FIG. 1 is turned off,
This allows the MPA to set CMTD A0 FF12. M
PA107 is a register circuit in MTU control BUS signal 142
The input signal for the output signal 132 of 109 is turned on, and the register set pulse 141 is turned on. As a result, the output 132 of the register circuit 109 is turned on, and the priority reserve FF
Since 108 is in the reset state, the output signal 129 is High, and the MTCA DEV SEL signal 115 output from the AND circuit 110 is turned on. With this signal, the output signal 156 of the AND circuit 146 in FIG. 2 is turned on, the CMTD AO FF12 is set, and the MTU ^# 0 is reserved for the channel 1. This allows the MTU ^#
The usage right of 0 is transferred to MTCA.

第３図でPRSV信号117によりプライオリテイリザーブF
F208をセツトする。これによりMTCA PRSV信号がLowとな
り、MPB207は、これによりプライオリテイリザーブが発
行されたことを認識すると、チヤネル２のリザーブ状態
が強制的に解除されたことをチヤネル２に報告するため
のステータスを作成後、MTCAプライオリテイリザーブFF
208のリセツト信号225を一時的にオン，オフさせる。こ
れにより、プライオリテイリザーブFF208はリセツトさ
れる。Priority reserve F by PRSV signal 117 in FIG.
Set F208. This causes the MTCA PRSV signal to go low, and when the MPB207 recognizes that the priority reserve has been issued, the MPB207 creates a status to report to channel 2 that the reserve state of channel 2 has been forcibly released. Later, MTCA Priority Reserve FF
The reset signal 225 of 208 is temporarily turned on and off. As a result, the priority reserve FF208 is reset.

また、MTCAプライオリテイリザーブFF208がセツトさ
れると、MTCA PRSV信号がLowとなるため、AND回路210〜
214は全てデゲートされ、AND回路の出力215,237〜240は
オフとなる。これにより、MTU^#0がMTCBによつて動作中
に、MTCAからMTU^#0に対するプライオリテイリザーブが
発行された場合、MTCBの動作を直ちに中止する。When the MTCA priority reserve FF208 is set, the MTCA PRSV signal goes low, so the AND circuit 210-
All 214 are de-gated, and the AND circuit outputs 215, 237 to 240 are turned off. As a result, when the MTU ^# 0 is operating by the MTCB and the MTCA issues a priority reserve for the MTU ^# 0, the operation of the MTCB is immediately stopped.

第３図のMTCB RST CMTD信号218は、MTU^#0に対してチ
ヤネル２からリリースコマンドが発行された時、MPB207
によりオンされ、この信号が第１図の入力信号となる。
この時、MTCB TUADR0信号127はオンであるため、NOT回
路154の出力165はHighであり、これによりAND回路153の
出力163がオンとなり、更に「OR」回路149の出力162が
オンとなり、CMTD B0 FF13をリセツトする。MTCB RST CMTD signal 218 in FIG. 3 is MPB207 when a release command is issued from channel 2 to MTU ^# 0.
Is turned on by this, and this signal becomes the input signal of FIG.
At this time, since the MTCB TUADR0 signal 127 is on, the output 165 of the NOT circuit 154 is High, which turns on the output 163 of the AND circuit 153, and also turns on the output 162 of the “OR” circuit 149, and the CMTD. Reset B0 FF13.

同様に、第１図のMTCA RST CMTD信号118は、MTU^#8に
対してチヤネル１からリリースコマンドが発行された
時、MPA107によりオンされ、この信号が第３図の入力信
号となる。この時、MTCA TUADR8信号227はオンであるた
め、第４図のNOT回路254の出力265はHighであり、これ
によりAND回路253の出力263がオンとなり、更に「OR」
回路249の出力262がオンとなり、CMTD A8 FF18をリセツ
トする。Similarly, the MTCA RST CMTD signal 118 in FIG. 1 is turned on by the MPA 107 when a release command is issued from the channel 1 to the MTU ^# 8, and this signal becomes the input signal in FIG. At this time, since the MTCA TUADR8 signal 227 is on, the output 265 of the NOT circuit 254 in FIG. 4 is High, which turns on the output 263 of the AND circuit 253, and further "OR".
Output 262 of circuit 249 turns on, resetting CMTD A8 FF18.

第９図と第10図は、第８図と第７図に示すMTU^#0に対
するものをMTU^#8に対応させるように入れ替えた場合の
動作説明図で、その動作は第７図及び第８図の場合と全
く同様である。FIG. 9 and FIG. 10, an operation explanatory diagram when the replaced those for MTU ^# 0 shown in FIG. 8 and FIG. 7 so as to correspond to the MTU ^# 8, the operation FIGS. 7 and 8 It is exactly the same as the case of the figure.

本実施例によれば、一方のMTCからのリザーブ状態を
他方のMTCから強制的に解除することが可能であるた
め、チヤネルの異常等による不当なリザーブ状態を解除
し、業務を実行できるという効果がある。According to the present embodiment, the reserve state from one MTC can be forcibly released from the other MTC, so that an unreasonable reserve state due to an abnormality in a channel or the like can be released and work can be executed. There is.

また、不当なリザーブ状態の解除は人手を介すること
なく、他のチヤネルからのプライオリテイリザーブによ
り、自動的に強制的に行なうことができるから、無人運
転システムを構築する際に有効なシステムである。Also, it is an effective system when constructing an unmanned operation system, because it can be automatically and forcibly released by the priority reserve from other channels without the need for manual labor to release the reserve state. .

〔The invention's effect〕

以上詳しく述べたように、本発明の入出力装置の制御
方式によれば、無数の入出力制御装置から同一の入出力
装置を使用する場合に、一方の入出力制御装置に接続さ
れている上位チヤネル装置が入出力装置を専有（リザー
ブ）した後、該上位チヤネル装置に異常が発生し、その
チヤネル装置が専有した入出力装置に対する専有解除指
示（リリースコマンド）を発行することができなくなつ
た場合にも、他の入出力制御装置に接続されている他の
上位チヤネル装置から、前記専有されている入出力装置
に対して専有状態の強制的な解除指示（プライオリテイ
リザーブコマンド）を発行することにより、異常の発生
したチヤネルによる専有状態を解除し、前記他の上位チ
ヤネル装置側に専有状態を人手の介入なしに移すことが
でき、これによつて、正常なチヤネル装置からの業務を
実行でき、情報処理システムの運転効率を高めることが
できる等、優れた効果を奏するものである。As described in detail above, according to the control method of the input / output device of the present invention, when the same input / output device is used from an infinite number of input / output control devices, a host device connected to one input / output control device is used. After the channel device occupies (reserves) the input / output device, an error occurs in the upper channel device, and it becomes impossible to issue the release command for the input / output device that the channel device has occupied. Also in this case, the other upper-level channel device connected to the other input / output control device issues a forced release instruction (priority reserve command) of the exclusive state to the exclusive input / output device. By doing so, it is possible to release the exclusive state due to the abnormal channel and transfer the exclusive state to the other upper channel device side without manual intervention. Can perform operations from the normal channel device, etc. can be improved operating efficiency of the information processing system, in which excellent effects.

特に、本発明によれば、入出力制御装置の制御エラー
を検出して当該入出力制御装置による入出力装置の専有
を解除する従来システムと異なり、上位チヤネル装置の
異常発生時に他の正常な上位チヤネル装置により異常の
発生したチヤネル装置による専有を強制的に解除する手
段を設けたので、入出力制御装置自体は正常であるにも
拘らずいつまでも解除動作ができないといつたトラブル
を防止し、他の正常なチヤネル装置からの迅速なアクセ
スを可能とする等の効果を奏するものである。In particular, according to the present invention, unlike the conventional system in which a control error of the input / output control device is detected and the monopolization of the input / output device by the input / output control device is released, another normal high-order device is activated when an abnormality occurs in the high-order channel device. Since a means for forcibly canceling the monopoly by the channel device in which an abnormality has occurred by the channel device is provided, it prevents troubles when the input / output control device itself is normal but cannot be released forever, etc. The present invention has effects such as enabling quick access from the normal channel device of the above.

[Brief description of drawings]

第１図は本発明の実施例に用いる第１の側の入出力制御
装置（Ａ側の磁気テープ制御装置、MTC A）の回路構成
図、第２図は第１図の回路の一部の具体的な回路構成
図、第３図は本発明の実施例に用いる第２の側の入出力
制御装置（Ｂ側の磁気テープ制御装置、MTC B）の回路
構成図、第４図は第３図の回路の一部の具体的な回路構
成図、第５図は従来の磁気テープサブシステムの構成
図、第６図は磁気テープの選択制御方式を図式化した構
成図、第７図ないし第10図は本発明の動作を説明する図
である。 1,2……上位チヤネル装置、3,4……入出力制御装置（磁
気テープ制御装置MTC）、５〜10……入出力装置（磁気
テープ装置MTU）、11,14,15,16,19,20……コミツテイツ
ド装置（CMTD）、12,13,17,18……コミツテイツド装置
のフリツプフロツプ（CMTD FF）、101,201……リザーブ
コマンド（専有指令）入力バス、107,207……マイクロ
プロセツサ、108,208……プライオリテイリザーブフリ
ツプフロツプ、115……デバイス選択信号（DEV SEL）、
116……MTUアドレスバス、117,217……MTCプライオリテ
イリザーブ信号、118,228……MTCリセツト信号。FIG. 1 is a circuit configuration diagram of a first-side input / output control device (A-side magnetic tape control device, MTC A) used in an embodiment of the present invention, and FIG. 2 shows a part of the circuit of FIG. A concrete circuit configuration diagram, FIG. 3 is a circuit configuration diagram of a second side input / output control device (B side magnetic tape control device, MTC B) used in the embodiment of the present invention, and FIG. FIG. 5 is a specific circuit configuration diagram of a part of the circuit shown in FIG. 5, FIG. 5 is a configuration diagram of a conventional magnetic tape subsystem, FIG. 6 is a configuration diagram schematically showing a magnetic tape selection control method, and FIGS. FIG. 10 is a diagram for explaining the operation of the present invention. 1,2 ...... High-level channel device, 3,4 ...... Input / output control device (magnetic tape control device MTC), 5-10 ...... Input / output device (magnetic tape device MTU), 11,14,15,16,19 , 20 …… Committed device (CMTD), 12,13,17,18 …… Flip-flop (CMTD FF) of committed device, 101,201 …… Reserve command (proprietary command) input bus, 107,207 …… Microprocessor, 108,208 …… Priority reserve flip-flop, 115 …… Device selection signal (DEV SEL),
116 …… MTU address bus, 117,217 …… MTC priority reserve signal, 118,228 …… MTC reset signal.

Claims

(57) [Claims]

1. A control method for an input / output device, comprising a host channel device, a plurality of input / output control devices, and an input / output device, wherein the same input / output device can be selectively controlled from a plurality of input / output control devices. A dedicated state setting and releasing means which is provided in each input / output control device and sets a predetermined input / output device to the exclusive state of the input / output control device according to an instruction from the upper channel device and releases the exclusive state. And a means for forcibly canceling the exclusive state of the predetermined input / output device via another input / output control device according to an instruction of another upper channel device when the upper channel device instructing the exclusive state setting is abnormal. A control method of an input / output device characterized by the above.