JP2538565B2 - Automatic layout method - Google Patents

Automatic layout method

Info

Publication number
JP2538565B2
JP2538565B2 JP61195215A JP19521586A JP2538565B2 JP 2538565 B2 JP2538565 B2 JP 2538565B2 JP 61195215 A JP61195215 A JP 61195215A JP 19521586 A JP19521586 A JP 19521586A JP 2538565 B2 JP2538565 B2 JP 2538565B2
Authority
JP
Japan
Prior art keywords
cell
cells
layout
clock signal
attribute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61195215A
Other languages
Japanese (ja)
Other versions
JPS6352438A (en
Inventor
俊晃 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP61195215A priority Critical patent/JP2538565B2/en
Publication of JPS6352438A publication Critical patent/JPS6352438A/en
Application granted granted Critical
Publication of JP2538565B2 publication Critical patent/JP2538565B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はスタンダードセル方式LSIレイアウトに関す
る。
DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Field of Industrial Application) The present invention relates to a standard cell type LSI layout.

(従来の技術) 従来のスタンダードセル方式LSI自動レイアウトにお
いてはセル間の接続情報に基づいて、結合の密なセル同
士を近くに、結合の疎なセル同士を遠くになるように配
置する。これに対して、スタンダードセル方式のセルを
人手で配置する場合には左右に隣接するセルは側面が密
差して配置されることに着目しセルの側面に端子を作っ
ておき、配置を調整するだけで一部の信号の接続を実現
し、セル間の配線領域を節約するような配置が可能であ
る、前述したような自動配置プログラムでは手配置のよ
うな巧妙な配置を達成することは不可能であった。
(Prior Art) In a conventional standard cell LSI automatic layout, cells that are densely coupled are arranged close to each other and cells that are loosely coupled are arranged far from each other based on connection information between cells. On the other hand, when manually arranging standard cell type cells, pay attention to the fact that the adjacent cells on the left and right are arranged with the side faces closely spaced, and adjust the placement by making terminals on the side faces of the cells. It is possible to achieve connection of some signals by just doing so and to arrange so as to save the wiring area between cells. It is not possible to achieve a sophisticated layout such as manual layout with the automatic layout program described above. It was possible.

(発明が解決しようとする問題点) 以上述べてきたように上記自動レイアウト方式では都
合のよいセル同士を隣接して配置し、都合の悪いセルを
離して配置するようなことが不可能であるという問題が
あった。本発明は、自動レイアウトにおいてもセルに属
性を与えることにより、最適な配置を行なう手法を提供
することを目的とする。
(Problems to be Solved by the Invention) As described above, in the above automatic layout method, it is impossible to arrange convenient cells adjacent to each other and separate inconvenient cells from each other. There was a problem. It is an object of the present invention to provide a method for providing optimum layout by giving attributes to cells even in automatic layout.

〔発明の構成〕[Structure of Invention]

(問題点を解決するための手段) 上記目的を達成するために本発明においては、自動レ
イアウトシステム内でセルの配置に関する属性を与え、
その精報を考慮し配置することにより、最適なレイアウ
トを行なうことを特徴とする。
(Means for Solving Problems) In order to achieve the above object, in the present invention, an attribute relating to cell arrangement is given in an automatic layout system,
It is characterized in that an optimal layout is performed by arranging in consideration of the detailed information.

(作用) フロック信号及び、異なった電源電圧を必要とするセ
ル等が離れた場所へ配置されると配線の引き回しが複雑
となる。本発明の手法のようにセルの属性を考慮し、配
置すれば手配置によるものと同様な最適な配置が可能と
なる。
(Operation) If a cell requiring a flock signal and a different power supply voltage or the like is arranged at a distant place, wiring becomes complicated. If the cell attributes are taken into consideration and arranged as in the method of the present invention, the optimum arrangement similar to the manual arrangement is possible.

(実施例) 以下、本発明の詳細について図面を用いて説明する。(Examples) Details of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例のレイアウト図である。こ
の例では、電源線(1)の他にクロック信号線(2)
が、セルの側面を隣接させることによって、接続される
ようになっている。しかし、スタンダードセル用のセル
には、論理ゲート等のクロック信号が必要のないセル
と、フリップフロップ等のクロック信号が必要なセルと
が存在するため、これらを無制限に隣接させることはで
きない。そこで、第2図のようにライブラリ中にクロッ
クラインを内蔵しないセル(3)とクロックラインを内
蔵するセル(4)とをそれぞれ久要なだけ登録する。さ
らにクロックラインを内蔵しないセル(3)と、クロッ
クラインを内蔵するセル(4)とをつなぐために、一方
の側面にはクロック信号線(2)が存在せず、他方の側
面にはクロック信号線(2)が存在するスイッチボック
スセル(5)を用意する。そして、クロック信号線
(2)が正常に接続されるように、隣接可能な辺同士が
同一の属性を持つように、セルの側面に属性を与える。
すなわちこの例では、クロック信号線(2)が出ている
側面には、例えば“C"という属性を与え、クロック信号
線(2)が出ていない側面には例えば“N"という属性を
与える。従って第3図のようにクロック信号が必要ない
セル(3)には両側面とも“N"、クロック信号が必要な
セル(4)には両側面とも“C"、スイッチボックスセル
(5)には一方の側面に“N"他方の側面に“C"の属性を
与える。
FIG. 1 is a layout diagram of an embodiment of the present invention. In this example, in addition to the power supply line (1), the clock signal line (2)
However, they are connected by making the side surfaces of the cells adjacent to each other. However, cells for standard cells include cells that do not require a clock signal, such as a logic gate, and cells that require a clock signal, such as a flip-flop. Therefore, these cells cannot be adjoined indefinitely. Therefore, as shown in FIG. 2, a cell (3) having no clock line and a cell (4) having a clock line are respectively registered in the library for a long time. Further, in order to connect the cell (3) having no clock line and the cell (4) having a clock line, the clock signal line (2) does not exist on one side surface and the clock signal line (2) does not exist on the other side surface. A switch box cell (5) in which the line (2) exists is prepared. Then, an attribute is given to the side surface of the cell so that the adjacent sides have the same attribute so that the clock signal line (2) is normally connected.
That is, in this example, the side surface where the clock signal line (2) is exposed is given an attribute of, for example, "C", and the side surface where the clock signal line (2) is not provided is given an attribute of, for example, "N". Therefore, as shown in FIG. 3, a cell (3) that does not require a clock signal has "N" on both sides, a cell (4) that requires a clock signal has "C" on both sides, and a switch box cell (5). Gives the attribute "N" to one side and "C" to the other.

セルの配置を行なう際には、同一属性のセル側面だけ
が隣接するように配置する。実際の配置手順は例えば、
次のようになる。まず第4図(a)のように通常の自動
レイアウト方式によって配置した後、セル周辺の属性、
この場合クロック信号入りのセル(4)、クロック信号
なしのセル(3)の周辺の属性情報により入れかえを行
なう(b)。さらに入れかえを行なっても整合がとれな
い場合(b)にはスイッチボックスセル(5)を不整合
隣接の辺の間へ挿入する(c)。この手法によって第1
図のようにパターンをもったセルを整合して配置するこ
とができる。クロック信号を使うフリップフロップ等の
記憶素子を自動レイアウトシステムで配置する場合この
実施例による配置手法で最適な位置へ配置することがで
き、セル間の配線領域を接約することが可能となる。
When arranging cells, the cells are arranged so that only the side surfaces of cells having the same attribute are adjacent to each other. The actual placement procedure is, for example,
It looks like this: First, as shown in FIG. 4 (a), after arranging by the normal automatic layout method, the attributes around the cell,
In this case, the cell (4) with the clock signal and the cell (3) without the clock signal are replaced by the attribute information around the cell (b). If the matching is not obtained even after the replacement is performed (b), the switch box cell (5) is inserted between the non-matching adjacent sides (c). The first by this method
As shown, cells having a pattern can be aligned and arranged. When a storage element such as a flip-flop that uses a clock signal is arranged in an automatic layout system, it can be arranged at an optimum position by the arrangement method according to this embodiment, and a wiring area between cells can be connected.

次に第1図の実施例とは別の実施例を第5図に示す。
この例は、異なる電圧が必要なセルを隣接して配置した
い場合であり、第1図の実施例と同様にセルライブラリ
中の、5Vの電源を使用するセル(6)、つまり両側辺の
属性が5V(6)、なのか3Vの電源を使用するセル
(7)、つまり両側辺の属性が3V(7)、なのかもしく
はスイッチボックスセル(8)、つまり一側辺の属性が
5V他側辺の属性が3V(8)、であるのかという情報を考
慮して配置することによって手配置と同等な適切な配置
結果を得た実施例である。
Next, another embodiment different from the embodiment shown in FIG. 1 is shown in FIG.
This example is a case where cells requiring different voltages are arranged adjacent to each other, and cells (6) using a 5V power supply in the cell library, that is, attributes on both sides are arranged in the same manner as the embodiment of FIG. Is a cell (7) that uses a power supply of 5V (6) or 3V, that is, the attributes on both sides are 3V (7), or is it a switch box cell (8), that is, the attribute on one side is
This is an example in which an appropriate placement result equivalent to the hand placement is obtained by arranging in consideration of information as to whether the attribute of the other side of 5V is 3V (8).

〔発明の効果〕〔The invention's effect〕

以上述べてきたように本発明によれば、人間が情況を
判断して配置するように、セル周辺の属性を考慮してセ
ルを配置するため、セル間の配線領域を節約し、複雑な
レイアウトを自動で最適に行なうことが可能となる。
As described above, according to the present invention, the cells are arranged in consideration of the attributes around the cells so that a person can determine and arrange the situation, so that the wiring area between the cells can be saved and the complicated layout can be achieved. Can be automatically and optimally performed.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の一実施例のレイアウト図,第2図は
ライブラリ中に登録されているセルの概念図,第3図は
ライブラリ中に登録されているセル周辺の属性を示した
概念図,第4図は実際の配置手順で配置されたセルの
図,第5図は異なる電圧を必要とするセルを隣接して配
置したレイアウト図及び配置されたセル周辺の属性を示
した図である。 1……電源線、2……クロック信号線、3……クロック
信号線を必要としないセル、4……クロック信号線を必
要とするセル、5……3と4を連結するスイッチボック
スセル、6……5Vの電源を必要とするセル、7……3Vの
電源を必要とするセル、8……6と7を連結するスイッ
チボックスセル。
FIG. 1 is a layout diagram of an embodiment of the present invention, FIG. 2 is a conceptual diagram of cells registered in a library, and FIG. 3 is a concept showing attributes around cells registered in the library. Fig. 4 is a diagram of cells arranged by the actual arrangement procedure, and Fig. 5 is a layout diagram in which cells requiring different voltages are arranged adjacent to each other, and a diagram showing attributes around the arranged cells. is there. 1 ... Power line, 2 ... Clock signal line, 3 ... Cell that does not require clock signal line, 4 ... Cell that requires clock signal line, 5 ... Switch box cell that connects 3 and 4, 6 …… A cell that requires a 5V power supply, 7 …… A cell that requires a 3V power supply, 8 …… A switch box cell that connects 6 and 7.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】スタンダードセル方式LSIレイアウトに於
いて、他セルと側面を接するセルの側辺に対してその属
性を区別するための隣接可否情報をセルライブラリー中
に与えて隣接セルの側辺の属性が許される組み合わせを
許可しかつ許されない組み合わせを許可せずにスイッチ
ボックスセルの挿入を適宜行いながらレイアウトするこ
とを特徴とするレイアウト方法。
1. In a standard cell type LSI layout, the adjacency information for distinguishing the attribute of a side edge of a cell that is in contact with another cell on the side is given to the side edge of the adjacent cell in the cell library. The layout method is characterized in that the layout is performed while allowing the switch box cells to be inserted appropriately while permitting the combinations in which the attribute of is allowed and not allowing the combinations in which the attributes are not allowed.
JP61195215A 1986-08-22 1986-08-22 Automatic layout method Expired - Lifetime JP2538565B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61195215A JP2538565B2 (en) 1986-08-22 1986-08-22 Automatic layout method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61195215A JP2538565B2 (en) 1986-08-22 1986-08-22 Automatic layout method

Publications (2)

Publication Number Publication Date
JPS6352438A JPS6352438A (en) 1988-03-05
JP2538565B2 true JP2538565B2 (en) 1996-09-25

Family

ID=16337377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61195215A Expired - Lifetime JP2538565B2 (en) 1986-08-22 1986-08-22 Automatic layout method

Country Status (1)

Country Link
JP (1) JP2538565B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2874518B2 (en) * 1993-05-25 1999-03-24 日本電気株式会社 Semiconductor device and wiring design method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119074A (en) * 1982-01-06 1983-07-15 Hitachi Ltd Symbolic layout system
JPS594151A (en) * 1982-06-30 1984-01-10 Fujitsu Ltd Semiconductor circuit with building block structure

Also Published As

Publication number Publication date
JPS6352438A (en) 1988-03-05

Similar Documents

Publication Publication Date Title
JP2538565B2 (en) Automatic layout method
JPS622707Y2 (en)
JP2508103B2 (en) Semiconductor logic integrated circuit device
JPS609997Y2 (en) Connection structure between data processing device and memory cassette
JP2757445B2 (en) Semiconductor device
JPH0712073B2 (en) Large scale integrated circuit with fault detection circuit
JPH054033Y2 (en)
JPH0442560A (en) Standard cell
JPS6093377U (en) CATV converter terminal mounting structure
JPS5874541U (en) thermal head
JPH0226046A (en) Master slice semiconductor integrated circuit device
JPH05258132A (en) Ic card
Selman et al. Eclectic simulation/O. R. models for productivity enhancement.
JPS60110932U (en) Wiring disconnector connection circuit
JPS62154873U (en)
JPH06231667A (en) Lead relay
JPS60170836U (en) Power outage relief device in bus repeater
JPS5687124A (en) Information processor
JPS6181367U (en)
JPH0345299U (en)
Itoh Spectral-Domain Analysis of Scattering from E-Plane Circuit Elements(Comments)
JPS6062807U (en) Distribution board
JPH0354050U (en)
JPH0691157B2 (en) Semiconductor integrated circuit device
JPS605032U (en) Cluster switch button arrangement structure

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term