JP2534223Y2 - DC constant voltage circuit - Google Patents
DC constant voltage circuitInfo
- Publication number
- JP2534223Y2 JP2534223Y2 JP8118990U JP8118990U JP2534223Y2 JP 2534223 Y2 JP2534223 Y2 JP 2534223Y2 JP 8118990 U JP8118990 U JP 8118990U JP 8118990 U JP8118990 U JP 8118990U JP 2534223 Y2 JP2534223 Y2 JP 2534223Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- resistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は出力トランジスタに別のトランジスタを接続
し、その出力端子に抵抗及びコンデンサを接続して発振
防止の位相補償を行なった直流定電圧回路に関する。[Detailed description of the invention] [Industrial application field] This invention connects a different transistor to the output transistor, and connects a resistor and a capacitor to the output terminal to perform a phase compensation circuit for preventing oscillation by performing phase compensation. About.
第２図は従来例になる直流定電圧回路の回路図を示
す。FIG. 2 is a circuit diagram of a conventional DC constant voltage circuit.
抵抗R3、ツュナーダイオードZD1を入力端子１とGND端
子３との間に接続し基準電圧を得る。又、出力端子２と
GND端子３との間に抵抗R1及びR2を接続し、それらの接
続点に出力電圧の分圧電圧を得る。これらの基準電圧及
び分圧電圧は差動アンプ４の入力へ夫々接続され、その
差動出力は制御トランジスタQ2を介して出力トランジス
タQ1へ供給される。A resistor R 3 and a zener diode ZD 1 are connected between the input terminal 1 and the GND terminal 3 to obtain a reference voltage. Also, the output terminal 2
The resistors R 1 and R 2 are connected between the terminal and the GND terminal 3, and a divided voltage of the output voltage is obtained at the connection point. These reference voltages and the divided voltage is respectively connected to the input of the differential amplifier 4, the differential output is supplied via the control transistor Q 2 to the output transistor Q 1.
出力トランジスタQ1のコレクタと出力端子２との間に
接続された抵抗R4と、Q1のコレクタと差動アンプ４の分
圧電圧入力端子との間に接続されたコンデンサとで発振
を防止する位相補償回路を形成している。抵抗R4は出力
トランジスタQ1に流れる電流情報を検出する。Prevent oscillation at the collector of the output transistor Q 1 and the resistor R 4 connected between the output terminal 2, and a capacitor connected between the divided voltage input terminal of the collector of Q 1, the differential amplifier 4 To form a phase compensation circuit. Resistor R 4 detects a current information flowing in the output transistor Q 1.
これらの抵抗R4及びコンデンサC1により、差動アン
プ、制御トランジスタQ2、出力トランジスタQ1及び抵抗
R1で構成される差電圧比較検出、増巾、制御及び出力部
のルートで発生する高周波数での位相回転を補償し、あ
る高周波数で起こる発振を防止している。These resistors R 4 and the capacitor C 1, a differential amplifier, the control transistor Q 2, the output transistor Q 1 and resistors
Constituted difference voltage comparison detection by R 1, Zohaba, compensating the phase rotation in a high frequency generated at the root of the control and output unit, thereby preventing the oscillation occurring in a certain high frequency.
上記従来例では、発振防止用の抵抗R4が出力トランジ
スタQ1の出力端子（出力ライン）に直列に接続されて負
荷電流が流れる為、出力電圧Voutがドセップする。この
事は、低電圧の非安定入力電圧源に対する定電圧回路に
は使用できないという事にもなる。The above-described conventional example, since the resistor R 4 for preventing oscillation flow connected to the load current in series with the output terminal of the output transistor Q 1 (output line), the output voltage Vout is Doseppu. This means that it cannot be used in a constant voltage circuit for a low-voltage unstable input voltage source.
又、一方この問題を解消すべく、抵抗R4の抵抗値を小
さくして、コンデンサC1の容量値を大きくすると、この
定電圧回路をモノリシックで形成する場合、大きな容量
のコンデンサは作れず、モリシック集積回路には適用で
きないという問題が生じる。Moreover, whereas in order to solve this problem, by reducing the resistance of the resistor R 4, the larger the capacitance value of the capacitor C 1, the case of forming the constant voltage circuit in a monolithic, not make a large capacitance of the capacitor, A problem arises that the method cannot be applied to a Morisic integrated circuit.
本考案は係る従来の課題を解決した直流定電圧回路を
提供する事を目的とする。An object of the present invention is to provide a DC constant voltage circuit that solves the conventional problem.
本考案になる直流定電圧回路は、出力端子の出力電圧
を分圧した分圧電圧と、基準電圧とを差動アンプにより
その差電圧を検出し、この差電圧により制御トランジス
タを介して出力トランジスタの電流を制御する事によ
り、該出力電圧を一定に保持する直流定電圧回路におい
て、出力トランジスタに別のトランジスタを接続してカ
レントミラー回路を構成し、出力端子と該分圧電圧が供
給される該差動アンプの入力端子との間に抵抗及びコン
デンサを直列接続し、抵抗及びコンデンサの接続点に該
別のトランジスタの出力端子を接続してなる構成を有す
る。The DC constant voltage circuit according to the present invention detects a difference voltage between a divided voltage obtained by dividing an output voltage of an output terminal and a reference voltage by a differential amplifier, and outputs the output transistor via a control transistor based on the difference voltage. In the DC constant voltage circuit that holds the output voltage constant by controlling the current, a current mirror circuit is formed by connecting another transistor to the output transistor, and the output terminal and the divided voltage are supplied. A resistor and a capacitor are connected in series with an input terminal of the differential amplifier, and an output terminal of the another transistor is connected to a connection point of the resistor and the capacitor.
出力トランジスタとは別のトランジスタでカレントミ
ラー回路を形成し、電流情報を検出する抵抗を別のトラ
ンジスタの出力端子に接続して、出力ラインから抵抗を
外した為、この抵抗による出力電圧への電圧ドロップの
影響をなくした。又、この抵抗の定数は任意に選択で
き、コンデンサの定数を含めて設計の自由度が向上す
る。A current mirror circuit is formed with a transistor different from the output transistor, and a resistor for detecting current information is connected to the output terminal of another transistor, and the resistor is removed from the output line. Removed drop effects. In addition, the constant of the resistor can be arbitrarily selected, and the degree of freedom in design including the constant of the capacitor is improved.
第１図は、本考案の一実施例になる直流定電圧回路の
回路図を示す。尚、第２図と同一部分には同一符号を付
して説明する。FIG. 1 is a circuit diagram of a DC constant voltage circuit according to an embodiment of the present invention. The same parts as those in FIG. 2 will be described with the same reference numerals.
入力端子１に非安定化直流電源の入力電圧Vinが入力
される。この入力電圧Vinは抵抗R3とツェナーダイオー
ドとで基準電圧Vsを生成し、差動アンプ４の非反転入力
へ供給される。又、出力端子２の出力電圧は抵抗R1、R2
により分圧され、基準電圧との比較電圧として差動アン
プ４の反転入力へ供給される。分圧電圧Vcは差動アンプ
４により基準電圧Vsと比較され、同時に比較差電圧は増
巾されて制御トランジスタQ2へ出力される。Q2は差電圧
に応じて出力トランジスタQ1及びQ1にカレントミラー接
続されたQ4を流れる電流を制御する。この出力トランジ
スタQ1を流れる電流の大小に応じてその内部抵抗を増減
させて、出力端子に出力される出力電圧Voutが定電圧と
なる様に制御される。The input voltage Vin of the unstabilized DC power supply is input to the input terminal 1. The input voltage Vin produces a reference voltage Vs by the resistance R 3 and the Zener diode, is supplied to the non-inverting input of the differential amplifier 4. The output voltage of the output terminal 2 is determined by the resistors R 1 and R 2
And supplied to the inverting input of the differential amplifier 4 as a comparison voltage with the reference voltage. The divided voltage Vc is compared with the reference voltage Vs by the differential amplifier 4, is output to the control transistor Q 2 Comparative difference voltage is Zohaba simultaneously. Q 2 is for controlling the current flowing through Q 4, which are current-mirror connected to the output transistors Q 1 and Q 1 according to the difference voltage. Depending on the magnitude of current flowing through the output transistor Q 1 increase or decrease the internal resistance, the output voltage Vout output to the output terminal is controlled so as to become a constant voltage.
出力トランジスタQ1とカレントミラー関係に接続され
たトランジスタQ4は、Q1のエミッタ電流に対して、1/25
0の電流が流れる様にエミッタ面積を形成している。Q4
のコレクタは抵抗R5を介してQ1のコレクタ及び出力端子
２へ接続されている。そして同時にQ4のコレクタはコン
デンサC2を介して差動アンプ４の非反転入力端子へ接続
されている。Output transistor Q 1, the transistor Q 4 which is connected to the current mirror relationship with respect to the emitter current of Q 1, 1/25
The emitter area is formed so that a current of 0 flows. Q 4
The collector is connected to the collector and the output terminal 2 for Q 1 via the resistor R 5. And it is simultaneously connected collector of Q 4 are the non-inverting input terminal of the differential amplifier 4 via the capacitor C 2.
カレントミラー形式でトランジスタQ1に接続されたQ4
は、出力電流I0の1/250を分流しており、これにより、
抵抗R5へQ1を流れる電流情報を付与している。Q4の電流
は出力電圧Voutに影響与えない様にQ1を流れる電流に比
して充分小さい事が望ましい。Q 4 connected to transistor Q 1 in current mirror fashion
Shunts 1/250 of the output current I 0 ,
To resistor R 5 have granted current information flowing in the Q 1. Current Q 4 are desirably sufficiently small compared to the current through Q 1 so as not to give influence on the output voltage Vout.
抵抗R5とコンデンサC2とで、その回路の位相回転を補
償する様、各定数が選定される。A resistor R 5 and capacitor C 2, as to compensate for the phase rotation of the circuit, each constant is selected.
抵抗R5はトランジスタQ1のコレクタと出力端子２との
間の出力ライン上に接続されていないので、負荷電流I0
による電圧ドロップが出力ライン上に発生せず、出力電
圧Voutは出力電流I0の変動の影響を受けず、又、入出力
電圧差を縮小でき、低電圧の非安定化入力電源にも対応
できる。Since the resistance R 5 is not connected on the output line between the collector of the transistor Q 1 and the output terminal 2, the load current I 0
The voltage drop does not occur on the output line by the output voltage Vout is not affected by the variation of the output current I 0, also can reduce the dropout voltage, it can cope with unregulated input supply undervoltage .
上記の如く、抵抗R5は出力ライン上に接続されていな
い為、電圧ドロップを考慮する必要がなく、その抵抗値
を自由に選択し得る。この事は、抵抗R5の値を大きくし
て、その分コンデンサC2の容量を小さく設定でき、特
に、大容量のコンデンサの形成が困難なモノリシック回
路への適用に効果的である。As described above, the resistor R 5 is therefore not connected to the output line, it is not necessary to consider the voltage drop may select the resistance freely. This is to increase the value of the resistor R 5, the controls the size of the minute capacitor C 2 decreases, particularly effective for application to hard monolithic circuit formed of a large capacity capacitor.
トランジスタQ1、Q4びQ2は夫々PNP型及びNPN型の導電
型式のトランジスタとして説明したが、これに限定され
る事なく、他の導電型式、組合せが可能である。Although the transistors Q 1 , Q 4, and Q 2 have been described as PNP-type and NPN-type transistors, respectively, the present invention is not limited to this, and other conductivity types and combinations are possible.
上述した本考案になる直流定電圧回路によれば、位相
補償用の抵抗を出力トランジスタの出力ライン上に接続
していない為、出力電圧が負荷電流の変動の影響を受け
ず、又、入力・出力電圧の差を小さくできる。又、その
抵抗値の大きさを自由に選択でき、設計の自由度が向上
する。又、その抵抗値を大きくすれば、その分位相補償
用のコンデンサを低容量化する事ができ、半導体集積回
路化が容易となる。According to the DC constant voltage circuit according to the present invention described above, since the resistor for phase compensation is not connected on the output line of the output transistor, the output voltage is not affected by the fluctuation of the load current. Output voltage difference can be reduced. Also, the magnitude of the resistance value can be freely selected, and the degree of freedom in design is improved. If the resistance value is increased, the capacity of the phase compensation capacitor can be reduced accordingly, and the semiconductor integrated circuit can be easily formed.
第１図は本考案の一実施例になる直流定電圧回路の具体
的回路図、第２図は従来の直流定電圧回路の具体的な回
路図を夫々示す。 １……入力端子、２……出力端子、３……グランド端
子、４……差動アンプ、R1〜R5……抵抗、C1、C2……コ
ンデンサ、ZD1……ツェナーダイオード、Ｌ……負荷。FIG. 1 is a specific circuit diagram of a DC constant voltage circuit according to an embodiment of the present invention, and FIG. 2 is a specific circuit diagram of a conventional DC constant voltage circuit. 1 ...... input terminal, 2 ...... output terminal, 3 ...... ground terminal, 4 ...... differential amplifier, R 1 to R 5 ...... resistors, C 1, C 2 ...... capacitors, ZD 1 ...... Zener diode, L: Load.
Claims (1)
と、基準電圧とを差動アンプによりその差電圧を検出
し、この差電圧により制御トランジスタを介して出力ト
ランジスタの電流を制御する事により、該出力電圧を一
定に保持する直流定電圧回路において、 該出力トランジスタに別のトランジスタを接続してカレ
ントミラー回路を構成し、 該出力端子と該分圧電圧が供給される該差動アンプの入
力端子との間に抵抗及びコンデンサを直列接続し、該抵
抗及びコンデンサの接続点に該別のトランジスタの出力
端子を接続する構成としてなる直流定電圧回路。A differential amplifier detects a difference voltage between a divided voltage obtained by dividing an output voltage of an output terminal and a reference voltage, and controls a current of the output transistor via a control transistor based on the difference voltage. Thus, in a DC constant voltage circuit that holds the output voltage constant, another transistor is connected to the output transistor to form a current mirror circuit, and the differential terminal to which the output terminal and the divided voltage are supplied is provided. A DC constant voltage circuit having a configuration in which a resistor and a capacitor are connected in series with an input terminal of an amplifier, and an output terminal of the another transistor is connected to a connection point between the resistor and the capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8118990U JP2534223Y2 (en) | 1990-07-31 | 1990-07-31 | DC constant voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8118990U JP2534223Y2 (en) | 1990-07-31 | 1990-07-31 | DC constant voltage circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0440314U JPH0440314U (en) | 1992-04-06 |
| JP2534223Y2 true JP2534223Y2 (en) | 1997-04-30 |
Family
ID=31626906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8118990U Expired - Lifetime JP2534223Y2 (en) | 1990-07-31 | 1990-07-31 | DC constant voltage circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2534223Y2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019201195B3 (en) * | 2019-01-30 | 2020-01-30 | Dialog Semiconductor (Uk) Limited | Feedback scheme for stable LDO controller operation |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007011972A (en) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | Direct current power supply voltage stabilization circuit |
-
1990
- 1990-07-31 JP JP8118990U patent/JP2534223Y2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019201195B3 (en) * | 2019-01-30 | 2020-01-30 | Dialog Semiconductor (Uk) Limited | Feedback scheme for stable LDO controller operation |
| US10958160B2 (en) | 2019-01-30 | 2021-03-23 | Diaiog Semiconductor (UK) Limited | Feedback scheme for stable LDO regulator operation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0440314U (en) | 1992-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7148667B2 (en) | Power supply apparatus | |
| JPH05250049A (en) | Small voltage lowering voltage adjustment equipment | |
| JPS6149920B2 (en) | ||
| JP2534223Y2 (en) | DC constant voltage circuit | |
| JP3542022B2 (en) | regulator | |
| US6407618B1 (en) | Method and apparatus for a bias generator with output current dependent on clock frequency | |
| JP3571947B2 (en) | Ripple filter | |
| JPH08328672A (en) | Stabilized dc voltage circuit and switching power supply with the circuit | |
| JPH0113452Y2 (en) | ||
| JPH0749541Y2 (en) | Transistor switch circuit | |
| JP3671519B2 (en) | Current supply circuit | |
| JPH0246115Y2 (en) | ||
| JPS592572Y2 (en) | dual output power supply | |
| JPH0321082Y2 (en) | ||
| JPS6031427Y2 (en) | Electric motor speed control device | |
| JP2890545B2 (en) | DC constant voltage circuit | |
| JPS5930637Y2 (en) | Motor speed control circuit with temperature compensation | |
| JPH0476715A (en) | Reference voltage generating circuit | |
| JPH02130009A (en) | Clip circuit | |
| JPH02121011A (en) | Constant-voltage power supply circuit | |
| JPS5838405Y2 (en) | Output voltage adjustment circuit for integrated circuit for constant voltage power supply | |
| JPH0753297Y2 (en) | Differential amplifier circuit | |
| JPS5918863Y2 (en) | switching power supply | |
| JP2523725Y2 (en) | Drive circuit of DC motor | |
| JP3809716B2 (en) | Voltage-current conversion circuit |