JP2531425B2 - Wiring formation method - Google Patents
Wiring formation methodInfo
- Publication number
- JP2531425B2 JP2531425B2 JP5012979A JP1297993A JP2531425B2 JP 2531425 B2 JP2531425 B2 JP 2531425B2 JP 5012979 A JP5012979 A JP 5012979A JP 1297993 A JP1297993 A JP 1297993A JP 2531425 B2 JP2531425 B2 JP 2531425B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- connection hole
- wiring
- aluminum
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は配線の形成方法に関し、
特に半導体装置の配線用のアルミニウム膜の形成方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring forming method,
Particularly, it relates to a method for forming an aluminum film for wiring of a semiconductor device.
【０００２】[0002]
【従来の技術】従来の半導体装置の配線用のアルミニウ
ム膜の形成方法としては、例えばスパッタリングや蒸着
によりアルミニウムターゲットからたたき出されたアル
ミニウム原子や分子を基板表面に降り積もるように堆積
する方法や、あるいは、１９９０年・シンポジウム・オ
ン・ヴィ・エル・エス・アイ・テクノロジー、ダイジェ
スト・オブ・テクニカル・ペーパーズ（１９９０ Ｓｙ
ｍｐｏｓｉｕｍ ｏｎＶＬＳＩ Ｔｅｃｈｎｏｌｏｇ
ｙ，Ｄｉｇｅｓｔ ｏｆ ＴｅｃｈｎｉｃａｌＰａｐｅ
ｒｓ）第５頁に記載されているように、ジメチルアルミ
ニウムハイドライドを原料として用いた低圧気相化学成
長法により、窒化チタン膜上にアルミニウム膜を基板温
度２３０℃から３５０℃で形成する方法などがある。2. Description of the Related Art As a conventional method for forming an aluminum film for wiring of a semiconductor device, for example, a method of depositing aluminum atoms or molecules knocked out from an aluminum target by sputtering or vapor deposition so as to accumulate on the surface of a substrate, or , 1990 Symposium on VILS Technology, Digest of Technical Papers (1990 Sy
mposium on VLSI Technology
y, Digest of Technical Paper
rs) As described on page 5, there is a method of forming an aluminum film on a titanium nitride film at a substrate temperature of 230 ° C. to 350 ° C. by a low pressure chemical vapor deposition method using dimethyl aluminum hydride as a raw material. is there.
【０００３】[0003]
【発明が解決しようとする課題】上述した従来の配線の
形成方法は、スパッタリングや蒸着により配線用のアル
ミニウム膜を形成する方法では、半導体装置表面に形成
されたアスペクト比１以上の接続孔内の段差被覆性が悪
く、このアルミニウム膜をパターニングし配線を形成し
たときに導通しなかったり、電流密度が増大して配線が
溶断するなどにより、半導体装置の信頼性を低下させる
という欠点がある。The above-mentioned conventional method of forming a wiring is a method of forming an aluminum film for wiring by sputtering or vapor deposition. In the method of forming an aluminum film for wiring, the inside of a connection hole having an aspect ratio of 1 or more formed on the surface of a semiconductor device is formed. The step coverage is poor, and there is a drawback that the reliability of the semiconductor device is deteriorated due to non-conduction when the wiring is formed by patterning the aluminum film, the current density increases, and the wiring is fused.
【０００４】また、低圧気相化学成長を用いたアルミニ
ウム膜の形成方法では、生産性向上の観点から堆積速度
をなるべく高くすることが求められる結果、高い基板温
度での成膜が行われている。このような条件下では、基
板表面にジメチルアルミニウムハイドライドの原料分子
が到達すると、そのほとんどが分解してアルミニウム膜
を堆積する。この方法を高アスペクト比で微細な口径の
接続孔の埋め込みに適用すると、原料分子の平均自由行
程が口径より長いので、原料分子は孔の側壁と衝突を繰
り返しながら孔の底へと入っていく。このとき、基板温
度が高いので、１〜２回の衝突で原料分子は分解して膜
を形成し、接続孔の底部での実効的な原料フラックスは
接続孔の上部に比べて小さくなる。さらに成膜が進行す
ると、接続孔の上部の口径は堆積した膜でさらに狭くな
り、接続孔の底部への原料の供給をさらに困難にする。
このため、接続孔の底には空隙が形成され、電気的な接
続が取れなくなったり、接続孔部分での電流密度が増大
して断線し、半導体装置の信頼性を低下させるという欠
点がある。Further, in the method for forming an aluminum film using low pressure vapor phase chemical growth, it is required to increase the deposition rate as high as possible from the viewpoint of improving productivity, and as a result, film formation is performed at a high substrate temperature. . Under these conditions, when the raw material molecules of dimethyl aluminum hydride reach the surface of the substrate, most of them decompose and deposit an aluminum film. When this method is applied to embedding a connection hole with a high aspect ratio and a fine diameter, the raw material molecule enters the bottom of the hole while repeatedly colliding with the side wall of the hole, because the mean free path of the raw material molecule is longer than the diameter. . At this time, since the substrate temperature is high, the raw material molecules are decomposed by one or two collisions to form a film, and the effective raw material flux at the bottom of the connection hole is smaller than that at the top of the connection hole. As the film formation further progresses, the diameter of the upper part of the connection hole becomes narrower in the deposited film, making it more difficult to supply the raw material to the bottom part of the connection hole.
Therefore, there are drawbacks that voids are formed at the bottoms of the connection holes, electrical connection cannot be established, or the current density in the connection hole portions increases and disconnection occurs, which reduces the reliability of the semiconductor device.
【０００５】[0005]
【課題を解決するための手段】本発明の配線の形成方法
は、アスペクト比α（接続孔深さの接続孔直径に対する
比）の接続孔を有する半導体装置の配線の形成方法にお
いて、前記接続孔及び表面を高融点金属膜又は高融点金
属化合物膜で覆い、有機アルミニウムを原料として気相
化学成長によりアルミニウム膜を前記接続孔及び表面に
成膜するときの基板温度が、Ｄｒ≦Ｄｍ（１／１＋４
α）［Ｄｒ：成膜速度、Ｄｍ：基板温度以外の成長条件
を固定し、基板温度を変化させたときに得られる最大成
膜速度］を満たす基板温度であることを特徴とする。 A method for forming a wiring according to the present invention
Is the aspect ratio α (connection hole depth to connection hole diameter
The method for forming a wiring of a semiconductor device having a connection hole
The connection hole and the surface with a high melting point metal film or high melting point gold.
Cover with a metal compound film and use organic aluminum as a raw material in the vapor phase
Aluminum film on the contact hole and surface by chemical growth
The substrate temperature at the time of film formation is Dr ≦ Dm (1/1 + 4
α) [Dr: film formation rate, Dm: growth conditions other than substrate temperature
The maximum performance obtained when the substrate temperature is changed by fixing
The film temperature is a substrate temperature satisfying the above condition.
【０００６】[0006]
【作用】有機アルミニウムを原料とする気相化学成長法
の接続孔内表面におけるアルミニウム膜の堆積速度と接
続孔以外の表面におけるアルミニウム膜の堆積速度を求
める。半導体基板上の接続孔はアスペクト比が大きいた
め、ほとんどの有機アルミニウム原料分子は基板と何度
も衝突を繰返しながら接続孔底部に進入するので、一旦
接続孔の中に入った原料分子は全て分解しアルミニウム
膜になると仮定する。一方、接続孔以外の表面では到達
した原料分子は反応吸着率だけにしたがって分解しアル
ミニウム膜を形成すると仮定する。接続孔内の表面積Ｓ
H は、接続孔の半径ｒ，接続孔の深さをｄとすると、 ＳH ＝πｒ2 ＋２πｒｄ になる。ところで、接続孔内部への原料の供給は接続孔
の開口部を通して行われるので、接続孔内の表面での原
料分子の実効的なフラックスは接続孔以外の表面での原
料フラックスに対して、πｒ2 ／ＳH 倍小さくなる。従
って、接続孔内部での膜の成長速度ＤH は、 ＤH ＝Φπｒ2 ／（πｒ2 ＋２πｒｄ） になる。ここで、Φは接続孔以外の基板表面での単位面
積当りの原料フラックスである。つぎに接続孔以外の表
面での膜の成長速度Ｄs は、反応吸着確率をＳcとする
と、 Ｄs ＝Ｓc Φ になる。接続孔内を均一な膜厚で埋め込むためには、Ｄ
H とＤs を等しくする必要がある。したがって、 Ｓc ＝１／（１＋４α）…（１） になる。ここで、αは接続孔のアスペクト比ｄ／２ｒで
ある。実際には、接続孔内に入射してきた全ての原料が
分解するとはかぎらないので、（１）式で得られた値よ
りさらに反応吸着確率が小さい方が埋め込みが容易にな
る。接続孔以外の表面での成膜温度が最大になるときの
反応吸着確率を１と仮定しているので、ある基板温度で
の反応吸着確率は、基板温度以外の成膜条件が同じとき
に得られる最大の堆積速度に対するその温度での堆積速
度の比と考えることができる。したがって、接続孔内を
埋め込むには堆積速度Ｄr と最大堆積速度Ｄm が Ｄr ≦Ｄm ／（１＋４α）…（２） の関係になるように基板温度を選ぶ必要がある。すなわ
ち、堆積速度が最大堆積速度の１／（１＋４α）倍にな
る温度が、接続孔埋め込みを行うための温度の上限にな
る。[Function] The deposition rate of the aluminum film on the inner surface of the contact hole and the deposition rate of the aluminum film on the surface other than the contact hole in the vapor phase chemical growth method using organic aluminum as the raw material are obtained. Since the connecting holes on the semiconductor substrate have a large aspect ratio, most of the organoaluminum raw material molecules enter the bottom of the connecting holes while repeatedly colliding with the substrate, so that all the raw material molecules that have once entered the connecting holes are decomposed. It is assumed that an aluminum film is formed. On the other hand, it is assumed that the raw material molecules that have reached the surfaces other than the connection holes decompose according to only the reaction adsorption rate to form an aluminum film. Surface area S in connection hole
H is S H = πr 2 + 2πrd, where r is the radius of the connection hole and d is the depth of the connection hole. By the way, since the raw material is supplied to the inside of the connection hole through the opening of the connection hole, the effective flux of the raw material molecules on the surface inside the connection hole is πr with respect to the raw material flux on the surface other than the connection hole. 2 / SH times smaller. Therefore, the growth rate D H of the film inside the connection hole is D H = Φπr 2 / (πr 2 + 2πrd). Here, Φ is a raw material flux per unit area on the substrate surface other than the connection holes. Next, the growth rate D s of the film on the surface other than the connection holes is D s = S c Φ, where the reaction adsorption probability is S c . To fill the inside of the connection hole with a uniform film thickness, D
H and D s need to be equal. Therefore, S c = 1 / (1 + 4α) (1) Here, α is the aspect ratio d / 2r of the connection hole. Actually, not all the raw materials that have entered the connection holes are decomposed, so that the reaction adsorption probability is smaller than the value obtained by the equation (1), the filling becomes easier. Since the reaction adsorption probability when the film forming temperature on the surface other than the connection hole is maximum is assumed to be 1, the reaction adsorption probability at a certain substrate temperature is obtained when the film forming conditions other than the substrate temperature are the same. It can be thought of as the ratio of the deposition rate at that temperature to the maximum deposition rate achieved. Therefore, in order to fill the inside of the connection hole, it is necessary to select the substrate temperature such that the deposition rate D r and the maximum deposition rate D m have the relationship of D r ≦ D m / (1 + 4α) (2). That is, the temperature at which the deposition rate is 1 / (1 + 4α) times the maximum deposition rate is the upper limit of the temperature for filling the connection hole.
【０００７】発明者は、高融点金属膜又は高融点金属化
合物膜上に有機アルミニウムを原料として用いた気相化
学成長によりアルミニウム膜を堆積することによりシリ
コン層などの上に直接アルミニウム膜を堆積する場合に
比べ１００℃以上も低い基板温度でアルミニウム膜を堆
積できることを新たに見いだした。The inventor of the present invention directly deposits an aluminum film on a silicon layer or the like by depositing the aluminum film on the refractory metal film or the refractory metal compound film by vapor phase chemical growth using organic aluminum as a raw material. It was newly found that the aluminum film can be deposited at a substrate temperature lower than 100 ° C. as compared with the case.
【０００８】[0008]
【実施例】次に本発明について図面を参照して説明す
る。The present invention will be described below with reference to the drawings.
【０００９】図１（ａ）〜（ｃ）は本発明の一実施例を
説明するための工程順に示した半導体チップの断面図で
ある。1 (a) to 1 (c) are cross-sectional views of a semiconductor chip shown in the order of steps for explaining an embodiment of the present invention.
【００１０】まず、図１（ａ）に示すように、シリコン
基板１の上に酸化シリコン膜２を形成し、酸化シリコン
膜２を選択的にエッチングして接続孔３を形成する。First, as shown in FIG. 1A, a silicon oxide film 2 is formed on a silicon substrate 1, and the silicon oxide film 2 is selectively etched to form a connection hole 3.
【００１１】次に、図１（ｂ）に示すように、接続孔３
を含む酸化シリコン膜２の表面に窒化チタン膜４を形成
して表面を被覆する。Next, as shown in FIG. 1B, the connection hole 3
A titanium nitride film 4 is formed on the surface of the silicon oxide film 2 containing silicon to cover the surface.
【００１２】次に、図１（ｃ）に示すように、ジメチル
アルミニウムハイドライドを原料とし、成長室の圧力
１．３Ｔｏｒｒ，キャリア水素の流量３００ＳＣＣＭの
気相化学成長法で、接続孔３を含む表面にアルミニウム
膜５を堆積し、接続孔３内にアルミニウム膜５を充填す
る。Next, as shown in FIG. 1 (c), a surface including the connection hole 3 is formed by a vapor phase chemical growth method using dimethylaluminum hydride as a raw material and a growth chamber pressure of 1.3 Torr and a carrier hydrogen flow rate of 300 SCCM. Then, an aluminum film 5 is deposited on the contact hole 3 and the aluminum film 5 is filled in the connection hole 3.
【００１３】図２は本発明の窒化チタン膜上にアルミニ
ウム膜を堆積させたときの堆積速度の基板温度の逆数に
対する依存性を示す図である。FIG. 2 is a diagram showing the dependence of the deposition rate on the reciprocal of the substrate temperature when an aluminum film is deposited on the titanium nitride film of the present invention.
【００１４】図２に示すように、いま、口径０．３μｍ
でアスペクト比が２．７である接続孔に段差被覆性にす
ぐれたアルミニウム膜を堆積して接続孔内を充填するた
めには、最大堆積速度が約４００ｎｍ／ｍｉｎであるこ
とからアスペクト比２．７の接続孔に埋込むアルミニウ
ム膜の堆積速度は（２）式より３４ｎｍ／ｍｉｎ以下と
なる。そこで、堆積速度が約３０ｎｍ／ｍｉｎである基
板温度１３０℃で気相化学成長を行い、段差被覆性のす
ぐれたアルミニウム膜を形成することができた。また、
これより１００℃高い基板温度２３０℃（堆積速度約３
００ｎｍ／ｍｉｎに相当）では段差被覆性が低下し、本
発明の効果が立証できた。As shown in FIG. 2, the diameter is now 0.3 μm.
In order to fill the inside of the contact hole by depositing an aluminum film having excellent step coverage in the contact hole having an aspect ratio of 2.7, the maximum deposition rate is about 400 nm / min, so the aspect ratio is 2. The deposition rate of the aluminum film embedded in the connection hole 7 is 34 nm / min or less according to the equation (2). Therefore, vapor phase chemical growth was performed at a substrate temperature of 130 ° C. with a deposition rate of about 30 nm / min, and an aluminum film having excellent step coverage could be formed. Also,
Substrate temperature 230 ° C, 100 ° C higher than this (deposition rate about 3
(Corresponding to 00 nm / min), the step coverage deteriorates, and the effect of the present invention was proved.
【００１５】なお、基板温度は１００℃以下ではアルミ
ニウム膜が堆積されず、実用上基板温度は約１００℃が
下限となる。When the substrate temperature is 100 ° C. or lower, the aluminum film is not deposited, and the practical substrate temperature is about 100 ° C. as a lower limit.
【００１６】以後、このアルミニウム膜５をパターニン
グして配線を形成する。Thereafter, the aluminum film 5 is patterned to form wiring.
【００１７】なお、本実施例で用いたジメチルアルミニ
ウムハイドライドの代りにトリイソブチルアルミニウ
ム，トリメチルアミンアラン，ジエチルアルミニウムハ
イドライドのいずれかを用いても良く、窒化チタン膜の
代りにチタン膜又は窒化タングステン膜を用いても良
い。Any of triisobutylaluminum, trimethylamine alane, and diethylaluminum hydride may be used in place of the dimethylaluminum hydride used in this embodiment, and a titanium film or a tungsten nitride film may be used in place of the titanium nitride film. May be.
【００１８】[0018]
【発明の効果】以上説明したように本発明によれば、口
径の小さい高アスペクト比の接続孔内を空隙なくアルミ
ニウム膜で埋め込んだ配線を形成できるので、半導体装
置の信頼性を向上できるという効果を有する。As described above, according to the present invention, it is possible to form a wiring in which a high-aspect-ratio contact hole having a small diameter is filled with an aluminum film without a void, so that the reliability of a semiconductor device can be improved. Have.
【図１】本発明の一実施例を説明するための工程順に示
した断面図。1A to 1D are cross-sectional views showing a process sequence for explaining an embodiment of the present invention.
【図２】本発明の一実施例の窒化チタン膜上でのアルミ
ニウム膜の堆積速度の基板温度の逆数に対する依存性を
示す図。FIG. 2 is a diagram showing the dependence of the deposition rate of an aluminum film on a titanium nitride film according to one embodiment of the present invention on the reciprocal of the substrate temperature.
１ シリコン基板 ２ 酸化シリコン基板 ３ 接続孔 ４ 窒化チタン膜 ５ アルミニウム膜 1 Silicon Substrate 2 Silicon Oxide Substrate 3 Connection Hole 4 Titanium Nitride Film 5 Aluminum Film
フロントページの続き (56)参考文献 特開 平５−13598（ＪＰ，Ａ) 特開 平４−42527（ＪＰ，Ａ) 特開 平４−291763（ＪＰ，Ａ) 特開 平４−226052（ＪＰ，Ａ) 特開 平４−213831（ＪＰ，Ａ) 特開 昭63−282274（ＪＰ，Ａ) 特開 昭63−142832（ＪＰ，Ａ) 特開 昭63−9925（ＪＰ，Ａ)Continuation of the front page (56) Reference JP-A-5-13598 (JP, A) JP-A-4-42527 (JP, A) JP-A-4-291763 (JP, A) JP-A-4-226052 (JP , A) JP-A-4-213831 (JP, A) JP-A-63-282274 (JP, A) JP-A-63-142832 (JP, A) JP-A-63-9925 (JP, A)
Claims (4)
径に対する比）の接続孔を有する半導体装置の配線の形
成方法において、前記接続孔及び表面を高融点金属膜又
は高融点金属化合物膜で覆い、有機アルミニウムを原料
として気相化学成長によりアルミニウム膜を前記接続孔
及び表面に成膜するときの基板温度が、Ｄｒ≦Ｄｍ（１
／１＋４α）［Ｄｒ：成膜速度、Ｄｍ：基板温度以外の
成長条件を固定し、基板温度を変化させたときに得られ
る最大成膜速度］を満たす基板温度であることを特徴と
する配線の形成方法。 1. Aspect ratio α (direct connection hole depth of connection hole
Shape of wiring of semiconductor device having connection hole (ratio to diameter)
In the forming method, the connection hole and the surface are covered with a refractory metal film or
Is a high melting point metal compound film and is made of organoaluminum
Aluminum film by vapor phase chemical growth as the connection hole
And the substrate temperature at the time of forming a film on the surface is Dr ≦ Dm (1
/ 1 + 4α) [Dr: film formation rate, Dm: other than substrate temperature
Obtained when the growth conditions are fixed and the substrate temperature is changed.
The maximum substrate deposition rate]
Method for forming wiring.
ニウムハイドライド，トリイソブチルアルミニウム，ト
リメチルアミンアラン，ジエチルアルミニウムのいずれ
かである請求項１記載の配線の形成方法。2. The method for forming a wiring according to claim 1, wherein the organic aluminum is any one of dimethyl aluminum hydride, triisobutyl aluminum, trimethylamine alane, and diethyl aluminum.
を特徴とする請求項１又は２記載の配線の形成方法。3. The wiring forming method according to claim 1, wherein the refractory metal film is a titanium film.
又は窒化タングステン膜であることを特徴とする請求項
１又は２記載の配線の形成方法。4. The wiring forming method according to claim 1, wherein the refractory metal compound film is a titanium nitride film or a tungsten nitride film.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5012979A JP2531425B2 (en) | 1993-01-29 | 1993-01-29 | Wiring formation method |
| US08/554,029 US5545591A (en) | 1993-01-29 | 1995-11-06 | Method for forming an aluminum film used as an interconnect in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5012979A JP2531425B2 (en) | 1993-01-29 | 1993-01-29 | Wiring formation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06295904A JPH06295904A (en) | 1994-10-21 |
| JP2531425B2 true JP2531425B2 (en) | 1996-09-04 |
Family
ID=11820342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5012979A Expired - Fee Related JP2531425B2 (en) | 1993-01-29 | 1993-01-29 | Wiring formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531425B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442527A (en) * | 1990-06-08 | 1992-02-13 | Fujitsu Ltd | Forming method for metal wiring layer |
| JP3176088B2 (en) * | 1991-07-05 | 2001-06-11 | キヤノン株式会社 | Deposition film formation method |
-
1993
- 1993-01-29 JP JP5012979A patent/JP2531425B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06295904A (en) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4180145B2 (en) | Semiconductor device formation method | |
| US5527739A (en) | Process for fabricating a semiconductor device having an improved metal interconnect structure | |
| US6803310B2 (en) | Method for forming a plug metal layer | |
| US6380065B1 (en) | Interconnection structure and fabrication process therefor | |
| US5773363A (en) | Semiconductor processing method of making electrical contact to a node | |
| US6399490B1 (en) | Highly conformal titanium nitride deposition process for high aspect ratio structures | |
| US5960320A (en) | Metal wiring layer forming method for semiconductor device | |
| KR100220935B1 (en) | Process for forming metal contact | |
| US6133147A (en) | Process for selective metal deposition in holes of semiconductor device | |
| US6225221B1 (en) | Method to deposit a copper seed layer for dual damascene interconnects | |
| US5545591A (en) | Method for forming an aluminum film used as an interconnect in a semiconductor device | |
| US6025269A (en) | Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer | |
| US6043149A (en) | Method of purifying a metal line in a semiconductor device | |
| KR100407679B1 (en) | Method of forming a copper wiring in a semiconductor device | |
| KR100493013B1 (en) | Metal wiring layer formation method of semiconductor device_ | |
| JP2531425B2 (en) | Wiring formation method | |
| JP2000012684A (en) | Method for forming metal layer | |
| US6472318B2 (en) | Method of fabricating semiconductor device having trench interconnection | |
| EP0257948A2 (en) | Conductive via plug for CMOS devices | |
| US20040082167A1 (en) | Methods of forming aluminum structures in microelectronic articles and articles fabricated thereby | |
| KR20000058104A (en) | Using electroplated cu as cold layer for cold/hot deposition | |
| KR100214526B1 (en) | Process for forming interconnector of semiconductor device | |
| JPH07169834A (en) | Method for embedding interlayer connecting hole | |
| JPH06275727A (en) | Depositing method for high melting point metal film | |
| KR970072194A (en) | Treatment to Overcome CVD Aluminum Selectivity Loss as Active PVD Aluminum |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960507 |
|
| LAPS | Cancellation because of no payment of annual fees |