JP2531389B2 - Information card - Google Patents
Information cardInfo
- Publication number
- JP2531389B2 JP2531389B2 JP63134118A JP13411888A JP2531389B2 JP 2531389 B2 JP2531389 B2 JP 2531389B2 JP 63134118 A JP63134118 A JP 63134118A JP 13411888 A JP13411888 A JP 13411888A JP 2531389 B2 JP2531389 B2 JP 2531389B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- information card
- power
- transceiver
- magnetic coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000004891 communication Methods 0.000 claims description 6
- 230000010365 information processing Effects 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 description 16
- 230000008878 coupling Effects 0.000 description 14
- 238000005859 coupling reaction Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 11
- 230000007257 malfunction Effects 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000000087 stabilizing effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005674 electromagnetic induction Effects 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 208000032365 Electromagnetic interference Diseases 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、外部機器との間で電力及び情報の授受を行
う情報カードに関し、特に、外乱による誤動作発生を防
止したものである。DETAILED DESCRIPTION OF THE INVENTION <Industrial field of application> The present invention relates to an information card for exchanging electric power and information with an external device, and more particularly to preventing malfunction due to disturbance.
〈従来の技術〉 CPUやメモリ等を内蔵した情報カード（ICカード）
は、外部機器である送受信機との間で情報及び電力の授
受を行うことにより利用に供せられる。<Prior art> Information card (IC card) with built-in CPU, memory, etc.
Is used by exchanging information and electric power with a transceiver that is an external device.
情報カードと送受信機との結合方式には、端子同士を
接続する接触方式の他に、結合用磁気コイル間の電磁誘
導を利用した非接触方式がある。In addition to the contact method in which terminals are connected to each other, there is a non-contact method in which electromagnetic induction between coupling magnetic coils is used as a method for coupling the information card and the transceiver.
非接触方式で情報カードと送受信機との結合を行うも
のにあっては、送受信機には情報カードとの間で情報や
電力の授受を行うために送信用磁気コイル、受信用磁気
コイル及び送電用磁気コイルといった３つの結合用磁気
コイルが備えられている一方、情報カードには受信用磁
気コイル、送信用磁気コイル及び受電用磁気コイルが送
受信機側の送信用磁気コイル、受信用磁気コイル及び送
電用磁気コイルに対応して配設されている。従って、情
報カードを送受信機へ装着したときには、情報カード側
の結合用コイルと送受信機側の結合用コイルとが互いに
対向し、これらコイル間で情報および電力の授受を行
う。In the case where the information card and the transceiver are connected by a non-contact method, the transceiver has a transmitting magnetic coil, a receiving magnetic coil, and a power transmitting / receiving coil for exchanging information and power with the information card. The information card is provided with three coupling magnetic coils, while the information card includes a receiving magnetic coil, a transmitting magnetic coil, and a power receiving magnetic coil on the transceiver side. It is arranged corresponding to the magnetic coil for power transmission. Therefore, when the information card is attached to the transceiver, the coupling coil on the information card side and the coupling coil on the transceiver side face each other, and information and power are exchanged between these coils.
この非接触式の結合方式によれば、接触方式に較べて
接触不良による種々の障害を回避することができ、環境
や取扱が劣悪な使用にも耐え得る点で有利である。This non-contact type coupling method is advantageous in that various obstacles due to poor contact can be avoided as compared with the contact method, and that it can withstand use in poor environment and handling.
〈発明が解決しようとする課題〉 しかしながら、非接触式の結合方式をとる情報カード
にあっては、上記した利点とは裏腹に、外乱による影響
を受け易く情報の信頼性に欠けるという問題があった。
すなわち、情報カードを送受信機へ装着する際に位置ず
れが生じてしまった場合や情報カードを装着した送受信
機に比較的激しい振動が加わる場合等に、情報カード側
の結合用コイルと送受信機側の結合用コイルとの位置関
係（コイル間距離）が変動し易い。このため、情報カー
ドへの電力の供給や情報の授受が十分行われない事態が
生じ易く、情報カード内にあって情報処理を司る半導体
装置に誤動作が生じて、正確な情報処理をなし得ない事
態が生じ易い。<Problems to be Solved by the Invention> However, in contrast to the above advantages, the information card adopting the non-contact coupling method has a problem that it is easily affected by disturbance and lacks reliability of information. It was
In other words, if the information card is misaligned when it is attached to the transceiver, or if the transceiver with the information card is subjected to relatively severe vibration, the coupling coil on the information card side and the transceiver side The positional relationship between the coupling coil and the coupling coil (inter-coil distance) easily changes. For this reason, a situation in which electric power is not sufficiently supplied to and information from the information card is not sufficiently transmitted is likely to occur, and a semiconductor device in the information card, which controls information processing, malfunctions, and accurate information processing cannot be performed. Things are easy to happen.
なお、接触式の情報カードにあっては送受信機に振動
が加わっても結合端子間の位置ずれが生じ難いが、送受
信機から情報カードへ供給する電源電力自体が変動して
しまっている場合には、上記と同様に半導体装置の誤動
作が生じ情報の信頼性が低下してしまう事態となる。It should be noted that contact type information cards do not easily cause misalignment between the coupling terminals even if vibration is applied to the transceiver, but if the power supply itself supplied from the transceiver to the information card fluctuates. In the same manner as described above, the semiconductor device malfunctions and the reliability of the information decreases.
本発明は上記従来の事情に鑑みなされたもので、外乱
が加わっても情報の信頼性を維持することができる情報
カードを提供することを目的とする。The present invention has been made in view of the above conventional circumstances, and an object of the present invention is to provide an information card that can maintain the reliability of information even when disturbance is applied.
〈課題を解決するための手段〉 上記目的を達成する本発明の情報カードは、外部機器
からの電源電力の供給と、外部機器との間で情報の授受
とを、これらの供給・授受のための部材同士の物理的な
接触が無い状態で行う情報カードにおいて、電源電力の
供給により、通信・情報処理が可能な活性状態となる半
導体装置を備え、上記外部機器から供給される電源電力
が一定値以下であるか否かを検出する検出手段と、電源
電力が一定値以下であると検出されると、通信が不可能
な状態に上記半導体装置の情報入出力機能を非活性化す
る非活性化手段と、を有することを特徴とする。<Means for Solving the Problems> An information card of the present invention that achieves the above-mentioned object is to supply power from an external device and to exchange information with the external device in order to supply and receive these. In an information card that is performed without physical contact between the members, the semiconductor device that is in an active state in which communication and information processing can be performed by supplying the power supply is provided, and the power supply supplied from the external device is constant. Detecting means for detecting whether or not the value is less than or equal to a value, and deactivating for deactivating the information input / output function of the semiconductor device in a state in which communication is impossible when the power source power is detected as being less than or equal to a certain value. And a conversion means.
〈作用〉 機械的振動が加わったり或は電源電力に変動が生じた
りして、情報カードに供給される電力が変動した場合に
は、非活性化手段がこの電力変動を検知して半導体装置
の入出力を非活性化し、半導体装置の誤動作を防止す
る。<Operation> When the power supplied to the information card fluctuates due to mechanical vibration or fluctuation in the power supply, the deactivating means detects this power fluctuation and detects Input / output is deactivated to prevent malfunction of the semiconductor device.
なお、この入出力の非活性化は供給電力が正常な状態
に復帰するまでつづけられる。そして、正常状態に復帰
した後は、外部機器から情報が再送され、再度情報処理
が実行される。なお、活性化または活性化状態とは、電
源、信号が供給され、半導体装置（CPU、メモリ）が動
作可能な状態にあることである。また、非活性化または
非活性化状態とは、電源、信号が供給停止され、半導体
装置が停止状態にあることである。The deactivation of the input / output continues until the supplied power returns to the normal state. Then, after returning to the normal state, the information is retransmitted from the external device and the information processing is executed again. Note that the activated state or the activated state means that the semiconductor device (CPU, memory) is in an operable state to which power and a signal are supplied. Further, the inactivated state or the inactivated state means that the power supply and the signal are stopped and the semiconductor device is in the stopped state.
〈実施例〉 本発明に係る情報カードを実施例に基づいて具体的に
説明する。<Example> An information card according to the present invention will be specifically described based on Examples.
本発明の一実施例を表す第１図に示すように、情報カ
ードＸは外部機器である送受信機Ｙとにより情報カード
システムを構成しており、情報カードＸと送受信機のイ
ンタフェースＹとの結合は非接触式となっている。As shown in FIG. 1 showing an embodiment of the present invention, the information card X constitutes an information card system with a transceiver Y which is an external device, and the information card X and the interface Y of the transceiver are combined. Is a non-contact type.
第２図に詳示するように、情報カードＸはカード本体
20に３つの結合用磁気コイル１、２、３および半導体装
置Ａ、Ｂ、Ｃ、Ｄを備えて構成されている。As shown in detail in FIG. 2, the information card X is a card body.
20 includes three coupling magnetic coils 1, 2, 3 and semiconductor devices A, B, C, D.
結合用磁気コイル１は送信用、結合用磁気コイル２は
受信用、結合用磁気コイル３は受電用にそれぞれ設定さ
れており、送信用磁気コイル１は矩形のカード本体20の
中心位置に配設され、受信用磁気コイル２と受電用磁気
コイル３とは送信用磁気コイル１を中心とした対称位置
に配設されている。尚、23は導体から成るシールド板で
あり、磁気コイルの周囲に配設されて磁気コイル１、
２、３の電磁波による障害を防止している。The coupling magnetic coil 1 is set for transmission, the coupling magnetic coil 2 is set for reception, and the coupling magnetic coil 3 is set for power reception. The transmission magnetic coil 1 is arranged at the central position of the rectangular card body 20. The receiving magnetic coil 2 and the receiving magnetic coil 3 are arranged at symmetrical positions with respect to the transmitting magnetic coil 1. In addition, 23 is a shield plate made of a conductor, which is arranged around the magnetic coil,
Prevents a few electromagnetic interferences.
第１図に示すように、半導体装置ＡはCPU5およびEEPR
OMメモリ７を構成し、半導体装置Ｂはデータ再生回路９
を構成し、半導体装置Ｃは整流安定化回路11およびクロ
ック信号再生回路13を構成し、半導体装置Ｄはリセット
信号発生回路15、分周回路17、19、データ送信回路21を
構成している。As shown in FIG. 1, the semiconductor device A has a CPU 5 and an EEPR.
The semiconductor device B constitutes the OM memory 7, and the semiconductor device B has a data reproducing circuit 9
The semiconductor device C constitutes the rectification stabilizing circuit 11 and the clock signal reproducing circuit 13, and the semiconductor device D constitutes the reset signal generating circuit 15, the frequency dividing circuits 17 and 19, and the data transmitting circuit 21.
一方、送受信機のインタフェースＹにはカード側磁気
コイル１、２、３に対応して３つの結合用磁気コイル3
1、32、33が備えられている。磁気コイル31はカード側
送信用磁気コイル１と結合する受信用のものであり、磁
気コイル32はカード側受信用磁気コイル２と結合する送
信用のものであり、磁気コイル33はカード側受電用磁気
コイル３と結合する送電用のものである。On the other hand, the interface Y of the transceiver has three coupling magnetic coils 3 corresponding to the card-side magnetic coils 1, 2, and 3.
1, 32, 33 are provided. The magnetic coil 31 is for reception coupled to the card side transmission magnetic coil 1, the magnetic coil 32 is for transmission coupled to the card side reception magnetic coil 2, and the magnetic coil 33 is for card side power reception. It is for power transmission that is coupled to the magnetic coil 3.
送受信機のインタフェースＹには受信用磁気コイル31
に接続したデータ再生回路41、送信用磁気コイル32に接
続したデータ送信回路42、送電用磁気コイル33に接続し
た電源供給回路43、これら回路41、42、43に接続したデ
ータ処理回路44が備えられている。A magnetic coil 31 for reception is provided on the interface Y of the transceiver.
A data reproduction circuit 41 connected to the data transmission circuit 42, a data transmission circuit 42 connected to the transmission magnetic coil 32, a power supply circuit 43 connected to the power transmission magnetic coil 33, and a data processing circuit 44 connected to these circuits 41, 42, 43. Has been.
従って、送受信機Ｙのデータ処理回路44からの情報は
データ送信回路42、磁気コイル32、２、データ再生回路
９を介してCPU5へ入力信号RXDとして入力される一方、C
PU5からの出力信号TXDはデータ送信回路21、磁気コイル
１、31、データ再生回路41を介してデータ処理回路44に
入力される。Therefore, the information from the data processing circuit 44 of the transceiver Y is input to the CPU 5 as the input signal RXD via the data transmitting circuit 42, the magnetic coils 32, 2 and the data reproducing circuit 9, while C
The output signal TXD from the PU 5 is input to the data processing circuit 44 via the data transmission circuit 21, the magnetic coils 1 and 31, and the data reproduction circuit 41.
また、送受信機Ｙの電源供給回路43からは磁気コイル
33、３、整流安定化回路11を介してCPU5へ電源電圧V CC
（本実施例では5V）が供給される。ここで、電源電圧V
CCはリセット信号発生回路15へも供給され、このリセッ
ト信号発生回路15は、後述のように外乱により電源電圧
V CCの低下が生じたときには、ローレベルの時にCPU5の
入出力RXD、TXDを非活性化させるリセット信号RST（オ
ーバー・バー）を発生する。Also, from the power supply circuit 43 of the transceiver Y, the magnetic coil
33, 3, power supply voltage V CC to CPU5 via rectification stabilization circuit 11
(5V in this embodiment) is supplied. Where power supply voltage V
CC is also supplied to the reset signal generation circuit 15, which resets the power supply voltage due to disturbance as described later.
When V CC drops, a reset signal RST (over bar) that inactivates the input / output RXD and TXD of the CPU 5 when low level is generated.
リセット信号発生回路15は第３図に示すように構成さ
れている。すなわち、5Vの電源電圧V CCは正側V DDと負
側V SSとの間に印加されるが、安定した電源電圧V CCが
供給されている状態では、電圧コンパレータ51からハイ
レベル出力がなされ、これがインバータ52で反転されて
トランジスタ53、54、55のゲート電圧がローレベルとな
る。この結果、トランジスタ53が閉成すると共にトラン
ジスタ54、55が開成し、リセット信号発生回路15から出
力されるリセット信号RST（オーバー・バー）をV DDに
よってハイレベルに保持する。なお、この時コンデンサ
56はV DDとV SSの間の電源電圧V CCによって充電され、
電源電圧V CCにCPU5の誤動作が生じない程度の瞬時の低
下が生じた場合には、コンデンサ56からの放電によりリ
セット信号RST（オーバー・バー）をハイレベルに保持
する。一方、電源電圧V CCがCPU5の誤動作が生じてしま
う程度に低下した場合には、検出基準電源57から極めて
安定な電圧（5V）が印加されているコンパレータ51の負
相入力に較べ正相入力のV DDが低下することとなり、上
記とは逆にコンパレータ51からローレベル出力がなさ
れ、インバータ52による反転でトランジスタ53、54、55
のゲート電圧がハイレベルとなる。この結果、トトラン
ジスタ53が開成すると共にトランジスタ54、55が閉成
し、ハイレベルのV DDがダイオード58、トランジスタ54
を介して接地され、リセット信号発生回路15から出力さ
れるリセット信号RST（オーバー・バー）をローレベル
に保持する。The reset signal generating circuit 15 is constructed as shown in FIG. That is, the power supply voltage V CC of 5 V is applied between the positive side V DD and the negative side V SS, but when the stable power supply voltage V CC is being supplied, the voltage comparator 51 outputs a high level signal. This is inverted by the inverter 52 and the gate voltages of the transistors 53, 54 and 55 become low level. As a result, the transistor 53 is closed and the transistors 54 and 55 are opened, and the reset signal RST (over bar) output from the reset signal generation circuit 15 is held at a high level by V DD. At this time, the capacitor
56 is charged by the supply voltage V CC between V DD and V SS,
When the power supply voltage V CC is instantaneously lowered to the extent that the CPU 5 does not malfunction, the reset signal RST (over bar) is held at a high level by discharging from the capacitor 56. On the other hand, when the power supply voltage V CC is reduced to the extent that the CPU 5 malfunctions, the positive reference input is higher than the negative input of the comparator 51 to which a very stable voltage (5 V) is applied from the detection reference power supply 57. In contrast to the above, the comparator 51 outputs a low level signal, and the inverter 52 inverts it to turn on the transistors 53, 54, 55.
Gate voltage becomes high level. As a result, the transistor 53 is opened and the transistors 54 and 55 are closed, so that the high level V DD changes to the diode 58 and the transistor 54.
The reset signal RST (overbar) output from the reset signal generation circuit 15 is grounded via the.
従って、上記構成の情報カードによれば、送受信機Ｙ
に情報カードＸが挿入されて送受信機Ｙ側の磁気コイル
31、32、33と情報カードＸ側の磁気コイル１、２、３と
がそれぞれ対向すると、供給用直流電源とクロックパル
スとを合成して成る電波が給電用磁気コイル33から受電
用磁気コイル３へ電磁誘導により伝達される。Therefore, according to the information card having the above configuration, the transceiver Y
The information card X is inserted in the
When 31, 32, 33 and the magnetic coils 1, 2, 3 on the side of the information card X face each other, a radio wave formed by combining a DC power supply for supply and a clock pulse is transmitted from the magnetic coil 33 for power supply to the magnetic coil 3 for power reception. Is transmitted by electromagnetic induction to.
このようにしてカード側受電用磁気コイル３に入力さ
れた電波は電源電力とクロックパルスとに検波され、検
波された電源電力V CCは整流安定化回路11によって直流
5Vに整流されてCPU5及びリセット信号発生回路15に供給
され、検波されたクロック信号はクロック再生回路13、
分周回路17、19により再生、分周されてCPU5及びデータ
送信回路21に供給される。The radio wave input to the card-side power receiving magnetic coil 3 in this manner is detected by the power source power and the clock pulse, and the detected power source power V CC is converted to a direct current by the rectifying and stabilizing circuit 11.
The clock signal rectified to 5V and supplied to the CPU 5 and the reset signal generation circuit 15, and the detected clock signal is the clock reproduction circuit 13,
It is reproduced and divided by the frequency dividing circuits 17 and 19 and supplied to the CPU 5 and the data transmitting circuit 21.
上記のように電源電力V CCが供給されたリセット信号
発生回路15からは、第４図に示すように、CPU5の初期化
のためにローレベルのリセット信号RST（オーバー・バ
ー）をCPU5へ自動的に所定時間（例えば100ms）送出さ
れ、CPU5の初期化に要する時間（T1）の後にリセット信
号RST（オーバー・バー）がハイレベルとなってCPU5と
送受信機Ｙ及びメモリ７との通信が可能な状態となる。As shown in FIG. 4, from the reset signal generation circuit 15 supplied with the power supply V CC as described above, a low level reset signal RST (overbar) is automatically sent to the CPU 5 for initialization of the CPU 5. For a predetermined time (for example, 100 ms), and after the time (T1) required to initialize the CPU5, the reset signal RST (overbar) becomes high level, and communication between the CPU5, transceiver Y and memory 7 is possible. It will be in a state.
ここで、外部からの振動により情報カードＸの位置ず
れが生じてしまったり或は送受信機Ｙ側の電源電圧が変
動してしまって、情報カードＸに供給されている電源電
圧V CCが低下してしまった場合には、リセット信号発生
回路15からCPU5へローレベルのリセット信号RST（オー
バー・バー）が送出される。この結果、CPU5の情報入出
力機能が非活性化され、CPU5と送受信機Ｙ及びメモリ７
との通信が不可能な状態となる。このローレベルのリセ
ット信号RST（オーバー・バー）は例えば電源電圧V CC
が4V以下に低下したときに発生し、低電圧下におけるCP
U5の誤動作を防止している。また、このローレベルのリ
セット信号RST（オーバー・バー）は、電源電圧V CCが
正常の5Vに回復し且つ再度の初期下がなされてCPU5の動
作の安定化がはかられる間（T2）継続して発生してお
り、CPU5が完全に正常な状態となった後にCPU5と送受信
機Ｙ及びメモリ７との通信が可能な状態となる。すなわ
ち、第５図に示すように、CPU5の制御ルーチンにおいて
ローレベルのリセット信号RST（オーバー・バー）が入
力されると情報入出力機能を非活性化し（ステップS
1）、ローレベルのRST（オーバー・バー）が解除される
のを判断して（ステップS2）、これが解除されたときに
は送受信機Ｙ若しくはメモリ７にデータの再送を要求し
て（ステップS3）情報処理を再開する。Here, the position of the information card X is displaced due to external vibration, or the power supply voltage on the side of the transceiver Y fluctuates, and the power supply voltage V CC supplied to the information card X is lowered. If it does, the reset signal generation circuit 15 sends a low-level reset signal RST (overbar) to the CPU 5. As a result, the information input / output function of the CPU 5 is deactivated, and the CPU 5, the transceiver Y and the memory 7 are deactivated.
It becomes impossible to communicate with. This low level reset signal RST (overbar) is, for example, the power supply voltage V CC.
Occurs when the voltage drops below 4V, and CP under low voltage
Prevents malfunction of U5. This low-level reset signal RST (over bar) continues while the power supply voltage V CC is restored to normal 5V and is initialized again to stabilize the operation of the CPU 5 (T2). Then, after the CPU 5 becomes completely normal, the communication between the CPU 5, the transceiver Y and the memory 7 becomes possible. That is, as shown in FIG. 5, when the low-level reset signal RST (overbar) is input in the control routine of the CPU 5, the information input / output function is deactivated (step S
1) Judge that the low level RST (overbar) is released (step S2), and if this is released, request the transceiver Y or the memory 7 to retransmit the data (step S3). Restart processing.
更にまた、上記実施例に限定されるものではなく、実施
に際して例えば下記のような種々の変更を施すことがで
きる。すなわち、供給電力の低下を検知する代わりに、
情報カードへの入力情報信号の乱れを検知して、これに
基づいて半導体装置の入出力を非活性化するようにする
こともできる。また、上記実施例では半導体装置の誤動
作を防止するための信号としてRST（オーバー・バー）
を用いたが、他の割り込み処理を許容せずに上位で入出
力を非活性化し得るものであれば半導体装置の機種に応
じて種々設定することができる。Furthermore, the present invention is not limited to the above-described embodiment, and various modifications such as the following can be made in implementation. That is, instead of detecting a drop in power supply,
It is also possible to detect the disturbance of the input information signal to the information card and deactivate the input / output of the semiconductor device based on this. Further, in the above-mentioned embodiment, RST (over bar) is used as a signal for preventing malfunction of the semiconductor device.
However, various settings can be made according to the model of the semiconductor device as long as the input / output can be deactivated at the upper level without allowing other interrupt processing.
〈効果〉 本発明の情報カードによれば、外乱を検知して半導体
装置の入出力を非活性化し、当該半導体装置の誤動作を
防止する非活性化手段を備えたため、外乱が加わっても
情報カード自身がその作動を正常な状態に維持すること
ができ、情報カードにメモリされた情報の保護が図れる
と共に情報カードからの情報の信頼性が飛躍的に向上す
る。<Effect> According to the information card of the present invention, the information card is provided with the deactivation means for detecting the disturbance to deactivate the input / output of the semiconductor device and prevent the malfunction of the semiconductor device. The device itself can maintain its operation in a normal state, the information stored in the information card can be protected, and the reliability of the information from the information card is dramatically improved.
第１図は本発明の一実施例に係る情報カードを用いたシ
ステムを示すブロック図、第２図はその情報カードの内
部構造を示す正面図、第３図はそのリセット信号発生回
路の構成図、第４図はその情報カードの作動を説明する
タイムチャート、第５図はその情報カードの作動を説明
するフローチャートである。 １はカード側送信用磁気コイル、２はカード側受信用磁
気コイル、３はカード側受電用磁気コイル、５はCPU、
７はEEPROM、11は整流安定化回路、15はリセット信号発
生回路、31は送受信機側受信用磁気コイル、32は送受信
機側送信用磁気コイル、33は送受信機側給電用磁気コイ
ル、43は電源供給回路、Ｘは情報カード、Ｙは送受信機
である。FIG. 1 is a block diagram showing a system using an information card according to an embodiment of the present invention, FIG. 2 is a front view showing an internal structure of the information card, and FIG. 3 is a configuration diagram of a reset signal generating circuit thereof. FIG. 4 is a time chart for explaining the operation of the information card, and FIG. 5 is a flow chart for explaining the operation of the information card. 1 is a magnetic coil for transmitting on the card side, 2 is a magnetic coil for receiving on the card side, 3 is a magnetic coil for receiving power on the card side, 5 is a CPU,
7 is an EEPROM, 11 is a rectifying and stabilizing circuit, 15 is a reset signal generating circuit, 31 is a transceiver-side receiving magnetic coil, 32 is a transceiver-side transmitting magnetic coil, 33 is a transceiver-side power feeding magnetic coil, and 43 is a A power supply circuit, X is an information card, and Y is a transceiver.
Claims (2)
器との間で情報の授受とを、これらの供給・授受のため
の部材同士の物理的な接触が無い状態で行う情報カード
において、 電源電力の供給により、通信・情報処理が可能な活性状
態となる半導体装置を備え、 上記外部機器から供給される電源電力が一定値以下であ
るか否かを検出する検出手段と、 電源電力が一定値以下であると検出されると、通信が不
可能な状態に上記半導体装置の情報入出力機能を非活性
化する非活性化手段と、を有することを特徴とする情報
カード。1. An information card in which power is supplied from an external device and information is exchanged with the external device without physical contact between members for supplying and exchanging the information. A detection means for detecting whether or not the power supply power supplied from the external device is below a certain value, comprising a semiconductor device which is in an active state capable of communication and information processing when the power supply power is supplied. And a deactivating means for deactivating the information input / output function of the semiconductor device in a state in which communication cannot be performed when is detected to be a predetermined value or less.
リとを含む特許請求の範囲第１項に記載の情報カード。2. The information card according to claim 1, wherein the semiconductor device includes at least a CPU and a memory.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63134118A JP2531389B2 (en) | 1988-05-30 | 1988-05-30 | Information card |
| US07/334,441 US5015834A (en) | 1988-04-08 | 1989-04-07 | Information card system communicable in contactless manner |
| EP89106148A EP0336432B1 (en) | 1988-04-08 | 1989-04-07 | Information card system communicable in contactless manner |
| DK198901689A DK173030B1 (en) | 1988-04-08 | 1989-04-07 | Information cards that can be communicated in a contact-free way |
| DE89106148T DE68907363T2 (en) | 1988-04-08 | 1989-04-07 | Information card system with contactless transmission. |
| NO891439A NO175170C (en) | 1988-04-08 | 1989-04-07 | Information Card System |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63134118A JP2531389B2 (en) | 1988-05-30 | 1988-05-30 | Information card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01302486A JPH01302486A (en) | 1989-12-06 |
| JP2531389B2 true JP2531389B2 (en) | 1996-09-04 |
Family
ID=15120882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63134118A Expired - Lifetime JP2531389B2 (en) | 1988-04-08 | 1988-05-30 | Information card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531389B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007034802A (en) * | 2005-07-28 | 2007-02-08 | Citizen Watch Co Ltd | Identification code transmitter of wireless identification system with automatic reset function and wireless identification system with identification code transmitter of wireless identification system with automatic reset function |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5285427A (en) * | 1976-01-08 | 1977-07-15 | Fuji Electrochemical Co Ltd | Memory card |
| JPS58154082A (en) * | 1982-03-05 | 1983-09-13 | Arimura Giken Kk | Card device incorporating microcomputer |
| JPS6119835U (en) * | 1984-07-09 | 1986-02-05 | 株式会社明電舎 | Computer DC power supply monitoring device |
| JPS61117681A (en) * | 1984-11-13 | 1986-06-05 | Mitsubishi Electric Corp | Ic card |
| JPS61138388A (en) * | 1984-12-10 | 1986-06-25 | Fujitsu Ltd | Optical ic card |
| JPS62154082A (en) * | 1985-12-27 | 1987-07-09 | Toshiba Corp | Portable electronic appliance |
| JPS6373389A (en) * | 1986-09-17 | 1988-04-02 | Fujitsu Ltd | Memory card |
| JPS63112198A (en) * | 1986-10-31 | 1988-05-17 | 株式会社日立製作所 | Ic card |
| JPS63123185A (en) * | 1987-08-26 | 1988-05-26 | Dainippon Printing Co Ltd | Ic card |
-
1988
- 1988-05-30 JP JP63134118A patent/JP2531389B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01302486A (en) | 1989-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111953387B (en) | Near field communication and wireless power | |
| KR100526732B1 (en) | Rfid(radio frequency identification) and ic card | |
| USRE48418E1 (en) | Memory device, host device, memory system, memory device control method, host device control method and memory system control method | |
| US8223000B2 (en) | Information access system for accessing information in contactless information storage device, and method therefor | |
| JP4902995B2 (en) | Replaceable unit, monitor, reader with automatic polling function | |
| US20090011706A1 (en) | Near field RF communicators and near field communications-enabled devices | |
| US20050225437A1 (en) | Information processing apparatus for receiving predetermined information, and program product and method therefor | |
| US9107238B2 (en) | Information processing device, information processing method, and program | |
| US11664066B2 (en) | Information processing apparatus, information processing system, and semiconductor storage device | |
| WO2007135434A1 (en) | Near field rf communicators and near field communications-enabled devices | |
| JP2007199895A (en) | Data processor for proximity communication | |
| JP2531389B2 (en) | Information card | |
| JP2013178758A (en) | Card communication device | |
| US6931234B1 (en) | Data processing device and method of controlling operation of data processing device | |
| US20100064152A1 (en) | Ic chip, information processing device, information processing system, and programs | |
| JPH10289296A (en) | Non-contact ic card | |
| CN113013995B (en) | Power supply management method | |
| JPH01258191A (en) | Information card device | |
| US20230058758A1 (en) | Electronic device powering | |
| JP2003234787A (en) | Contact type transmitting and receiving device | |
| US20230379004A1 (en) | Electronic apparatus and control method | |
| US20230055356A1 (en) | Electronic device powering | |
| JP2007257543A (en) | Composite portable electronic equipment and composite ic card | |
| JP2012027667A (en) | Portable electronic device, ic card, and control method for portable electronic device | |
| JP2000242739A (en) | Non-contact ic card reader-writer |