JP2530069B2 - 光論理装置 - Google Patents
光論理装置Info
- Publication number
- JP2530069B2 JP2530069B2 JP3199873A JP19987391A JP2530069B2 JP 2530069 B2 JP2530069 B2 JP 2530069B2 JP 3199873 A JP3199873 A JP 3199873A JP 19987391 A JP19987391 A JP 19987391A JP 2530069 B2 JP2530069 B2 JP 2530069B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optoelectronic
- photodiode
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/30—Digital stores in which the information is moved stepwise, e.g. shift registers using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F3/00—Optical logic elements; Optical bistable devices
- G02F3/02—Optical bistable devices
- G02F3/028—Optical bistable devices based on self electro-optic effect devices [SEED]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/14—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Optical Communication System (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光電論理装置に関する。
【０００２】
【従来の技術】競争力のある光コンピュータ及び光スイ
ッチを得るためには、電子システムにおける電子デバイ
スが示す機能と同様の機能を行う光デバイスが必要であ
る。ディ・エイ・ビー・ミラー（D.A.B.Miller）に、１
９８９年３月２１日に付与された米国再発行特許Ｒｅ３
２，８９３号に開示の量子井戸自己電気光学効果素子
（ＳＥＥＤ）のようなオプトエレクトロニック デバイ
スを用いることにより多くのこの様な対応機能が達成で
きる。
ッチを得るためには、電子システムにおける電子デバイ
スが示す機能と同様の機能を行う光デバイスが必要であ
る。ディ・エイ・ビー・ミラー（D.A.B.Miller）に、１
９８９年３月２１日に付与された米国再発行特許Ｒｅ３
２，８９３号に開示の量子井戸自己電気光学効果素子
（ＳＥＥＤ）のようなオプトエレクトロニック デバイ
スを用いることにより多くのこの様な対応機能が達成で
きる。
【０００３】エッチ・エス・ヒントン（H.S.Hinton）ら
に、１９８８年６月２８日に付与された米国特許第４，
７５４，１３２号に開示の対称ＳＥＥＤ（Ｓ−ＳＥＥ
Ｄ）は、セット−リセット ラッチ、微分論理ゲート、
または光トリステート論理デバイスとして動作すること
が示された（エイ・エル・レンタイン（A.L.Lentine ）
らに１９８９年１月２４日付与された米国特許第４，８
００，２６２号参照。）
に、１９８８年６月２８日に付与された米国特許第４，
７５４，１３２号に開示の対称ＳＥＥＤ（Ｓ−ＳＥＥ
Ｄ）は、セット−リセット ラッチ、微分論理ゲート、
または光トリステート論理デバイスとして動作すること
が示された（エイ・エル・レンタイン（A.L.Lentine ）
らに１９８９年１月２４日付与された米国特許第４，８
００，２６２号参照。）
【０００４】さらに最近、遅延の単一クロックサイクル
の単一コンビネーショナル回路においてブール論理関数
を実行できる論理ゲートとして、Ｓ−ＳＥＥＤは用いら
れた（エイ・エル・レンタインらに１９９０年１０月３
０日付与された米国特許第４，９６７，０６８号、及び
１９９０年９月２５日付与された米国特許第４，９５
９，５３４号参照。）このことは、次の理由から重要で
ある。即ち、このＳ−ＳＥＥＤを用いると、複雑な論理
関数を行う必要とする光カスケード接続が無くてよいか
らである。
の単一コンビネーショナル回路においてブール論理関数
を実行できる論理ゲートとして、Ｓ−ＳＥＥＤは用いら
れた（エイ・エル・レンタインらに１９９０年１０月３
０日付与された米国特許第４，９６７，０６８号、及び
１９９０年９月２５日付与された米国特許第４，９５
９，５３４号参照。）このことは、次の理由から重要で
ある。即ち、このＳ−ＳＥＥＤを用いると、複雑な論理
関数を行う必要とする光カスケード接続が無くてよいか
らである。
【０００５】しかし、この方法は次のことが欠けてい
る。シーケンス回路例えばシフトレジスタ、カウンタ、
マルチプレクサ及びデマルチプレクサを実行する明白な
方法が無いことである。エッチ・エス・ヒントンらに１
９９０年８月２８日付与された米国特許第４，９５２、
７９１号は、集積構造体で光カスケードされたＳ−ＳＥ
ＥＤを有する１つの知られたシーケンス光回路装置を開
示している。
る。シーケンス回路例えばシフトレジスタ、カウンタ、
マルチプレクサ及びデマルチプレクサを実行する明白な
方法が無いことである。エッチ・エス・ヒントンらに１
９９０年８月２８日付与された米国特許第４，９５２、
７９１号は、集積構造体で光カスケードされたＳ−ＳＥ
ＥＤを有する１つの知られたシーケンス光回路装置を開
示している。
【０００６】モノリシック構造体は、フリースペースで
光学的に相互接続されたサブシステムのバルクオプティ
ックスが不要となるが、この構造体は複雑で、キャパシ
タンスが加わり、それによりシステムスピードが小さく
なってしまう。デバイスは光学的にカスケード接続され
ているので、ショートパルスを用いてデバイスを急速に
切り換えることは幾つかのアプリケーションでは可能で
はない。何故ならば、カスケード接続されたペアの第１
のデバイスの飽和のためである。
光学的に相互接続されたサブシステムのバルクオプティ
ックスが不要となるが、この構造体は複雑で、キャパシ
タンスが加わり、それによりシステムスピードが小さく
なってしまう。デバイスは光学的にカスケード接続され
ているので、ショートパルスを用いてデバイスを急速に
切り換えることは幾つかのアプリケーションでは可能で
はない。何故ならば、カスケード接続されたペアの第１
のデバイスの飽和のためである。
【０００７】
【発明が解決しようとする課題】以上に鑑み、本発明
は、光カスケード接続する必要がなく、光シーケンス論
理を実行する装置を提供することである。
は、光カスケード接続する必要がなく、光シーケンス論
理を実行する装置を提供することである。
【０００８】
【課題を解決するための手段】この課題は、本発明によ
る次の装置により解決される。即ち、情報は光ドメイン
において本発明の装置にまた装置から送られるが、本発
明の装置の有するトランスミッション ゲートは、連続
するオプトエレクトロニック ゲートの間に挿入され、
内部的に電気信号の形（光信号ではなく）で情報をシー
ケンシャルに送る。
る次の装置により解決される。即ち、情報は光ドメイン
において本発明の装置にまた装置から送られるが、本発
明の装置の有するトランスミッション ゲートは、連続
するオプトエレクトロニック ゲートの間に挿入され、
内部的に電気信号の形（光信号ではなく）で情報をシー
ケンシャルに送る。
【０００９】コンポーネント ゲートを光学的にカスケ
ードする必要がないので本発明の装置は単純化された構
成となる。何故ならば、１つのゲートの光出力を第２の
ゲートに対する光入力として伝送するように整える必要
がないからである。スイッチング スピードは、次の理
由から改善される。（１）既知のヒルトンらのモノリシ
ック構造体に比しこの構造体はサイズが小さくなりキャ
パシタンスも小さくなるからである。
ードする必要がないので本発明の装置は単純化された構
成となる。何故ならば、１つのゲートの光出力を第２の
ゲートに対する光入力として伝送するように整える必要
がないからである。スイッチング スピードは、次の理
由から改善される。（１）既知のヒルトンらのモノリシ
ック構造体に比しこの構造体はサイズが小さくなりキャ
パシタンスも小さくなるからである。
【００１０】また、（２）第２のゲートに十分な光入力
パワーを与えるために第１のゲートをオーバドライブ
し、そしてサチュレートする傾向がないからである。本
発明の装置は第１のオプトエレクトロニック ゲート及
び第２のオプトエレクトロニック ゲート並びにそれら
の間にトランスミッション ゲートを有する。第１のオ
プトエレクトロニック ゲートは光入力信号により制御
可能の論理状態を有し、論理状態を表わす電気信号を形
成する。
パワーを与えるために第１のゲートをオーバドライブ
し、そしてサチュレートする傾向がないからである。本
発明の装置は第１のオプトエレクトロニック ゲート及
び第２のオプトエレクトロニック ゲート並びにそれら
の間にトランスミッション ゲートを有する。第１のオ
プトエレクトロニック ゲートは光入力信号により制御
可能の論理状態を有し、論理状態を表わす電気信号を形
成する。
【００１１】トランスミッション ゲートの一端は、第
１のオプトエレクトロニック ゲートに電気的に結合さ
れ、電気信号を選択的に伝送する。第２のオプトエレク
トロニック ゲートはトランスミッション ゲートの他
端に電気的に結合され、選択的に伝送された電気信号に
より制御可能な光学的状態を有する。実施例において、
トランスミッション ゲートは、オプトエレクトロニッ
クで光制御信号に応答するものであり、量子井戸領域を
それぞれ有する２つのバックツウバックｐ−ｉ−ｎフォ
トダイオードを有する。
１のオプトエレクトロニック ゲートに電気的に結合さ
れ、電気信号を選択的に伝送する。第２のオプトエレク
トロニック ゲートはトランスミッション ゲートの他
端に電気的に結合され、選択的に伝送された電気信号に
より制御可能な光学的状態を有する。実施例において、
トランスミッション ゲートは、オプトエレクトロニッ
クで光制御信号に応答するものであり、量子井戸領域を
それぞれ有する２つのバックツウバックｐ−ｉ−ｎフォ
トダイオードを有する。
【００１２】第１のオプトエレクトロニック ゲート及
び第２のオプトエレクトロニックゲートはｐ−ｉ−ｎフ
ォトダイオードを有するＳ−ＳＥＥＤで、それぞれ量子
井戸領域をまた有する。トランスミッション ゲート
は、第１のＳ−ＳＥＥＤゲートを構成するｐ−ｉ−ｎフ
ォトダイオード（複数）の間の点から第２のＳ−ＳＥＥ
Ｄゲートを構成するｐ−ｉ−ｎフォトダイオード（複
数）の間の点に電気的に結合される。
び第２のオプトエレクトロニックゲートはｐ−ｉ−ｎフ
ォトダイオードを有するＳ−ＳＥＥＤで、それぞれ量子
井戸領域をまた有する。トランスミッション ゲート
は、第１のＳ−ＳＥＥＤゲートを構成するｐ−ｉ−ｎフ
ォトダイオード（複数）の間の点から第２のＳ−ＳＥＥ
Ｄゲートを構成するｐ−ｉ−ｎフォトダイオード（複
数）の間の点に電気的に結合される。
【００１３】トランスミッション ゲートは、光制御信
号の第１のレベルに応答して電流を実質上阻止し、光制
御信号の第２のレベルに応答して通電するゲートであ
る。非カスケード接続動作と言われるモードでは、光制
御信号及び光入力信号は実質上同時に加えられる。しか
し、動作がカスケード接続モードの場合、光制御信号は
光入力信号が加えられた後加えられる。
号の第１のレベルに応答して電流を実質上阻止し、光制
御信号の第２のレベルに応答して通電するゲートであ
る。非カスケード接続動作と言われるモードでは、光制
御信号及び光入力信号は実質上同時に加えられる。しか
し、動作がカスケード接続モードの場合、光制御信号は
光入力信号が加えられた後加えられる。
【００１４】第１オプトエレクトロニック ゲートがＳ
−ＳＥＥＤとして実行されるとき、トランスミッション
ゲートに光制御信号を加えている間、光信号は第１の
ゲートに加えられる。本発明による光シフト レジスタ
は、シーケンシャルに配置されたＮ個のオプトエレクト
ロニックのプロセシング ゲート及びＮ個のプロセシン
グ ゲートの連続する幾つかの間に電気的にそれぞれ挿
入されたＮ−１個のオプトエレクトロニック・トランス
ミッション ゲートを有する。但しＮは２より大きい正
の整数である。
−ＳＥＥＤとして実行されるとき、トランスミッション
ゲートに光制御信号を加えている間、光信号は第１の
ゲートに加えられる。本発明による光シフト レジスタ
は、シーケンシャルに配置されたＮ個のオプトエレクト
ロニックのプロセシング ゲート及びＮ個のプロセシン
グ ゲートの連続する幾つかの間に電気的にそれぞれ挿
入されたＮ−１個のオプトエレクトロニック・トランス
ミッション ゲートを有する。但しＮは２より大きい正
の整数である。
【００１５】各プロセシング ゲートは、光入力信号に
より制御可能及び電気入力信号により制御可能な光学的
状態を有し、この光学的状態を表わす電気信号を形成す
る。各トランスミッション ゲートは、光制御信号に応
答して連続するプロセシングゲートの間に電気信号を選
択的に伝送する。シフト レジスタは連続するトランス
ミッション ゲートにシーケンシャルに加えられた光制
御信号に応答して、１つのプロセシング ゲートの光学
的状態により表わされる情報をシフト レジスタの連続
するプロセシング ゲートにシフトするものである。
より制御可能及び電気入力信号により制御可能な光学的
状態を有し、この光学的状態を表わす電気信号を形成す
る。各トランスミッション ゲートは、光制御信号に応
答して連続するプロセシングゲートの間に電気信号を選
択的に伝送する。シフト レジスタは連続するトランス
ミッション ゲートにシーケンシャルに加えられた光制
御信号に応答して、１つのプロセシング ゲートの光学
的状態により表わされる情報をシフト レジスタの連続
するプロセシング ゲートにシフトするものである。
【００１６】さらに本発明の装置には、２×１スイッチ
及び１×２スイッチがある。例えば、マルチプレクサと
してまたは排他的ＯＲゲートとして使用できる２×１ス
イッチは、第１、第２及び第３のオプトエレクトロニッ
ク ゲート並びに第１及び第２のトランスミッション
ゲートを有する。第１のオプトエレクトロニック ゲー
トは第１の光入力信号により制御可能の論理状態を有
し、この論理状態を表わす第１の電気信号を形成する。
及び１×２スイッチがある。例えば、マルチプレクサと
してまたは排他的ＯＲゲートとして使用できる２×１ス
イッチは、第１、第２及び第３のオプトエレクトロニッ
ク ゲート並びに第１及び第２のトランスミッション
ゲートを有する。第１のオプトエレクトロニック ゲー
トは第１の光入力信号により制御可能の論理状態を有
し、この論理状態を表わす第１の電気信号を形成する。
【００１７】第１のトランスミッション ゲートは、第
１のオプトエレクトロニック ゲートに電気的に結合さ
れ、第１の電気信号を伝送する。第２のオプトエレクト
ロニック ゲートは第２の光入力信号により制御可能の
論理状態を有し、この論理状態を表わす第２の電気信号
を形成する。第２のトランスミッション ゲートは第２
のオプトエレクトロニック ゲートに電気的に結合さ
れ、第２の電気信号を選択的に伝送する。
１のオプトエレクトロニック ゲートに電気的に結合さ
れ、第１の電気信号を伝送する。第２のオプトエレクト
ロニック ゲートは第２の光入力信号により制御可能の
論理状態を有し、この論理状態を表わす第２の電気信号
を形成する。第２のトランスミッション ゲートは第２
のオプトエレクトロニック ゲートに電気的に結合さ
れ、第２の電気信号を選択的に伝送する。
【００１８】第３のオプトエレクトロニック ゲート
は、第１と第２のトランスミッションゲートに電気的に
結合され、選択的に伝送された第１の電気信号により制
御可能でありまた選択的に伝送された第２の電気信号に
より制御可能の光学的状態を有する。例えば、デマルチ
プレクサとして使用できる１×２スイッチはまた第１、
第２及び第３のオプトエレクトロニック ゲート並びに
第１及び第２のトランスミッション ゲートを有する。
は、第１と第２のトランスミッションゲートに電気的に
結合され、選択的に伝送された第１の電気信号により制
御可能でありまた選択的に伝送された第２の電気信号に
より制御可能の光学的状態を有する。例えば、デマルチ
プレクサとして使用できる１×２スイッチはまた第１、
第２及び第３のオプトエレクトロニック ゲート並びに
第１及び第２のトランスミッション ゲートを有する。
【００１９】第１のオプトエレクトロニック ゲートは
光入力信号により制御可能の論理状態を有し、この論理
状態を表わす電気信号を形成する。第１のトランスミッ
ション ゲートは第１のオプトエレクトロニック ゲー
トに電気的に結合され、電気信号を選択的に伝送する。
第２のオプトエレクトロニック ゲートは第１のトラン
スミッション ゲートに電気的に結合され、第１のトラ
ンスミッション ゲートにより選択的に伝送される電気
信号により制御可能の光学的状態を有する。
光入力信号により制御可能の論理状態を有し、この論理
状態を表わす電気信号を形成する。第１のトランスミッ
ション ゲートは第１のオプトエレクトロニック ゲー
トに電気的に結合され、電気信号を選択的に伝送する。
第２のオプトエレクトロニック ゲートは第１のトラン
スミッション ゲートに電気的に結合され、第１のトラ
ンスミッション ゲートにより選択的に伝送される電気
信号により制御可能の光学的状態を有する。
【００２０】第２のトランスミッション ゲートは、第
１のオプトエレクトロニック ゲートに電気的に結合さ
れ、第１のオプトエレクトロニック ゲートにより形成
された電気信号を選択的に伝送する。第３のオプトエレ
クトロニック ゲートは、第２のトランスミッション
ゲートに電気的に結合され、第２のトランスミッション
ゲートにより選択的に伝送される電気信号により制御
可能の光学的状態を有する。
１のオプトエレクトロニック ゲートに電気的に結合さ
れ、第１のオプトエレクトロニック ゲートにより形成
された電気信号を選択的に伝送する。第３のオプトエレ
クトロニック ゲートは、第２のトランスミッション
ゲートに電気的に結合され、第２のトランスミッション
ゲートにより選択的に伝送される電気信号により制御
可能の光学的状態を有する。
【００２１】
【実施例】図１は本発明の実施例の回路図を示す図で、
２つのオプトエレクトロニック信号プロセッシング ゲ
ート１０１、１０２、及びゲート１０１、１０２の間に
電気的に接続されたオプトエレクトロニック・トランス
ミッション ゲート１５１を有する。本実施例では、ゲ
ート１０１、１０２は対称自己電気光学効果素子（Ｓ−
ＳＥＥＤ）を用いて実行される。光プロセッシング ゲ
ート１０１の論理状態は内部電圧Ｖ1 により表わされ
る。
２つのオプトエレクトロニック信号プロセッシング ゲ
ート１０１、１０２、及びゲート１０１、１０２の間に
電気的に接続されたオプトエレクトロニック・トランス
ミッション ゲート１５１を有する。本実施例では、ゲ
ート１０１、１０２は対称自己電気光学効果素子（Ｓ−
ＳＥＥＤ）を用いて実行される。光プロセッシング ゲ
ート１０１の論理状態は内部電圧Ｖ1 により表わされ
る。
【００２２】この内部電圧Ｖ1は、ゲート１０１のＳ−
ＳＥＥＤにおける多重量子井戸（ＭＱＷ）イントリンシ
ック領域間の電圧を制御するものである。光ゲート１０
１、１０２の各々はデバイスの論理状態を示す光出力を
有する。ゲート１０２の論理状態は内部電圧Ｖ2 により
表わされる。この内部電圧Ｖ2は、ゲート１０２のＳ−
ＳＥＥＤにおけるＭＱＷ領域間の電圧を制御するもので
ある。
ＳＥＥＤにおける多重量子井戸（ＭＱＷ）イントリンシ
ック領域間の電圧を制御するものである。光ゲート１０
１、１０２の各々はデバイスの論理状態を示す光出力を
有する。ゲート１０２の論理状態は内部電圧Ｖ2 により
表わされる。この内部電圧Ｖ2は、ゲート１０２のＳ−
ＳＥＥＤにおけるＭＱＷ領域間の電圧を制御するもので
ある。
【００２３】このようにゲート１０１、１０２の論理状
態は電気的状態及び光学的状態の両者により表わされ
る。但し本実施例において、ゲート１０１、１０２から
の光出力ビームは使用されていない。オプトエレクトロ
ニック トランスミッションゲート１５１は入射光を有
しないオープン回路として、また入射光を有するショー
ト回路として動作する。幾つかのエレメントは光トラン
スミッション ゲート１５１として利用できる。
態は電気的状態及び光学的状態の両者により表わされ
る。但し本実施例において、ゲート１０１、１０２から
の光出力ビームは使用されていない。オプトエレクトロ
ニック トランスミッションゲート１５１は入射光を有
しないオープン回路として、また入射光を有するショー
ト回路として動作する。幾つかのエレメントは光トラン
スミッション ゲート１５１として利用できる。
【００２４】これらの中に、バックツウバック（背中合
わせ、勝手違い接続）・フォトダイオード、ＦＥＴフォ
トトランジスタ、バイポーラ フォトトランジスタ及び
フォトコンダクタがある。図７に示すような、電気的に
制御されたトランスミッション ゲート、例えば、ＦＥ
Ｔ７５１も用いることができる。オプトエレクトロニッ
ク・プロセシング ゲートがＳＥＥＤであり、またトラ
ンスミョン ゲートがバックツウバック量子井戸ｐ−ｉ
−ｎダイオードを用いて実行される場合、全体の装置は
デバイス（即ち、ＭＱＷダイオード）の１つのタイプの
みで実行され回路形成を単純にすることができる。
わせ、勝手違い接続）・フォトダイオード、ＦＥＴフォ
トトランジスタ、バイポーラ フォトトランジスタ及び
フォトコンダクタがある。図７に示すような、電気的に
制御されたトランスミッション ゲート、例えば、ＦＥ
Ｔ７５１も用いることができる。オプトエレクトロニッ
ク・プロセシング ゲートがＳＥＥＤであり、またトラ
ンスミョン ゲートがバックツウバック量子井戸ｐ−ｉ
−ｎダイオードを用いて実行される場合、全体の装置は
デバイス（即ち、ＭＱＷダイオード）の１つのタイプの
みで実行され回路形成を単純にすることができる。
【００２５】本実施例では、光プロセッシング ゲート
１０１、１０２は、Ｓ−ＳＥＥＤである。これらはイン
トリンシック（真性） ダイオードを有し、またトラン
スミッション ゲート１５１は、バックツウバックｐ−
ｉ−ｎフォトダイオードを有する。これらはＳ−ＳＥＥ
Ｄにおいて用いられた量子井戸ダイオードと同じもので
あってもよい。動作には２つのモードがあり、それらは
カスケード接続動作と非カスケード接続動作である。
１０１、１０２は、Ｓ−ＳＥＥＤである。これらはイン
トリンシック（真性） ダイオードを有し、またトラン
スミッション ゲート１５１は、バックツウバックｐ−
ｉ−ｎフォトダイオードを有する。これらはＳ−ＳＥＥ
Ｄにおいて用いられた量子井戸ダイオードと同じもので
あってもよい。動作には２つのモードがあり、それらは
カスケード接続動作と非カスケード接続動作である。
【００２６】カスケード接続動作においては、入力ビー
ム１０４、１１４の相補セットはまずゲート（Ｓ−ＳＥ
ＥＤ）１０１の状態をセットする。入力ビーム１０４、
１１４は本質的にＶ1 を決める。クロックビーム１０
５、１１５のセットが次にＳ−ＳＥＥＤ１０１に加えら
れ、出力ビーム１０８、１１８を与える。クロックビー
ム１０５、１１５は、ゲート（Ｓ−ＳＥＥＤ）１０１の
光学的状態または電圧Ｖ1 を事実上変えない。
ム１０４、１１４の相補セットはまずゲート（Ｓ−ＳＥ
ＥＤ）１０１の状態をセットする。入力ビーム１０４、
１１４は本質的にＶ1 を決める。クロックビーム１０
５、１１５のセットが次にＳ−ＳＥＥＤ１０１に加えら
れ、出力ビーム１０８、１１８を与える。クロックビー
ム１０５、１１５は、ゲート（Ｓ−ＳＥＥＤ）１０１の
光学的状態または電圧Ｖ1 を事実上変えない。
【００２７】同時にトランスファビーム１０９、１１９
のセットはトランスミッション ゲート１５１に加えら
れ、ゲート（Ｓ−ＳＥＥＤ）１０１のセンタノードの電
圧Ｖ1 をゲート（Ｓ−ＳＥＥＤ）１０２のセンタノード
にトランスファする。即ち、Ｖ2 ＝Ｖ1 である。この実
施例において、もしトランスファ ビーム１０９、１１
９がクロック ビーム１０５、１１５なしに加えられる
場合、ゲート（Ｓ−ＳＥＥＤ）１０１はその状態を失い
やすい。
のセットはトランスミッション ゲート１５１に加えら
れ、ゲート（Ｓ−ＳＥＥＤ）１０１のセンタノードの電
圧Ｖ1 をゲート（Ｓ−ＳＥＥＤ）１０２のセンタノード
にトランスファする。即ち、Ｖ2 ＝Ｖ1 である。この実
施例において、もしトランスファ ビーム１０９、１１
９がクロック ビーム１０５、１１５なしに加えられる
場合、ゲート（Ｓ−ＳＥＥＤ）１０１はその状態を失い
やすい。
【００２８】しかし、光プロセッシング ゲートがＳ−
ＳＥＥＤよりもっと複雑であり、入射光ビームがなくい
つまでもそれらの状態を保持する場合、トランスファ
ビームのみを加えるだけでよい。終りに、ゲート（Ｓ−
ＳＥＥＤ）１０２に入射するクロックビーム１０６、１
１６のセットは、ゲート（Ｓ−ＳＥＥＤ）１０２の光学
的状態を表わす出力ビーム１０７、１１７のセットを与
える。この動作はカスケード接続の光プロセッシング
ゲートと同じ機能を与える。
ＳＥＥＤよりもっと複雑であり、入射光ビームがなくい
つまでもそれらの状態を保持する場合、トランスファ
ビームのみを加えるだけでよい。終りに、ゲート（Ｓ−
ＳＥＥＤ）１０２に入射するクロックビーム１０６、１
１６のセットは、ゲート（Ｓ−ＳＥＥＤ）１０２の光学
的状態を表わす出力ビーム１０７、１１７のセットを与
える。この動作はカスケード接続の光プロセッシング
ゲートと同じ機能を与える。
【００２９】カスケード接続は、１つのゲートから次の
ゲートの入力に光出力を送ることにより行われるのでは
なく、第１のゲートの状態を表わす電圧が、第２のゲー
トに直接加えられる点で電気的なものである。動作が非
カスケード接続モードの場合、トランスファ ビーム１
０９、１１９は、ゲート（Ｓ−ＳＥＥＤ）１０１に入射
する信号ビームと同時に加えられ、Ｖ1 とＶ2 を“短絡
し”そのため信号ビームが同時にＶ1 とＶ2 の電圧を決
める。
ゲートの入力に光出力を送ることにより行われるのでは
なく、第１のゲートの状態を表わす電圧が、第２のゲー
トに直接加えられる点で電気的なものである。動作が非
カスケード接続モードの場合、トランスファ ビーム１
０９、１１９は、ゲート（Ｓ−ＳＥＥＤ）１０１に入射
する信号ビームと同時に加えられ、Ｖ1 とＶ2 を“短絡
し”そのため信号ビームが同時にＶ1 とＶ2 の電圧を決
める。
【００３０】次に、クロックビーム１０６、１１６が、
ゲート（Ｓ−ＳＥＥＤ）１０２に加えられ、出力ビーム
１０７、１１７を与える。非カスケード接続モードにお
ける動作では、クロックビーム１０５、１１５が不要と
なり、遅延のただ１つのクロック サイクルのみを必要
とする。しかし、動作が非カスケード接続モードでは、
Ｖ1 とＶ2 の両者は入力信号１０４、１１４で切り替え
られることからさらに入力信号エネルギーが必要とされ
る。
ゲート（Ｓ−ＳＥＥＤ）１０２に加えられ、出力ビーム
１０７、１１７を与える。非カスケード接続モードにお
ける動作では、クロックビーム１０５、１１５が不要と
なり、遅延のただ１つのクロック サイクルのみを必要
とする。しかし、動作が非カスケード接続モードでは、
Ｖ1 とＶ2 の両者は入力信号１０４、１１４で切り替え
られることからさらに入力信号エネルギーが必要とされ
る。
【００３１】カスケード接続動作が好ましいか、または
非カスケード接続動作が好ましいかそのいずれかは、具
体的なアプリケーションで決まる。オプトエレクトロニ
ックトランスミッション ゲートの動作を説明する。第
１の例として、図２に示すＮ−１個のトランスミッショ
ン ゲートとＮ個の光プロセッシング ゲートを有する
光シフト レジスタを考える。
非カスケード接続動作が好ましいかそのいずれかは、具
体的なアプリケーションで決まる。オプトエレクトロニ
ックトランスミッション ゲートの動作を説明する。第
１の例として、図２に示すＮ−１個のトランスミッショ
ン ゲートとＮ個の光プロセッシング ゲートを有する
光シフト レジスタを考える。
【００３２】シフトレジスタの動作は前記カスケード接
続動作の拡張である。前記のように、まず入力ビーム１
０４、１１４はゲート（Ｓ−ＳＥＥＤ）１０１の状態を
セットする。クロックビーム１０５、１１５及びトラン
スファビーム１０９、１１９が次に加えられ、ゲート
（Ｓ−ＳＥＥＤ）１０１からデータをゲート（Ｓ−ＳＥ
ＥＤ）１０２に移す。クロックビーム１０６、１１６及
びトランスファビーム１１０、１２０が次に加えられ、
データはゲート（Ｓ−ＳＥＥＤ）１０３に移される。シ
フトレジスタにおける最後のゲート（Ｓ−ＳＥＥＤ）１
６０にデータが移されるまでこのプロセスは続く。
続動作の拡張である。前記のように、まず入力ビーム１
０４、１１４はゲート（Ｓ−ＳＥＥＤ）１０１の状態を
セットする。クロックビーム１０５、１１５及びトラン
スファビーム１０９、１１９が次に加えられ、ゲート
（Ｓ−ＳＥＥＤ）１０１からデータをゲート（Ｓ−ＳＥ
ＥＤ）１０２に移す。クロックビーム１０６、１１６及
びトランスファビーム１１０、１２０が次に加えられ、
データはゲート（Ｓ−ＳＥＥＤ）１０３に移される。シ
フトレジスタにおける最後のゲート（Ｓ−ＳＥＥＤ）１
６０にデータが移されるまでこのプロセスは続く。
【００３３】他のシフトレジスタのように、データトラ
ンスファの半分は１つの半クロックサイクルの間に起こ
り、他の半分はクロックサイクルの相補する半分の間に
起こる。クロックビーム１０６、１１６は、クロックビ
ーム１０５、１１５の相補であり、トランスファビーム
１１０、１２０は、トランスファビーム１０９、１１９
の相補である。データは１つおきのゲート（Ｓ−ＳＥＥ
Ｄ）に平行して読み込みまたは読み出すことができ、そ
れにより直列を並列にもしくは並列を直列に変換するこ
とができる。
ンスファの半分は１つの半クロックサイクルの間に起こ
り、他の半分はクロックサイクルの相補する半分の間に
起こる。クロックビーム１０６、１１６は、クロックビ
ーム１０５、１１５の相補であり、トランスファビーム
１１０、１２０は、トランスファビーム１０９、１１９
の相補である。データは１つおきのゲート（Ｓ−ＳＥＥ
Ｄ）に平行して読み込みまたは読み出すことができ、そ
れにより直列を並列にもしくは並列を直列に変換するこ
とができる。
【００３４】奇数（偶数）の番号のクロックビームと同
時に奇数（偶数）番号のトランスファビームが加えられ
ることによりシフトレジスタは前記のように左から右へ
データをシフトすることができる。偶数（奇数）番号の
クロックビームと同時に奇数（偶数）番号のトランスフ
ァビームが加えられることによりシフトレジスタは右か
ら左へデータをシフトすることができる。
時に奇数（偶数）番号のトランスファビームが加えられ
ることによりシフトレジスタは前記のように左から右へ
データをシフトすることができる。偶数（奇数）番号の
クロックビームと同時に奇数（偶数）番号のトランスフ
ァビームが加えられることによりシフトレジスタは右か
ら左へデータをシフトすることができる。
【００３５】第２の例として、図３に示す２×１スイッ
チを考える。このスイッチはカスケード接続モードまた
は非カスケード接続モードのいずれでも動作する。ゲー
ト（Ｓ−ＳＥＥＤ）２０１、２０２は入力信号の２セッ
ト、即ち信号セット１（２３１、２４１）及び信号セッ
ト２（２３２、２４２）に対する入力ゲート（Ｓ−ＳＥ
ＥＤ）として働く。これらの信号はゲート（Ｓ−ＳＥＥ
Ｄ）２０１、２０２の状態そして電圧Ｖ1 、Ｖ2 をセッ
トする。
チを考える。このスイッチはカスケード接続モードまた
は非カスケード接続モードのいずれでも動作する。ゲー
ト（Ｓ−ＳＥＥＤ）２０１、２０２は入力信号の２セッ
ト、即ち信号セット１（２３１、２４１）及び信号セッ
ト２（２３２、２４２）に対する入力ゲート（Ｓ−ＳＥ
ＥＤ）として働く。これらの信号はゲート（Ｓ−ＳＥＥ
Ｄ）２０１、２０２の状態そして電圧Ｖ1 、Ｖ2 をセッ
トする。
【００３６】トランスファビーム セット１（２１４、
２２４）がトランスミッション ゲート２０４に加えら
れ、一方クロックビーム セット１（２１１、２２１）
がゲート（Ｓ−ＳＥＥＤ）２０１を加えられる（さらに
任意にはクロックセット２（２１２、２２２）がゲート
（Ｓ−ＳＥＥＤ）２０２に加えられるが）場合、Ｖ3＝
Ｖ1 となる。同様に、トランスファビーム セット２
（２１５、２２５）がトランスミッション ゲート２０
５に加えられ、一方（任意にはクロックビームセット１
（２１１、２２１）がゲート（Ｓ−ＳＥＥＤ）２０１に
加えられが）、クロックセット２（２１２、２２２）が
ゲート（Ｓ−ＳＥＥＤ）２０２に加えられる場合、Ｖ3
＝Ｖ2 となる。
２２４）がトランスミッション ゲート２０４に加えら
れ、一方クロックビーム セット１（２１１、２２１）
がゲート（Ｓ−ＳＥＥＤ）２０１を加えられる（さらに
任意にはクロックセット２（２１２、２２２）がゲート
（Ｓ−ＳＥＥＤ）２０２に加えられるが）場合、Ｖ3＝
Ｖ1 となる。同様に、トランスファビーム セット２
（２１５、２２５）がトランスミッション ゲート２０
５に加えられ、一方（任意にはクロックビームセット１
（２１１、２２１）がゲート（Ｓ−ＳＥＥＤ）２０１に
加えられが）、クロックセット２（２１２、２２２）が
ゲート（Ｓ−ＳＥＥＤ）２０２に加えられる場合、Ｖ3
＝Ｖ2 となる。
【００３７】このように、２つの入力の１つが選択さ
れ、装置は２×１スイッチとして動作する。トランスミ
ッション ゲートはまた非カスケード接続モードで動作
可能であり、この場合、クロックビーム セット１（２
１１、２２１）及びクロックビーム セット２（２１
２、２２２）が不要となる。入力セット１を選択するた
めに、トランスファビーム セット１（２１４、２２
４）はターン オンされ、トランスファビーム セット
２（２１５、２２５）はターン オフされ、そしてＶ1
とＶ3 を短絡する。
れ、装置は２×１スイッチとして動作する。トランスミ
ッション ゲートはまた非カスケード接続モードで動作
可能であり、この場合、クロックビーム セット１（２
１１、２２１）及びクロックビーム セット２（２１
２、２２２）が不要となる。入力セット１を選択するた
めに、トランスファビーム セット１（２１４、２２
４）はターン オンされ、トランスファビーム セット
２（２１５、２２５）はターン オフされ、そしてＶ1
とＶ3 を短絡する。
【００３８】同時に、信号セット１（２３１、２４１）
が加えられて、同時にＶ1 とＶ3 をセットする。例え信
号セット２（２３２、２４２）がまた加えられたとして
も、トランスファビーム セット２（２１５、２２５）
はターン オフされたことから、信号セット２はＶ3 に
影響しない。クロック ビーム２１３、２２３は次にゲ
ート（Ｓ−ＳＥＥＤ）２０３に加えられ、２×１スイッ
チの入力状態を読み取る。
が加えられて、同時にＶ1 とＶ3 をセットする。例え信
号セット２（２３２、２４２）がまた加えられたとして
も、トランスファビーム セット２（２１５、２２５）
はターン オフされたことから、信号セット２はＶ3 に
影響しない。クロック ビーム２１３、２２３は次にゲ
ート（Ｓ−ＳＥＥＤ）２０３に加えられ、２×１スイッ
チの入力状態を読み取る。
【００３９】１×２スイッチの機能は２×１スイッチを
逆に動作することにより得られる。カスケード接続動作
においては、信号セット３（２３３、２４３）が、ゲー
ト（Ｓ−ＳＥＥＤ）２０３に加えられ、トランスファ
セット１もしくはトランスファ セット２が加えられ
て、データをゲート（Ｓ−ＳＥＥＤ）２０１またゲート
（Ｓ−ＳＥＥＤ）２０２のいずれかに移し、そして適当
なクロック セット１または２が加えられる。この１×
２スイッチは同じく非カスケード接続モードで動作され
うる。
逆に動作することにより得られる。カスケード接続動作
においては、信号セット３（２３３、２４３）が、ゲー
ト（Ｓ−ＳＥＥＤ）２０３に加えられ、トランスファ
セット１もしくはトランスファ セット２が加えられ
て、データをゲート（Ｓ−ＳＥＥＤ）２０１またゲート
（Ｓ−ＳＥＥＤ）２０２のいずれかに移し、そして適当
なクロック セット１または２が加えられる。この１×
２スイッチは同じく非カスケード接続モードで動作され
うる。
【００４０】２×１スイッチからいずれか任意の相互接
続のネットワークを得ることができる。中ないし大ネッ
トワークに対しては動作はカスケード接続モードでなけ
ればならない。カスケード接続モードでない場合、多く
のノードの電圧は直ぐに変える必要がある。非カスケー
ド接続動作に対しては、ネットワーク全体を通し、遅延
の１つのクロック サイクルのみがあるとしても、各ノ
ードに付随するキャパシタンスは単一ビームの大きいエ
ネルギーを必要とする。
続のネットワークを得ることができる。中ないし大ネッ
トワークに対しては動作はカスケード接続モードでなけ
ればならない。カスケード接続モードでない場合、多く
のノードの電圧は直ぐに変える必要がある。非カスケー
ド接続動作に対しては、ネットワーク全体を通し、遅延
の１つのクロック サイクルのみがあるとしても、各ノ
ードに付随するキャパシタンスは単一ビームの大きいエ
ネルギーを必要とする。
【００４１】カスケード接続動作に対しては、各ノード
に付随するキャパシタンスは単一ゲート（Ｓ−ＳＥＥ
Ｄ）のそれよりほんの僅かに大きいのみである。従っ
て、より小さな信号ビームエネルギーでよく、Ｎステー
ジ相互接続のネットワークを通じＮクロックサイクル遅
延がある。４方向性シフト レジスタは、１×２及び２
×１スイッチから得られ、動作はカスケード接続モード
でなければならない。
に付随するキャパシタンスは単一ゲート（Ｓ−ＳＥＥ
Ｄ）のそれよりほんの僅かに大きいのみである。従っ
て、より小さな信号ビームエネルギーでよく、Ｎステー
ジ相互接続のネットワークを通じＮクロックサイクル遅
延がある。４方向性シフト レジスタは、１×２及び２
×１スイッチから得られ、動作はカスケード接続モード
でなければならない。
【００４２】２×１及び１×２スイッチはＮ×１及び１
×Ｎスイッチに拡張できる。Ｎ×１タイム マルチプレ
クサ（ｍｕｘ）及び１×Ｎデマルチプレクサ（ｄｅｍｕ
ｘ）もまた得ることができる。これを２×１ｍｕｘ及び
１×２ｄｅｍｕｘについて説明する。２×１ｍｕｘで
は、入力及び出力のビームは、２×１スイッチでの入力
及び出力ビームと同じである。しかし、タイミングは異
なる。図４はタイミングダイアグラムを示す。
×Ｎスイッチに拡張できる。Ｎ×１タイム マルチプレ
クサ（ｍｕｘ）及び１×Ｎデマルチプレクサ（ｄｅｍｕ
ｘ）もまた得ることができる。これを２×１ｍｕｘ及び
１×２ｄｅｍｕｘについて説明する。２×１ｍｕｘで
は、入力及び出力のビームは、２×１スイッチでの入力
及び出力ビームと同じである。しかし、タイミングは異
なる。図４はタイミングダイアグラムを示す。
【００４３】動作を述べると、２つの信号セット１及び
２はシーケンシャルに加えられる。（２つの入力信号セ
ットが同時に受入れらる場合、このセットの１つは追加
ゲート（Ｓ−ＳＥＥＤ）を通じクロックされることがで
きる。）まず、入力信号セット１が加えられる。信号セ
ット１が加えられているとき、間隔の最初の半分の間
で、トランスファ セット１がまた加えられ、信号セッ
ト１により求められた電圧にＶ3 をセットする。
２はシーケンシャルに加えられる。（２つの入力信号セ
ットが同時に受入れらる場合、このセットの１つは追加
ゲート（Ｓ−ＳＥＥＤ）を通じクロックされることがで
きる。）まず、入力信号セット１が加えられる。信号セ
ット１が加えられているとき、間隔の最初の半分の間
で、トランスファ セット１がまた加えられ、信号セッ
ト１により求められた電圧にＶ3 をセットする。
【００４４】この半クロック サイクルの第２の半分の
間で、出力クロック セット３（２１３、２２３）はタ
ーン オンされて、入力信号セット１からのデータを表
わす出力を形成する。次に入力信号セット２が加えられ
る。信号セット２が加えられる場合、間隔の最初の半分
の間で、トランスファ セット２がまた加えられ、信号
セット２により求められた電圧にＶ3 をセットする。
間で、出力クロック セット３（２１３、２２３）はタ
ーン オンされて、入力信号セット１からのデータを表
わす出力を形成する。次に入力信号セット２が加えられ
る。信号セット２が加えられる場合、間隔の最初の半分
の間で、トランスファ セット２がまた加えられ、信号
セット２により求められた電圧にＶ3 をセットする。
【００４５】この半クロック サイクルの第２の半分の
間に、出力クロック セット３はターン オンされ、入
力セット２からのデータを表わす出力を形成する。クロ
ックセット３に応答して形成される出力セット３（２５
３、２６３）を考慮し、奇数番号ビットは入力セット１
からのデータを表わし、偶数番号ビットは入力セット２
からのデータを表わす。データ速度は各受入するビット
ストリームのそれの２倍である。
間に、出力クロック セット３はターン オンされ、入
力セット２からのデータを表わす出力を形成する。クロ
ックセット３に応答して形成される出力セット３（２５
３、２６３）を考慮し、奇数番号ビットは入力セット１
からのデータを表わし、偶数番号ビットは入力セット２
からのデータを表わす。データ速度は各受入するビット
ストリームのそれの２倍である。
【００４６】図５のタイミング ダイアグラムによるタ
イミング信号を加えることにより、図３の装置を用いて
２×１ｄｅｍｕｘを得ることができる。このアプリケー
ションでは、ゲート（Ｓ−ＳＥＥＤ）２０３に入射する
入力信号ビーム（入力セット３；２２３、２４３）の１
セットのみがある。各奇数ビットはゲート（Ｓ−ＳＥＥ
Ｄ）２０１に送られ、また各偶数ビットはゲート（Ｓ−
ＳＥＥＤ）２０２に送られる。第１の入力ビットがゲー
ト（Ｓ−ＳＥＥＤ）２０３にある場合、トランスファ
ビーム セット１はターン オンされ、その第１の入力
ビットにより求められた電圧にＶ1 とＶ3 を等しくセッ
トする。
イミング信号を加えることにより、図３の装置を用いて
２×１ｄｅｍｕｘを得ることができる。このアプリケー
ションでは、ゲート（Ｓ−ＳＥＥＤ）２０３に入射する
入力信号ビーム（入力セット３；２２３、２４３）の１
セットのみがある。各奇数ビットはゲート（Ｓ−ＳＥＥ
Ｄ）２０１に送られ、また各偶数ビットはゲート（Ｓ−
ＳＥＥＤ）２０２に送られる。第１の入力ビットがゲー
ト（Ｓ−ＳＥＥＤ）２０３にある場合、トランスファ
ビーム セット１はターン オンされ、その第１の入力
ビットにより求められた電圧にＶ1 とＶ3 を等しくセッ
トする。
【００４７】次にクロック ビームセット１がターン
オンされ、トランスファ ビームセット１がターン オ
フされる。ゲート（Ｓ−ＳＥＥＤ）２０１の状態は、そ
れによりゲート（Ｓ−ＳＥＥＤ）２０３の状態と同じに
される。第２の入力ビットがゲート（Ｓ−ＳＥＥＤ）２
０３にある場合、トランスファ ビーム セット２はタ
ーン オンされ、その第２のビットにより求められた電
圧にＶ2 とＶ3 を等しくセットする。次にクロック ビ
ーム セット２がターン オンされ、トランスファ ビ
ーム セット２がターン オフされる。
オンされ、トランスファ ビームセット１がターン オ
フされる。ゲート（Ｓ−ＳＥＥＤ）２０１の状態は、そ
れによりゲート（Ｓ−ＳＥＥＤ）２０３の状態と同じに
される。第２の入力ビットがゲート（Ｓ−ＳＥＥＤ）２
０３にある場合、トランスファ ビーム セット２はタ
ーン オンされ、その第２のビットにより求められた電
圧にＶ2 とＶ3 を等しくセットする。次にクロック ビ
ーム セット２がターン オンされ、トランスファ ビ
ーム セット２がターン オフされる。
【００４８】ゲート（Ｓ−ＳＥＥＤ）２０２の状態はそ
れによりゲート（Ｓ−ＳＥＥＤ）２０３の状態と同じに
される。２つの出力はシーケンシャルなもので同時のも
のではない。出力は追加ゲート（Ｓ−ＳＥＥＤ）を通じ
１つの出力をパスすることにより同時とされることがで
きる。図３の装置のさらなるアプリケーションとして論
理関数Ｃ＝Ａ（ーＢ）＋（ーＡ）Ｂを実行する排他的Ｏ
Ｒゲートがある（ここで、ーの記号は、否定を表す。以
下同様とする）。
れによりゲート（Ｓ−ＳＥＥＤ）２０３の状態と同じに
される。２つの出力はシーケンシャルなもので同時のも
のではない。出力は追加ゲート（Ｓ−ＳＥＥＤ）を通じ
１つの出力をパスすることにより同時とされることがで
きる。図３の装置のさらなるアプリケーションとして論
理関数Ｃ＝Ａ（ーＢ）＋（ーＡ）Ｂを実行する排他的Ｏ
Ｒゲートがある（ここで、ーの記号は、否定を表す。以
下同様とする）。
【００４９】排他的ＯＲの論理出力は、２つの異なる場
合は１で、２つの入力が同じで場合ゼロである。入力信
号ビーム２３１、２４２（図３）はＡに等しくセットさ
れる（図６）。入力信号ビーム２３２、２４１（図３）
は（ーＡ）に等しくセットされる（図６）。トランスフ
ァ ビーム２１４、２２４（図３）は（ーＢ）に等しく
セットされる（図６）。トランスファ ビーム２１５、
２２５（図３）はＢに等しくセットされる（図６）。ク
ロック ビーム２１３、２２３のみが用いられる。
合は１で、２つの入力が同じで場合ゼロである。入力信
号ビーム２３１、２４２（図３）はＡに等しくセットさ
れる（図６）。入力信号ビーム２３２、２４１（図３）
は（ーＡ）に等しくセットされる（図６）。トランスフ
ァ ビーム２１４、２２４（図３）は（ーＢ）に等しく
セットされる（図６）。トランスファ ビーム２１５、
２２５（図３）はＢに等しくセットされる（図６）。ク
ロック ビーム２１３、２２３のみが用いられる。
【００５０】出力ビーム２６３はＣに等しく、出力ビー
ム２５３は（ーＣ）に等しい。他の様々の論理関数も本
方法を用いて実行することができる。光トランスミッシ
ョンゲートを用いて光プロセッシング ゲートを相互接
続する前記装置は、電気的トランスミッション ゲート
を用いて電気的プロセッシング ゲートを相互接続する
既知の装置とは異なるものである。電気的ドメインで
は、特定の論理レベルが定められている。
ム２５３は（ーＣ）に等しい。他の様々の論理関数も本
方法を用いて実行することができる。光トランスミッシ
ョンゲートを用いて光プロセッシング ゲートを相互接
続する前記装置は、電気的トランスミッション ゲート
を用いて電気的プロセッシング ゲートを相互接続する
既知の装置とは異なるものである。電気的ドメインで
は、特定の論理レベルが定められている。
【００５１】エレクトロ オプティック回路では、特定
の電圧レベルがさらに定められている。しかし、論理決
定は光入力パワーの比に基づくが、絶対的レベルに基づ
くものではない。エレクトロニクスにおける利得の機構
が光学的実行より異なるものであることから、異なるノ
イズマージンやファン アウト／ファン インの必要条
件がある。全てのクロック ビームが回路に直角に加え
られることからオプティックスの使用はクロック スキ
ューを不要とする。
の電圧レベルがさらに定められている。しかし、論理決
定は光入力パワーの比に基づくが、絶対的レベルに基づ
くものではない。エレクトロニクスにおける利得の機構
が光学的実行より異なるものであることから、異なるノ
イズマージンやファン アウト／ファン インの必要条
件がある。全てのクロック ビームが回路に直角に加え
られることからオプティックスの使用はクロック スキ
ューを不要とする。
【００５２】エレクトロニクスではクロック ビームは
回路面に伝搬する。前述のように、オプトエレクトロニ
ック回路ではクロック ビームに対しショート パルス
の使用を可能とし、エレクトロニクスのみの場合より速
いプロセッシングを可能とする。以上の説明は、本発明
の一実施例に関するもので、この技術分野の当業者であ
れば、本発明の種々の変形例が考え得るが、それらはい
ずれも本発明の技術的範囲に包含される。
回路面に伝搬する。前述のように、オプトエレクトロニ
ック回路ではクロック ビームに対しショート パルス
の使用を可能とし、エレクトロニクスのみの場合より速
いプロセッシングを可能とする。以上の説明は、本発明
の一実施例に関するもので、この技術分野の当業者であ
れば、本発明の種々の変形例が考え得るが、それらはい
ずれも本発明の技術的範囲に包含される。
【００５３】
【発明の効果】以上述べた如く、本発明によりカスケー
ド接続の必要がなく光論理を実行する単純化された装置
を提供できる。
ド接続の必要がなく光論理を実行する単純化された装置
を提供できる。
【図１】本発明による２つのオプトエレクトロニック信
号プロセシング ゲート及び電気的に挿入されたオプト
エレクトロニック・トランスミッション ゲートを有す
る装置例を示す回路図である。
号プロセシング ゲート及び電気的に挿入されたオプト
エレクトロニック・トランスミッション ゲートを有す
る装置例を示す回路図である。
【図２】本発明によるシフトレジスタ例を示す回路図で
ある。
ある。
【図３】２×１スイッチとしてまたは１×２スイッチと
して使用できる装置のさらなる例の回路図である。
して使用できる装置のさらなる例の回路図である。
【図４】マルチプレクサとして図３の装置の使用に付随
するタイミング ダイアグラムである。
するタイミング ダイアグラムである。
【図５】デマルチプレクサとして図３の装置の使用に付
随するタイミング ダイアグラムである。
随するタイミング ダイアグラムである。
【図６】排他的ＯＲ論理関数を実行する装置の使用に信
号をラベルし直した図３の装置の別の回路図である。
号をラベルし直した図３の装置の別の回路図である。
【図７】トランスミッション ゲートはエレクトロニッ
クで、そして電気信号Ｖc に応答するものである場合の
図１の装置の別の実施例を示す図である。
クで、そして電気信号Ｖc に応答するものである場合の
図１の装置の別の実施例を示す図である。
１０１ ゲート（Ｓ−ＳＥＥＤ） １０２ ゲート（Ｓ−ＳＥＥＤ） １０３ ゲート（Ｓ−ＳＥＥＤ） １０４ 入力 １０５ クロック １０６ クロック １０７ 出力 １０８ 出力 １０９ トランスファ １１０ トランスファ １１４ 入力 １１５ クロック １１６ クロック １１７ 出力 １１８ 出力 １１９ トランスファ １２０ トランスファ １５１ トランスミッション ゲート １５２ トランスミッション ゲート １６０ ゲート（Ｓ−ＳＥＥＤ） ２０１ ゲート（Ｓ−ＳＥＥＤ） ２０２ ゲート（Ｓ−ＳＥＥＤ） ２０３ ゲート（Ｓ−ＳＥＥＤ） ２０４ トランスミッション ゲート ２０５ トランスミッション ゲート ２１１ クロック ２１２ クロック ２１３ クロック ２１４ トランスファ ２１５ トランスファ ２２１ クロック ２２２ クロック ２２３ クロック ２２４ トランスファ ２２５ トランスファ ２３１ 入力 ２３２ 入力 ２３３ 入力 ２４１ 入力 ２４２ 入力 ２４３ 入力 ２５１ 出力 ２５２ 出力 ２５３ 出力 ２６１ 出力 ２６２ 出力 ２６３ 出力
Claims (16)
- 【請求項１】 光入力信号（１０４、１１４）により制
御可能の論理状態を有する第１のオプトエレクトロニッ
ク ゲートの前記論理状態を表わす電気信号を形成する
第１のオプトエレクトロニック ゲート手段（１０１）
と、 前記第１のオプトエレクトロニック ゲート手段（１０
１）に電気的に結合され、前記入力信号と前記第１のオ
プトエレクトロニック ゲート手段（１０１）の前記状
態とは無関係に制御信号に応答して、前記電気信号を選
択的に伝送するトランスミッション ゲート手段（１５
１）と、 前記トランスミッション ゲート手段（１５１）に電気
的に結合され、前記選択的に伝送された電気信号により
制御可能な光学的状態を持つ第２のオプトエレクトロニ
ック ゲート手段（１０２）とを有することを特徴とす
る光論理装置。 - 【請求項２】 前記トランスミッション ゲート手段
（１５１）は、エレクトロニックな手段で、前記制御信
号は、前記第１のオプトエレクトロニック ゲート手段
により形成された前記電気信号を選択的に伝送する電気
信号であることを特徴とする請求項１に記載の装置。 - 【請求項３】 前記トランスミッション ゲート手段
は、オプトエレクトロニックな手段であって、前記制御
信号は、前記第１のオプトエレクトロニックゲート手段
により形成された前記光信号を選択的に伝送する光信号
であることを特徴とする請求項１に記載の装置。 - 【請求項４】 前記光制御信号及び前記光入力信号は、
実質上同時に加えられることを特徴とする請求項３に記
載の装置。 - 【請求項５】 前記光制御信号は、前記光入力信号が加
えられた後、加えられることを特徴とする請求項３に記
載の装置。 - 【請求項６】 前記トランスミッション ゲート手段
（１５１）は、前記光制御信号の第１のレベルに応答し
て、電流を実質上阻止し、前記光制御信号の第２のレベ
ルに応答して、電流を実質上通すことを特徴とする請求
項３に記載の装置。 - 【請求項７】 前記トランスミッション ゲート手段
（１５１）は、前記光制御信号を加えている間、光入力
信号は、前記第１のオプトエレクトロニックゲート手段
（１０１）に加えられていることを特徴とする請求項３
に記載の装置。 - 【請求項８】 前記トランスミッション ゲート手段
（１５１）は、勝手違いに接続された２個のｐ−ｉ−ｎ
フォトダイオードを有することを特徴とする請求項３に
記載の装置。 - 【請求項９】 前記２つのフォトダイオードの各々は、
量子井戸領域（ｉ）を有することを特徴とする請求項８
に記載の装置。 - 【請求項１０】 前記第１のオプトエレクトロニック
ゲート手段（１０１）は、対称自己電気光学効果素子を
有することを特徴とする請求項１に記載の装置。 - 【請求項１１】 前記第１のオプトエレクトロニック
ゲート手段（１０１）は、電圧源間に直列に接続された
第１の光検出器手段と第２の光検出器手段を有し、及び
前記第１のオプトエレクトロニック ゲート手段（１０
１）により形成された前記電気信号は、前記第１の光検
出器手段と第２の検出器手段の間の点に電圧を有するこ
とを特徴とする請求項１に記載の装置。 - 【請求項１２】 前記第２のオプトオレクトロニック
ゲート手段（１０２）は、対称自己電気光学効果素子を
有することを特徴とする請求項１に記載の装置。 - 【請求項１３】 前記第１のオプトエレクトロニック
ゲート手段（１０１）は、電圧源間に直列に接続された
第１のｐ−ｉ−ｎフォトダイオード及び第２のｐ−ｉ−
ｎフォトダイオードを有し、前記第１のオプトエレクト
ロニック ゲート手段（１０１）により形成された前記
電気信号は、前記第１のフォトダイオード及び第２のフ
ォトダイオードの間の点に電圧を有し、 前記トランスミッション ゲート手段（１５１）は、オ
プトエレクトロニックな手段であり、光制御信号に応答
して前記電圧を選択的に伝送する手段であり、バックツ
ウバックに接続された第３のｐ−ｉ−ｎフォトダイオー
ド及び第４のｐ−ｉ−ｎフォトダイオードを有し、 前記第２のオプトエレクトロニック ゲート手段（１０
２）は、電圧源間に直列に接続された第５のｐ−ｉ−ｎ
フォトダイオード及び第６のｐ−ｉ−ｎフォトダイオー
ドを有し、前記選択的に伝送された電気信号は前記第５
のフォトダイオード及び第６のフォトダイオードの間の
点に加えられた前記電圧であり、前記第１、第２、第
３、第４、第５及び第６のフォトダイオードの各々は、
量子井戸領域（ｉ）を有することを特徴とする請求項１
に記載の装置。 - 【請求項１４】 前記光入力信号は、前記第１のフォト
ダイオードに加えられた光入力ビーム（１０４）及び前
記第２のフォトダイオードに加えられた相補する光入力
ビーム（１１４）を有し、 前記光制御信号は、前記第３のフォトダイオード及び第
４のフォトダイオードにそれぞれ同時に加えられた第１
の光クロック ビーム（１０９）及び第２の光クロック
ビーム（１１９）を有することを特徴とする請求項１
３に記載の装置。 - 【請求項１５】 前記第３のフォトダイオード及び第４
のフォトダイオードにそれぞれ前記第１の光クロックビ
ーム（１０９）及び第２の光クロックビーム（１１９）
を加えている間、第３の光クロックビーム（１０５）及
び第４の光クロックビーム（１１５）は、それぞれ前記
第１のフォトダイオード及び第２のフォトダイオードに
加えられることを特徴とする請求項１４に記載の装置。 - 【請求項１６】 前記第５のフォトダイオードから光出
力ビーム（１０７）を形成し、前記第６のフォトダイオ
ードから相補する光出力ビーム（１１７）を形成するた
めに、第５の光クロックビーム（１０６）及び第６の光
クロックビーム（１１６）はそれぞれ前記第５のフォト
ダイオード及び第６のフォトダイオードに加えられるこ
とを特徴とする請求項１５に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/555,126 US5093565A (en) | 1990-07-18 | 1990-07-18 | Apparatus for sequential optical systems where an independently controllable transmission gate is interposed between successive optoelectronic gates |
| US555126 | 1990-07-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04250510A JPH04250510A (ja) | 1992-09-07 |
| JP2530069B2 true JP2530069B2 (ja) | 1996-09-04 |
Family
ID=24216073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3199873A Expired - Fee Related JP2530069B2 (ja) | 1990-07-18 | 1991-07-16 | 光論理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5093565A (ja) |
| EP (1) | EP0468669B1 (ja) |
| JP (1) | JP2530069B2 (ja) |
| AT (1) | ATE162348T1 (ja) |
| DE (1) | DE69128666T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198656A (en) * | 1991-06-06 | 1993-03-30 | At&T Bell Laboratories | Dynamic optical logic using voltage pull up |
| US5208705A (en) * | 1991-11-05 | 1993-05-04 | At&T Bell Laboratories | Optical linear feedback shift register |
| US5251052A (en) * | 1992-09-02 | 1993-10-05 | The United States Of America As Represented By The Secretary Of The Navy | System for solving boolean equations using optical lookup tables |
| US5288990A (en) * | 1992-12-28 | 1994-02-22 | At&T Bell Laboratories | Differential self-electrooptic effect device |
| US5311008A (en) * | 1992-12-28 | 1994-05-10 | At&T Bell Laboratories | Self-electrooptic effect device for providing integer gain to input optical signals having series connected quantum well diodes |
| US5543631A (en) * | 1993-06-17 | 1996-08-06 | Weinberger; Lester | Hybrid organic-inorganic bistable nonlinear optical gate |
| US5376784A (en) * | 1993-06-17 | 1994-12-27 | Weinberger; Lester | Hybrid organic-inorganic bistable nonlinear optical device |
| US5389776A (en) * | 1993-11-22 | 1995-02-14 | At&T Corp. | FET-based optical receiver |
| US5448393A (en) * | 1993-12-09 | 1995-09-05 | At&T Corp. | Apparatus and method for referencing an optical receiver |
| US5508508A (en) * | 1994-07-08 | 1996-04-16 | At&T Corp. | Apparatus for converting optical bipolar signals to optical unipolar signals |
| DE69533033T2 (de) * | 1995-09-20 | 2005-04-28 | Alcatel | Optische Verzögerungseinheit, optischer Leitungssimulator mit einer solchen Einheit und mit einer solchen optischen Verzögerungseinheit und einem solchen optischen Leitungssimulator realisierte Verfahren |
| US5777318A (en) * | 1996-01-17 | 1998-07-07 | Lucent Technologies Inc. | Smart pixel array using single diode for detection and modulation |
| KR100233849B1 (ko) * | 1996-12-14 | 1999-12-01 | 정선종 | 빛을 이용한 미세 전기 기계 구조의 구동방법 및 상태검증 방법 |
| WO2001067607A2 (en) | 2000-03-10 | 2001-09-13 | Romaniuk Charles C | Dynamic phase logic gate |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4546244A (en) * | 1984-03-14 | 1985-10-08 | At&T Bell Laboratories | Nonlinear and bistable optical device |
| USRE32893E (en) * | 1984-03-14 | 1989-03-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Nonlinear and bistable optical device |
| US4689793A (en) * | 1984-12-19 | 1987-08-25 | Gte Laboratories Incorporated | Optical logic and memory apparatus |
| US4754132A (en) * | 1987-04-24 | 1988-06-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | Symmetric optical device with quantum well absorption |
| US4800262A (en) * | 1987-12-31 | 1989-01-24 | American Telephone And Telegraph Company, At&T Bell Laboratories | Tri-state optical device with quantum well absorption |
| JP2627931B2 (ja) * | 1988-07-15 | 1997-07-09 | 松下電器産業株式会社 | 光信号切換器 |
| US4952791A (en) * | 1988-12-12 | 1990-08-28 | At&T Bell Laboratories | Monolithic apparatus comprising optically interconnected quantum well devices |
| US4985621A (en) * | 1989-04-11 | 1991-01-15 | Massachusetts Institute Of Technology | Electrooptical switch with separate detector and modulator modules |
| US4904858A (en) * | 1989-05-31 | 1990-02-27 | American Telephone And Telegraph Company | Programmable optical logic devices operable by measuring the ratio of optical data signal power to optical reference threshold power |
| US4967068A (en) * | 1989-08-28 | 1990-10-30 | At&T Bell Laboratories | Single-ended optical logic arrangement |
| US4959534A (en) * | 1989-08-28 | 1990-09-25 | At&T Bell Laboratories | Differential optical logic arrangement |
-
1990
- 1990-07-18 US US07/555,126 patent/US5093565A/en not_active Expired - Lifetime
-
1991
- 1991-07-11 DE DE69128666T patent/DE69128666T2/de not_active Expired - Fee Related
- 1991-07-11 EP EP91306293A patent/EP0468669B1/en not_active Expired - Lifetime
- 1991-07-11 AT AT91306293T patent/ATE162348T1/de not_active IP Right Cessation
- 1991-07-16 JP JP3199873A patent/JP2530069B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69128666D1 (de) | 1998-02-19 |
| US5093565A (en) | 1992-03-03 |
| ATE162348T1 (de) | 1998-01-15 |
| EP0468669A1 (en) | 1992-01-29 |
| EP0468669B1 (en) | 1998-01-14 |
| DE69128666T2 (de) | 1998-04-23 |
| JPH04250510A (ja) | 1992-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2530069B2 (ja) | 光論理装置 | |
| EP0477582B1 (en) | Digital frequency multiplication and data serialization circuits | |
| US6867716B2 (en) | Synchronous data serialization circuit | |
| US4900115A (en) | Optical logic circuit useful for bit serial optic computing | |
| JPS6367818A (ja) | ドミノｃｍｏｓ論理回路 | |
| US4952791A (en) | Monolithic apparatus comprising optically interconnected quantum well devices | |
| Hurst | Multiple-valued threshold logic: its status and its realization | |
| US4967068A (en) | Single-ended optical logic arrangement | |
| US4399377A (en) | Selectively operable bit-serial logic circuit | |
| US4959534A (en) | Differential optical logic arrangement | |
| Lentine et al. | Logic self-electrooptic effect devices: quantum-well optoelectronic multiport logic gates, multiplexers, demultiplexers, and shift registers | |
| US6483614B1 (en) | Coupler-based programmable phase logic device | |
| Lentine et al. | Photonic switching nodes based on self electro-optic effect devices | |
| US5170160A (en) | Broadband tree switch architecture for reducing pulse width narrowing and power dissipation | |
| Lentine et al. | Integrated self electro-optic effect device photonic switching nodes | |
| KR100198936B1 (ko) | 자체광전효과소자를 이용한 다단구조의 광 패킷 스위칭장치 | |
| EP1038208B1 (en) | Binary adder | |
| GB2046544A (en) | Logic circuit arrangements | |
| Streibl et al. | Digital Optics: Architecture and Systems Requirements | |
| Moniem | All-optical pseudorandom binary sequence (PRBS) generator using the hardlimiters | |
| Lam et al. | Gigahertz signal processing using reflex optoelectronic switching matrices | |
| Baillie et al. | Implementation of a 16-channel sorting module | |
| CA2015808A1 (en) | Broadband space switch using path sensitizing | |
| Capron et al. | Crossed resonator configurations for photonic switching | |
| GB2259621A (en) | Optical switch matrix arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |