JP2527020B2 - Digital TV signal recorder - Google Patents

Digital TV signal recorder

Info

Publication number
JP2527020B2
JP2527020B2 JP1005295A JP529589A JP2527020B2 JP 2527020 B2 JP2527020 B2 JP 2527020B2 JP 1005295 A JP1005295 A JP 1005295A JP 529589 A JP529589 A JP 529589A JP 2527020 B2 JP2527020 B2 JP 2527020B2
Authority
JP
Japan
Prior art keywords
address
field
read
write
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1005295A
Other languages
Japanese (ja)
Other versions
JPH02185181A (en
Inventor
悦子 小坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1005295A priority Critical patent/JP2527020B2/en
Publication of JPH02185181A publication Critical patent/JPH02185181A/en
Application granted granted Critical
Publication of JP2527020B2 publication Critical patent/JP2527020B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体メモリを記録媒体としたデジタル式
テレビ信号記録装置に関するものである。
TECHNICAL FIELD The present invention relates to a digital television signal recording device using a semiconductor memory as a recording medium.

〔従来の技術〕[Conventional technology]

従来のデジタル式テレビ信号記録装置は、メモリ容量
が1〜4フィールドと少なく、また、読み出しアドレス
を基準信号によって自動的に生成していた。
The conventional digital television signal recording device has a small memory capacity of 1 to 4 fields, and the read address is automatically generated by the reference signal.

〔発明が解決しようとする課題〕 前述した従来の技術においては、メモリ容量が1〜4
フィールド程度と少なく、また、読み出しアドレスを基
準信号から自動生成していたため、画像記憶器に画像を
書き込んでいる最中はこの画像記憶器に記憶されている
所望の画像を自由なタイミングで読み出すことができな
いという問題があった。
[Problems to be Solved by the Invention] In the conventional technology described above, the memory capacity is 1 to 4
The number of fields is small, and since the read address was automatically generated from the reference signal, the desired image stored in this image memory can be read at any time while writing the image in the image memory. There was a problem that I could not do it.

〔課題を解決するための手段〕[Means for solving the problem]

このような課題を解説するために本発明は、アナログ
映像信号を符号化するA/D変換器と、このA/D変換器の出
力映像信号の1フィールド分以上の画像を記憶する画像
記憶器と、所望の読み出しフィールドアドレスを入力す
る読み出しフィールドアドレス入力端子と、読み出しフ
ィールドアドレス入力端子から入力されたフィールド単
位の読み出しアドレスの保持および読み出し制御信号を
発生する読み出しフィールドアドレス入力部と、フィー
ルド単位の書き込みアドレスおよび書き込み制御信号を
発生する書き込みフィールドアドレス発生器と、読み出
しフィールドアドレス入力部から出力される読み出しフ
ィールドアドレスを入力として1フィールドの内の各画
素のアドレスを発生し画像記憶器に与える読み出しアド
レス発生器と、書き込みフィールドアドレス発生器から
出力される書き込みフィールドアドレスを入力として1
フィールド内の各画素のアドレスを発生し画像記憶器に
与える書き込みアドレス発生器と、画像記憶器から読み
出された符号化映像信号をアナログ信号に復号するD/A
変換器とを設けるようにしたものである。
In order to explain such a problem, the present invention relates to an A / D converter that encodes an analog video signal and an image storage device that stores an image of one field or more of an output video signal of this A / D converter. A read field address input terminal for inputting a desired read field address, a read field address input section for holding a read address for each field input from the read field address input terminal and generating a read control signal, and a read field address input section for each field. A write field address generator that generates a write address and a write control signal, and a read address that generates the address of each pixel in one field by using the read field address output from the read field address input unit as an input and gives it to the image memory. Generator and write 1 the write field address output from the field address generator as an input
A write address generator that generates the address of each pixel in the field and gives it to the image memory, and a D / A that decodes the encoded video signal read from the image memory into an analog signal.
A converter is provided.

〔作用〕[Action]

本発明によるデジタル式テレビ信号記録装置は、画像
の読み出しと画像の書き込みを同時に独立に行なうこと
ができる。
The digital television signal recording apparatus according to the present invention can simultaneously read out an image and write an image independently.

〔実施例〕〔Example〕

第1図は、本発明によるデジタル式テレビ信号記録装
置の一実施例を示す系統図である。同図において1はア
ナログ映像信号を符号化して符号化映像信号を得るA/D
変換器、2はA/D変換器1の出力映像信号の1フィール
ド分以上の画像を記憶する画像記憶器、3は画像記憶器
から読み出された符号化映像信号をアナログ信号に復号
するD/A変換器、4は同期信号付加器、5は後述の書き
込みフィールドアドレス発生器7から出力される書き込
みフィールドアドレスaを入力として1フィールド内の
各画素のアドレスを発生し画像記憶器2に与える書き込
みアドレス発生器、6は後述の読み出しフィールドアド
レス入力部8から出力される読み出しフィールドアドレ
スbを入力として1フィールド内の各画素のアドレスを
発生し画像記憶器2に与える読み出しアドレス発生器、
7はフィールド単位の書き込みフィールドアドレスaお
よび書き込み制御信号cを発生する書き込みフィールド
アドレス発生器、8は外部から入力されたフィールド単
位の読み出しフィールドアドレスの保持および読み出し
制御信号dを発生する読み出しフィールドアドレス入力
部、9は読み出しフィールドアドレス入力端子、10はク
ロック発生器である。
FIG. 1 is a system diagram showing an embodiment of a digital television signal recording apparatus according to the present invention. In the figure, 1 is an A / D that encodes an analog video signal to obtain a coded video signal.
A converter 2 is an image memory for storing an image of one field or more of the output video signal of the A / D converter 1, and 3 is a D for decoding the encoded video signal read from the image memory into an analog signal. A / A converter, 4 is a sync signal adder, and 5 is a write field address a output from a write field address generator 7 to be described later as an input to generate an address of each pixel in one field and give it to the image memory 2. A write address generator 6 receives a read field address b output from a read field address input section 8 to be described later as an input to generate an address of each pixel in one field and gives it to the image memory 2;
Reference numeral 7 is a write field address generator for generating a write field address a and a write control signal c in field units, and 8 is a read field address input for holding a read field address in a field unit inputted from the outside and generating a read control signal d. 9 is a read field address input terminal, and 10 is a clock generator.

第1図において、画像を記録する時は、書き込みアド
レスとして、書き込みフィールドアドレス発生器7が発
生した書き込みフィールドアドレスaを、書き込み制御
信号cを画像記憶器2へ与えると共に、書き込みアドレ
ス発生器5に与える。画像を再生する時は、読み出しア
ドレスとして、読み出しフィールドアドレス入力端子9
から入力された読み出しフィールドアドレスeを読み出
しフィールドアドレス入力部8に保持し、読み出し制御
信号dを画像記憶器2へ与えると共に、アドレス発生器
6に与える。このとき発生する書き込みフィールドアド
レスと読み出しフィールドアドレスは各々独立である。
In FIG. 1, when an image is recorded, the write field address a generated by the write field address generator 7 is applied as the write address, the write control signal c is supplied to the image memory 2 and the write address generator 5 is supplied. give. When reproducing an image, the read field address input terminal 9 is used as a read address.
The read field address e input from is held in the read field address input section 8 and the read control signal d is given to the image memory 2 and the address generator 6. The write field address and the read field address generated at this time are independent of each other.

入力されたアドレス映像信号はA/D変換器1で8ビッ
トのデジタル信号に変換され、画像記憶器2に記録され
る。また、読み出しアドレス発生器6が画像記憶器2に
アドレスを与えると、画像記憶器2からデジタル信号が
出力され、それをD/A変換器3でアドレス信号に変換し
たのち、同期信号付加器4で同期信号を付加して外部に
出力する。
The input address video signal is converted into an 8-bit digital signal by the A / D converter 1 and recorded in the image memory 2. When the read address generator 6 gives an address to the image storage device 2, a digital signal is output from the image storage device 2. The digital signal is converted by the D / A converter 3 into an address signal, and then the sync signal adder 4 Add a sync signal with and output to the outside.

第2図は、入力された画像が、記録の開始から1フィ
ールドごとに、A,B,C,D,E,・・・・,O,P,Q,・・・・の
ようにアルファベット順に変化し、書き込みフィールド
アドレスを0,1,2,3,・・・・,10,0,1,・・・・というよ
うに、0から10までの値を繰り返すように発生させたと
き、記録を開始してから12フィールド後のフィールドア
ドレスと、記録された画像の対応を表わしている。同図
に示すように、アドレス0は画像L、アドレス1は画像
B、・・・・、アドレス10は画像Kに対応している。
Fig. 2 shows that the input images are in alphabetical order, such as A, B, C, D, E, ..., O, P, Q ,. Change, write field address, 0,1,2,3, ..., 10,0,1, ... The correspondence between the field address 12 fields after the start of and the recorded image is shown. As shown in the figure, address 0 corresponds to image L, address 1 corresponds to image B, ..., Address 10 corresponds to image K.

記録を開始してから、12フィールド後の時点で、読み
出しフィールドアドレス入力端子9から1という値が入
力されれば、画像Lが読み出される。また、端子9から
5という値が入力されれば、画像Eが読み出される。こ
のように、画像の書き込みを行ないながら同時に、その
時点で書き込まれている任意の画像を読み出すことがで
きる。
If a value of 1 is input from the read field address input terminal 9 12 fields after the start of recording, the image L is read. If the value of 5 is input from the terminal 9, the image E is read. In this way, while writing an image, it is possible to simultaneously read out any image written at that time.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、1フィールド内の各画
素のアドレスを発生させるアドレス発生器を読み出し用
と書き込み用に独立に有し、さらに、フィールド毎に所
定のフィールド数の画像を記憶する画像記憶器と、所望
の読み出しフィールドアドレスを入力する読み出しフィ
ールドアドレス入力端子とを有する。
As described above, the present invention has an address generator for generating an address of each pixel in one field independently for reading and writing, and further stores an image storing a predetermined number of fields for each field. It has a memory and a read field address input terminal for inputting a desired read field address.

そのため、画像記憶器に画像を書き込んでいる最中で
あっても、読み出しフィールドアドレス入力端子から所
望の読み出しフィールドアドレスを入力することによ
り、画像記憶器に記憶されている複数の画像から任意の
画像を読み出すことができるという効果がある。
Therefore, even while an image is being written in the image memory, by inputting a desired read field address from the read field address input terminal, an arbitrary image can be selected from the plurality of images stored in the image memory. Can be read.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明によるデジタル式テレビ信号記録装置の
一実施例を示す系統図、第2図はその動作を説明するた
めの画像状態図である。 1……A/D変換器、2……画像記憶器、3……D/A変換
器、4……同期信号付加器、5……書き込みアドレス発
生器、6……読み出しアドレス発生器、7……書き込み
フィールドアドレス発生器、8……読み出しフィールド
アドレス入力部、9……読み出しフィールドアドレス入
力端子、10……クロック発生器。
FIG. 1 is a system diagram showing an embodiment of a digital television signal recording apparatus according to the present invention, and FIG. 2 is an image state diagram for explaining the operation thereof. 1 ... A / D converter, 2 ... image storage device, 3 ... D / A converter, 4 ... sync signal adder, 5 ... write address generator, 6 ... readout address generator, 7 ...... Write field address generator, 8 …… Read field address input section, 9 …… Read field address input terminal, 10 …… Clock generator.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】アナログ映像信号を符号化して符号化映像
信号を得るA/D変換器と、このA/D変換器の出力映像信号
の1フィールド分以上の画像を記憶する画像記憶器と、
所望の読み出しフィールドアドレスを入力する読み出し
フィールドアドレス入力端子と、読み出しフィールドア
ドレス入力端子から入力されたフィールド単位の読み出
しアドレスの保持および読み出し制御信号を発生する読
み出しフィールドアドレス入力部と、フィールド単位の
書き込みアドレスおよび書き込み制御信号を発生する書
き込みフィールドアドレス発生器と、前記読み出しフィ
ールドアドレス入力部から出力される読み出しフィール
ドアドレスを入力として1フィールド内の各画素のアド
レスを発生し前記画像記憶器に与える読み出しアドレス
発生器と、前記書き込みフィールドアドレス発生器から
出力される書き込みフィールドアドレスを入力として1
フィールド内の各画素のアドレスを発生し前記画像記憶
器に与える書き込みアドレス発生器と、前記画像記憶器
から読み出された符号化映像信号をアナログ信号に復号
するD/A変換器とを備えたデジタル式テレビ信号記録装
置。
1. An A / D converter that encodes an analog video signal to obtain a coded video signal, and an image storage device that stores an image of one field or more of an output video signal of the A / D converter.
A read field address input terminal for inputting a desired read field address, a read field address input section for holding a read address for each field input from the read field address input terminal and generating a read control signal, and a write address for each field And a write field address generator for generating a write control signal, and a read address generator for generating the address of each pixel in one field by inputting the read field address output from the read field address input section and giving it to the image memory. And the write field address output from the write field address generator as input
A writing address generator for generating an address of each pixel in the field and giving it to the image memory, and a D / A converter for decoding an encoded video signal read from the image memory into an analog signal are provided. Digital TV signal recorder.
JP1005295A 1989-01-12 1989-01-12 Digital TV signal recorder Expired - Lifetime JP2527020B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1005295A JP2527020B2 (en) 1989-01-12 1989-01-12 Digital TV signal recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1005295A JP2527020B2 (en) 1989-01-12 1989-01-12 Digital TV signal recorder

Publications (2)

Publication Number Publication Date
JPH02185181A JPH02185181A (en) 1990-07-19
JP2527020B2 true JP2527020B2 (en) 1996-08-21

Family

ID=11607257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1005295A Expired - Lifetime JP2527020B2 (en) 1989-01-12 1989-01-12 Digital TV signal recorder

Country Status (1)

Country Link
JP (1) JP2527020B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200680A (en) * 1987-02-16 1988-08-18 Matsushita Electric Ind Co Ltd Television receiver
JPS63227183A (en) * 1987-03-16 1988-09-21 Sony Corp Video signal processing circuit

Also Published As

Publication number Publication date
JPH02185181A (en) 1990-07-19

Similar Documents

Publication Publication Date Title
KR950703783A (en) Image Signal Recording Reproducing Apparatus
JPH0232704B2 (en)
JP3034903B2 (en) Image data writing method
US5452022A (en) Image signal storage device for a still video apparatus
JP2527020B2 (en) Digital TV signal recorder
JPH0549000A (en) Electronic camera
JP2742491B2 (en) Caption information processing device
JP3141421B2 (en) Image storage device
JP2708214B2 (en) Image and audio editing system and method
JPS6242685A (en) Video signal reproducing device
JPH0343796A (en) Digital image recording and reproducing device
JP2734352B2 (en) Video memory playback method
JPH02128579A (en) Digital tv signal recorder
JP3255639B2 (en) Image playback device
JPS6098155U (en) Still image recording device
KR100273757B1 (en) Digital video signal playback device
KR960011736B1 (en) Image signal storing and writing apparatus
JP3291778B2 (en) Memory device
JP3401334B2 (en) Image signal input / output device
JPH07112264B2 (en) Digital image reproducing device
KR0136417B1 (en) Recording/reproducing apparatus and method having function of title editing
JPS6014583A (en) Vtr picture retrieving system
JPH0278385A (en) Still picture processing circuit
JPS60205485A (en) Form data memory system
JP3119378B2 (en) Image signal processing device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 13