JP2523041B2 - Load connection status detection circuit - Google Patents
Load connection status detection circuitInfo
- Publication number
- JP2523041B2 JP2523041B2 JP2103335A JP10333590A JP2523041B2 JP 2523041 B2 JP2523041 B2 JP 2523041B2 JP 2103335 A JP2103335 A JP 2103335A JP 10333590 A JP10333590 A JP 10333590A JP 2523041 B2 JP2523041 B2 JP 2523041B2
- Authority
- JP
- Japan
- Prior art keywords
- detection circuit
- output
- current
- load
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Amplifiers (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、負荷と該負荷を駆動する増幅器との接続状
態を検出する為の負荷接続状態検出回路に関するもの
で、特に構成簡単にして負荷の接続状態を正しく検出す
ることが出来る負荷接続状態検出回路に関する。The present invention relates to a load connection state detection circuit for detecting the connection state between a load and an amplifier that drives the load, and is particularly simple in configuration. The present invention relates to a load connection state detection circuit that can correctly detect a connection state of a load.
（ロ）従来の技術 第２図に示す如く、第１入力増幅回路（１）と第１及
び第２出力増幅回路（２）及び（３）とによって左チャ
ンネル増幅器（４）を構成し、第１信号源（５）から得
られる左ステレオ信号を、前記左チャンネル増幅器
（４）から負荷となる左スピーカ（６）に印加するとと
もに、第２入力増幅回路（７）と第３及び第４出力増幅
回路（８）及び（９）とによって右チャンネル増幅器
（10）を構成し、第２信号源（11）から得られる右ステ
レオ信号を、前記右チャンネル増幅器（10）から負荷と
なる右スピーカ（12）に印加して成るステレオ増幅器が
知られている。(B) Prior Art As shown in FIG. 2, a left channel amplifier ( 4 ) is constituted by a first input amplifier circuit (1) and first and second output amplifier circuits (2) and (3). The left stereo signal obtained from the first signal source (5) is applied from the left channel amplifier ( 4 ) to the left speaker (6) as a load, and the second input amplifier circuit (7) and the third and fourth outputs are also applied. A right channel amplifier ( 10 ) is configured by the amplifier circuits (8) and (9), and the right stereo signal obtained from the second signal source (11) is loaded from the right channel amplifier ( 10 ) to the right speaker ( 12) A stereo amplifier is known which is formed by applying the voltage to the above.
このステレオ増幅器においては、第１及び第２入力増
幅回路（１）及び（７）から発生する互いに逆相の出力
信号がそれぞれ第１乃至第４出力増幅回路（２）乃至
（９）に印加されるので、前記第１乃至第４出力増幅回
路（２）乃至（９）は、それぞれ左右スピーカ（６）及
び（12）をBTL駆動する。In this stereo amplifier, output signals of opposite phases generated from the first and second input amplifier circuits (1) and (7) are applied to the first to fourth output amplifier circuits (2) to (9), respectively. Therefore, the first to fourth output amplifier circuits (2) to (9) drive the left and right speakers (6) and (12) by BTL, respectively.
（ハ）発明が解決しようとする課題 このステレオ増幅器を車載用として用いる場合、左右
スピーカ（６）及び（12）が車のパネル内に埋め込まれ
た状態になる。その為、ステレオ増幅器と各スピーカと
が正常に接続されているか否かを、目視により確認する
ことが出来ず、入力信号を印加した状態でスピーカから
発生する音を、耳で確認しなければならなかった。しか
しながら、工場内等の騒音の多い場所においては、前記
聴覚による検査が困難であり、又正確を期する為には多
くの時間がかかるという問題があった。この問題は、最
近の如く、車内に配置されるスピーカの数が多くなって
来ると、特に顕著になって来た。(C) Problem to be Solved by the Invention When this stereo amplifier is used for a vehicle, the left and right speakers (6) and (12) are embedded in a vehicle panel. Therefore, it is not possible to visually confirm whether or not the stereo amplifier and each speaker are properly connected, and the sound generated from the speaker with the input signal applied must be confirmed by ear. There wasn't. However, in a noisy place such as in a factory, there is a problem that it is difficult to perform the inspection by the hearing and it takes a lot of time to ensure accuracy. This problem has become particularly noticeable as the number of speakers arranged in a vehicle has increased, as has been done recently.
（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、検査を行
なう為のチェックモード信号を発生するチェックモード
設定回路と、前記チェックモード信号に応じて入力段増
幅部からオフセット電圧を発生させるオフセット発生回
路と、前記オフセット電圧に応じて第１負荷に流れる電
流を検出する第１電流検出回路と、前記オフセット電圧
に応じて第２負荷に流れる電流を検出する第２電流検出
回路と、前記第１及び第２電流検出回路の出力電流の差
電流が所定範囲内にあるか否かを検出する差電流検出回
路とを備える点を特徴とする。(D) Means for Solving the Problems The present invention has been made in view of the above points, and a check mode setting circuit for generating a check mode signal for performing inspection, and an input according to the check mode signal. An offset generation circuit that generates an offset voltage from the stage amplification unit, a first current detection circuit that detects a current flowing through a first load according to the offset voltage, and a current flowing through a second load according to the offset voltage And a differential current detection circuit that detects whether or not the differential current between the output currents of the first and second current detection circuits is within a predetermined range.
（ホ）作 用 本発明に依れば、左右スピーカの一方と出力段増幅部
の出力端との接続がはずれてオープン状態になると、オ
ープン状態になった側の電流検出回路から出力電流が発
生しなくなり、差電流の値が大になる。前記大なる値の
差電流は、差電流検出回路で検出されるので、負荷オー
プン状態の検出が達成される。(E) Operation According to the present invention, when one of the left and right speakers is disconnected from the output end of the output stage amplification section and the open state is established, an output current is generated from the current detection circuit on the open side. Does not occur and the value of the differential current becomes large. Since the large difference current is detected by the difference current detection circuit, the detection of the load open state is achieved.
（ヘ）実施例 第１図は、本発明の一実施例を示す回路図で、（13）
は左ステレオ信号が印加される左入力端子、（14）は前
記左ステレオ信号を増幅する第１入力段増幅部、（15）
は該第１入う力段増幅部（14）から得られる互いに逆極
性の出力信号を増幅する第１出力段増幅部、（16）は該
第１出力段増幅部（15）にBTL接続された第１スピー
カ、（17）は右ステレオ信号が印加される右入力端子、
（18）は前記右ステレオ信号を増幅する第２入力段増幅
部、（19）は該第２入力段増幅部（18）から得られる互
いに逆極性の出力信号を増幅する第２出力段増幅部、
（20）は該第２出力段増幅部（19）にBTL接続された第
２スピーカ、（21）は前記第１スピーカ（16）に流れる
電流を検出する第１電流検出回路、（22）は前記第２ス
ピーカ（20）に流れる電流を検出する第２電流検出回
路、（23）は前記第１及び第２電流検出回路（21）及び
（22）の差電流を検出し、前記差電流の値が所定値以上
のとき出力を発生する差電流検出回路、（24）は前記第
１及び第２電流検出回路（21）及び（22）の少くとも一
方から出力電流が発生していることを検出する第３電流
検出回路、（25）は前記差電流検出回路（23）又は前記
第３電流検出回路（24）の出力端が接続されたオアゲー
ト、（26）は該オアゲート（25）の出力によって制御さ
れる駆動トランジスタ、及び（27）は該駆動トランジス
タ（26）によって駆動される表示用ダイオードである。(F) Embodiment FIG. 1 is a circuit diagram showing an embodiment of the present invention.
Is a left input terminal to which a left stereo signal is applied, (14) is a first input stage amplifying section for amplifying the left stereo signal, ( 15 )
Is a first output stage amplifier for amplifying output signals of opposite polarities obtained from the first input power stage amplifier (14), and (16) is BTL connected to the first output stage amplifier ( 15 ). The first speaker, (17) is the right input terminal to which the right stereo signal is applied,
(18) is a second input stage amplifying section for amplifying the right stereo signal, ( 19 ) is a second output stage amplifying section for amplifying output signals of mutually opposite polarities obtained from the second input stage amplifying section (18) ,
(20) is a second speaker BTL-connected to the second output stage amplification section ( 19 ), (21) is a first current detection circuit for detecting a current flowing through the first speaker (16), and (22) is A second current detection circuit for detecting a current flowing through the second speaker (20), (23) detects a difference current between the first and second current detection circuits (21) and (22), A differential current detection circuit that generates an output when the value is equal to or greater than a predetermined value, (24) confirms that the output current is generated from at least one of the first and second current detection circuits (21) and (22). A third current detection circuit for detection, (25) is an OR gate to which the output terminal of the differential current detection circuit (23) or the third current detection circuit (24) is connected, and (26) is the output of the OR gate (25). A drive transistor controlled by, and (27) a display transistor driven by the drive transistor (26) It is a diode.
また、前記第２入力段増幅部（18）は、右入力端子
（17）に印加される右ステレオ信号を増幅する前置増幅
回路（28）と、検査時にチェックモード信号を発生する
チェックモード設定回路（29）と、前置増幅回路（28）
の出力信号を増幅する入力増幅回路（30）と、前記チェ
ックモード信号に応じて動作し、前記入力増幅回路（3
0）の入力端子間に接続されるオフセット発生回路（3
1）と、前記チェックモード信号に応じて前置増幅回路
（28）のバイアスを遮断する遮断回路（32）とを含み、
前記第１入力段増幅部（14）も同一の構成を有するが、
その詳細は省略する。The second input stage amplification section (18) includes a pre-amplification circuit (28) for amplifying a right stereo signal applied to the right input terminal (17), and a check mode setting for generating a check mode signal during inspection. Circuit (29) and preamplifier circuit (28)
An input amplifier circuit (30) for amplifying the output signal of the input amplifier circuit (3), which operates according to the check mode signal,
Offset generation circuit (3
1) and a shutoff circuit (32) for shutting off the bias of the preamplifier circuit (28) according to the check mode signal,
The first input stage amplification section (14) also has the same structure,
The details are omitted.
通常の聴取モードにおいて、右入力端子（17）に印加
される右ステレオ信号は、前置増幅回路（28）で増幅さ
れ、入力増幅回路（30）に印加される。前記入力増幅回
路（30）は、入力される信号を反転増幅し、その２つの
出力端に互いに逆相の出力信号を発生する。入力増幅回
路（30）の正出力信号は、第２出力段増幅部（19）を構
成する正増幅回路（33）に印加され、負出力信号は負増
幅回路（34）に印加されて増幅される。前記第２出力段
増幅部（19）を構成する正負増幅回路（33）及び（34）
は、第２スピーカ（20）にBTL接続されているので、前
記第２スピーカ（20）はBTL駆動される。In the normal listening mode, the right stereo signal applied to the right input terminal (17) is amplified by the preamplifier circuit (28) and applied to the input amplifier circuit (30). The input amplifier circuit (30) inverts and amplifies an input signal and generates output signals having opposite phases to each other at its two output ends. The positive output signal of the input amplifier circuit (30) is applied to the positive amplifier circuit (33) that constitutes the second output stage amplifier section ( 19 ), and the negative output signal is applied to the negative amplifier circuit (34) and amplified. It Positive / negative amplification circuits (33) and (34) constituting the second output stage amplification section ( 19 )
Is BTL-connected to the second speaker (20), so that the second speaker (20) is BTL-driven.
左入力端子（13）に印加される左入力信号も同様に、
入力段増幅部（14）及び出力段増幅部（15）で増幅さ
れ、第１スピーカ（16）に印加される。従って、第１及
び第２スピーカ（16）及び（20）は左右ステレオ信号に
応じた音を放音し、ステレオ聴取が達成される。Similarly, the left input signal applied to the left input terminal (13)
It is amplified by the input stage amplification section (14) and the output stage amplification section ( 15 ) and applied to the first speaker (16). Therefore, the first and second speakers (16) and (20) emit sounds corresponding to the left and right stereo signals, and stereo listening is achieved.
次に、チェックモードについて説明する。スピーカの
接続状態を検査するチェックモードにする為には、まず
チェックモード設定回路（29）を動作状態にする。する
と、チェックモード設定回路（29）からチェックモード
信号が発生し、オフセット発生回路（31）が作動すると
ともに、遮断回路（32）が作動する。前記オフセット発
生回路（31）は入力増幅回路（30）の入力端子間に所定
のオフセットを与える為、前記入力増幅回路（30）の２
つの出力端子間に所定のオフセット電圧が発生する。一
方、遮断回路（32）は、前置増幅回路（28）のバイアス
を遮断するので、前置増幅回路（28）が不動作になり、
右ステレオ信号は入力増幅回路（30）に印加されなくな
る。入力増幅回路（30）の出力オフセット電圧は、出力
段増幅部（19）の正負増幅回路（33）及び（34）に印加
され、そこで増幅された後第２スピーカ（20）に印加さ
れる。従って、第２スピーカ（20）には、正負増幅回路
（33）及び（34）の出力電圧の差電圧に応じた電流が流
れる。Next, the check mode will be described. To enter the check mode for inspecting the speaker connection state, first, the check mode setting circuit (29) is set to the operating state. Then, a check mode signal is generated from the check mode setting circuit (29), the offset generating circuit (31) is activated, and the cutoff circuit (32) is activated. Since the offset generation circuit (31) provides a predetermined offset between the input terminals of the input amplification circuit (30), the offset amplification circuit (31) is
A predetermined offset voltage is generated between the two output terminals. On the other hand, the cutoff circuit (32) cuts off the bias of the preamplifier circuit (28), so that the preamplifier circuit (28) becomes inoperative.
The right stereo signal is no longer applied to the input amplifier circuit (30). The output offset voltage of the input amplification circuit (30) is applied to the positive / negative amplification circuits (33) and (34) of the output stage amplification section ( 19 ), amplified there, and then applied to the second speaker (20). Therefore, a current according to the difference voltage between the output voltages of the positive and negative amplifier circuits (33) and (34) flows through the second speaker (20).
第１入力段増幅部（14）、第１出力段増幅部（15）及
び第１スピーカ（16）のチェックモード時の動作も全く
同一に行なわれ、第１入力段増幅部（14）からオフセッ
ト電圧が発生し、第１スピーカ（16）には、第１出力段
増幅部（15）の正負増幅回路（35）及び（36）の出力差
電圧に応じた電流が流れる。The operations of the first input stage amplification section (14), the first output stage amplification section ( 15 ), and the first speaker (16) in the check mode are performed in exactly the same manner, and offset from the first input stage amplification section (14). A voltage is generated and a current flows through the first speaker (16) according to the output differential voltage of the positive / negative amplification circuits (35) and (36) of the first output stage amplification section ( 15 ).
第１及び第２電流検出回路（21）及び（22）は、第１
及び第２スピーカ（16）及び（20）に流れる電流を検出
し、差電流検出回路（23）に供給する。そして、差電流
検出回路（23）は、第１及び第２電流検出回路（21）及
び（22）の出力電流の差電流の値が所定値以上か否かを
検出して出力信号を発生する。第１及び第２スピーカ
（16）及び（20）が第１及び第２出力段増幅部（15）及
び（19）に正常に接続されている場合、第１及び第２電
流検出回路（21）及び（22）の出力電流の値は略等しく
なり、差電流は略零となる。その為、差電流検出回路
（23）の出力には、スピーカの接続状態が正常であるこ
とを示す出力信号（例えば「Ｌ」）が発生する。この信
号「Ｌ」は、オアゲート（25）を介して駆動トランジス
タ（26）をオフにするので、ダイオード（27）は点灯し
ない。第１及び第２スピーカ（16）及び（20）の一方が
オープン状態になると、第１及び第２電流検出回路（2
1）及び（22）の一方の出力電流が零（アイドリング電
流は無視する）になり、差電流が大になる。この大なる
差電流は、差電流検出回路（23）で検出され、該差電流
検出回路（23）から発生するスピーカのオープン状態を
示す信号（例えば「Ｈ」）が、オアゲート（25）を介し
て駆動トランジスタ（26）に印加される。その為、ダイ
オード（27）が点灯し、負荷オープン状態を表示する。The first and second current detection circuits (21) and (22) are
And the currents flowing through the second speakers (16) and (20) are detected and supplied to the differential current detection circuit (23). The difference current detection circuit (23) detects whether the value of the difference current between the output currents of the first and second current detection circuits (21) and (22) is equal to or more than a predetermined value, and generates an output signal. . When the first and second speakers (16) and (20) are normally connected to the first and second output stage amplifiers ( 15 ) and ( 19 ), the first and second current detection circuits (21) The output current values of (22) and (22) are substantially equal to each other, and the difference current is substantially zero. Therefore, an output signal (for example, "L") indicating that the speaker connection state is normal is generated at the output of the differential current detection circuit (23). This signal "L" turns off the drive transistor (26) via the OR gate (25), so the diode (27) does not light. When one of the first and second speakers (16) and (20) is opened, the first and second current detection circuits (2
The output current of one of 1) and (22) becomes zero (ignoring the idling current), and the difference current becomes large. This large difference current is detected by the difference current detection circuit (23), and a signal (for example, “H”) indicating the open state of the speaker generated from the difference current detection circuit (23) is passed through the OR gate (25). Applied to the drive transistor (26). Therefore, the diode (27) lights up and the load open state is displayed.
従って、差電流検出回路（23）を用いれば、スピーカ
が正常に接続されていること及び第１及び第２スピーカ
の一方がオープン状態にあることを区別して表示するこ
とが出来る。Therefore, by using the differential current detection circuit (23), it is possible to distinguish and display that the speaker is normally connected and that one of the first and second speakers is in the open state.
ところで、第１及び第２スピーカ（16）及び（20）が
共にオープン状態になると、第１及び第２電流検出回路
（21）及び（22）の出力電流が共に零になり、差電流も
零になるので、ダイオード（27）が点灯せず、正常接続
状態と同一の表示が行なわれる。第１図の第３電流検出
回路（24）は、その様な誤表示を防止する為に配置され
ている。すなわち、第１及び第２スピーカ（16）及び
（20）が共にオープン状態になり、第１及び第２電流検
出回路（21）及び（22）の出力電流が零になると、第３
電流検出回路（24）から出力信号「Ｈ」が発生し、それ
に応じて駆動トランジスタ（26）がオンし、ダイオード
（27）が点灯する。従って、第１及び第２スピーカ（1
6）及び（20）が共にオープン状態の場合も、異常であ
るという表示を行なうことが出来る。By the way, when both the first and second speakers (16) and (20) are opened, the output currents of the first and second current detection circuits (21) and (22) are both zero, and the difference current is also zero. Therefore, the diode (27) does not light up, and the same display as the normal connection state is displayed. The third current detection circuit (24) in FIG. 1 is arranged to prevent such an erroneous display. That is, when the first and second speakers (16) and (20) are both in the open state and the output currents of the first and second current detection circuits (21) and (22) become zero, the third speaker
An output signal "H" is generated from the current detection circuit (24), the drive transistor (26) is turned on and the diode (27) is lit accordingly. Therefore, the first and second speakers (1
Even when both 6) and (20) are open, it is possible to display an error.
第３図は、第１図のチェックモード設定回路（29）及
びオフセット発生回路（31）の具体例を示すものであ
る。第３図において、チェックモード設定回路（29）
は、手動スイッチ（37）と該スイッチ（37）のオン時に
オンするトランジスタ（38）及び（39）によって構成さ
れ、オフセット発生回路（31）は、入力段増幅部（30）
を構成するトランジスタ（40）のベースにコレクタが接
続されたトランジスタ（41）と、該トランジスタのエミ
ッタと入力段増幅部（30）を構成するトランジスタ（4
2）のベースとの間に接続された抵抗（43）と、前記チ
ェックモード設定回路（29）の出力信号に応じて、前記
オフセット発生回路（31）のトランジスタ（41）を駆動
するトランジスタ（44）とによって構成される。FIG. 3 shows a specific example of the check mode setting circuit (29) and the offset generating circuit (31) shown in FIG. In FIG. 3, check mode setting circuit (29)
Is composed of a manual switch (37) and transistors (38) and (39) that are turned on when the switch (37) is turned on. The offset generation circuit ( 31 ) is an input stage amplification section ( 30 ).
A transistor (41) having a collector connected to the base of a transistor (40) constituting the transistor, and a transistor (4) constituting the input stage amplifying section ( 30 ) with the emitter of the transistor (41).
A transistor (44) for driving a transistor (41) of the offset generation circuit ( 31 ) in accordance with a resistor (43) connected between the base of 2) and an output signal of the check mode setting circuit (29). ) And composed.
通常の聴取モードにおいては、スイッチ（37）がオフ
になっており、トランジスタ（38）及び（39）がオフに
なっている。その為、オフセット発生回路（31）のトラ
ンジスタ（41）及び（44）もオフになり、入力段増幅部
（30）を構成するトランジスタ（40）及び（42）のベー
スは等しい値にバイアスされる。従って、前置増幅回路
（28）から出力されるオーディオ信号が入力段増幅部
（30）で増幅され、出力端子（45）及び（46）から後段
の出力段増幅部に伝送される。In normal listening mode, switch (37) is off and transistors (38) and (39) are off. Therefore, the transistors (41) and (44) of the offset generation circuit ( 31 ) are also turned off, and the bases of the transistors (40) and (42) forming the input stage amplification section ( 30 ) are biased to the same value. . Therefore, the audio signal output from the preamplification circuit (28) is amplified by the input stage amplification section ( 30 ) and transmitted from the output terminals (45) and (46) to the output stage amplification section of the subsequent stage.
検査を行なう場合は、スイッチ（37）をオンにする。
すると、チェックモード設定回路（29）のトランジスタ
（38）及び（39）がオンし、チェックモード信号が発生
してチェックモード状態になる。前記チェックモード信
号は、オフセット発生回路（31）のトランジスタ（41）
及び（44）をオンさせるので、入力段増幅部（30）のト
ランジスタ（40）及び（42）のベース間に所定のオフセ
ット電圧VOFSが発生する。前記オフセット電圧VOFSは、
トランジスタ（41）のコレクタ・エミッタ間電圧VCEと
抵抗（43）の電圧降下VRとの和電圧に等しくなる。前記
オフセット電圧VOFSが発生すると、それに応じて出力端
子（45）及び（46）間に所定のオフセット電圧が発生
し、出力段増幅部に印加される。尚、第３図における端
子（47）及び（48）は、出力段増幅部から入力段増幅部
（30）への負帰還信号が印加される端子である。When performing the inspection, turn on the switch (37).
Then, the transistors (38) and (39) of the check mode setting circuit (29) are turned on, and a check mode signal is generated to enter the check mode state. The check mode signal is supplied to the transistor (41) of the offset generation circuit ( 31 ).
And (44) are turned on, a predetermined offset voltage V OFS is generated between the bases of the transistors (40) and (42) of the input stage amplification section ( 30 ). The offset voltage V OFS is
It becomes equal to the sum of the collector-emitter voltage V CE of the transistor (41) and the voltage drop V R of the resistor (43). When the offset voltage V OFS is generated, a predetermined offset voltage is generated between the output terminals (45) and (46) and is applied to the output stage amplifier section. The terminals (47) and (48) in FIG. 3 are terminals to which a negative feedback signal is applied from the output stage amplifying section to the input stage amplifying section ( 30 ).
第４図は、差電流検出回路（23）及び第３電流検出回
路（24）の具体例を示すものである。第４図において、
差電流検出回路（23）は、ベースに高基準電圧VHが印加
される第１トランジスタ（49）、ベースに低基準電圧VL
が印加される第２トランジスタ（50）、ベースに差電圧
が印加される第３及び第４トランジスタ（51）及び（5
2）から成る比較部（53）と、第１及び第２電流検出回
路（28）及び（22）の出力電流の差電流に応じて前記差
電圧を発生する差電圧発生部（54）と、前記比較部（5
3）の出力に応じて表示用ダイオード（27）を駆動する
駆動トランジスタ（55）及び（56）とによって構成され
る。いま、抵抗（57）及び（58）の値を等しく設定すれ
ば、点Ａの電圧は1/2VCCとなり、高基準電圧VH及び低基
準電圧VLは、VH＞1/2VCC、VL＜1/2VCCに設定される。し
かして、第１及び第２電流発生回路（21）及び（22）の
出力電流I1及びI2の値が等しい場合、差電流が零にな
り、点Ｂの電圧が略1/2VCCとなる。その為、比較回路
（53）の第１及び第４トランジスタ（49）及び（52）が
オンになり、駆動トランジス（55）及び（56）がオフに
なる。次に、出力電流I1が零になると、出力電流I2に応
じて、点Ｂの電圧は抵抗（59）の電圧降下分VABだけ点
Ａの電圧よりも低下し、1/2VCC−VABとなる。従って、V
Lよりも前記Ｂの電圧が低くなる様に、前記抵抗（59）
の値を設定しておけば、比較部（53）の第３及び第４ト
ランジスタ（51）及び（52）がオフになり、第１及び第
２トランジスタ（49）及び（50）がオンになり、駆動ト
ランジスタ（55）及び（56）もオンになる。それ故、表
示用ダイオード（27）に接続される出力端子（60）に出
力信号が発生する。FIG. 4 shows a specific example of the differential current detection circuit (23) and the third current detection circuit (24). In FIG.
The differential current detection circuit ( 23 ) includes a first transistor (49) to which a high reference voltage V H is applied to the base and a low reference voltage V L to the base.
Is applied to the second transistor (50), and the third and fourth transistors (51) and (5) to which a differential voltage is applied to the base are applied.
A comparing section ( 53 ) composed of 2) and a difference voltage generating section ( 54 ) for generating the difference voltage according to the difference current between the output currents of the first and second current detection circuits (28) and (22), The comparison section ( 5
3 ) It is composed of drive transistors (55) and (56) which drive a display diode (27) according to the output of the display. If the resistors (57) and (58) are set to have the same value, the voltage at the point A becomes 1/2 V CC , and the high reference voltage V H and the low reference voltage V L are V H > 1/2 V CC , Set to V L <1 / 2V CC . If the output currents I 1 and I 2 of the first and second current generating circuits (21) and (22) are equal, the difference current becomes zero and the voltage at the point B becomes approximately 1/2 V CC . Become. Therefore, the first and fourth transistors (49) and (52) of the comparison circuit ( 53 ) are turned on, and the drive transistors (55) and (56) are turned off. Next, when the output current I 1 becomes zero, the voltage at the point B becomes lower than the voltage at the point A by the voltage drop V AB of the resistor (59) according to the output current I 2 , and 1 / 2V CC − It becomes V AB . Therefore, V
The resistance (59) so that the voltage of B is lower than L.
If the value of is set, the third and fourth transistors (51) and (52) of the comparison section ( 53 ) are turned off, and the first and second transistors (49) and (50) are turned on. , The drive transistors (55) and (56) are also turned on. Therefore, an output signal is generated at the output terminal (60) connected to the display diode (27).
更に、出力電流I2が零になると、出力電流I2に応じ
て、点Ｂの電圧は抵抗（59）の電圧降下分VBAだけ点Ａ
の電圧よりも上昇し、1/2VCC＋VBAとなる。従って、VH
よりも前記点Ｂの電圧が高くなる様に、前記抵抗（59）
の値を設定しておけば、比較部（53）の第１及び第２ト
ランジスタ（49）及び（50）がオフになり、第３及び第
４トランジスタ（51）及び（52）がオンになり、駆動ト
ランジスタ（55）及び（56）もオンになる。それ故、表
示用ダイオード（27）に接続される出力端子（60）に出
力信号が発生する。Furthermore, when the output current I 2 becomes zero, the voltage at the point B changes by the voltage drop V BA of the resistor (59) at the point A according to the output current I 2.
Rises above the voltage of and becomes 1 / 2V CC + V BA . Therefore, V H
So that the voltage at the point B becomes higher than the resistance (59).
If the value of is set, the first and second transistors (49) and (50) of the comparison section ( 53 ) are turned off, and the third and fourth transistors (51) and (52) are turned on. , The drive transistors (55) and (56) are also turned on. Therefore, an output signal is generated at the output terminal (60) connected to the display diode (27).
次に、第４図の第３電流検出回路（24）について説明
する。第３電流検出回路（24）は、所定の電流IBを流す
為の抵抗（61）及び（62）と、第１電流発生回路（21）
の出力電流に応じて電流I1を吸引するトランジスタ（6
3）と、第２電流発生回路（22）の出力電流に応じて電
流I2を吸引するトランジスタ（64）と、前記電流IB,I1
及びI2の関係に応じて動作する駆動トランジスタ（65）
とによって構成されており、前記電流の値は、IB＜I1,I
2となる様に設定されている。いま、第１及び第２電流
発生回路（21）及び（22）から出力電流が発生しないと
すれば、トランジスタ（63）及び（64）がオフになり、
電流IBに応じて駆動トランジスタ（65）がオンになる。
その為、出力端子（60）に出力信号が発生する。また、
第１及び第２電流発生回路（21）及び（22）の少くとも
一方に出力電流が発生し、トランジスタ（63）及び（6
4）の一方がオンになったとすれば、電流IBの吸引が行
なわれ、駆動トランジスタ（65）がオフになる。その
為、出力端子（60）に出力信号が発生しない。Next, the third current detection circuit ( 24 ) shown in FIG. 4 will be described. The third current detecting circuit (24), the resistance for flowing a predetermined current I B (61) and (62) and the first current generating circuit (21)
The transistor (6 that draws the current I 1 according to the output current of
3), a transistor (64) for drawing the current I 2 according to the output current of the second current generation circuit (22), and the currents I B , I 1
And a drive transistor (65) that operates according to the relationship of I 2
And the value of the current is I B <I 1 , I
It is set to be 2 . Now, assuming that no output current is generated from the first and second current generation circuits (21) and (22), the transistors (63) and (64) are turned off,
The drive transistor (65) turns on in response to the current I B.
Therefore, an output signal is generated at the output terminal (60). Also,
An output current is generated in at least one of the first and second current generation circuits (21) and (22), and the transistors (63) and (6
If 4) one is turned on, the suction of the current I B is performed, the driving transistor (65) is turned off. Therefore, no output signal is generated at the output terminal (60).
従って、第４図の回路を用いれば、第１及び第２電流
発生回路（21）及び（22）の一方から出力電流が発生し
ている場合は、差電流検出回路（23）が作動し、出力端
子（60）に出力信号を発生することが出来、第１及び第
２電流発生回路（21）及び（22）から共に出力電流が発
生しない場合は、第３電流検出回路（24）が作動し、出
力端子（60）に出力信号を発生することが出来、第１及
び第２電流発生回路（21）及び（22）から共に出力電流
が発生する場合は、差電流検出回路（23）及び第３電流
発生回路（24）を不動作にし、出力端子（60）に出力信
号を発生させない様にすることが出来る。Therefore, using the circuit of FIG. 4, when the output current is generated from one of the first and second current generation circuits (21) and (22), the differential current detection circuit ( 23 ) operates, An output signal can be generated at the output terminal (60), and when no output current is generated from both the first and second current generation circuits (21) and (22), the third current detection circuit ( 24 ) operates. However, if an output signal can be generated at the output terminal (60) and both the first and second current generation circuits (21) and (22) generate an output current, the difference current detection circuit ( 23 ) and It is possible to make the third current generating circuit ( 24 ) inoperative so that no output signal is generated at the output terminal (60).
第５図は、第１図の第１電流検出回路（21）の一例を
示すもので、（66）及び（67）は第１出力段増幅部（1
4）の正増幅器（35）を構成する第１及び第２パワート
ランジスタ、（68）は該第２パワートランジスタ（67）
のベースに抵抗（69）を介してベースが接続された第１
検出トランジスタ、（70）は該第１検出トランジスタ
（68）とベースが共通接続された第２検出トランジス
タ、及び（71）は前記第１検出トランジスタ（68）のコ
レクタ電流を反転する電流ミラー回路である。FIG. 5 shows an example of the first current detection circuit (21) of FIG. 1, in which (66) and (67) are the first output stage amplifier section (1).
The first and second power transistors (68) forming the positive amplifier ( 35 ) of (4) are the second power transistors (67).
First connected to the base of the resistor through a resistor (69)
A detection transistor, (70) is a second detection transistor whose base is commonly connected to the first detection transistor (68), and (71) is a current mirror circuit for inverting the collector current of the first detection transistor (68). is there.
スピーカ（16）が第１及び第２パワートランジスタ
（66）及び（67）の共通出力端に正常に接続されている
場合、オフセット電圧に応じて第２パワートランジスタ
（67）のコレクタに所定の電流が流れ、前記第２パワー
トランジスタ（67）とベースが共通接続された第１及び
第２検出トランジスタ（68）及び（70）のコレクタにも
前記所定の電流又はそれに比例した電流が流れる。従っ
て、電流ミラー回路（71）の出力電流は、第４図の流出
電流I1となり、第２検出トランジスタ（70）のコレクタ
電流は、流入電流I1となる。When the speaker (16) is normally connected to the common output terminals of the first and second power transistors (66) and (67), a predetermined current flows in the collector of the second power transistor (67) according to the offset voltage. Flows through the collectors of the first and second detection transistors (68) and (70) whose bases are commonly connected to the second power transistor (67). Therefore, the output current of the current mirror circuit ( 71 ) becomes the outflow current I 1 in FIG. 4, and the collector current of the second detection transistor (70) becomes the inflow current I 1 .
第２電流検出回路（22）は、第５図の第１電流検出回
路と略同様の回路構成となるが、差電流検出回路（23）
に供給する電流の極性が逆になるので、第１電流検出回
路（21）の電流ミラー回路（71）の出力電流を、別の電
流ミラー回路により更に反転する必要がある。The second current detection circuit (22) has substantially the same circuit configuration as the first current detection circuit of FIG. 5, but the difference current detection circuit ( 23 )
Since the polarities of the currents to be supplied to the first current detection circuit (21) are reversed, it is necessary to further invert the output current of the current mirror circuit ( 71 ) of the first current detection circuit (21) by another current mirror circuit.
（ト）発明の効果 以上述べた如く、本発明に依れば、増幅器と負荷との
接続状態を正しく検出することが出来る負荷接続状態検
出回路を提供出来る。特に、チェックモード設定回路に
よりチェックモードを設定し、オフセット発生回路を作
動させて検出を行なっているので、交流入力信号に左右
されず正確に動作する負荷接続状態検出回路を提供出来
る。又、差電流検出回路と第３検出回路を組み合わせて
検出を行なえば、左右負荷が共にオープン状態になった
場合も検出出来、検出精度が向上する。(G) Effect of the Invention As described above, according to the present invention, it is possible to provide a load connection state detection circuit capable of correctly detecting the connection state between the amplifier and the load. In particular, since the check mode is set by the check mode setting circuit and the offset generation circuit is operated to perform detection, it is possible to provide a load connection state detection circuit that operates accurately regardless of the AC input signal. Further, if the differential current detection circuit and the third detection circuit are combined to perform detection, it is possible to detect even when both the left and right loads are open, and the detection accuracy is improved.
第１図は、本発明の一実施例を示す回路図、第２図はス
ピーカの接続状態を示す回路図、第３図は第１図のチェ
ックモード設定回路及びオフセット発生回路の具体例を
示す回路図、第４図は第１図の差電流検出回路及び第３
検出回路の具体例を示す回路図及び第５図は第１図の第
１電流検出回路の具体回路例を示す回路図である。 （29）……チェックモード設定回路、（31）……オフセ
ット発生回路、（21），（22），（24）……第1,第２及
び第３電流検出回路、（23）……差電流検出回路。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a connection state of speakers, and FIG. 3 is a specific example of the check mode setting circuit and the offset generating circuit of FIG. Circuit diagram, FIG. 4 is a differential current detection circuit of FIG.
A circuit diagram showing a concrete example of the detection circuit and FIG. 5 are circuit diagrams showing a concrete example of the first current detection circuit of FIG. (29) …… Check mode setting circuit, (31) …… Offset generating circuit, (21), (22), (24) …… First, second and third current detection circuits, (23) …… Difference Current detection circuit.
Claims (4)
れ配置された第１及び第２増幅器と、該第１及び第２増
幅器によってそれぞれ駆動される第１及び第２負荷とを
備え、前記第１及び第２増幅器の出力端子に負荷が正し
く接続されているか否かを検出する負荷接続状態検出回
路であって、 前記第１及び第２増幅器をそれぞれ構成する入力段増幅
部及び出力段増幅部と、 チェックモード信号を発生するチェックモード設定回路
と、 前記チェックモード信号に応じて前記入力段増幅部から
オフセット電圧を発生させるオフセット発生回路と、 前記オフセット電圧に応じて前記第１負荷に流れる電流
を検出する第１電流検出回路と、 前記オフセット電圧に応じて前記第２負荷に流れる電流
を検出する第２電流検出回路と、 前記第１及び第２電流検出回路の出力電流の差電流が所
定範囲内にあるか否かを検出する差電流検出回路と を備え、前記差電流が所定値以上のとき、負荷が正しく
接続されていないことを示す出力信号を発生する様にし
た負荷接続状態検出回路。1. A first and a second amplifier respectively arranged for amplifying left and right stainless signals, and a first and a second load respectively driven by the first and the second amplifier. And a load connection state detection circuit for detecting whether or not a load is properly connected to the output terminal of the second amplifier, the input stage amplification section and the output stage amplification section constituting the first and second amplifiers, respectively. A check mode setting circuit for generating a check mode signal; an offset generation circuit for generating an offset voltage from the input stage amplification section in response to the check mode signal; and a current flowing in the first load in accordance with the offset voltage. A first current detection circuit for detecting, a second current detection circuit for detecting a current flowing through the second load according to the offset voltage, the first and second A differential current detection circuit for detecting whether or not the differential current of the output current of the current detection circuit is within a predetermined range, and when the differential current is a predetermined value or more, an output indicating that the load is not properly connected A load connection state detection circuit that generates a signal.
幅部の入力端に配置される前置増幅部を不動作にする為
の禁止信号を発生する様にしたことを特徴とする請求項
第１項記載の負荷接続状態検出回路。2. The check mode setting circuit is configured to generate a prohibition signal for disabling a preamplifier arranged at an input end of an input stage amplifier. The load connection state detection circuit according to item 1.
一方から出力電流が発生していることを検出する第３電
流検出回路と、前記差電流検出回路又は前記第３電流検
出回路の出力信号に応じて、負荷が正しく接続されてい
ないことを示す出力信号を発生するオアゲードとを備え
ることを特徴とする請求項第１項記載の負荷接続状態検
出回路。3. A third current detection circuit for detecting that an output current is generated from at least one of the first and second current detection circuits, and the differential current detection circuit or the third current detection circuit. The load connection state detection circuit according to claim 1, further comprising: an ORGADE that generates an output signal indicating that the load is not properly connected according to the output signal.
に変換する変換部と、該変換部の出力電圧Vxと第１基準
電圧V1とを比較する第１比較部と、前記出力電圧Vxと前
記第１基準電圧V1よりも低い第２の基準電圧V2とを比較
する第２比較部とを有し、Vx＞V1又はVx＜V2となったと
き負荷が正しく接続されていないことを示す出力信号を
発生することを特徴とする請求項第１項記載の負荷接続
状態検出回路。4. The differential current detection circuit includes a conversion unit that converts the differential current into a voltage, a first comparison unit that compares an output voltage Vx of the conversion unit with a first reference voltage V 1, and the output. A second comparison unit that compares the voltage Vx with a second reference voltage V 2 that is lower than the first reference voltage V 1, and the load is correctly connected when Vx> V 1 or Vx <V 2 2. The load connection state detection circuit according to claim 1, wherein the load connection state detection circuit generates an output signal indicating that the load connection state is not established.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2103335A JP2523041B2 (en) | 1990-04-19 | 1990-04-19 | Load connection status detection circuit |
| KR1019910006212A KR0168053B1 (en) | 1990-04-19 | 1991-04-18 | Load connection state detector circuit |
| US07/687,157 US5148115A (en) | 1990-04-19 | 1991-04-18 | Load connection state detector circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2103335A JP2523041B2 (en) | 1990-04-19 | 1990-04-19 | Load connection status detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH042209A JPH042209A (en) | 1992-01-07 |
| JP2523041B2 true JP2523041B2 (en) | 1996-08-07 |
Family
ID=14351288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2103335A Expired - Fee Related JP2523041B2 (en) | 1990-04-19 | 1990-04-19 | Load connection status detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523041B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5411630B2 (en) | 2009-09-03 | 2014-02-12 | ローム株式会社 | Load drive device |
| JP6045726B2 (en) * | 2014-02-06 | 2016-12-14 | 三菱電機株式会社 | Audio equipment |
-
1990
- 1990-04-19 JP JP2103335A patent/JP2523041B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH042209A (en) | 1992-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976770B2 (en) | Amplifier circuit | |
| US7332969B2 (en) | Output offset protection for power amplifier | |
| JP3495620B2 (en) | BTL amplifier | |
| JP4765316B2 (en) | Power amplifier device | |
| JPS6119173B2 (en) | ||
| KR0168053B1 (en) | Load connection state detector circuit | |
| US5329171A (en) | Zero cross detection circuit | |
| JP2523041B2 (en) | Load connection status detection circuit | |
| JP3068642B2 (en) | Circuit for detecting output distortion | |
| JP2752135B2 (en) | Load connection status detection circuit | |
| JPH08172693A (en) | Loudspeaker driving circuit | |
| JP3545228B2 (en) | Abnormality detection circuit of power amplifier circuit | |
| CN1575541A (en) | Power amplifier module | |
| JP3867278B2 (en) | Amplifier and method for detecting the presence of a load | |
| JP4483010B2 (en) | Power amplifier protection circuit | |
| KR200146250Y1 (en) | Voice signal switching circuit | |
| JPS607549Y2 (en) | Output transistor protection circuit | |
| JP2762333B2 (en) | Amplifier circuit and signal amplifier IC | |
| JPH0774602A (en) | Signal selecting circuit | |
| JP3047944B2 (en) | Receiver IC | |
| JP2530542Y2 (en) | DC detection circuit | |
| JPH0513048Y2 (en) | ||
| JP3332102B2 (en) | Shock noise prevention circuit | |
| JPS6342638Y2 (en) | ||
| JP3060465B2 (en) | Television signal processing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |