JP2522686Y2 - Microcomputer power-on circuit - Google Patents

Microcomputer power-on circuit

Info

Publication number
JP2522686Y2
JP2522686Y2 JP4599890U JP4599890U JP2522686Y2 JP 2522686 Y2 JP2522686 Y2 JP 2522686Y2 JP 4599890 U JP4599890 U JP 4599890U JP 4599890 U JP4599890 U JP 4599890U JP 2522686 Y2 JP2522686 Y2 JP 2522686Y2
Authority
JP
Japan
Prior art keywords
flip
flop
output
circuit
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4599890U
Other languages
Japanese (ja)
Other versions
JPH048127U (en
Inventor
実 小野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP4599890U priority Critical patent/JP2522686Y2/en
Publication of JPH048127U publication Critical patent/JPH048127U/ja
Application granted granted Critical
Publication of JP2522686Y2 publication Critical patent/JP2522686Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] この考案は、マイクロコンピユータの電源投入回路に
関するものであり、特に、電池駆動のマイクロコンピユ
ータの消費電流を低減した電源投入回路に関するもので
ある。
[Detailed description of the invention] [Industrial application field] The invention relates to a power-on circuit of a microcomputer, and more particularly to a power-on circuit that reduces the current consumption of a battery-driven microcomputer.

[従来の技術] 従来、所謂電子手帳等のように操作用キーボードのキ
ースイツチで電源を投入し、電源オフ時にはソフトウエ
アにより処理しているものがある。
2. Description of the Related Art Conventionally, there is an apparatus such as a so-called electronic organizer in which power is turned on by a key switch of an operation keyboard, and processing is performed by software when the power is turned off.

別紙添付図面の第3図は従来の一般的な電源投入回路
(1)を示したものである。第3図に於て(2)はマイ
クロコンピユータ、(3)はCPU、(4)はJKフリツプ
フロツプである。前記JKフリツプフロツプ(4)の端子
Jは電源(5)へ、又、端子Kはアース(6)へ接続し
ている。そして、リセツト端子CLはCPU(3)のポート
(7)に接続し、クロツク端子CKはキーボード(図示せ
ず)のキースイツチ(8)、並びにCPU(3)のリセツ
ト端子(9)に接続されている。
FIG. 3 of the accompanying drawings shows a conventional general power-on circuit (1). In FIG. 3, (2) is a microcomputer, (3) is a CPU, and (4) is a JK flip-flop. The terminal J of the JK flip-flop (4) is connected to the power source (5), and the terminal K is connected to the ground (6). The reset terminal CL is connected to a port (7) of the CPU (3), and the clock terminal CK is connected to a key switch (8) of a keyboard (not shown) and a reset terminal (9) of the CPU (3). I have.

前記JKフリツプフロツプ(4)の動作は、別表1の真
理値表に示す通りであり、リセツト端子(9)の入力が
Loのときは、J端子及びK端子の入力レベル、並びにク
ロツク入力パルスに係らず出力QはLo、はHiになる。
又、リセツト端子CLの入力がHiのときは、クロツクパル
スの立下がりの時点で出力QはHi、はLoとなり立上が
りでは変化しない。
The operation of the JK flip-flop (4) is as shown in the truth table of the separate table 1, and the input of the reset terminal (9) is
In the case of Lo, the output Q becomes Lo and Hi regardless of the input level of the J terminal and the K terminal and the clock input pulse.
When the input of the reset terminal CL is Hi, the output Q becomes Hi and Lo at the falling edge of the clock pulse, and does not change at the rising edge.

第4図のタイミングチヤートに示すように、待機状態
にある前記電源投入回路(1)のリセツト端子CL並びに
クロツク端子CKは電源からの入力によつてHiとなつてい
る。前記キースイツチ(8)をオンすると、クロツク端
子CKの入力レベルの立下がり(A)によつて出力QがHi
になり、トランジスタ(10)(11)をオンにしてマイク
ロコンピユータ(2)の電源を立上げ、同時にCPU
(3)をリセツトする。
As shown in the timing chart of FIG. 4, the reset terminal CL and the clock terminal CK of the power-on circuit (1) in the standby state are set to Hi by the input from the power supply. When the key switch (8) is turned on, the output Q becomes Hi due to the fall (A) of the input level of the clock terminal CK.
Turns on the transistors (10) and (11) to turn on the power of the microcomputer (2),
(3) is reset.

このとき、真理値表に示すように、リセツト端子CLの
入力がLoでは出力QはLoになり、電源を立上げられない
ためCPU(3)には常時電圧が供給されてポート(7)
の出力をHiにしている。又、電源をオフするときは、内
蔵ソフトウエアによつてCPU(3)のポート出力を下げ
(B)、リセツト端子(9)の入力レベルをLoとして出
力QをLoへ変化させ、トランジスタ(10)(11)をオフ
にする。
At this time, as shown in the truth table, when the input of the reset terminal CL is Lo, the output Q becomes Lo, and since the power cannot be turned on, the voltage is always supplied to the CPU (3) and the port (7)
Is set to Hi. When the power is turned off, the port output of the CPU (3) is lowered (B) by the built-in software, the input level of the reset terminal (9) is changed to Lo, and the output Q is changed to Lo. ) Turn off (11).

[考案が解決しようとする課題] 前述した従来の電源投入回路は、システム起動のため
常時CPUに通電している。又、電源投入時のラツチアツ
プによるCPUの破壊を防止するためにも電圧を供給して
おく必要がある。
[Problem to be Solved by the Invention] The conventional power-on circuit described above always supplies power to the CPU for system startup. Further, it is necessary to supply a voltage in order to prevent the destruction of the CPU due to the latch when the power is turned on.

従って、待機状態における消費電流低減のため、CPU
はスタンバイモードを有し、スタンバイ時にポート出力
がHiであるものに限定される。
Therefore, to reduce current consumption in the standby state,
Has a standby mode, and is limited to those in which the port output is Hi during standby.

そこで、電源オフ時の消費電流を可及的に低減すると
ともにCPUの選択の制限を解消し、電池寿命の延長及び
設計の自由度を拡大したマイクロコンピユータの電源投
入回路を提供するために解決せられるべき技術的課題が
生じてくるのであり、本考案は該課題を解決することを
目的とする。
In order to reduce the current consumption when the power is turned off as much as possible and eliminate the restriction on the selection of the CPU, the solution is to provide a power-on circuit for microcomputers that extends battery life and expands the design flexibility. The technical problem to be solved arises, and the present invention aims to solve the problem.

[課題を解決するための手段] この考案は上記目的を達成するために提案せられたも
のであり、フリツプフロツプのクロツク端子へ入力する
クロツクパルスにより出力Qで電源回路のトランジスタ
をオンとしてマイクロコンピユータを起動する電源投入
回路に於て、第1並びに第2のJKフリツプフロツプから
なり、前記第1並びに第2のJKフリツプフロツプの端子
Jを電源へ接続し、端子Kをアースへ接続し、前記第2
のJKフリツプフロツプのクロツク端子へマイクロコンピ
ユータのCPUのポート出力を接続するとともに、前記第
2のJKフリツプフロツプの出力Qは、積分回路を介して
前記第1並びに第2のJKフリツプフロツプのリセツト端
子へ接続し、第1のJKフリツプフロツプの出力Qを電源
回路に入力し、前記第1のJKフリツプフロツプのクロツ
ク端子へ入力されるクロツクパルスによつて、前記ポー
ト出力に係らず、該出力Qの反転で電源回路のトランジ
スタをオンとし、マイクロコンピユータを起動させるこ
とを特徴とするマイクロコンピユータの電源投入回路を
提供せんとするものである。
[Means for Solving the Problems] This invention has been proposed in order to achieve the above-mentioned object, and activates a micro computer by turning on a transistor of a power supply circuit with an output Q by a clock pulse input to a clock terminal of a flip-flop. The first and second JK flip-flops, the terminal J of the first and second JK flip-flops is connected to a power source, the terminal K is connected to ground, and the second JK flip-flop is connected to the ground.
The port output of the CPU of the micro computer is connected to the clock terminal of the JK flip-flop, and the output Q of the second JK flip-flop is connected to the reset terminals of the first and second JK flip-flops via an integrating circuit. , The output Q of the first JK flip-flop is input to the power supply circuit, and the output Q is inverted by the clock pulse input to the clock terminal of the first JK flip-flop irrespective of the port output. Another object of the present invention is to provide a micro computer power-on circuit characterized by turning on a transistor and starting the micro computer.

[作用] CPUのポート出力をクロツク端子に接続した第2のJK
フリツプフロツプの出力は電源接続によりHiになり、
積分回路を介して第1並びに第2のJKフリツプフロツプ
のリセツト端子に遅延して入力される。そして、キース
イツチの操作によつて、第1のJKフリツプフロツプのク
ロツク端子にクロツクパルスが入力されると、リセツト
端子入力レベルがHiであるから出力QがHiになり電源回
路のトランジスタをオンにしてマイクロコンピユータが
起動される。
[Operation] The second JK in which the port output of the CPU is connected to the clock terminal
The output of the flip-flop becomes Hi by the power supply connection,
The signal is delayed and input to the reset terminals of the first and second JK flip-flops via the integration circuit. When a clock pulse is input to the clock terminal of the first JK flip-flop by operating the key switch, the output Q becomes Hi because the reset terminal input level is Hi, and the transistor of the power supply circuit is turned on to turn on the micro computer. Is started.

電源をオフするときは、第2のJKフリツプフロツプに
接続したCPUのポート出力を低下させると、この立下が
りによつて出力がLoになり、第1及び第2のJKフリツ
プフロツプのリセツト端子入力がLoとなつて、第1のJK
フリツプフロツプの出力QをLoとし、電源回路のトラン
ジスタがオフになる。
When the power is turned off, when the port output of the CPU connected to the second JK flip-flop is lowered, the output becomes Lo at the falling edge, and the reset terminal input of the first and second JK flip-flops becomes Lo. And the first JK
The output Q of the flip-flop is set to Lo, and the transistor of the power supply circuit is turned off.

又、第1のJKフリツプフロツプのリセツト端子は積分
回路を介して第2のJKフリツプフロツプの出力を入力
しているので、電池装着時や主電源スイツチの投入等の
場合に、第1のJKフリツプフロツプの出力Qが同時にHi
となることがなく、ラツチアツプによるCPUの破壊が防
止される。
Further, since the reset terminal of the first JK flip-flop receives the output of the second JK flip-flop via the integration circuit, the first JK flip-flop is connected to the first JK flip-flop when the battery is installed or the main power switch is turned on. Output Q is Hi at the same time
And destruction of the CPU due to the latch-up is prevented.

[実施例] 以下、この考案の一実施例を別紙添付図面の第1図及
び第2図に従って詳述する。尚、従来例で使用した符号
と同一構成の部分は同一符号を使用するものとする。第
1図は電源投入回路(20)の回路図であり、(2)はマ
イクロコンピユータ、(3)はCPU、(4)は第1のJK
フリツプフロツプ(以下、FF1という。)、(21)は第
2のJKフリツプフロツプ(以下、FF2という。)であ
る。CPU(3)のポート(7)はFF2(21)のクロツク端
子CK2に接続し、該FF2(21)の出力は、CとRによる
積分回路(22)を介してFF2(21)並びにFF1(4)の夫
々のリセツト端子CL1,CL2へ接続している。
Embodiment An embodiment of the present invention will be described below in detail with reference to FIGS. 1 and 2 of the accompanying drawings. The parts having the same configuration as the reference numerals used in the conventional example will use the same reference numerals. FIG. 1 is a circuit diagram of a power-on circuit (20), (2) a microcomputer, (3) a CPU, and (4) a first JK.
The flip-flop (hereinafter referred to as FF1) and (21) are the second JK flip-flop (hereinafter referred to as FF2). The port (7) of the CPU (3) is connected to the clock terminal CK2 of the FF2 (21), and the output of the FF2 (21) is supplied to the FF2 (21) and the FF1 ( 4) connected to the respective reset terminals CL1 and CL2.

前記CPU(3)のリセツト端子(9)は、ラツチアツ
プ防止のためトランジスタ(23)を介して後段のFF1
(4)のクロツク端子CK1とキースイツチ(8)とに接
続されている。又、FF1(4)並びにFF2(21)のJ端子
は電源(5)へ接続し、K端子はアース(6)へ接地し
ている。前記FF1(4)の出力Qは、トランジスタ(1
0)(11)にて構成した電源回路(24)へ接続し、マイ
クロコンピユータ(2)への電源のオン/オフを制御す
る。尚、(25)は電源スイツチである。
A reset terminal (9) of the CPU (3) is connected to a subsequent FF1 through a transistor (23) to prevent a latch.
It is connected to the clock terminal CK1 of (4) and the key switch (8). The J terminal of FF1 (4) and FF2 (21) is connected to the power supply (5), and the K terminal is grounded to the earth (6). The output Q of the FF1 (4) is a transistor (1
0) Connects to the power supply circuit (24) configured in (11) and controls on / off of the power supply to the microcomputer (2). Incidentally, (25) is a power switch.

第2図は、当該電源投入回路(20)の各部のタイミン
グチヤートであり、従来例で示した別表の真理値表を参
照して説明する。先ず、電源スイツチ(25)による電源
投入時(C)でFF2(21)の出力はHiとなり、リセツ
ト端子CL1,CL2の入力は積分回路(22)により一定時間
t遅延してHiになる。次に、キースイツチ(8)の操作
によりクロツク端子CK1へクロツクパルスが入力される
と(D)、該パルスの立下がりによつて出力QがHiとな
り、トランジスタ(10)(11)をオンし、マイクロコン
ピユータ(2)に通電して起動させる。このとき、FF2
(21)のクロツク端子CK2の入力は、CPU(3)のポート
(7)出力のHi/Loに係らず、出力はHiとなつてい
る。
FIG. 2 is a timing chart of each part of the power-on circuit (20), which will be described with reference to a separate truth table shown in the conventional example. First, when the power is turned on by the power switch (25) (C), the output of FF2 (21) becomes Hi, and the inputs of the reset terminals CL1 and CL2 become Hi with a delay of t for a predetermined time by the integration circuit (22). Next, when a clock pulse is inputted to the clock terminal CK1 by the operation of the key switch (8) (D), the output Q becomes Hi due to the fall of the pulse, and the transistors (10) and (11) are turned on, and the microcontroller is turned on. The computer (2) is energized and started. At this time, FF2
The input of the clock terminal CK2 of (21) is Hi regardless of the output Hi / Lo of the port (7) of the CPU (3).

マイクロコンピユータ(2)への通電をオフにすると
きは、ソフトウエアによつてCPU(3)のポート(7)
の出力を下げ(E)出力QをLoにすると、リセツト端子
CL1,CL2の入力は時間t遅延してLoになる。依って、FF2
(21)の出力はHiになり、CL1,CL2がHiとなつて
(F)次回のキースイツチ(8)による電源投入の待機
状態となる。
When turning off the power to the microcomputer (2), the port (7) of the CPU (3) is controlled by software.
(E) When the output Q is set to Lo, the reset terminal
The inputs of CL1 and CL2 are delayed by time t and become Lo. Therefore, FF2
The output of (21) becomes Hi, and CL1 and CL2 become Hi.

尚、この考案は、この考案の精神を逸脱しない限り種
々の改変を為すことができ、例えば、FF1(4)の出力
を使って電源の制御を行うことも可能である。
The present invention can be variously modified without departing from the spirit of the present invention. For example, it is also possible to control the power supply using the output of FF1 (4).

[考案の効果] この考案は上記一実施例に詳述したように、待機時に
はCPUの電源をオフとしておくため、前記CPUにスタンバ
イモードを設ける必要がない。又、従来はポート出力が
スタンバイモードでLoとなるCPUでは電源の立上げが不
可能であつたが、本考案によれば不定のポート出力をク
ロツク端子に入力した状態で電源の立上げができる。
[Effects of the Invention] In the present invention, as described in detail in the above-described embodiment, since the power supply of the CPU is turned off during standby, it is not necessary to provide the CPU with a standby mode. Further, conventionally, the port output has been made impossible to start-up of the power supply in which the L o CPU in the standby mode, the start-up of the power supply in a state where the indefinite port output, according to the present invention has been input to the clock terminal it can.

従って、消費電流が低減されるとともに、CPUの選択
の制限が解消され、性能の向上並びにコストの低減に寄
与できる。
Therefore, the current consumption is reduced, and the restriction on the selection of the CPU is eliminated, which can contribute to an improvement in performance and a reduction in cost.

【図面の簡単な説明】[Brief description of the drawings]

第1図及び第2図は本考案の一実施例を示し、第1図は
電源投入回路の回路図、第2図は同回路のタイミングチ
ヤートである。第3図及び第4図は従来例を示し、第3
図は電源投入回路の回路図、第4図は同回路のタイミン
グチヤートである。 (2)……マイクロコンピユータ (3)……CPU (4)……第1のJKフリツプフロツプ (7)……ポート、(10)(11)……トランジスタ (20)……電源投入回路 (21)……第2のJKフリツプフロツプ (22)……積分回路、(24)……電源回路
1 and 2 show an embodiment of the present invention. FIG. 1 is a circuit diagram of a power-on circuit, and FIG. 2 is a timing chart of the circuit. 3 and 4 show a conventional example, and FIG.
FIG. 4 is a circuit diagram of a power-on circuit, and FIG. 4 is a timing chart of the circuit. (2) Microcomputer (3) CPU (4) First JK flip-flop (7) Port (10) (11) Transistor (20) Power-on circuit (21) …… the second JK flip-flop (22) …… the integration circuit, (24) …… the power supply circuit

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】フリツプフロツプのクロツク端子へ入力す
るクロツクパルスにより出力Qで電源回路のトランジス
タをオンとしてマイクロコンピユータを起動する電源投
入回路に於て、第1並びに第2のJKフリツプフロツプか
らなり、前記第1並びに第2のJKフリツプフロツプの端
子Jを電源へ接続し、端子Kをアースへ接続し、前記第
2のJKフリツプフロツプのクロツク端子へマイクロコン
ピユータのCPUのポート出力を接続するとともに、前記
第2のJKフリツプフロツプの出力は、積分回路を介し
て前記第1並びに第2のJKフリツプフロツプのリセツト
端子へ接続し、第1のJKフリツプフロツプの出力Qを電
源回路に入力し、前記第1のJKフリツプフロツプのクロ
ツク端子へ入力されるクロツクパルスによつて、前記ポ
ート出力に係らず、該出力Qの反転で電源回路のトラン
ジスタをオンとし、マイクロコンピユータを起動させる
ことを特徴とするマイクロコンピユータの電源投入回
路。
1. A power supply circuit for starting a micro computer by turning on a transistor of a power supply circuit with an output Q by a clock pulse input to a clock terminal of a flip-flop, comprising a first and a second JK flip-flop. The terminal J of the second JK flip-flop is connected to the power supply, the terminal K is connected to the ground, the port output of the micro computer CPU is connected to the clock terminal of the second JK flip-flop, and the second JK flip-flop is connected to the clock terminal of the second JK flip-flop. The output of the flip-flop is connected to the reset terminals of the first and second JK flip-flops via an integrating circuit, the output Q of the first JK flip-flop is input to the power supply circuit, and the clock terminal of the first JK flip-flop is connected. In response to a clock pulse input to the The turns on the transistor of the power supply circuit in inverted power-up circuit of the microcomputer, characterized in that to activate the microcomputer.
JP4599890U 1990-04-28 1990-04-28 Microcomputer power-on circuit Expired - Lifetime JP2522686Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4599890U JP2522686Y2 (en) 1990-04-28 1990-04-28 Microcomputer power-on circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4599890U JP2522686Y2 (en) 1990-04-28 1990-04-28 Microcomputer power-on circuit

Publications (2)

Publication Number Publication Date
JPH048127U JPH048127U (en) 1992-01-24
JP2522686Y2 true JP2522686Y2 (en) 1997-01-16

Family

ID=31560685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4599890U Expired - Lifetime JP2522686Y2 (en) 1990-04-28 1990-04-28 Microcomputer power-on circuit

Country Status (1)

Country Link
JP (1) JP2522686Y2 (en)

Also Published As

Publication number Publication date
JPH048127U (en) 1992-01-24

Similar Documents

Publication Publication Date Title
US7761727B2 (en) Micro-controller having USB control unit, MC unit and oscillating circuit commonly used by the USB control unit and the MC unit
US6654898B1 (en) Stable clock generation internal to a functional integrated circuit chip
JPS62166419A (en) Multifrequency clock generator
JPH10161767A (en) Device and method for automatically sequencing clock within data processing system in starting and finishing power saving state
CN111142654A (en) Low-power-consumption chip architecture system with multiple wake-up source inputs and quick starting method
KR100546227B1 (en) Clock Generation Method and System
KR100392451B1 (en) Portable computer system and controlling method thereof
JPS60116019A (en) Method and apparatus for selectively disabling power down instruction for data processor
KR950000548B1 (en) Computer system with electric power unit
JP2522686Y2 (en) Microcomputer power-on circuit
JP3368815B2 (en) Flip-flop circuit
US6006327A (en) Option setting device and method for providing various settings through software means to a computer motherboard
JP3089408B2 (en) Reset signal control circuit for one-chip microcomputer
JP3892693B2 (en) Clock noise elimination circuit
JP3727670B2 (en) Microcontroller
TW479398B (en) Power-saving control method for turn-on recognition and the control interface thereof
JP2563570B2 (en) Set / reset flip-flop circuit
JPS5818644B2 (en) Data processing system operation control method
JPS6375913A (en) Power controller for personal computer
EP0535539A1 (en) CPU-exchangeable computer system
JPH1049257A (en) Information processor
JPH0734169B2 (en) Micro computer
JPH03274810A (en) Semiconductor integrated circuit
KR200208541Y1 (en) PC power switch and KEY LOCK common device
JPH06102986A (en) Microcomputer circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term