JP2522401B2 - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JP2522401B2
JP2522401B2 JP1213814A JP21381489A JP2522401B2 JP 2522401 B2 JP2522401 B2 JP 2522401B2 JP 1213814 A JP1213814 A JP 1213814A JP 21381489 A JP21381489 A JP 21381489A JP 2522401 B2 JP2522401 B2 JP 2522401B2
Authority
JP
Japan
Prior art keywords
sequence program
time
mode
arithmetic
determination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1213814A
Other languages
Japanese (ja)
Other versions
JPH0377104A (en
Inventor
重信 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1213814A priority Critical patent/JP2522401B2/en
Publication of JPH0377104A publication Critical patent/JPH0377104A/en
Application granted granted Critical
Publication of JP2522401B2 publication Critical patent/JP2522401B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシーケンスプログラムを繰り返し実行しなが
ら電子機器の動作制御を行うサイクリック演算方式のプ
ログラマブルコントローラに関する。
Description: TECHNICAL FIELD The present invention relates to a programmable controller of a cyclic arithmetic system that controls the operation of an electronic device while repeatedly executing a sequence program.

〔従来の技術〕[Conventional technology]

プログラマブルコントローラはシーケスコントローラ
とも呼ばれ、シーケンスプログラムを実行することによ
り電子機器の動作制御を行う装置として知られている。
プログラマブルコントローラの中で、同一のシーケンス
プログラムを繰り返し実行するサイクリック演算方式の
プログラマブルコントローラでは、上記シーケンスプロ
グラムの実行時間の短縮化が望まれており、この要求に
応じて、プログラマブルコントローラの演算速度も高速
になってきた。
The programmable controller is also called a sequence controller, and is known as an apparatus that controls the operation of an electronic device by executing a sequence program.
Among the programmable controllers, in the cyclic operation type programmable controller that repeatedly executes the same sequence program, it is desired to shorten the execution time of the above sequence program, and in response to this request, the operation speed of the programmable controller is also increased. It's getting faster.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

しかしながら、たとえば油圧機器などのように動作応
答が遅い制御対象機器ではプログラマブルコントローラ
の動作周期に追従できないという不具合が生じる。その
結果、制御対象機器の動作周期に合わせて、情報信号を
入出力するために、同期用のバッファメモリをプログラ
マブルコントローラ内に設けなければならず、装置が高
価になるという解決すべき課題があった。また、動作応
答の速い制御対象機器用のプログラマブルコントローラ
と動作応答の遅い制御対象機器用のプログラマブルコン
トローラとを別途に製造しなければならないという不具
合も従来のプログラマブルコントローラにはあった。
However, a control target device such as a hydraulic device having a slow operation response cannot follow the operation cycle of the programmable controller. As a result, a buffer memory for synchronization must be provided in the programmable controller in order to input / output the information signal in accordance with the operation cycle of the controlled device, and there is a problem to be solved that the device becomes expensive. It was Further, the conventional programmable controller has a drawback that a programmable controller for a controlled device having a fast operation response and a programmable controller for a controlled device having a slow operation response must be separately manufactured.

そこで本発明の目的は、動作応答の速い制御対象機器
および動作応答の遅い制御対象機器にも接続可能な汎用
のプログラマブルコントローラを提供することにある。
Therefore, an object of the present invention is to provide a general-purpose programmable controller that can be connected to a control target device having a fast operation response and a control target device having a slow operation response.

〔課題を解決するための手段〕[Means for solving the problem]

このような目的を達成するため本発明は、シーケンス
プログラムの演算の終了後、ただちに次回の当該シーケ
ンスプログラムの演算を実行する第1モードおよび前記
シーケンスプログラムの実行時間を一定時間以上とする
第2モードを選択的に指示するモード指示手段と、外部
からの指示に応じて前記シーケンスプログラムの演算を
実行する演算手段と、前記モード指示手段により指示さ
れた第2モードにおいて、前記演算手段による前記シー
ケンスプログラムの演算開始時点に同期して起動し、前
記一定時間を計時する計時手段と、該計時手段の計時結
果に基き、前記シーケンスプログラムの一回の演算実行
時間が前記一定時間よりも短いか否かを判定する判定手
段と、前記第2モードにおいて、前記判定手段の判定結
果が肯定判定の場合は、前記計時手段により前記一定時
間が計時された時点に同期して前記シーケンスプログラ
ムの次回の演算の実行を前記演算手段に指示し、前記第
2モードにおいて前記判定手段の判定結果が否定判定の
場合において、または前記第1モードにおいて、前記シ
ーケンスプログラムの演算終了時点に同期して当該シー
ケンスプログラムの次回の演算の実行を前記演算手段に
指示する制御手段とを具えたことを特徴とする。
In order to achieve such an object, the present invention provides a first mode in which the next operation of the sequence program is executed immediately after the operation of the sequence program is finished, and a second mode in which the execution time of the sequence program is set to a certain time or more. In the second mode instructed by the mode instructing means, the sequence program in the second mode instructed by the mode instructing means. Of the sequence program, which is started in synchronism with the calculation start time and measures the fixed time, and whether or not the one-time calculation execution time of the sequence program is shorter than the fixed time based on the time measurement result of the time measuring means. In the second mode, the determination result of the determination means is positive. In the case where the determination result of the determination unit in the second mode is a negative determination in the second mode, the next execution of the sequence program operation is instructed to the operation unit in synchronization with the time when the certain time is timed by the time measurement unit. Or in the first mode, the control means for instructing the calculation means to execute the next calculation of the sequence program in synchronization with the calculation end time of the sequence program.

〔作用〕[Action]

本発明では、シーケンスプログラムの演算終了後、た
だちに次回のシーケンスプログラムの演算を開始する従
来と同様の第1モードとシーケンスプログラムの演算実
行時間を一定時間とする本発明の第2モードを選択でき
るので、応答の早い制御対象機器および応答の遅い制御
対象機器のいずれにもプログラマブルコントローラを接
続することができる。
According to the present invention, it is possible to select the first mode similar to the conventional one in which the operation of the next sequence program is started immediately after the operation of the sequence program is finished and the second mode of the present invention in which the operation execution time of the sequence program is a fixed time. The programmable controller can be connected to both the control target device having a fast response and the control target device having a slow response.

〔実施例〕〔Example〕

以下、図面を参照して本発明の実施例を詳細に説明す
る。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明実施例の基本構成を示す。 FIG. 1 shows the basic configuration of the embodiment of the present invention.

第1図において、100は外部からの指示に応じてシー
ケンスプログラムの演算を実行する演算手段である。20
0は演算手段100のシーケンスプログラムの演算開始時点
に同期して起動し、一定時間を計時する計時手段であ
る。300は計時手段200の計時結果に基き、シーケンスプ
ログラムの一回の演算実行時間が一定時間よりも短いか
否かを判定する判定手段である。400は判定手段300の判
定結果が肯定判定のときは計時手段200により一定時間
が計時された時点に同期して前記シーケンスプログラム
の次回の演算の実行を前記演算手段100に指示し、判定
手段300の判定結果が否定判定のときはシーケンスプロ
グラムの演算が終了した時点に同期してシーケンスプロ
グラムの次回の演算の実行を前記演算手段に指示する制
御手段である。500はシーケンスプログラムの演算の終
了後直ちに次回の当該シーケンスプログラムの演算を実
行する第1モードおよびシーケンスプログラムの実行時
間を一定時間以上とする第2モードを選択的に指示する
モード指示手段である。
In FIG. 1, reference numeral 100 is a calculation means for executing the calculation of the sequence program in response to an instruction from the outside. 20
Reference numeral 0 is a clocking means that starts in synchronization with the calculation start time of the sequence program of the calculating means 100 and measures a fixed time. Reference numeral 300 is a judging means for judging whether or not the time for which one operation of the sequence program is executed is shorter than a predetermined time, based on the time-measured result of the time-measurement means 200. When the determination result of the determination means 300 is affirmative, 400 instructs the operation means 100 to execute the next operation of the sequence program in synchronization with the time when the fixed time is measured by the time measurement means 200. When the result of the determination is negative, the control means instructs the arithmetic means to execute the next arithmetic operation of the sequence program in synchronization with the end of the arithmetic operation of the sequence program. Reference numeral 500 denotes a mode instructing means for selectively instructing a first mode in which the next operation of the sequence program is executed immediately after the operation of the sequence program is finished and a second mode in which the execution time of the sequence program is set to a predetermined time or more.

なお、制御手段400は第2モードにおいて、判定手段3
00の判定結果が肯定判定の場合に、計時手段200により
一定時間が計時された時点に同期してシーケンスプログ
ラムの次回の演算の実行を演算手段100に指示し、第2
モードにおいて判定手段300の判定結果が否定判定の場
合において又は、第1モードにおいて、シーケンスプロ
グラムの演算終了時点に同期して当該シーケンスプログ
ラムの次回の演算の実行を演算手段100に指示する。
In the second mode, the control unit 400 determines the determination unit 3
When the result of the determination of 00 is affirmative, the arithmetic means 100 is instructed to execute the next arithmetic operation of the sequence program in synchronism with the time when the constant time is measured by the timer means 200.
When the determination result of the determination means 300 is negative in the mode or in the first mode, the arithmetic means 100 is instructed to execute the next operation of the sequence program in synchronization with the end time of the operation of the sequence program.

第2図は本発明実施例の具体的な回路構成を示す。 FIG. 2 shows a concrete circuit configuration of the embodiment of the present invention.

第2図において、プログラマブルコントローラ1000を
主に構成する中央演算処理装置(CPU)1,メモリ2およ
び入出力(I/O)インターフェース3が内部バス4に接
続され、モードスイッチ6およびタイマ5がCPU1に接続
されている。CPU1はシーケンスプログラムを実行すると
共に、その実行結果を、I/Oインターフェース3を介し
て制御対象機器500に送信することにより制御対象機器5
00の動作を制御する。CPU1が演算手段,判定手段および
制御手段として動作する。メモリ2は制御対象機器500
から受信した情報信号を一時記憶しておく接点メモリ領
域と、ローダと呼ばれるプログラム入力装置8から入力
されたシーケンスプログラムを一時記憶するシーケンス
プログラムメモリ領域とを有する。モードスイッチ6は
従来と同様の、シーケンスプログラムの終了後直ちに次
回のシーケンスプログラムを実行する第1モードおよび
本発明の一定時間以上でシーケンスプログラムを実行す
る第2モードを選択的に指示入力する。モードスイッチ
6がモード指示手段として動作する。タイマ5は第5モ
ードにおいてシーケンスプログラムの実行の開始タイミ
ングを定める一定時間を繰り返し計時する。タイマ5が
計時手段に相当する。
In FIG. 2, a central processing unit (CPU) 1, a memory 2 and an input / output (I / O) interface 3 which mainly constitute the programmable controller 1000 are connected to an internal bus 4, and a mode switch 6 and a timer 5 are connected to the CPU 1. It is connected to the. The CPU 1 executes the sequence program and transmits the execution result to the control target device 500 via the I / O interface 3 so that the control target device 5
00 is controlled. The CPU1 operates as a calculation means, a judgment means and a control means. Memory 2 is control target device 500
It has a contact memory area for temporarily storing the information signal received from, and a sequence program memory area called a loader for temporarily storing the sequence program input from the program input device 8. The mode switch 6 selectively inputs the first mode in which the next sequence program is executed immediately after the completion of the sequence program and the second mode in which the sequence program is executed for a predetermined time or more in the present invention, as in the conventional case. The mode switch 6 operates as a mode instructing means. The timer 5 repeatedly counts a fixed time that determines the start timing of execution of the sequence program in the fifth mode. The timer 5 corresponds to the time measuring means.

このような回路の動作の第3図のフローチャートを参
照しながら説明する。
The operation of such a circuit will be described with reference to the flowchart of FIG.

第3図は第2図に示すCPU1が実行するシーケンスプロ
グラムの1回の実行のための制御手順を示す。
FIG. 3 shows a control procedure for one execution of the sequence program executed by the CPU 1 shown in FIG.

第3図において、CPU1はメモリ2からシーケンスプロ
グラムを読出し、シーケンスプログラムに規定されるシ
ーケンス命令を演算処理を実行する(第3図のステップ
S1)。シーケンスプログラムの実行処理はCPU1の1回の
演算処理時間(スキャンタイムと称す)の中で大きな割
合を占め、シーケンスプログラムの大きさや、シーケン
スプログラム内で規定されるシーケンス命令の種類によ
って1回の処理時間は多少変動する。シーケンスプログ
ラムの実行に際し、メモリ2内の接点メモリ領域に格納
されている制御対象機器500からの送信情報が用いられ
る。シーケンスプログラムの実行の結果算出された、制
御対象機器500に送信する情報も上記接点メモリ領域に
記憶される。
In FIG. 3, the CPU 1 reads a sequence program from the memory 2 and executes a sequence instruction defined in the sequence program to perform arithmetic processing (steps in FIG. 3).
S1). The execution processing of the sequence program occupies a large proportion in one calculation processing time (referred to as scan time) of the CPU1, and one processing is executed depending on the size of the sequence program and the type of the sequence instruction defined in the sequence program. Time varies slightly. When the sequence program is executed, the transmission information from the controlled device 500 stored in the contact memory area in the memory 2 is used. Information calculated as a result of execution of the sequence program and transmitted to the controlled device 500 is also stored in the contact memory area.

次に、CPU1は、接点メモリ領域内の上記送信情報を読
出し、I/Oインターフェース3を介して制御対象機器500
に転送する。また、CPU1は制御対象機器500から受信し
た情報信号を接点メモリ2に書き込む(第3図のステッ
プS2)。なお、上述のスキャンタイムの大小により、ス
テップS2の入出力処理,入出力応答時間(速度)も変化
する。
Next, the CPU 1 reads the above transmission information in the contact memory area and controls the device to be controlled 500 via the I / O interface 3.
Transfer to. Further, the CPU 1 writes the information signal received from the controlled device 500 in the contact memory 2 (step S2 in FIG. 3). The input / output processing and the input / output response time (speed) in step S2 also change depending on the magnitude of the scan time.

続いて、第3図のステップS3の手順でモードスイッチ
6のレベル状態を調べることによりモードスイッチ6に
より指示されているモードを識別する。たとえばモード
スイッチ6がオンの場合は、一定時間以上のシーケンス
プログラムの実行モード、すなわち第2モードと判定
し、前回のスキャン処理で起動されたタイマ5の計時終
了を待つ(第3図のステップS3→S4〜S4)。
Then, the mode designated by the mode switch 6 is identified by checking the level state of the mode switch 6 in the procedure of step S3 in FIG. For example, when the mode switch 6 is on, it is determined that the execution mode of the sequence program for a certain time or more, that is, the second mode, and waits for the timer 5 started by the previous scan processing to finish measuring time (step S3 in FIG. 3). → S4 ~ S4).

タイマ5の計時終了に応じて、次回のスキャンニング
処理のためにタイマ5を再起動して1回のスキャンニン
グ処理を終了する(第3図のステップS4→S5)。
In response to the timing of the timer 5 being completed, the timer 5 is restarted for the next scanning process and one scanning process is completed (steps S4 → S5 in FIG. 3).

一方、上記モードスイッチ6のレベルがオフであり、
従来例と同様の処理モード(第1モード)が指示されて
いるときは、本制御手順を終了し、一回のスキャンニン
グ処理を終了する。以下、上述の手順がCPU1により繰り
返し実行される。
On the other hand, the level of the mode switch 6 is off,
When the same processing mode (first mode) as in the conventional example is instructed, this control procedure is ended and one scanning process is ended. Hereinafter, the above procedure is repeatedly executed by the CPU 1.

このようにして、第2モードがモードスイッチ6によ
り指示されているときは、一定時間の経過後でなければ
次回のシーケンスプログラムが実行されず、実質的なシ
ーケンスプログラムのスキャンタイムが特定時間にかさ
上げされる。第4図は本発明実施例におけるシーケンス
プログラムの容量(大きさ)とスキャンタイムの関係を
示し、モードスイッチ6がオンのときプログラム容量w
以下ではスキャンタイム時間がTに固定されることを示
している。なお、本実施例において、タイマ5の計時時
間は固定値としているが、タイマ5の計時時間を可変設
定することにより、制御対象機器の応答時間に対応させ
てシーケンスプログラムの演算時間を調節することも可
能となる。この場合は、ローダ8からタイマ5の計時時
間を指示入力するとよい。
In this way, when the second mode is instructed by the mode switch 6, the next sequence program is not executed until a certain time has elapsed, and the scan time of the substantial sequence program is increased to a specific time. Be raised. FIG. 4 shows the relationship between the capacity (size) of the sequence program and the scan time in the embodiment of the present invention. When the mode switch 6 is on, the program capacity w
The following shows that the scan time time is fixed to T. In the present embodiment, the time measured by the timer 5 is a fixed value, but the time measured by the timer 5 is variably set to adjust the operation time of the sequence program in correspondence with the response time of the controlled device. Will also be possible. In this case, it is preferable to instruct and input the time measured by the timer 5 from the loader 8.

〔発明の効果〕〔The invention's effect〕

以上、説明したように、本発明では、応答の早い制御
対象機器と接続する場合と応答の遅い制御対象機器と接
続する場合とをモード選択することができるので、従来
のように制御対象機器の応答速度に応じてプログラマブ
ルコントローラの設計仕様を変える必要がない。この結
果、装置を汎用化できるので、部品を標準化することに
より製造コストの低減化に寄与することができる。
As described above, in the present invention, it is possible to select the mode between the case of connecting to the controlled device having a quick response and the case of connecting to the controlled device having a slow response. There is no need to change the design specifications of the programmable controller according to the response speed. As a result, the device can be generalized, and standardization of parts can contribute to reduction of manufacturing cost.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明実施例の基本構成を示すブロック図、第
2図は本発明実施例の具体的な回路構成を示すブロック
図、第3図は本発明実施例のスキャン実行時の内部処理
を示すフローチャート、第4図は本発明実施例のプログ
ラム容量とスキャンタイムの関係を示す説明図である。 1……CPU、2……メモリ、3……I/Oインターフェー
ス、4……内部バス、5……タイマ、6……モードスイ
ッチ、8……ローダ。
FIG. 1 is a block diagram showing a basic configuration of the embodiment of the present invention, FIG. 2 is a block diagram showing a concrete circuit configuration of the embodiment of the present invention, and FIG. 3 is an internal process at the time of executing a scan of the embodiment of the present invention. FIG. 4 is an explanatory diagram showing the relationship between the program capacity and scan time in the embodiment of the present invention. 1 ... CPU, 2 ... memory, 3 ... I / O interface, 4 ... internal bus, 5 ... timer, 6 ... mode switch, 8 ... loader.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】シーケンスプログラムの演算の終了後、た
だちに次回の当該シーケンスプログラムの演算を実行す
る第1モードおよび前記シーケンスプログラムの実行時
間を一定時間以上とする第2モードを選択的に指示する
モード指示手段と、外部からの指示に応じて前記シーケ
ンスプログラムの演算を実行する演算手段と、前記モー
ド指示手段により指示された第2モードにおいて、前記
演算手段による前記シーケンスプログラムの演算開始時
点に同期して起動し、前記一定時間を計時する計時手段
と、該計時手段の計時結果に基づき、前記シーケンスプ
ログラムの一回の演算実行時間が前記一定時間よりも短
いか否かを判定する判定手段と、前記第2モードにおい
て、前記判定手段の判定結果が肯定判定の場合は、前記
計時手段により前記一定時間が計時された時点に同期し
て前記シーケンスプログラムの次回の演算の実行を前記
演算手段に指示し、前記第2モードにおいて前記判定手
段の判定結果が否定判定の場合において、前記シーケン
スプログラムの演算終了時点に同期して当該シーケンス
プログラムの次回の演算の実行を前記演算手段に指示す
る制御手段とを具えたことを特徴とするプログラマブル
コントローラ。
1. A mode for selectively instructing a first mode in which the next operation of the sequence program is executed immediately after the completion of the operation of the sequence program and a second mode in which the execution time of the sequence program is set to a predetermined time or more. Instructing means, arithmetic means for executing the arithmetic operation of the sequence program in response to an external instruction, and in the second mode instructed by the mode instructing means, in synchronization with the operation start time point of the sequence program by the arithmetic means. Started, and a clocking means for clocking the constant time, and a determination means for determining whether or not the one-time operation execution time of the sequence program is shorter than the constant time, based on the clocking result of the clocking means, In the second mode, if the determination result of the determination means is a positive determination, In the case where the operation means is instructed to execute the next operation of the sequence program in synchronism with the time when a certain period of time is measured, and the result of the determination means in the second mode is negative, the sequence program A programmable controller comprising: control means for instructing the arithmetic means to execute the next arithmetic operation of the sequence program in synchronization with the time when the arithmetic operation ends.
JP1213814A 1989-08-19 1989-08-19 Programmable controller Expired - Fee Related JP2522401B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1213814A JP2522401B2 (en) 1989-08-19 1989-08-19 Programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1213814A JP2522401B2 (en) 1989-08-19 1989-08-19 Programmable controller

Publications (2)

Publication Number Publication Date
JPH0377104A JPH0377104A (en) 1991-04-02
JP2522401B2 true JP2522401B2 (en) 1996-08-07

Family

ID=16645473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1213814A Expired - Fee Related JP2522401B2 (en) 1989-08-19 1989-08-19 Programmable controller

Country Status (1)

Country Link
JP (1) JP2522401B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028221A (en) * 2006-07-24 2008-02-07 Takaoka Kasei Kogyo Kk Mold transformer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119804A (en) * 1987-11-02 1989-05-11 Mitsubishi Electric Corp Scan time fixing system for programmable controller
JPH0751611Y2 (en) * 1988-05-09 1995-11-22 シャープ株式会社 Programmable controller

Also Published As

Publication number Publication date
JPH0377104A (en) 1991-04-02

Similar Documents

Publication Publication Date Title
US4949241A (en) Microcomputer system including a master processor and a slave processor synchronized by three control lines
JP4840455B2 (en) Field control system
JP2522401B2 (en) Programmable controller
JPH0934518A (en) Control processor
JP3015793B1 (en) Programmable controller
JPH0138692Y2 (en)
JPH05324017A (en) Method for setting operation mode of programmable controller
JPH0410094B2 (en)
JPS62152045A (en) Programmable controller
JP2671517B2 (en) Processing method of timer and counter in sequence processing
JPS63170703A (en) Loader command processing device
JP2575025B2 (en) In-circuit emulator
JPH079469Y2 (en) Communication control circuit
JPH07120175B2 (en) Composite control device and control method thereof
JPH0751611Y2 (en) Programmable controller
JP3208143B2 (en) Input / output controller of power controller
JP2000181583A (en) Hit detecting device
JPS63284604A (en) Programmable controller
JPH0584547B2 (en)
JP2697695B2 (en) Adapter device
JP2516917B2 (en) Facsimile device modem control method
JP2527809B2 (en) Programmable controller and its timing processing method
JPH0769728B2 (en) Programmable controller
JPH0934516A (en) Programmable controller for sequence control
JPH01292438A (en) Interruption processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees