JP2513420B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2513420B2 JP2513420B2 JP5195619A JP19561993A JP2513420B2 JP 2513420 B2 JP2513420 B2 JP 2513420B2 JP 5195619 A JP5195619 A JP 5195619A JP 19561993 A JP19561993 A JP 19561993A JP 2513420 B2 JP2513420 B2 JP 2513420B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid phase
- forming
- oxide film
- film
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に相補型集積回路半導体装置に係る半導体装
置の製造方法に関する。
に関し、特に相補型集積回路半導体装置に係る半導体装
置の製造方法に関する。
【０００２】
【従来の技術】ＣＭＯＳトランジスタ集積回路は、高集
積化可能なため、メモリやマイクロコンピュ−タなど広
く用いられている。このＣＭＯＳトランジスタ集積回路
の集積度の向上において、素子そのものの微細化はもち
ろんであるが、素子と素子とを分離する素子分離間距
離、特にＮ型トランジスタとＰ型トランジスタとを分離
するＰＮ分離間距離を如何に縮小するかが、重要な鍵と
なっている。
積化可能なため、メモリやマイクロコンピュ−タなど広
く用いられている。このＣＭＯＳトランジスタ集積回路
の集積度の向上において、素子そのものの微細化はもち
ろんであるが、素子と素子とを分離する素子分離間距
離、特にＮ型トランジスタとＰ型トランジスタとを分離
するＰＮ分離間距離を如何に縮小するかが、重要な鍵と
なっている。
【０００３】従来のＣＭＯＳトランジスタ集積回路にお
けるウエル形成法、素子分離法について、図８及び図９
に基づいて説明する。なお、図８は、従来のＣＭＯＳト
ランジスタの工程Ａ〜Ｄよりなる工程順縦断面図であ
り、図９は、図８に続く工程Ｅ〜Ｆよりなる工程順縦断
面図である。
けるウエル形成法、素子分離法について、図８及び図９
に基づいて説明する。なお、図８は、従来のＣＭＯＳト
ランジスタの工程Ａ〜Ｄよりなる工程順縦断面図であ
り、図９は、図８に続く工程Ｅ〜Ｆよりなる工程順縦断
面図である。
【０００４】従来のＣＭＯＳトランジスタにおけるウエ
ル形成法、素子分離法では、(1) Ｎ型シリコン基板にＰ
ウエルを形成するフォトリソグラフィ工程、(2) Ｎウエ
ルを形成するフォトリソグラフィ工程、(3) 素子分離領
域を形成するフォトリソグラフィ工程、(4) 一部の素子
分離領域下に、寄生ＭＯＳトランジスタのパンチスル−
や短チャネル効果を防止するためのＰ型導電層を形成す
るフォトリソグラフィ工程、の４回のフォトリソグラフ
ィ工程が必要となる。
ル形成法、素子分離法では、(1) Ｎ型シリコン基板にＰ
ウエルを形成するフォトリソグラフィ工程、(2) Ｎウエ
ルを形成するフォトリソグラフィ工程、(3) 素子分離領
域を形成するフォトリソグラフィ工程、(4) 一部の素子
分離領域下に、寄生ＭＯＳトランジスタのパンチスル−
や短チャネル効果を防止するためのＰ型導電層を形成す
るフォトリソグラフィ工程、の４回のフォトリソグラフ
ィ工程が必要となる。
【０００５】まず、Ｎ型シリコン基板１上に30ｎｍ程度
の酸化膜２を形成した後、２回のフォトリソグラフィ工
程とイオン注入法を用いてＰウエル６とＮウエル23を形
成する(図８工程Ａ)。次に、この酸化膜２上に200ｎｍ
程度の窒化膜４を形成した後、素子分離領域を形成する
フォトリソグラフィ工程によりパタ−ニングされたフォ
トレジスト膜24をマスクに窒化膜４をエッチングする
(図８工程Ｂ)。
の酸化膜２を形成した後、２回のフォトリソグラフィ工
程とイオン注入法を用いてＰウエル６とＮウエル23を形
成する(図８工程Ａ)。次に、この酸化膜２上に200ｎｍ
程度の窒化膜４を形成した後、素子分離領域を形成する
フォトリソグラフィ工程によりパタ−ニングされたフォ
トレジスト膜24をマスクに窒化膜４をエッチングする
(図８工程Ｂ)。
【０００６】続いて、フォトレジスト膜24を残したま
ま、Ｎ型トランジスタとＮ型トランジスタを分離する素
子分離領域と、Ｎ型トランジスタとＰ型トランジスタを
分離する素子分離領域のＰウエル周辺を囲む領域に開口
部を有するフォトレジスト膜11を形成し、フォトレジス
ト膜24とフォトレジスト膜11をマスクにして、ボロンを
１Ｅ13ｃｍ-2程度イオン注入する(図８工程Ｃ)。
ま、Ｎ型トランジスタとＮ型トランジスタを分離する素
子分離領域と、Ｎ型トランジスタとＰ型トランジスタを
分離する素子分離領域のＰウエル周辺を囲む領域に開口
部を有するフォトレジスト膜11を形成し、フォトレジス
ト膜24とフォトレジスト膜11をマスクにして、ボロンを
１Ｅ13ｃｍ-2程度イオン注入する(図８工程Ｃ)。
【０００７】次に、フォトレジスト膜24及びフォトレジ
スト膜11を除去した後(図８工程Ｄ)、1000℃程度で酸化
工程を行い、素子分離領域に500ｎｍ程度の素子分離用
酸化膜13を選択的に形成する(図９工程Ｅ)。なお、図８
工程Ｄ、同Ｅにおいて、12はＰ型不純物領域を示す。
スト膜11を除去した後(図８工程Ｄ)、1000℃程度で酸化
工程を行い、素子分離領域に500ｎｍ程度の素子分離用
酸化膜13を選択的に形成する(図９工程Ｅ)。なお、図８
工程Ｄ、同Ｅにおいて、12はＰ型不純物領域を示す。
【０００８】上記した方法でＣＭＯＳトランジスタのウ
エル形成工程と素子分離形成工程を行った後、公知のＣ
ＭＯＳトランジスタ形成工程を行い、図９工程Ｆに示す
ようなＣＭＯＳトランジスタを形成する。なお、図９工
程Ｆにおいて、18はゲ−ト電極、19はＮ型拡散層、20は
Ｐ型拡散層を示す。
エル形成工程と素子分離形成工程を行った後、公知のＣ
ＭＯＳトランジスタ形成工程を行い、図９工程Ｆに示す
ようなＣＭＯＳトランジスタを形成する。なお、図９工
程Ｆにおいて、18はゲ−ト電極、19はＮ型拡散層、20は
Ｐ型拡散層を示す。
【０００９】ところで、素子分離距離をより縮小するた
め、素子分離領域とＮウエル、Ｐウエルを自己整合的に
形成する方法が提案されている(特開昭64−10656号公報
参照)。この素子分離領域とＮウエル、Ｐウエルを自己
整合的に形成する方法について、図10( その工程Ａ〜Ｄ
よりなる工程順縦断面図)及び図11(図10に続く工程Ｅ〜
Ｆよりなる工程順縦断面図)を用いて説明する。
め、素子分離領域とＮウエル、Ｐウエルを自己整合的に
形成する方法が提案されている(特開昭64−10656号公報
参照)。この素子分離領域とＮウエル、Ｐウエルを自己
整合的に形成する方法について、図10( その工程Ａ〜Ｄ
よりなる工程順縦断面図)及び図11(図10に続く工程Ｅ〜
Ｆよりなる工程順縦断面図)を用いて説明する。
【００１０】上記提案のＣＭＯＳトランジスタのウエル
形成法、素子分離法では、(1) Ｎ型シリコン基板に比較
的深いＰウエルを形成するフォトリソグラフィ工程、
(2) 比較的深いＮウエルを形成するフォトリソグラフィ
工程、(3) 素子分離領域を形成するフォトリソグラフィ
工程、(4) 比較的浅いＰウエルを形成するフォトリソグ
ラフィ工程、(5) 比較的浅いＮウエルを形成するフォト
リソグラフィ工程、の５回のフォトリソグラフィ工程が
必要となる。
形成法、素子分離法では、(1) Ｎ型シリコン基板に比較
的深いＰウエルを形成するフォトリソグラフィ工程、
(2) 比較的深いＮウエルを形成するフォトリソグラフィ
工程、(3) 素子分離領域を形成するフォトリソグラフィ
工程、(4) 比較的浅いＰウエルを形成するフォトリソグ
ラフィ工程、(5) 比較的浅いＮウエルを形成するフォト
リソグラフィ工程、の５回のフォトリソグラフィ工程が
必要となる。
【００１１】まず、Ｎ型シリコン基板１に２回のフォト
リソグラフィ工程とイオン注入法を用いて、比較的深い
Ｐウエル25と比較的深いＮウエル26(深さ3〜5μｍ)を形
成した後(図10工程Ａ)、公知の選択酸化法を用いて素子
分離領域に500ｎｍ程度の素子分離用酸化膜13を形成す
る(図10工程Ｂ)。
リソグラフィ工程とイオン注入法を用いて、比較的深い
Ｐウエル25と比較的深いＮウエル26(深さ3〜5μｍ)を形
成した後(図10工程Ａ)、公知の選択酸化法を用いて素子
分離領域に500ｎｍ程度の素子分離用酸化膜13を形成す
る(図10工程Ｂ)。
【００１２】次に、Ｎウエル26領域を覆い、少なくとも
Ｐウエル25領域に開口部を有するフォトレジスト膜27を
マスクにして、ボロンを１Ｅ14ｃｍ-2程度イオン注入し
(図10工程Ｃ)、図10工程Ｄに示す浅いＰウエル28(深さ
0.5〜1.5μｍ)を形成する。
Ｐウエル25領域に開口部を有するフォトレジスト膜27を
マスクにして、ボロンを１Ｅ14ｃｍ-2程度イオン注入し
(図10工程Ｃ)、図10工程Ｄに示す浅いＰウエル28(深さ
0.5〜1.5μｍ)を形成する。
【００１３】続いて、フォトレジスト膜27を除去した
後、Ｐウエル25領域を覆い、少なくともＮウエル26領域
に開口部を有するフォトレジスト膜29をマスクにして、
リンを１Ｅ14ｃｍ-2程度イオン注入し(図10工程Ｄ)、図
11工程Ｅに示す浅いＮウエル30(深さ0.5〜1.5μｍ)を形
成する。
後、Ｐウエル25領域を覆い、少なくともＮウエル26領域
に開口部を有するフォトレジスト膜29をマスクにして、
リンを１Ｅ14ｃｍ-2程度イオン注入し(図10工程Ｄ)、図
11工程Ｅに示す浅いＮウエル30(深さ0.5〜1.5μｍ)を形
成する。
【００１４】次に、フォトレジスト膜29を除去した後、
950℃程度の窒素処理を行い、イオン注入した不純物を
横方向に拡散させる(図11工程Ｅ)。上記した方法でＣＭ
ＯＳトランジスタのウエル形成工程と素子分離形成工程
を行った後、公知のＣＭＯＳトランジスタ形成工程を行
い、図11工程Ｆに示すようなＣＭＯＳトランジスタを形
成する。なお、図11工程Ｆにおいて、18はゲ−ト電極、
19はＮ型拡散層、20はＰ型拡散層を示す。
950℃程度の窒素処理を行い、イオン注入した不純物を
横方向に拡散させる(図11工程Ｅ)。上記した方法でＣＭ
ＯＳトランジスタのウエル形成工程と素子分離形成工程
を行った後、公知のＣＭＯＳトランジスタ形成工程を行
い、図11工程Ｆに示すようなＣＭＯＳトランジスタを形
成する。なお、図11工程Ｆにおいて、18はゲ−ト電極、
19はＮ型拡散層、20はＰ型拡散層を示す。
【００１５】
【発明が解決しようとする課題】前記図８及び図９に示
した従来例において、 ・Ｎ型トランジスタとＮ型トランジスタとの間の素子分
離領域下には、Ｐウエルを形成するためのイオン注入と
寄生ＭＯＳトランジスタのパンチスル−や短チャネル効
果を防止するＰ型導電層を形成するためのイオン注入が
行われているため、また、 ・Ｐ型トランジスタとＰ型トランジスタとの間の素子分
離領域下には、Ｎウエルを形成するためのイオン注入が
行われているため、ウエルと素子分離の不純物濃度の設
計が独立にできないという問題点を有している。
した従来例において、 ・Ｎ型トランジスタとＮ型トランジスタとの間の素子分
離領域下には、Ｐウエルを形成するためのイオン注入と
寄生ＭＯＳトランジスタのパンチスル−や短チャネル効
果を防止するＰ型導電層を形成するためのイオン注入が
行われているため、また、 ・Ｐ型トランジスタとＰ型トランジスタとの間の素子分
離領域下には、Ｎウエルを形成するためのイオン注入が
行われているため、ウエルと素子分離の不純物濃度の設
計が独立にできないという問題点を有している。
【００１６】また、Ｎ型トランジスタとＰ型トランジス
タとの間の素子分離は、素子分離用酸化膜端とＰウエル
端及び同酸化膜端とＮウエル端の距離を、フォトリソグ
ラフィ工程でのマスク合わせのズレを見込んで数μｍと
充分大きくしなくてはならないという問題点を有してい
る。
タとの間の素子分離は、素子分離用酸化膜端とＰウエル
端及び同酸化膜端とＮウエル端の距離を、フォトリソグ
ラフィ工程でのマスク合わせのズレを見込んで数μｍと
充分大きくしなくてはならないという問題点を有してい
る。
【００１７】一方、前記図10及び図11に示した公知例に
おいて、ウエル形成のためのイオン注入が素子分離のた
めのイオン注入を兼ねているため、ウエルと素子分離の
不純物濃度の設計が独立にできないという問題点を有し
ている。また、浅いＮウエル、浅いＰウエルの不純物濃
度は、寄生ＭＯＳトランジスタのパンチスル−や短チャ
ネル効果を防止するため、比較的高濃度に設計されてい
る。このため、ＭＯＳトランジスタの拡散層容量が大き
くなるという問題点を有している。
おいて、ウエル形成のためのイオン注入が素子分離のた
めのイオン注入を兼ねているため、ウエルと素子分離の
不純物濃度の設計が独立にできないという問題点を有し
ている。また、浅いＮウエル、浅いＰウエルの不純物濃
度は、寄生ＭＯＳトランジスタのパンチスル−や短チャ
ネル効果を防止するため、比較的高濃度に設計されてい
る。このため、ＭＯＳトランジスタの拡散層容量が大き
くなるという問題点を有している。
【００１８】本発明は、上記した従来例及び公知例にお
ける問題点に鑑み成されたものであって、その目的は、
第１に、ウエル及び素子分離に各々最適な不純物濃度の
設計を、それぞれ独立にできることを可能とし、第２
に、Ｎ型トランジスタとＰ型トランジスタとを分離する
“ＰＮ分離間距離の縮小”を可能とし、第３に、フォト
リソグラフィ工程数を削減し、製造工程の短縮化を図
る、半導体装置の製造法を提供することにある。
ける問題点に鑑み成されたものであって、その目的は、
第１に、ウエル及び素子分離に各々最適な不純物濃度の
設計を、それぞれ独立にできることを可能とし、第２
に、Ｎ型トランジスタとＰ型トランジスタとを分離する
“ＰＮ分離間距離の縮小”を可能とし、第３に、フォト
リソグラフィ工程数を削減し、製造工程の短縮化を図
る、半導体装置の製造法を提供することにある。
【００１９】
【課題を解決するための手段】そして、本発明に係る半
導体装置の製造方法は、 ・ウエルの不純物濃度と素子分離領域下の不純物濃度の
設計をそれぞれ独立に行い、これにより上記第１の目的
を達成するものであり、 ・また、ウエルと素子分離領域を自己整合的に形成し、
素子分離用酸化膜端とＰウエル端、Ｎウエル端の距離
を、フォトリソグラフィ工程でのマスク合わせのズレを
見込まずに行わせるようにし、これにより上記第２の目
的を達成するものであり、 ・更に、フォトリソグラフィ工程の回数を削減し、これ
により上記第３の目的を達成するものである。
導体装置の製造方法は、 ・ウエルの不純物濃度と素子分離領域下の不純物濃度の
設計をそれぞれ独立に行い、これにより上記第１の目的
を達成するものであり、 ・また、ウエルと素子分離領域を自己整合的に形成し、
素子分離用酸化膜端とＰウエル端、Ｎウエル端の距離
を、フォトリソグラフィ工程でのマスク合わせのズレを
見込まずに行わせるようにし、これにより上記第２の目
的を達成するものであり、 ・更に、フォトリソグラフィ工程の回数を削減し、これ
により上記第３の目的を達成するものである。
【００２０】即ち、本発明の半導体装置の製造方法は、
(1) 半導体基板上に耐酸化性被膜を形成する工程、(2)
前記耐酸化性被膜上の一部に第１の開口部を有する第１
のフォトレジスト膜を形成する工程、(3) 前記第１のフ
ォトレジスト膜をマスクにしたイオン注入により、半導
体基板と逆導電型の第１の導電型領域を形成する工程、
(4) 前記第１のフォトレジスト膜をマスクにした液相成
長法により、前記第１の開口部に第１の液相成長酸化膜
を選択成長する工程、(5) 前記第１のフォトレジスト膜
を除去した後、前記第１の液相成長酸化膜を覆い、少な
くとも前記耐酸化性被膜上の一部に第２の開口部を有す
る第２のフォトレジスト膜を形成する工程、(6) 前記第
２のフォトレジスト膜をマスクにした液相成長法によ
り、前記第２の開口部に第２の液相成長酸化膜を選択成
長する工程、(7) 前記第２のフォトレジスト膜を除去し
た後、前記第１の液相成長酸化膜と前記第２の液相成長
酸化膜をマスクにして、前記耐酸化性被膜を選択エッチ
ングする工程、(8) 前記第１の液相成長酸化膜と前記第
２の液相成長酸化膜をマスクにしたイオン注入により、
半導体基板と同導電型の第２の導電型領域を形成する工
程、(9) 前記第２の液相成長酸化膜を覆い、少なくとも
第１の液相成長酸化膜の側壁が露出する第３の開口部を
有する第３のフォトレジスト膜を形成する工程、(10)
前記第３のフォトレジスト膜と前記第１の液相成長酸化
膜をマスクにしたイオン注入により、半導体基板と逆導
電型の第３の導電型領域を形成する工程、(11) 前記第
３のフォトレジスト膜を除去した後、酸化工程により素
子分離用酸化膜を形成する工程、とを含むものである。
(1) 半導体基板上に耐酸化性被膜を形成する工程、(2)
前記耐酸化性被膜上の一部に第１の開口部を有する第１
のフォトレジスト膜を形成する工程、(3) 前記第１のフ
ォトレジスト膜をマスクにしたイオン注入により、半導
体基板と逆導電型の第１の導電型領域を形成する工程、
(4) 前記第１のフォトレジスト膜をマスクにした液相成
長法により、前記第１の開口部に第１の液相成長酸化膜
を選択成長する工程、(5) 前記第１のフォトレジスト膜
を除去した後、前記第１の液相成長酸化膜を覆い、少な
くとも前記耐酸化性被膜上の一部に第２の開口部を有す
る第２のフォトレジスト膜を形成する工程、(6) 前記第
２のフォトレジスト膜をマスクにした液相成長法によ
り、前記第２の開口部に第２の液相成長酸化膜を選択成
長する工程、(7) 前記第２のフォトレジスト膜を除去し
た後、前記第１の液相成長酸化膜と前記第２の液相成長
酸化膜をマスクにして、前記耐酸化性被膜を選択エッチ
ングする工程、(8) 前記第１の液相成長酸化膜と前記第
２の液相成長酸化膜をマスクにしたイオン注入により、
半導体基板と同導電型の第２の導電型領域を形成する工
程、(9) 前記第２の液相成長酸化膜を覆い、少なくとも
第１の液相成長酸化膜の側壁が露出する第３の開口部を
有する第３のフォトレジスト膜を形成する工程、(10)
前記第３のフォトレジスト膜と前記第１の液相成長酸化
膜をマスクにしたイオン注入により、半導体基板と逆導
電型の第３の導電型領域を形成する工程、(11) 前記第
３のフォトレジスト膜を除去した後、酸化工程により素
子分離用酸化膜を形成する工程、とを含むものである。
【００２１】
【実施例】次に、本発明の実施例１、２を挙げ、本発明
を詳細に説明する。
を詳細に説明する。
【００２２】（実施例１）図１〜図３は、本発明の実施
例１を説明するための工程順縦断面図である。まず、図
１工程Ａに示すように、Ｎ型シリコン基板１に30ｎｍ程
度の酸化膜２を形成した後、この酸化膜２上にＣＶＤ法
を用いて50ｎｍ程度のポリシリコン層３を形成する。次
に、このポリシリコン層３上にＣＶＤ法を用いて100ｎ
ｍ程度の窒化膜４を形成した後、少なくともＮ型トラン
ジスタ形成予定領域に開口部を有するフォトレジスト膜
５を形成する。
例１を説明するための工程順縦断面図である。まず、図
１工程Ａに示すように、Ｎ型シリコン基板１に30ｎｍ程
度の酸化膜２を形成した後、この酸化膜２上にＣＶＤ法
を用いて50ｎｍ程度のポリシリコン層３を形成する。次
に、このポリシリコン層３上にＣＶＤ法を用いて100ｎ
ｍ程度の窒化膜４を形成した後、少なくともＮ型トラン
ジスタ形成予定領域に開口部を有するフォトレジスト膜
５を形成する。
【００２３】続いて、このフォトレジスト膜５をマスク
に例えばボロンを１Ｅ13ｃｍ-2程度イオン注入し(図１
工程Ａ)、図１工程Ｂに示すＰウエル６を形成した後、
フォトレジスト膜５の開口部に300ｎｍ程度の液相成長
酸化膜７を選択成長させる(図１工程Ｂ)。次に、このフ
ォトレジスト膜５を除去した後、液相成長酸化膜７を覆
い、少なくともＰ型トランジスタ形成予定領域に開口部
を有するフォトレジスト膜８を形成し、フォトレジスト
膜８の開口部に300ｎｍ程度の液相成長酸化膜９を選択
成長させる(図１工程Ｃ)。
に例えばボロンを１Ｅ13ｃｍ-2程度イオン注入し(図１
工程Ａ)、図１工程Ｂに示すＰウエル６を形成した後、
フォトレジスト膜５の開口部に300ｎｍ程度の液相成長
酸化膜７を選択成長させる(図１工程Ｂ)。次に、このフ
ォトレジスト膜５を除去した後、液相成長酸化膜７を覆
い、少なくともＰ型トランジスタ形成予定領域に開口部
を有するフォトレジスト膜８を形成し、フォトレジスト
膜８の開口部に300ｎｍ程度の液相成長酸化膜９を選択
成長させる(図１工程Ｃ)。
【００２４】本実施例１において、上記した選択的な酸
化膜の液相成長(LPD：liquid phasedeposition)法とし
ては、以下に説明する公知の方法(例えば特開昭64−259
86号公報参照)を採用することができる。
化膜の液相成長(LPD：liquid phasedeposition)法とし
ては、以下に説明する公知の方法(例えば特開昭64−259
86号公報参照)を採用することができる。
【００２５】上記公報に記載の公知の方法は、まず、珪
弗化水素(H2SiF6)水溶液に二酸化珪素(SiO2)が飽和状態
になるまで溶解する。このとき、 H2SiF6＋2H2O＝6HF＋SiO2……(1)式 となる。この飽和溶液にほう酸(H3BO3)、三塩化アルミ
ニウム(AlCl3)又はアルミニウム(Al)などを添加する。
弗化水素(H2SiF6)水溶液に二酸化珪素(SiO2)が飽和状態
になるまで溶解する。このとき、 H2SiF6＋2H2O＝6HF＋SiO2……(1)式 となる。この飽和溶液にほう酸(H3BO3)、三塩化アルミ
ニウム(AlCl3)又はアルミニウム(Al)などを添加する。
【００２６】例えば、ほう酸(H3BO3)の場合、 H3BO3＋4HF＝BF4 -＋H3O+＋2H2O……(2)式 となる。このため、(1)式は、 H2SiF6＋H3O+→6HF＋SiO2↓……(3)式 となり、二酸化珪素の過飽和溶液が形成され、二酸化珪
素がより一層析出しやすくなる。
素がより一層析出しやすくなる。
【００２７】上記公知の方法は、このような二酸化珪素
の過飽和溶液を用い、フォトレジスト膜などの有機物を
マスクとして形成した基体をこの過飽和溶液に浸漬し、
マスクのない部分に選択的に二酸化珪素膜を形成する方
法である。
の過飽和溶液を用い、フォトレジスト膜などの有機物を
マスクとして形成した基体をこの過飽和溶液に浸漬し、
マスクのない部分に選択的に二酸化珪素膜を形成する方
法である。
【００２８】本実施例１では、三塩化アルミニウム(AlC
l3)又はアルミニウム(Al)などの添加による二酸化珪素
の過飽和溶液の使用は避け、前記した例示のほう酸(H3B
O3)の添加による二酸化珪素の過飽和溶液を使用する。
この理由は、シリコン基板中にアルミニウムイオンが浸
入するのを避けるためである。
l3)又はアルミニウム(Al)などの添加による二酸化珪素
の過飽和溶液の使用は避け、前記した例示のほう酸(H3B
O3)の添加による二酸化珪素の過飽和溶液を使用する。
この理由は、シリコン基板中にアルミニウムイオンが浸
入するのを避けるためである。
【００２９】図１工程Ｃに続いて、フォトレジスト膜８
を除去し、液相成長酸化膜７と液相成長酸化膜９をマス
クに窒化膜４を選択エッチングした後、液相成長酸化膜
７と液相成長酸化膜９をマスクに例えばリンを５Ｅ12ｃ
ｍ-2程度イオン注入し(図１工程Ｄ)、図２工程Ｅに示す
Ｎ型不純物領域10を形成する。
を除去し、液相成長酸化膜７と液相成長酸化膜９をマス
クに窒化膜４を選択エッチングした後、液相成長酸化膜
７と液相成長酸化膜９をマスクに例えばリンを５Ｅ12ｃ
ｍ-2程度イオン注入し(図１工程Ｄ)、図２工程Ｅに示す
Ｎ型不純物領域10を形成する。
【００３０】次に、液相成長酸化膜９を覆い、少なくと
も液相成長酸化膜７の側壁が露出する開口部を有するフ
ォトレジスト膜11を形成し、このフォトレジスト膜11と
液相成長酸化膜７をマスクに例えばボロンを２Ｅ13ｃｍ
-2程度イオン注入し(図２工程Ｅ)、図２工程Ｆに示すＮ
型不純物領域10の一部を反転させてＰ型不純物領域12を
形成する。
も液相成長酸化膜７の側壁が露出する開口部を有するフ
ォトレジスト膜11を形成し、このフォトレジスト膜11と
液相成長酸化膜７をマスクに例えばボロンを２Ｅ13ｃｍ
-2程度イオン注入し(図２工程Ｅ)、図２工程Ｆに示すＮ
型不純物領域10の一部を反転させてＰ型不純物領域12を
形成する。
【００３１】上記フォトレジスト膜11を除去した後、エ
ッチングにより液相成長酸化膜７と液相成長酸化膜９を
除去し(図２工程Ｆ)、Ｎ型シリコン基板１表面に酸化工
程を用いて500ｎｍ程度の素子分離用酸化膜13を形成す
る(図２工程Ｇ)。
ッチングにより液相成長酸化膜７と液相成長酸化膜９を
除去し(図２工程Ｆ)、Ｎ型シリコン基板１表面に酸化工
程を用いて500ｎｍ程度の素子分離用酸化膜13を形成す
る(図２工程Ｇ)。
【００３２】続いて、Ｐウエル６を覆い、少なくともＰ
型トランジスタ形成予定領域に開口部を有するフォトレ
ジスト膜14を形成し、このフォトレジスト膜14と素子分
離用酸化膜13をマスクにして、Ｐ型トランジスタのサブ
スレッショルド電圧を制御するイオン注入を行い(図２
工程Ｈ)、図３工程Ｉに示すＰ型トランジスタチャネル
領域15を形成する。
型トランジスタ形成予定領域に開口部を有するフォトレ
ジスト膜14を形成し、このフォトレジスト膜14と素子分
離用酸化膜13をマスクにして、Ｐ型トランジスタのサブ
スレッショルド電圧を制御するイオン注入を行い(図２
工程Ｈ)、図３工程Ｉに示すＰ型トランジスタチャネル
領域15を形成する。
【００３３】上記フォトレジスト膜14を除去した後、Ｐ
型トランジスタチャネル領域15を覆い、少なくともＰウ
エル６に開口部を有するフォトレジスト膜16を形成し、
このフォトレジスト膜16と素子分離用酸化膜13をマスク
にして、Ｎ型トランジスタのサブスレッショルド電圧を
制御するイオン注入を行い(図３工程Ｉ)、図３工程Ｊに
示すＮ型トランジスタチャネル領域17を形成する。
型トランジスタチャネル領域15を覆い、少なくともＰウ
エル６に開口部を有するフォトレジスト膜16を形成し、
このフォトレジスト膜16と素子分離用酸化膜13をマスク
にして、Ｎ型トランジスタのサブスレッショルド電圧を
制御するイオン注入を行い(図３工程Ｉ)、図３工程Ｊに
示すＮ型トランジスタチャネル領域17を形成する。
【００３４】Ｐ型トランジスタチャネル領域15とＮ型ト
ランジスタチャネル領域17は、リンやボロンなどを５Ｅ
12ｃｍ-2程度イオン注入して形成する。フォトレジスト
膜16を除去した後、公知のＣＭＯＳトランジスタ形成工
程を行って図３工程Ｊに示すようなＣＭＯＳトランジス
タを形成する。 なお、図３工程Ｊにおいて、18はゲ−
ト電極、19はＮ型拡散層、20はＰ型拡散層を示す。
ランジスタチャネル領域17は、リンやボロンなどを５Ｅ
12ｃｍ-2程度イオン注入して形成する。フォトレジスト
膜16を除去した後、公知のＣＭＯＳトランジスタ形成工
程を行って図３工程Ｊに示すようなＣＭＯＳトランジス
タを形成する。 なお、図３工程Ｊにおいて、18はゲ−
ト電極、19はＮ型拡散層、20はＰ型拡散層を示す。
【００３５】図４は、実施例１で形成したＣＭＯＳトラ
ンジスタ(図３工程Ｊ参照)の平面図である。なお、図４
のＡ−Ａ線方向の縦断面図は、図３工程Ｊに相当する。
実施例１で形成したＣＭＯＳトランジスタは、図４に示
すように、Ｐウエルコンタクト21は、Ｐ型不純物領域1
2、Ｐウエル６を介してＮ型トランジスタチャネル領域1
7(図３工程Ｊ参照)と導通している。一方、Ｎウェルコ
ンタクト22は、Ｎ型不純物領域10、Ｎ型シリコン基板１
を介してＰ型トランジスタチャネル領域15(図３工程Ｊ
参照)と導通している。
ンジスタ(図３工程Ｊ参照)の平面図である。なお、図４
のＡ−Ａ線方向の縦断面図は、図３工程Ｊに相当する。
実施例１で形成したＣＭＯＳトランジスタは、図４に示
すように、Ｐウエルコンタクト21は、Ｐ型不純物領域1
2、Ｐウエル６を介してＮ型トランジスタチャネル領域1
7(図３工程Ｊ参照)と導通している。一方、Ｎウェルコ
ンタクト22は、Ｎ型不純物領域10、Ｎ型シリコン基板１
を介してＰ型トランジスタチャネル領域15(図３工程Ｊ
参照)と導通している。
【００３６】（実施例２）図５〜図７は、本発明の実施
例２を説明するための工程順縦断面図である。まず、図
５工程Ａに示すように、Ｎ型シリコン基板１に30ｎｍ程
度の酸化膜２を形成した後、この酸化膜２上にＣＶＤ法
を用いて50ｎｍ程度のポリシリコン層３を形成する。次
に、上記ポリシリコン層３上にＣＶＤ法を用いて100ｎ
ｍ程度の窒化膜４を形成した後、少なくともＰ型トラン
ジスタ形成予定領域に開口部を有するフォトレジスト膜
８を形成する。
例２を説明するための工程順縦断面図である。まず、図
５工程Ａに示すように、Ｎ型シリコン基板１に30ｎｍ程
度の酸化膜２を形成した後、この酸化膜２上にＣＶＤ法
を用いて50ｎｍ程度のポリシリコン層３を形成する。次
に、上記ポリシリコン層３上にＣＶＤ法を用いて100ｎ
ｍ程度の窒化膜４を形成した後、少なくともＰ型トラン
ジスタ形成予定領域に開口部を有するフォトレジスト膜
８を形成する。
【００３７】続いて、このフォトレジスト膜８をマスク
に例えばリンを１Ｅ13ｃｍ-2程度イオン注入し(図５工
程Ａ)、図５工程Ｂに示すＮウエル23を形成し、続けて
Ｐ型トランジスタのサブスレッショルド電圧を制御する
イオン注入を行い、Ｐ型トランジスタチャネル領域15を
形成した後、フォトレジスト膜８の開口部に300ｎｍ程
度の液相成長酸化膜９を選択成長させる(図５工程Ｂ)。
に例えばリンを１Ｅ13ｃｍ-2程度イオン注入し(図５工
程Ａ)、図５工程Ｂに示すＮウエル23を形成し、続けて
Ｐ型トランジスタのサブスレッショルド電圧を制御する
イオン注入を行い、Ｐ型トランジスタチャネル領域15を
形成した後、フォトレジスト膜８の開口部に300ｎｍ程
度の液相成長酸化膜９を選択成長させる(図５工程Ｂ)。
【００３８】上記フォトレジスト膜８を除去した後、液
相成長酸化膜９を覆い、少なくともＮ型トランジスタ形
成予定領域に開口部を有するフォトレジスト膜５を形成
する(図５工程Ｃ)。このフォトレジスト膜５をマスクに
例えばボロンを１Ｅ13ｃｍ-2程度イオン注入し(図５工
程Ｃ)、図６工程Ｄに示すＰウエル６を形成し、続い
て、Ｎ型トランジスタのサブスレッショルド電圧を制御
するイオン注入を行い、Ｐ型トランジスタチャネル領域
17を形成した後、フォトレジスト膜５の開口部に300ｎ
ｍ程度の液相成長酸化膜７を選択成長させる(図６工程
Ｄ)。
相成長酸化膜９を覆い、少なくともＮ型トランジスタ形
成予定領域に開口部を有するフォトレジスト膜５を形成
する(図５工程Ｃ)。このフォトレジスト膜５をマスクに
例えばボロンを１Ｅ13ｃｍ-2程度イオン注入し(図５工
程Ｃ)、図６工程Ｄに示すＰウエル６を形成し、続い
て、Ｎ型トランジスタのサブスレッショルド電圧を制御
するイオン注入を行い、Ｐ型トランジスタチャネル領域
17を形成した後、フォトレジスト膜５の開口部に300ｎ
ｍ程度の液相成長酸化膜７を選択成長させる(図６工程
Ｄ)。
【００３９】Ｐ型トランジスタチャネル領域15とＮ型ト
ランジスタチャネル領域17は、リンやボロンなどを５Ｅ
12ｃｍ-2程度イオン注入して形成する。フォトレジスト
膜５を除去した後、液相成長酸化膜７と液相成長酸化膜
９をマスクに窒化膜４を選択エッチングしてから、液相
成長酸化膜７と液相成長酸化膜９をマスクに例えばリン
を５Ｅ12ｃｍ-2程度イオン注入し(図６工程Ｅ)、図６工
程Ｆに示すＮ型不純物領域10を形成する。
ランジスタチャネル領域17は、リンやボロンなどを５Ｅ
12ｃｍ-2程度イオン注入して形成する。フォトレジスト
膜５を除去した後、液相成長酸化膜７と液相成長酸化膜
９をマスクに窒化膜４を選択エッチングしてから、液相
成長酸化膜７と液相成長酸化膜９をマスクに例えばリン
を５Ｅ12ｃｍ-2程度イオン注入し(図６工程Ｅ)、図６工
程Ｆに示すＮ型不純物領域10を形成する。
【００４０】液相成長酸化膜９を覆い、少なくとも液相
成長酸化膜７の側壁が露出する開口部を有するフォトレ
ジスト膜11を形成し、このフォトレジスト膜11と液相成
長酸化膜７をマスクに例えばボロンを２Ｅ13ｃｍ-2程度
イオン注入し(図６工程Ｆ)、Ｎ型不純物領域10の一部を
反転させて図７工程Ｇに示すＰ型不純物領域１２を形成
する。
成長酸化膜７の側壁が露出する開口部を有するフォトレ
ジスト膜11を形成し、このフォトレジスト膜11と液相成
長酸化膜７をマスクに例えばボロンを２Ｅ13ｃｍ-2程度
イオン注入し(図６工程Ｆ)、Ｎ型不純物領域10の一部を
反転させて図７工程Ｇに示すＰ型不純物領域１２を形成
する。
【００４１】上記フォトレジスト膜11を除去した後、エ
ッチングにより液相成長酸化膜７と液相成長酸化膜９を
除去し(図７工程Ｇ)、Ｎ型シリコン基板１表面に酸化工
程を用いて500ｎｍ程度の素子分離用酸化膜13を形成す
る(図７工程Ｈ)。素子分離用酸化膜13を形成した後、公
知のＣＭＯＳトランジスタ形成工程を行って図７工程Ｉ
に示すようなＣＭＯＳトランジスタを形成する。なお、
図７工程Ｉにおいて、18はゲ−ト電極、19はＮ型拡散
層、20はＰ型拡散層である。
ッチングにより液相成長酸化膜７と液相成長酸化膜９を
除去し(図７工程Ｇ)、Ｎ型シリコン基板１表面に酸化工
程を用いて500ｎｍ程度の素子分離用酸化膜13を形成す
る(図７工程Ｈ)。素子分離用酸化膜13を形成した後、公
知のＣＭＯＳトランジスタ形成工程を行って図７工程Ｉ
に示すようなＣＭＯＳトランジスタを形成する。なお、
図７工程Ｉにおいて、18はゲ−ト電極、19はＮ型拡散
層、20はＰ型拡散層である。
【００４２】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、ウエルの不純物濃度と素子分離領域下の
不純物濃度の設計が独立になるため、ウエル及び素子分
離に各々最適な不純物濃度の設計が可能となる効果が生
じる。
の製造方法は、ウエルの不純物濃度と素子分離領域下の
不純物濃度の設計が独立になるため、ウエル及び素子分
離に各々最適な不純物濃度の設計が可能となる効果が生
じる。
【００４３】また、本発明の方法によりＰウエル、Ｎウ
エルを形成すると、素子分離領域が自己整合的に形成さ
れるため、素子分離用酸化膜端とＰウエル端、Ｎウエル
端の距離を、フォトリソグラフィ工程でのマスク合わせ
のズレを見込まずに済むものである。このため、本発明
の方法では、Ｎ型トランジスタとＰ型トランジスタを分
離するＰＮ分離間距離を縮小することが可能となる効果
が生じる。
エルを形成すると、素子分離領域が自己整合的に形成さ
れるため、素子分離用酸化膜端とＰウエル端、Ｎウエル
端の距離を、フォトリソグラフィ工程でのマスク合わせ
のズレを見込まずに済むものである。このため、本発明
の方法では、Ｎ型トランジスタとＰ型トランジスタを分
離するＰＮ分離間距離を縮小することが可能となる効果
が生じる。
【００４４】その上、本発明の方法では、ＣＭＯＳトラ
ンジスタのウエル形成と素子分離形成までのフォトリソ
グラフィ工程は３回であり、前記従来例における製造法
より１回少なく、また、素子分離領域とＮウエル、Ｐウ
エルを自己整合的に形成した前記公知例より２回少ない
ので、製造工程の短縮化が実現でき、従来の製造方法よ
り高歩留りであり、低原価であるというと効果が生じ
る。
ンジスタのウエル形成と素子分離形成までのフォトリソ
グラフィ工程は３回であり、前記従来例における製造法
より１回少なく、また、素子分離領域とＮウエル、Ｐウ
エルを自己整合的に形成した前記公知例より２回少ない
ので、製造工程の短縮化が実現でき、従来の製造方法よ
り高歩留りであり、低原価であるというと効果が生じ
る。
【００４５】更に、本発明の前記した実施例２では、Ｐ
型トランジスタチャネル領域を形成するフォトリソグラ
フィ工程とＮ型トランジスタチャネル領域を形成するフ
ォトリソグラフィ工程の２回のフォトリソグラフィ工程
を省略できるので、なお製造工程の短縮化が実現でき、
高歩留り、低原価となる。
型トランジスタチャネル領域を形成するフォトリソグラ
フィ工程とＮ型トランジスタチャネル領域を形成するフ
ォトリソグラフィ工程の２回のフォトリソグラフィ工程
を省略できるので、なお製造工程の短縮化が実現でき、
高歩留り、低原価となる。
【００４６】また、従来の製造方法において、Ｐ型トラ
ンジスタチャネル領域へのイオン注入とＮ型トランジス
タチャネル領域へのイオン注入を、それぞれＮウエル形
成のためのフォトレジスト膜とＰウエル形成のためのフ
ォトレジスト膜を用いて行うと、素子分離領域下に不純
物が注入されるので素子分離領域下の不純物濃度の設計
が複雑になる。これに対して、前記した実施例２を用い
ると、Ｐ型トランジスタチャネル領域へのイオン注入と
Ｎ型トランジスタチャネル領域へのイオン注入を、それ
ぞれＮウエル形成のためのフォトレジスト膜とＰウエル
形成のためのフォトレジスト膜を用いて行っても、素子
分離領域下にはイオン注入されないので、素子分離領域
下の不純物濃度は独立に設計できるというと効果が生じ
る。
ンジスタチャネル領域へのイオン注入とＮ型トランジス
タチャネル領域へのイオン注入を、それぞれＮウエル形
成のためのフォトレジスト膜とＰウエル形成のためのフ
ォトレジスト膜を用いて行うと、素子分離領域下に不純
物が注入されるので素子分離領域下の不純物濃度の設計
が複雑になる。これに対して、前記した実施例２を用い
ると、Ｐ型トランジスタチャネル領域へのイオン注入と
Ｎ型トランジスタチャネル領域へのイオン注入を、それ
ぞれＮウエル形成のためのフォトレジスト膜とＰウエル
形成のためのフォトレジスト膜を用いて行っても、素子
分離領域下にはイオン注入されないので、素子分離領域
下の不純物濃度は独立に設計できるというと効果が生じ
る。
【図１】本発明の実施例１を説明するための工程Ａ〜Ｄ
よりなる工程順縦断面図。
よりなる工程順縦断面図。
【図２】図１に続く工程Ｅ〜Ｈよりなる工程順縦断面
図。
図。
【図３】図２に続く工程Ｉ〜Ｊよりなる工程順縦断面
図。
図。
【図４】実施例１で形成したＣＭＯＳトランジスタの平
面図。
面図。
【図５】本発明の実施例２を説明するための工程Ａ〜Ｃ
よりなる工程順縦断面図。
よりなる工程順縦断面図。
【図６】図５に続く工程Ｄ〜Ｆよりなる工程順縦断面
図。
図。
【図７】図６に続く工程Ｇ〜Ｉよりなる工程順縦断面
図。
図。
【図８】従来のＣＭＯＳトランジスタの工程Ａ〜Ｄより
なる工程順縦断面図。
なる工程順縦断面図。
【図９】図８に続く工程Ｅ〜Ｆよりなる工程順縦断面
図。
図。
【図１０】素子分離領域とＮウエル、Ｐウエルを自己整
合的に形成したＣＭＯＳトランジスタの工程Ａ〜Ｄより
なる工程順縦断面図。
合的に形成したＣＭＯＳトランジスタの工程Ａ〜Ｄより
なる工程順縦断面図。
【図１１】図１０に続く工程Ｅ〜Ｆよりなる工程順縦断
面図。
面図。
１ Ｎ型シリコン基板 ２ 酸化膜 ３ ポリシリコン層 ４ 窒化膜 ５、８、１１、１４、１６、２４、２７、２９ フォト
レジスト膜 ６ Ｐウエル ７、９ 液相成長酸化膜 １０ Ｎ型不純物領域 １２ Ｐ型不純物領域 １３ 素子分離用酸化膜 １５ Ｐ型トランジスタチャネル領域 １７ Ｎ型トランジスタチャネル領域 １８ ゲ−ト電極 １９ Ｎ型拡散層 ２０ Ｐ型拡散層 ２１ Ｐウエルコンタクト ２２ Ｎウエルコンタクト ２３ Ｎウエル ２５ 深いＰウエル ２６ 深いＮウエル ２８ 浅いＰウエル ３０ 浅いＮウエル
レジスト膜 ６ Ｐウエル ７、９ 液相成長酸化膜 １０ Ｎ型不純物領域 １２ Ｐ型不純物領域 １３ 素子分離用酸化膜 １５ Ｐ型トランジスタチャネル領域 １７ Ｎ型トランジスタチャネル領域 １８ ゲ−ト電極 １９ Ｎ型拡散層 ２０ Ｐ型拡散層 ２１ Ｐウエルコンタクト ２２ Ｎウエルコンタクト ２３ Ｎウエル ２５ 深いＰウエル ２６ 深いＮウエル ２８ 浅いＰウエル ３０ 浅いＮウエル
Claims (5)
- 【請求項１】 (1)半導体基板上に耐酸化性被膜を形成
する工程、(2)前記耐酸化性被膜上の一部に第１の開口
部を有する第１のフォトレジスト膜を形成する工程、
(3)前記第１のフォトレジスト膜をマスクにしたイオン
注入により、半導体基板と逆導電型の第１の導電型領域
を形成する工程、(4)前記第１のフォトレジスト膜をマ
スクにした液相成長法により、前記第１の開口部に第１
の液相成長酸化膜を選択成長する工程、(5)前記第１の
フォトレジスト膜を除去した後、前記第１の液相成長酸
化膜を覆い、少なくとも前記耐酸化性被膜上の一部に第
２の開口部を有する第２のフォトレジスト膜を形成する
工程、(6)前記第２のフォトレジスト膜をマスクにした
液相成長法により、前記第２の開口部に第２の液相成長
酸化膜を選択成長する工程、(7)前記第２のフォトレジ
スト膜を除去した後、前記第１の液相成長酸化膜と前記
第２の液相成長酸化膜をマスクにして、前記耐酸化性被
膜を選択エッチングする工程、(8)前記第１の液相成長
酸化膜と前記第２の液相成長酸化膜をマスクにしたイオ
ン注入により、半導体基板と同導電型の第２の導電型領
域を形成する工程、(9)前記第２の液相成長酸化膜を覆
い、少なくとも第１の液相成長酸化膜の側壁が露出する
第３の開口部を有する第３のフォトレジスト膜を形成す
る工程、(10)前記第３のフォトレジスト膜と前記第１の
液相成長酸化膜をマスクにしたイオン注入により、半導
体基板と逆導電型の第３の導電型領域を形成する工程、
(11)前記第３のフォトレジスト膜を除去した後、酸化工
程により素子分離用酸化膜を形成する工程、とを含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第２のフォトレジスト膜を形成した
後、前記第２のフォトレジスト膜をマスクにしたイオン
注入により半導体基板と同導電型の第４の導電層を形成
する工程を有することを特徴とする請求項１記載の半導
体装置の製造方法。 - 【請求項３】 前記第１のフォトレジスト膜をマスクに
したイオン注入において、イオン種、イオン注入量、イ
オン注入エネルギ−を変えた複数のイオン注入工程を有
することを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項４】 前記第２のフォトレジスト膜をマスクに
したイオン注入において、イオン種、イオン注入量、イ
オン注入エネルギ−を変えた複数のイオン注入工程を有
することを特徴とする請求項１又は請求項２記載の半導
体装置の製造方法。 - 【請求項５】 二酸化珪素を飽和状態に溶解した珪弗化
水素酸水溶液にほう酸を添加することにより二酸化珪素
の過飽和状態の珪弗化水素酸水溶液を形成し、前記二酸
化珪素の過飽和状態の珪弗化水素酸水溶液中での液相成
長法により、前記第１の液相成長酸化膜と前記第２の液
相成長酸化膜を形成することを特徴とする請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195619A JP2513420B2 (ja) | 1993-07-14 | 1993-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195619A JP2513420B2 (ja) | 1993-07-14 | 1993-07-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729991A JPH0729991A (ja) | 1995-01-31 |
| JP2513420B2 true JP2513420B2 (ja) | 1996-07-03 |
Family
ID=16344187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5195619A Expired - Fee Related JP2513420B2 (ja) | 1993-07-14 | 1993-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513420B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5087834B2 (ja) * | 2005-11-15 | 2012-12-05 | 日産自動車株式会社 | 半導体装置の製造方法 |
| CN104752193B (zh) * | 2013-12-25 | 2017-08-25 | 北大方正集团有限公司 | 集成电路的阱的制造方法 |
-
1993
- 1993-07-14 JP JP5195619A patent/JP2513420B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0729991A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5573963A (en) | Method of forming self-aligned twin tub CMOS devices | |
| EP0258396B1 (en) | Fabrication process for stacked mos devices | |
| US4697333A (en) | Method of manufacturing a semiconductor device using amorphous silicon as a mask | |
| EP0387999B1 (en) | Process for forming high-voltage and low-voltage CMOS transistors on a single integrated circuit chip | |
| US6855581B2 (en) | Method for fabricating a high-voltage high-power integrated circuit device | |
| US5438009A (en) | Method of fabrication of MOSFET device with buried bit line | |
| US5455190A (en) | Method of making a vertical channel device using buried source techniques | |
| US20020081820A1 (en) | Method for manufacturing semiconductor device capable of suppressing narrow channel width effect | |
| JP2982383B2 (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPH01101662A (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| US5413944A (en) | Twin tub CMOS process | |
| KR940009361B1 (ko) | 복합형 직접회로소자 | |
| US6087241A (en) | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method | |
| JP2708027B2 (ja) | 半導体装置およびその製造方法 | |
| US5866463A (en) | Method of manufacturing a semiconductor apparatus | |
| JP2513420B2 (ja) | 半導体装置の製造方法 | |
| JPH04179159A (ja) | 半導体装置の製造方法 | |
| JPH0148661B2 (ja) | ||
| US5065209A (en) | Bipolar transistor fabrication utilizing CMOS techniques | |
| JP4804734B2 (ja) | 半導体装置の製造方法 | |
| JP2972508B2 (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| KR20030009766A (ko) | 비씨디 소자 및 그 제조 방법 | |
| KR100259586B1 (ko) | 반도체장치 제조방법 | |
| JPH03262154A (ja) | ＢｉＣＭＯＳ型半導体集積回路の製造方法 | |
| US6048776A (en) | Semiconductor device and a method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |