JP2513391B2 - Data transmission system - Google Patents

Data transmission system

Info

Publication number
JP2513391B2
JP2513391B2 JP19495592A JP19495592A JP2513391B2 JP 2513391 B2 JP2513391 B2 JP 2513391B2 JP 19495592 A JP19495592 A JP 19495592A JP 19495592 A JP19495592 A JP 19495592A JP 2513391 B2 JP2513391 B2 JP 2513391B2
Authority
JP
Japan
Prior art keywords
data
transmission
data transmission
control unit
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19495592A
Other languages
Japanese (ja)
Other versions
JPH0621945A (en
Inventor
哲夫 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP19495592A priority Critical patent/JP2513391B2/en
Publication of JPH0621945A publication Critical patent/JPH0621945A/en
Application granted granted Critical
Publication of JP2513391B2 publication Critical patent/JP2513391B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Cash Registers Or Receiving Machines (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数の電子機器、例え
ば、複数の電子式キャッシュレジスタの間でデータ伝送
を行うデータ伝送システムに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transmission system for transmitting data between a plurality of electronic devices such as a plurality of electronic cash registers.

【0002】[0002]

【従来の技術】従来、このようなデータ伝送装置として
は、POS(販売時点情報管理装置)のインラインシス
テム等があるが、このようなものは同一ライン上に多数
のPOS端末が接続されている。そして、各POS端末
は、例えば、食料品売場と衣料品売場等のように違う売
場で用いられる場合がある。
2. Description of the Related Art Conventionally, as such a data transmission device, there is an in-line system of POS (point of sale information management device) and the like, but in such a device, many POS terminals are connected on the same line. . Each POS terminal may be used at different sales floors, such as a food sales floor and a clothing sales floor.

【0003】[0003]

【発明が解決しようとする課題】しかしながらこのよう
なものでは、同一のラインを用いているため、衣料品売
場は例えば単品収集、食料品売場は例えばスキャニング
を夫々行なう場合には、インライン上のトラフィック量
はかなり多く、時にはPOS端末がインライン上にデー
タを出さないため一時的にとまってしまうという問題点
があった。この場合、各売場のラインを別々にすればよ
いのだが、そうすると、各POS端末の精算データをデ
ータ収集装置等の特定の一つの機器に一括して収集する
ことができず、データ収集を円滑に行なうことができな
いという問題を生じてしまう。そこで、POS端末等の
電子機器が接続された複数のデータ伝送ラインの間にお
いて、各売場間の電子機器でデータの伝送を行なう場合
と、売場内の電子機器だけでデータ伝送する場合等のデ
ータの伝送を考慮してデータ伝送制御を行なうことが望
まれている。しかし、電子機器が接続されたデータ伝送
ラインの間において、各データ伝送ラインより伝送され
るデータの伝送制御を行なうためには、各データ伝送ラ
インのデータ受信状態に基づき行なわなければ、例え
ば、データが同時に伝送されてきた場合等には、データ
伝送制御ができなくなってしまう。この発明の課題は、
電子機器が接続された複数のデータ伝送ラインの間にお
いて、各伝送ラインの状態に応じてデータの伝送制御が
できるようにすることである。
However, in such a case, since the same line is used, in the case where the clothing section collects a single item, and the food section collects a scanning, for example, in-line traffic is used. There is a problem that the amount is quite large and sometimes the POS terminal does not output the data on the inline, so that it is temporarily stopped. In this case, it would be better if the lines of each sales floor were separated, but then the settlement data of each POS terminal could not be collected collectively in one specific device such as a data collection device, and data collection would be smooth. It causes a problem that you cannot do it. Therefore, data is transmitted between a plurality of data transmission lines to which an electronic device such as a POS terminal is connected, when data is transmitted by the electronic device between the sales floors, and when data is transmitted only by the electronic equipment in the sales floor. It is desired to control data transmission in consideration of the transmission of data. However, in order to control the transmission of the data transmitted from each data transmission line between the data transmission lines to which the electronic device is connected, unless the data reception state of each data transmission line is used, for example, Data is transmitted at the same time, the data transmission control cannot be performed. The subject of this invention is
This is to enable data transmission control among a plurality of data transmission lines to which electronic devices are connected according to the state of each transmission line.

【0004】[0004]

【課題を解決するための手段】この発明の手段は以下の
通りである。第1の電子機器が接続された第1のデータ
伝送ライン及び第2の電子機器が接続された第2のデー
タ伝送ラインの間に伝送制御装置を設け、その伝送制御
装置を介して上記第1の電子機器と第2の電子機器によ
るデータ伝送を行うシステムであって、上記伝送制御装
置には、停止手段、記憶手段、伝送手段とを備え、停止
手段は、上記第1の電子機器から上記第1のデータ伝送
ラインを介して伝送されたデータの受信に基づき、上記
第2のデータ伝送ラインからのデータ受信を停止する。
記憶手段は、上記第1のデータ伝送ラインを介して受信
したデータを記憶する。伝送手段は、上記停止手段でデ
ータの受信を停止した上記第2のデータ伝送ラインに伝
送データがなければその第2のデータ伝送ラインへ上記
記憶手段に記憶されているデータを伝送する。
The means of the present invention are as follows. A transmission control device is provided between the first data transmission line to which the first electronic device is connected and the second data transmission line to which the second electronic device is connected, and the first control device is provided via the transmission control device. A system for performing data transmission between the electronic device and the second electronic device, wherein the transmission control device includes stop means, storage means, and transmission means, the stop means from the first electronic device to the electronic device. The data reception from the second data transmission line is stopped based on the reception of the data transmitted via the first data transmission line.
The storage means stores the data received via the first data transmission line. The transmission means transmits the data stored in the storage means to the second data transmission line if there is no transmission data in the second data transmission line whose reception of data is stopped by the stopping means.

【0005】[0005]

【作用】この発明の手段の作用は以下の通りである。第
1の電子機器が接続された第1のデータ伝送ライン及び
第2の電子機器が接続された第2のデータ伝送ラインの
間に伝送制御装置を設け、その伝送制御装置を介して上
記第1の電子機器と第2の電子機器によるデータ伝送を
行うシスチムであって、上記伝送制御装置には、停止手
段、記憶手段、伝送手段とが備えられており、上記第1
の電子機器から上記第1のデータ伝送ラインを介して伝
送されたデータの受信に基づき、上記第2のデータ伝送
ラインからのデータ受信が停止手段によって停止され、
記憶手段によって上記第1のデータ伝送ラインを介して
受信したデータが記憶される。そして、上記停止手段で
データの受信を停止した上記第2のデータ伝送ラインに
伝送データがなければその第2のデータ伝送ラインへ上
記記憶手段に記憶されているデータが伝送手段によって
伝送される。したがって、電子機器が接続された複数の
データ伝送ラインの間において、各伝送ラインの状態に
応じてデータの伝送制御をすることができる。
The operation of the means of the present invention is as follows. A transmission control device is provided between the first data transmission line to which the first electronic device is connected and the second data transmission line to which the second electronic device is connected, and the first control device is provided via the transmission control device. A system for performing data transmission between the electronic device and the second electronic device, wherein the transmission control device includes stop means, storage means, and transmission means.
Receiving the data transmitted from the electronic device via the first data transmission line, the data reception from the second data transmission line is stopped by the stop means.
The data received via the first data transmission line is stored by the storage means. Then, if there is no transmission data in the second data transmission line whose reception of data is stopped by the stopping means, the data stored in the storage means is transmitted to the second data transmission line by the transmission means. Therefore, between the plurality of data transmission lines to which the electronic device is connected, data transmission control can be performed according to the state of each transmission line.

【0006】[0006]

【第一実施例の構成】以下本発明の第一実施例について
説明する。図1はデータ伝送装置の全体構成を示すもの
で、図中1はハンドスキャナ2……を有するECR(電
子式キャッシュレジスタ)であり、このECR1……は
データ伝送ライン6を通じて相互に接続され、他のEC
R1からのデータを収集して集計する1つのマスタEC
R3と、データをこのマスタECR3に送る複数のスレ
ーブECR4……とからなっており、マスタECR3に
は収集したデータを記憶しておくフロッピーディスク装
置5が接続されている。また、ECRには上記ハンドス
キャナ2を有するもののほか定置式スキャナ7……を有
するECR8もあり、このECR8……もデータ伝送ラ
イン6を通じて相互に接続され、他のECR8からのデ
ータを収集して集計する1つのマスタECR9とこのデ
ータをこのマスタに送る複数のスレーブECR10……
とからなっている。
[First Embodiment] The first embodiment of the present invention will be described below. FIG. 1 shows the overall structure of a data transmission device. In FIG. 1, reference numeral 1 denotes an ECR (electronic cash register) having a hand scanner 2 ... The ECR 1 ... Is mutually connected through a data transmission line 6. Other EC
One master EC that collects and aggregates data from R1
R3 and a plurality of slave ECR4 ... Sending data to the master ECR3. A floppy disk device 5 for storing the collected data is connected to the master ECR3. In addition to the one having the hand scanner 2 described above, the ECR also has an ECR8 having a stationary scanner 7 ... Which is also connected to each other through a data transmission line 6 to collect data from another ECR8. One master ECR9 to aggregate and a plurality of slave ECR10s that send this data to this master ...
It consists of

【0007】上記データ伝送ライン6上には制御部11
が設けられ、上記ECRはハンドスキャナ2……を有す
るデータ伝送装置1……と、定置式スキャナ7……を有
するECR8……とに分割され、それぞれAブロックと
Bブロックが形成されている。
A control unit 11 is provided on the data transmission line 6.
Are provided, and the ECR is divided into a data transmission device 1 having a hand scanner 2 ... and an ECR 8 having a stationary scanner 7 ..., and an A block and a B block are formed respectively.

【0008】上記制御部11は図2に示すように構成さ
れ、Aブロックからのデータは伝送制御部12を介して
CPU14に与えられ、このCPU14によってRAM
15に書き込まれ、このデータがBブロックへ伝送すべ
きデータであればCPU14によってよみ出され伝送制
御部13を介してBブロックに伝送される。上記伝送制
御部12、13は全く同じ構成で、各ブロックとの間で
授受されるデータバッファ16、バッファ17を介して
シフトレジスタ18、19にプリセットされ、各プリセ
ットは夫々制御信号INT1〜4に基づき、コントロー
ラ20、21によって制御される。
The control unit 11 is constructed as shown in FIG. 2, and the data from the block A is given to the CPU 14 via the transmission control unit 12, and the CPU 14 makes the RAM.
If the data is written in 15, and this data is to be transmitted to the B block, it is read out by the CPU 14 and transmitted to the B block via the transmission control unit 13. The transmission control units 12 and 13 have exactly the same configuration and are preset in the shift registers 18 and 19 via the data buffer 16 and the buffer 17 which are exchanged with each block, and the presets are respectively set to the control signals INT1 to INT4. Based on the above, the controllers 20 and 21 control.

【0009】この伝送されるデータのフォーマットは図
3に示すように、頭コードとエンドコードの間に行き先
ブロックナンバー、行き先ECRナンバー、送り元ブロ
ックナンバー、送り元ECRナンバー、伝送データ内容
が形成されている。このデータは順番にCPU14内の
Bレジスタ22にプリセットされ、頭コードがこのBレ
ジスタ22にプリセットされるとCレジスタ23にフラ
グが立てられ、行き先ブロックナンバーがBレジスタ2
2にプリセットされるとこの行き先ブロックナンバーは
Dレジスタ24にプリセットされ、送り元ブロックナン
バーがBレジスタ22にプリセットされるとこの送り元
ブロックナンバーはEレジスタ25にプリセットされ
る。このCPU14には他に、演算処理、各種制御処理
を行うための演算部26、制御部27が設けられ、制御
部11内には各種伝送処理を行うためのプログラムが記
憶されるROM28が設けられている。
As shown in FIG. 3, the format of this transmitted data includes a destination block number, a destination ECR number, a source block number, a source ECR number, and transmission data contents between the head code and the end code. ing. This data is sequentially preset in the B register 22 in the CPU 14, and when the head code is preset in the B register 22, a flag is set in the C register 23 and the destination block number is set in the B register 2.
When the destination block number is preset to 2, the destination block number is preset to the D register 24, and when the source block number is preset to the B register 22, the source block number is preset to the E register 25. In addition to the CPU 14, an arithmetic unit 26 and a control unit 27 for performing arithmetic processing and various control processes are provided, and a ROM 28 for storing programs for performing various transmission processes is provided in the control unit 11. ing.

【0010】上記ECR8は図4に示すように構成さ
れ、上記定置式スキャナ7より入力されたデータや、キ
ーボード29より入力されたデータは夫々スキャナi/
F30、キーi/F31を介し、CPU32によってR
AM33に書き込まれるほか、表示i/F34を介し
て、表示部35に表示されたり、プリンタi/F36を
介してプリンタ37にR/J印字される。上記RAM3
3内のデータはCPU32によって読み出され上記デー
タ伝送ライン6を通じて他のECR8や制御部11に出
力され、また他のECR8や制御部11からのデータは
CPU32によってRAM33に書き込まれる。ROM
38にはCPU32が各種伝送処理を行うのに必要なプ
ログラム記憶されている。上記のECR1もハンドスキ
ャナ2の点を除いてはこれらECR8と同じ構成となっ
ている。
The ECR 8 is constructed as shown in FIG. 4, and the data input from the stationary scanner 7 and the data input from the keyboard 29 are respectively scanned by the scanner i /.
R via the F30 and key i / F31 by the CPU 32
In addition to being written in the AM 33, it is displayed on the display unit 35 via the display i / F 34 and R / J printed on the printer 37 via the printer i / F 36. RAM3 above
The data in 3 is read by the CPU 32 and output to the other ECR 8 and the control unit 11 through the data transmission line 6, and the data from the other ECR 8 and the control unit 11 is written to the RAM 33 by the CPU 32. ROM
38 stores programs necessary for the CPU 32 to perform various transmission processes. The ECR 1 described above also has the same configuration as the ECR 8 except for the hand scanner 2.

【0011】[0011]

【第一実施例の動作】次に本実施例の動作について述べ
る。制御部11の電源を投入すると、制御部11のCP
U14は図5に示すフロー処理を開始する。すなわち、
CPU14はレジスタ22〜25、RAM15をイニシ
ャライズして(ステップA1)、伝送制御部12、13
を受信可能状態とする(ステップA2、A3)。これに
より、伝送制御部12、13のシフトレジスタ18、1
9に各ブロックからのデータがプリセット可能となる。
[Operation of First Embodiment] Next, the operation of this embodiment will be described. When the power of the control unit 11 is turned on, the CP of the control unit 11
U14 starts the flow process shown in FIG. That is,
The CPU 14 initializes the registers 22 to 25 and the RAM 15 (step A1), and the transmission control units 12 and 13
Is set to a receivable state (steps A2 and A3). Accordingly, the shift registers 18, 1 of the transmission control units 12, 13 are
The data from each block can be preset in No. 9.

【0012】いまBブロックのマスタECR9(ECR
ナンバー10)から、AブロックのマスタECR3(E
CRナンバー15)へデータが発信されたとすると、こ
のデータは行き先ブロックナンバー「A」、行き先EC
Rナンバー「15」、送り元ブロックナンバー「B」、
送り元ECRナンバー「10」となり、Bブロックを受
け持つ伝送制御部13のシフトレジスタ19にプリセッ
トされる。すると、コントローラ21はCPU14に制
御信号INT3を出力し、これによりCPU14は図6
に記すフロー処理を開始する。
Now, the B block master ECR9 (ECR
From the number 10), the master ECR3 (E
If the data is sent to the CR number 15), this data is the destination block number "A", the destination EC.
R number "15", sender block number "B",
The transmission source ECR number becomes "10", which is preset in the shift register 19 of the transmission control unit 13 in charge of the B block. Then, the controller 21 outputs the control signal INT3 to the CPU 14, which causes the CPU 14 to operate as shown in FIG.
Start the flow process described in.

【0013】すなわちCPU14はデータの衝突及び処
理の混乱を避けるため、伝送制御部12の駆動を停止し
てAブロックからの受信を受け付けないようにし(ステ
ップB1)、シフトレジスタ19内の伝送データをBレ
ジスタ22にプリセットしていく(ステップB2)。そ
して、Cレジスタ23にフラグが立っていなければ頭コ
ードが得られた段階でCPU14はCレジスタ23にフ
ラグを立て(ステップB3、B4)、次に「A」の行き
先ブロックナンバーが得られれば、CPU14はこの
「A」のナンバーをDレジスタ24にプリセットし(ス
テップB5、B6)、「B」の送り元ブロックナンバー
が得られれば、CPU14はこの「B」のナンバーをE
レジスタ25にプリセットする(ステップB7、B
8)。
That is, in order to avoid data collision and processing confusion, the CPU 14 stops the driving of the transmission control unit 12 so as not to accept the reception from the block A (step B1), and the transmission data in the shift register 19 is transferred. The B register 22 is preset (step B2). If the flag is not set in the C register 23, the CPU 14 sets the flag in the C register 23 when the head code is obtained (steps B3 and B4), and if the destination block number of "A" is obtained, The CPU 14 presets this "A" number in the D register 24 (steps B5 and B6), and if the sender block number of "B" is obtained, the CPU 14 sets this "B" number to E.
Preset in register 25 (steps B7, B
8).

【0014】次いで、CPU14は受信データをRAM
15にプリセットし、エンドコードが得られなければ、
Dレジスタ24の行き先ブロックナンバーとEレジスタ
25の送り元ブロックナンバーとを比較する(ステップ
B9〜B11)。いま、行き先ブロックナンバーは
「A」、送り先ブロックナンバーは「B」であるから、
CPU14は制御部11を介してデータ伝送を行う必要
のあることを判別し、伝送制御部13の駆動を停止して
伝送制御部12を送信状態に設定し(ステップB1
2)、制御信号INT4を伝送制御部12に出力して、
後述するAブロックのマスタECR3への送信処理を行
う。
Next, the CPU 14 stores the received data in the RAM.
Preset to 15, and if you don't get the end code,
The destination block number of the D register 24 and the source block number of the E register 25 are compared (steps B9 to B11). Now, since the destination block number is "A" and the destination block number is "B",
The CPU 14 determines that it is necessary to perform data transmission via the control unit 11, stops driving the transmission control unit 13, and sets the transmission control unit 12 in the transmission state (step B1).
2), outputting the control signal INT4 to the transmission control unit 12,
Transmission processing of the A block to be described later to the master ECR3 is performed.

【0015】この場合、行き先ブロックナンバーと送り
元ブロックナンバーが同じであれば、CPU14は制御
部11を介してデータ伝送を行う必要のないことを判別
し、レジスタ22〜25をイニシャライズして(ステッ
プB13)、送信処理は行わない。このため、同一ブロ
ック内でのデータ伝送は制御部11を介さず行われ、デ
ータ伝送ライン6は制御部11によって遮断された形と
なる。
In this case, if the destination block number and the source block number are the same, the CPU 14 determines that it is not necessary to perform data transmission via the control unit 11, and initializes the registers 22 to 25 (step B13), the transmission process is not performed. Therefore, data transmission within the same block is performed without the control unit 11, and the data transmission line 6 is blocked by the control unit 11.

【0016】こうして、各ブロックごとにデータ伝送ラ
イン6を使用することができ、データ伝送を効率良く行
うことができる。また上述したように、CPU14は制
御信号INT4を伝送制御部12に与えた後、図7に示
す送信処理を開始する。すなわち、CPU14はAブロ
ックのデータ伝送ライン6上のデータをバッファ16に
取り入れさせ、データ伝送ライン6上にデータが伝送中
であるか否かを判別する(ステップC1、C2)。ここ
で、図8を基に制御部11からの伝送タイミングを説明
する。まず、図8(a)、(b)、(c)はAブロック
のマスタECR3とスレーブECR4とのデータ送受信
タイミングを示す図であり、通常マスタECR3はスレ
ーブECR4の夫々に対して、順次送信データが有るか
否かを一定期間毎に問合せる処理を行なっている。この
場合、マスタECR3からはスタートコード、問合せ先
マシンナンバー(11)、エンドコードが伝送される。
そして、このデータを受信したスレーブECR4で伝送
データが有る場合にはスタートコード、伝送有データを
含むマシンナンバー(11)が伝送されてマスタECR
3とスレーブECR4が接続されデータの送受信が行な
われる。また、図8(d)、(e)は制御部11とマス
タECR3とのデータ送受信タイミングを示す図であ
り、制御部11は上記マスタ、スレーブECR間の伝送
データ有無問合せ時のスレーブECR4からの送信有デ
ータ伝送タイミングより少しずれたタイミングで、しか
も、ライン上にデータが無いと判断(制御部11は上記
少しずれたタイミングで送信有データを一定期間毎に見
ている為、ライン上に接続されている時にはデータが有
る。)された場合、マスタECR3に対しデータ伝送要
求の問合せを行い(マスタECR3は制御部11よりの
問合せにより次よりのスレーブECRへの問合せを停止
する。)この時、マスタECR3が空状態であれば制御
部11はマスタECR3へのデータ伝送を開始する。即
ち、図8左部に示すようにAブロックの中でデータ伝送
中であれば、送信処理を行わない。もし、図8右部に示
すようにデータ伝送が終了して行われていなければ、送
り先のAブロックのナンバー15の行き先マスタECR
3に対し、データ送出の問合せを行い、マスタECR3
より応答があれば、ENDコードが得られるまでRAM
15の内容をシフトレジスタ18にプリセットして、デ
ータ伝送ライン6上に伝送させていく(ステップC3〜
C6)。
In this way, the data transmission line 6 can be used for each block, and data transmission can be performed efficiently. Further, as described above, the CPU 14 gives the control signal INT4 to the transmission control unit 12, and then starts the transmission process shown in FIG. That is, the CPU 14 causes the data on the data transmission line 6 of the A block to be taken into the buffer 16 and determines whether the data is being transmitted on the data transmission line 6 (steps C1 and C2). Here, the transmission timing from the control unit 11 will be described with reference to FIG. First, FIGS. 8A, 8B, and 8C are diagrams showing data transmission / reception timings between the master ECR3 and the slave ECR4 of the A block, and the normal master ECR3 sequentially transmits data to the slave ECR4. A process of inquiring whether or not there is is performed at regular intervals. In this case, the master ECR 3 transmits the start code, the inquiry destination machine number (11) and the end code.
If the slave ECR 4 that received this data has transmission data, the machine number (11) including the start code and the transmission data is transmitted and the master ECR 4 is transmitted.
3 and the slave ECR 4 are connected to transmit and receive data. 8D and 8E are diagrams showing data transmission / reception timings between the control unit 11 and the master ECR 3, and the control unit 11 sends data from the slave ECR 4 when inquiring the presence / absence of transmission data between the master and slave ECRs. It is determined that there is no data on the line at a timing slightly deviating from the transmission data transmission timing (the control unit 11 sees the transmission data at a certain timing at every constant period, so the connection is made on the line). If there is data), the master ECR3 is inquired about the data transmission request (the master ECR3 stops the inquiry from the next slave ECR by the inquiry from the control unit 11). If the master ECR3 is empty, the control unit 11 starts data transmission to the master ECR3. That is, as shown in the left part of FIG. 8, if data is being transmitted in the A block, the transmission process is not performed. If the data transmission is not completed as shown in the right part of FIG. 8, the destination master ECR of the destination block A number 15
3 is inquired about data transmission, and the master ECR3
If there is more response, RAM until END code is obtained
The contents of 15 are preset in the shift register 18 and transmitted on the data transmission line 6 (step C3 to
C6).

【0017】次いで、CPU14はRAM15、バッフ
ァ16、シフトレジスタ18をイニシャライズし、制御
信号INT4の出力を停止して、伝送制御部12、13
を受信可能状態とする(ステップC7、C8)。
Next, the CPU 14 initializes the RAM 15, the buffer 16 and the shift register 18 to stop the output of the control signal INT4, and then the transmission control units 12 and 13.
Is set to a receivable state (steps C7 and C8).

【0018】こうして、異なるブロック間で伝送される
データは制御部11を介して伝送され、データ伝送処理
を円滑に行うことができるとともに、データをマスタE
CR3に一括して集めることができる。なお、以上述べ
た伝送処理は、図3の16バイトの伝送データを4分割
して、4バイトごとに行われる。
In this way, the data transmitted between different blocks is transmitted via the control unit 11 so that the data transmission process can be performed smoothly and the data is transmitted to the master E.
It can be collected in CR3 all at once. The transmission process described above is performed for every 4 bytes by dividing the 16-byte transmission data of FIG. 3 into four.

【0019】また、AブロックからBブロックへの伝送
においても、同様の処理が行われる。この場合、上記ス
テップB1では伝送制御部13の駆動停止が行なわれ、
ステップB12では伝送制御部12の駆動停止が行わ
れ、伝送制御部13が送信状態に設定されて制御信号I
NT2が出力されるほか、ステップC7では制御信号I
NT4ではなく制御信号INT2の出力が停止される。
Similar processing is also performed in the transmission from the A block to the B block. In this case, the drive of the transmission controller 13 is stopped in step B1.
In step B12, the driving of the transmission control unit 12 is stopped, the transmission control unit 13 is set to the transmission state, and the control signal I
In addition to outputting NT2, control signal I is output in step C7.
The output of the control signal INT2 instead of NT4 is stopped.

【0020】[0020]

【第二実施例】図9は第二実施例を示すものである。本
実施例では、各ECRをA、B、Cの3つのブロックに
分け、各ブロック間に制御部11を2つ設けたものであ
る。
Second Embodiment FIG. 9 shows a second embodiment. In this embodiment, each ECR is divided into three blocks A, B, and C, and two control units 11 are provided between each block.

【0021】本実施例では3つのブロックの間でデータ
伝送を行うことができる。ブロック数を増やす時は、そ
れに応じて制御部11も増やせばよい。
In this embodiment, data can be transmitted between the three blocks. When the number of blocks is increased, the number of control units 11 may be increased accordingly.

【0022】[0022]

【第三実施例】図10は第三実施例を示すものである。
本実施例では、Aブロックを他のスレーブECR4から
データを収集するマスタECR3を1台のみとしたもの
で各スレーブECR4……からのデータが制御部11を
介してマスタECR3にプリセットされるとともに、マ
スタECR3自身のデータもいったん制御部11に送っ
た後、マスタECR3に伝送されてプリセットされる。
Third Embodiment FIG. 10 shows a third embodiment.
In the present embodiment, the A block has only one master ECR3 that collects data from other slave ECR4, and the data from each slave ECR4 ... Is preset in the master ECR3 via the control unit 11, and The data of the master ECR3 itself is also sent to the control unit 11 and then transmitted to the master ECR3 to be preset.

【0023】このため、マスタECR3自身の登録デー
タも他のスレーブECR4の登録データと同じように処
理することができ、いちいちデータをマスタECR3自
身のものか、他からのものかを判別して異なる処理をす
る必要がなくなり、処理プログラムがそれだけ簡単とな
る。
Therefore, the registration data of the master ECR3 itself can be processed in the same manner as the registration data of the other slave ECR4, and it is different depending on whether the data is from the master ECR3 itself or from another. Processing is not necessary, and the processing program becomes simpler.

【0024】[0024]

【第四実施例】図11、図12は第四実施例を示すもの
である。本実施例では、各スレーブECR4、10のデ
ータをそれぞれマスタECR3、9に収集して、マスタ
ECR3とマスタECR9の間でデータ伝送を行うよう
にしたものである。この場合の伝送データフォーマット
は図12に示すように、行き先ECRナンバーと送り元
ECRナンバーのほか通過コードのみで、行き先ブロッ
クナンバー、送り先ブロックナンバーはない。この通過
コードは一方のブロックから他のブロックへの転送の時
のみセットされ、これにより制御部11の通過コード判
断部39で制御部11の通過の必要なことが判別され、
上記通過コードは通過コード記憶部40にプリセットさ
れるとともに、その通過の方向すなわちマスタECR3
からスレーブECR4又はスレーブECR4からマスタ
ECR3の種別が通過方向記憶部41にプリセットされ
る。そしてデータ伝送ライン6が空いた時にデータ伝送
が行われる。
Fourth Embodiment FIGS. 11 and 12 show a fourth embodiment. In this embodiment, the data of the slave ECRs 4 and 10 are collected in the master ECRs 3 and 9, respectively, and the data is transmitted between the master ECR 3 and the master ECR 9. As shown in FIG. 12, the transmission data format in this case is a destination ECR number, a source ECR number, and only a pass code, and there is no destination block number or destination block number. This pass code is set only when transferring from one block to the other block, whereby the pass code determining unit 39 of the control unit 11 determines that the control unit 11 needs to pass,
The pass code is preset in the pass code storage unit 40, and the pass direction, that is, the master ECR3
From the slave ECR4 or from the slave ECR4 to the master ECR3 is preset in the passage direction storage unit 41. Then, data transmission is performed when the data transmission line 6 becomes empty.

【0025】本実施例では制御部11をデータが通過す
るとき、マスタECR3とマスタECR9の間でデータ
伝送が行われ、他のECR間での伝送はありえず、その
分データ処理が簡単に済み、また行き先ブロックナンバ
ー、送り元ブロックナンバーも不要となって、単に通過
が必要か否かを示す通過コードで十分となる。
In the present embodiment, when data passes through the control unit 11, data transmission is performed between the master ECR3 and the master ECR9, and there is no transmission between other ECRs, and the data processing is simplified accordingly. The destination block number and the source block number are also unnecessary, and a pass code simply indicating whether or not a pass is necessary is sufficient.

【0026】[0026]

【第五実施例】図13、図14は第五実施例を示すもの
である。本実施例では、各ECRをA、B、Cの3つの
ブロックに分け、各ブロックの中心に制御部11を1台
設けたものであり、これに応じ制御部11にはAブロッ
ク用の伝送制御部12、Bブロック用の伝送制御部13
のほか、Cブロック用の伝送制御部42も設けられてい
る。
[Fifth Embodiment] FIGS. 13 and 14 show a fifth embodiment. In this embodiment, each ECR is divided into three blocks A, B, and C, and one control unit 11 is provided at the center of each block, and accordingly, the control unit 11 transmits data for A block. Control unit 12, transmission control unit 13 for B block
Besides, a transmission control unit 42 for the C block is also provided.

【0027】本実施例では、1台の制御部11で3つの
ブロクの間でデータ伝送を行うことができる。ブロック
数を増やす時は、それに応じて伝送制御部を増やせばよ
い。
In this embodiment, one control unit 11 can perform data transmission between three blocks. When increasing the number of blocks, the number of transmission control units may be increased accordingly.

【0028】なお、上記実施例では電子式キャッシュレ
ジスタのデータ伝送に装置を適用したが、これに限られ
ることはなく他の電子機器に適用してもよい。
Although the device is applied to the data transmission of the electronic cash register in the above embodiment, the device is not limited to this and may be applied to other electronic devices.

【0029】[0029]

【発明の効果】この発明によれば、電子機器が接続され
た複数のデータ伝送ラインの間において、電子機器から
データが受信された際、送信側の伝送ラインからの受信
を停止して受信データを記憶しておき、その記憶された
データを送信側の伝送ラインが空いていれば伝送するこ
とができる。このように各伝送ラインのデータ伝送状態
に応じてデータの伝送制御をすることができるため、デ
ータを妄りに伝送することなくデータ伝送が確実に行え
る。
According to the present invention, when data is received from an electronic device among a plurality of data transmission lines to which the electronic device is connected, reception from the transmission line on the transmission side is stopped and the received data is received. Is stored, and the stored data can be transmitted if the transmission line on the transmission side is free. As described above, since the data transmission control can be performed according to the data transmission state of each transmission line, the data transmission can be surely performed without indiscriminately transmitting the data.

【図面の簡単な説明】[Brief description of drawings]

【図1】第一実施例の全体構成図。FIG. 1 is an overall configuration diagram of a first embodiment.

【図2】制御部11の回路図。FIG. 2 is a circuit diagram of a control unit 11.

【図3】伝送データフォーマット図、ECR8の回路
図。
FIG. 3 is a transmission data format diagram and a circuit diagram of ECR8.

【図4】ECR8の回路図。FIG. 4 is a circuit diagram of ECR8.

【図5】制御部11でのデータ送受信処理のフローチャ
ートの図。
FIG. 5 is a flowchart of data transmission / reception processing in the control unit 11.

【図6】制御部11でのデータ送受信処理のフローチャ
ートの図。
FIG. 6 is a flowchart of a data transmission / reception process in the control unit 11.

【図7】制御部11でのデータ送受信処理のフローチャ
ートの図。
FIG. 7 is a flowchart of data transmission / reception processing in the control unit 11.

【図8】データ伝送のタイムチャートの図。FIG. 8 is a diagram of a time chart of data transmission.

【図9】第二実施例の全体構成図。FIG. 9 is an overall configuration diagram of a second embodiment.

【図10】第三実施例の全体構成図。FIG. 10 is an overall configuration diagram of a third embodiment.

【図11】第四実施例の全体構成図。FIG. 11 is an overall configuration diagram of a fourth embodiment.

【図12】伝送データフォーマット図。FIG. 12 is a transmission data format diagram.

【図13】第五実施例の全体構成図。FIG. 13 is an overall configuration diagram of a fifth embodiment.

【図14】制御部11の回路図。FIG. 14 is a circuit diagram of the control unit 11.

【符号の説明】[Explanation of symbols]

1、8 ECR 3、9 マスタECR 4、10 スレーブECR 5 フロッピーディスク装置 6 データ伝送ライン 11 制御部 12、13、42 伝送制御部 14 CPU 15 RAM 39 通過コード判断部 1, 8 ECR 3, 9 Master ECR 4, 10 Slave ECR 5 Floppy disk device 6 Data transmission line 11 Control unit 12, 13, 42 Transmission control unit 14 CPU 15 RAM 39 Pass code determination unit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04L 12/28 9466−5K H04L 11/20 B 12/40 G06F 15/21 310Z 12/66 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H04L 12/28 9466-5K H04L 11/20 B 12/40 G06F 15/21 310Z 12/66

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1の電子機器が接続された第1のデータ
伝送ライン及び第2の電子機器が接続された第2のデー
タ伝送ラインの間に伝送制御装置を設け、その伝送制御
装置を介して上記第1の電子機器と第2の電子機器によ
るデータ伝送を行うシステムであって、 この伝送制御装置には、上記第1の電子機器から上記第
1のデータ伝送ラインを介して伝送されたデータの受信
に基づき、上記第2のデータ伝送ラインからのデータ受
信を停止する停止手段と、 上記第1のデータ伝送ラインを介して受信したデータを
記憶する記憶手段と、 上記停止手段でデータの受信を停止した上記第2のデー
タ伝送ラインに伝送データがなければその第2のデータ
伝送ラインへ上記記憶手段に記憶されているデータを伝
送する伝送手段と、 を具備したことを特徴とするデータ伝送システム。
1. A transmission control device is provided between a first data transmission line to which a first electronic device is connected and a second data transmission line to which a second electronic device is connected. A system for performing data transmission between the first electronic device and the second electronic device via the first electronic device via the first data transmission line to the transmission control device. Stop means for stopping the data reception from the second data transmission line based on the reception of the data, storage means for storing the data received through the first data transmission line, and data for the stop means. Transmission means for transmitting the data stored in the storage means to the second data transmission line if there is no transmission data in the second data transmission line that has stopped receiving Characteristic data transmission system.
JP19495592A 1992-06-29 1992-06-29 Data transmission system Expired - Lifetime JP2513391B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19495592A JP2513391B2 (en) 1992-06-29 1992-06-29 Data transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19495592A JP2513391B2 (en) 1992-06-29 1992-06-29 Data transmission system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13889885A Division JPS621096A (en) 1985-06-27 1985-06-27 Data transmitter

Publications (2)

Publication Number Publication Date
JPH0621945A JPH0621945A (en) 1994-01-28
JP2513391B2 true JP2513391B2 (en) 1996-07-03

Family

ID=16333112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19495592A Expired - Lifetime JP2513391B2 (en) 1992-06-29 1992-06-29 Data transmission system

Country Status (1)

Country Link
JP (1) JP2513391B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103841A (en) * 1983-11-11 1985-06-08 Toshiba Corp Repeater

Also Published As

Publication number Publication date
JPH0621945A (en) 1994-01-28

Similar Documents

Publication Publication Date Title
US5245164A (en) Transaction processing apparatus
JP2513391B2 (en) Data transmission system
EP0751649A3 (en) Method and device for transmitting a message to a LAN administrator
JPH05334568A (en) Data transmitter
JP3367589B2 (en) Auction system
JP2576738B2 (en) Facsimile machine with computer interlocking function
JPH09163032A (en) Data transmission method and display device
JPH09233152A (en) Serial communication method for data processing system
JPS621096A (en) Data transmitter
JPH0511350B2 (en)
JPH0635818A (en) Data processing system
JP3149283B2 (en) Product sales registration data processing device
JP2900388B2 (en) Data processing system
JPH0765078A (en) Commodity sales data processor
JPS6153748B2 (en)
JP2748568B2 (en) Communications system
JPS61190626A (en) Process display device
JPH0748758B2 (en) Data processing device
JPH05122770A (en) Centralized monitoring system
JPH04127398A (en) Pos system
JPS61221855A (en) Control system for transmission error
JPH08241462A (en) Commodity sale data processing device
JPH08194885A (en) Communication method for toll road management system
JPH0145660B2 (en)
JPH05165749A (en) Data processing system