JP2512661B2 - 非バイナリ・ハイパ―キュ―ブ形式のコンピュ―タ・システムおよびネットワ―クにおける複数ノ―ドの接続方法 - Google Patents
非バイナリ・ハイパ―キュ―ブ形式のコンピュ―タ・システムおよびネットワ―クにおける複数ノ―ドの接続方法Info
- Publication number
- JP2512661B2 JP2512661B2 JP4095557A JP9555792A JP2512661B2 JP 2512661 B2 JP2512661 B2 JP 2512661B2 JP 4095557 A JP4095557 A JP 4095557A JP 9555792 A JP9555792 A JP 9555792A JP 2512661 B2 JP2512661 B2 JP 2512661B2
- Authority
- JP
- Japan
- Prior art keywords
- nodes
- network
- node
- address
- digit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
- G06F15/17343—Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17381—Two dimensional, e.g. mesh, torus
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02B—INTERNAL-COMBUSTION PISTON ENGINES; COMBUSTION ENGINES IN GENERAL
- F02B75/00—Other engines
- F02B75/02—Engines characterised by their cycles, e.g. six-stroke
- F02B2075/022—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle
- F02B2075/027—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle four
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般的に、大規模並列
コンピュータ・システムを形成する処理要素の相互接続
に関し、特に、無数の処理要素を、処理要素１個当たり
の接続数がネットワークの直径（ｄｉａｍｅｔｅｒ）と
均衡するように相互接続する方法に関する。本発明は、
具体的には、非バイナリ・ハイパーキューブ・ネットワ
ークを提供する。
コンピュータ・システムを形成する処理要素の相互接続
に関し、特に、無数の処理要素を、処理要素１個当たり
の接続数がネットワークの直径（ｄｉａｍｅｔｅｒ）と
均衡するように相互接続する方法に関する。本発明は、
具体的には、非バイナリ・ハイパーキューブ・ネットワ
ークを提供する。
【０００２】
【従来の技術】コンピュータ要素のコストが低下するに
従って、非常に大きなネットワークを構成できる可能性
が現実化しつつある。Ｒａｌｐｈ Ｄｕｎｃａｎは“Ａ
Ｓｕｒｖｅｙ ｏｆ Ｐａｒａｌｌｅｌ Ｃｏｍｐｕ
ｔｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅｓ”， Ｃｏｍｐｕ
ｔｅｒ， Ｆｅｂｒｕａｒｙ １９９０， ｐｐ．５〜
１６において、並列処理への種々のアプローチを解説し
ている。Ｄｕｎｃａｎが記述している並列アーキテクチ
ャのクラスの１つは、種々のデータに対して種々の命令
を自律的に実行するマルチプロセッサを含む。Ｄｕｎｃ
ａｎはこれを、ＭＩＭＤ（ｍｕｌｔｉｐｌｅ ｉｎｓｔ
ｒｕｃｔｉｏｎ ｍｕｌｔｉｐｌｅ ｄａｔａ ａｒｃ
ｈｉｔｅｃｔｕｒｅ：複数命令複数データ方式）と分類
している。この並列アーキテクチャのクラスには、リン
グ，メッシュ，ツリー，およびハイパーキューブのトポ
ロジがある。リング・トポロジは、Ｎをノードの数とす
ると、Ｎ／２の通信直径を有していると特徴付けられ
る。通信直径は最悪の経路長と定義される。また、２次
元メッシュ・トポロジは、Ｎをノードの数とすると、２
（Ｎ−１）の通信直径を有し、これはツリー・トポロジ
の典型的な通信直径でもあり、いずれの場合も、通信直
径を減少させるために種々の方策が講じられている。
従って、非常に大きなネットワークを構成できる可能性
が現実化しつつある。Ｒａｌｐｈ Ｄｕｎｃａｎは“Ａ
Ｓｕｒｖｅｙ ｏｆ Ｐａｒａｌｌｅｌ Ｃｏｍｐｕ
ｔｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅｓ”， Ｃｏｍｐｕ
ｔｅｒ， Ｆｅｂｒｕａｒｙ １９９０， ｐｐ．５〜
１６において、並列処理への種々のアプローチを解説し
ている。Ｄｕｎｃａｎが記述している並列アーキテクチ
ャのクラスの１つは、種々のデータに対して種々の命令
を自律的に実行するマルチプロセッサを含む。Ｄｕｎｃ
ａｎはこれを、ＭＩＭＤ（ｍｕｌｔｉｐｌｅ ｉｎｓｔ
ｒｕｃｔｉｏｎ ｍｕｌｔｉｐｌｅ ｄａｔａ ａｒｃ
ｈｉｔｅｃｔｕｒｅ：複数命令複数データ方式）と分類
している。この並列アーキテクチャのクラスには、リン
グ，メッシュ，ツリー，およびハイパーキューブのトポ
ロジがある。リング・トポロジは、Ｎをノードの数とす
ると、Ｎ／２の通信直径を有していると特徴付けられ
る。通信直径は最悪の経路長と定義される。また、２次
元メッシュ・トポロジは、Ｎをノードの数とすると、２
（Ｎ−１）の通信直径を有し、これはツリー・トポロジ
の典型的な通信直径でもあり、いずれの場合も、通信直
径を減少させるために種々の方策が講じられている。
【０００３】これらの既知のネットワーク・トポロジの
うち、ハイパーキューブは興味深いトポロジ的特性を有
している。ブールのｎキューブすなわち“ハイパーキュ
ーブ”トポロジは、ｎ次元アレイに配置されたＮ＝２n
個のプロセッサを使用する。アレイ中の各ノードすなわ
ちプロセッサは、隣接ノードに対してｎ＝ｌｏｇ2 Ｎ個
の双方向リンクを有する。図１はｎ＝２，３，４のとき
のハイパーキューブを示す。既存のハイパーキューブ・
マシンの例として、Ｃａｌｔｅｃｈ社のＣｏｓｍｉｃＣ
ｕｂｅ、Ｉｎｔｅｌ社のｉＰＳＣ／２、ＮＣｕｂｅ社の
Ｎｃｕｂｅ／１０がある。これらおよび他のハイパーキ
ューブ・コンピュータ・システムの説明は、Ｊｏｈｎ．
Ｐ Ｈａｙｅｓ他が“Ｈｙｐｅｒｃｕｂｅ Ｓｕｐｅｒ
ｃｏｍｐｕｔｅｒｓ”，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ
ｔｈｅ ＩＥＥＥ，ｖｏｌ．７７， ｎｏ．１２，
Ｄｅｃｅｍｂｅｒ １９８９， ｐｐ．１８２９〜１８
４１において与えられている。Ｏｐｈｉｒ Ｆｒｉｅｄ
ｅｒはその著“Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ Ａｌｇ
ｏｒｉｔｈｍｓ ｆｏｒ Ｒｅｌａｔｉｏｎａｌ−Ｄａ
ｔａｂａｓｅ Ｏｐｅｒａｔｉｏｎｓ ｏｎ Ｈｙｐｅ
ｒｃｕｂｅ Ｓｙｓｔｅｍ”， Ｃｏｍｐｕｔｅｒ，
Ｎｏｖｅｍｂｅｒ １９９０，ｐｐ．１３〜２８におい
て、特にデータベース・エンジンとしてのハイパーキュ
ーブ・システムを説明している。Ｈａｙｅｓ他はハイパ
ーキューブ・コンピュータに対する種々の代表的アプリ
ケーションを列挙している。
うち、ハイパーキューブは興味深いトポロジ的特性を有
している。ブールのｎキューブすなわち“ハイパーキュ
ーブ”トポロジは、ｎ次元アレイに配置されたＮ＝２n
個のプロセッサを使用する。アレイ中の各ノードすなわ
ちプロセッサは、隣接ノードに対してｎ＝ｌｏｇ2 Ｎ個
の双方向リンクを有する。図１はｎ＝２，３，４のとき
のハイパーキューブを示す。既存のハイパーキューブ・
マシンの例として、Ｃａｌｔｅｃｈ社のＣｏｓｍｉｃＣ
ｕｂｅ、Ｉｎｔｅｌ社のｉＰＳＣ／２、ＮＣｕｂｅ社の
Ｎｃｕｂｅ／１０がある。これらおよび他のハイパーキ
ューブ・コンピュータ・システムの説明は、Ｊｏｈｎ．
Ｐ Ｈａｙｅｓ他が“Ｈｙｐｅｒｃｕｂｅ Ｓｕｐｅｒ
ｃｏｍｐｕｔｅｒｓ”，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ
ｔｈｅ ＩＥＥＥ，ｖｏｌ．７７， ｎｏ．１２，
Ｄｅｃｅｍｂｅｒ １９８９， ｐｐ．１８２９〜１８
４１において与えられている。Ｏｐｈｉｒ Ｆｒｉｅｄ
ｅｒはその著“Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ Ａｌｇ
ｏｒｉｔｈｍｓ ｆｏｒ Ｒｅｌａｔｉｏｎａｌ−Ｄａ
ｔａｂａｓｅ Ｏｐｅｒａｔｉｏｎｓ ｏｎ Ｈｙｐｅ
ｒｃｕｂｅ Ｓｙｓｔｅｍ”， Ｃｏｍｐｕｔｅｒ，
Ｎｏｖｅｍｂｅｒ １９９０，ｐｐ．１３〜２８におい
て、特にデータベース・エンジンとしてのハイパーキュ
ーブ・システムを説明している。Ｈａｙｅｓ他はハイパ
ーキューブ・コンピュータに対する種々の代表的アプリ
ケーションを列挙している。
【０００４】図１を参照する際、注意したいのは、ノー
ドのアドレスに対する番号付け規則である。ｎ＝２のと
き、ノードは４個（Ｎ＝２2 ）でアドレスは００，０
１，１０，１１である。各ノードは２つの他のノードに
接続され、各ノードは１ビットだけアドレスが違う隣接
ノードに接続されるというルールが適用される。ｎ＝３
のとき、ノードは８個（Ｎ＝２3 ）で、アドレスは００
０，００１，０１０，０１１，１００，１０１，１１
０，１１１であり、接続方式も同じで、例えばノード０
００はノード００１，０１０，１００に接続される。ｎ
＝４のときはノードが１６個（Ｎ＝２4 ）となるが、接
続方式は同じである。Ｌａｘｍｉ Ｎ． Ｂｈｕｙａｎ
ａｎｄ Ｄｈａｒｍａ Ｐ． Ａｇｒａｗａｌは“Ｇ
ｅｎｅｒａｌｉｚｅｄ Ｈｙｐｅｒｃｕｂｅ ａｎｄ
Ｈｙｐｅｒｂｕｓ Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ ａ
Ｃｏｍｐｕｔｅｒ Ｎｅｔｗｏｒｋ”， ＩＥＥＥ
Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｐｕｔｅｒ
ｓ， ｖｏｌ．ｃ−３３，ｎｏ．４， Ａｐｒｉｌ １
９８４， ｐｐ．３２３〜３３３において、バイナリ・
ハイパーキューブの、可変基数の番号付けに対する一般
化について説明している。この方式では、ネットワーク
のノードが、数の各ディジットが異なる基数に基づくよ
うな方法で番号付けされている。ノードは、ノード・ア
ドレスが正確に１ディジット異なるとき常に接続され
る。
ドのアドレスに対する番号付け規則である。ｎ＝２のと
き、ノードは４個（Ｎ＝２2 ）でアドレスは００，０
１，１０，１１である。各ノードは２つの他のノードに
接続され、各ノードは１ビットだけアドレスが違う隣接
ノードに接続されるというルールが適用される。ｎ＝３
のとき、ノードは８個（Ｎ＝２3 ）で、アドレスは００
０，００１，０１０，０１１，１００，１０１，１１
０，１１１であり、接続方式も同じで、例えばノード０
００はノード００１，０１０，１００に接続される。ｎ
＝４のときはノードが１６個（Ｎ＝２4 ）となるが、接
続方式は同じである。Ｌａｘｍｉ Ｎ． Ｂｈｕｙａｎ
ａｎｄ Ｄｈａｒｍａ Ｐ． Ａｇｒａｗａｌは“Ｇ
ｅｎｅｒａｌｉｚｅｄ Ｈｙｐｅｒｃｕｂｅ ａｎｄ
Ｈｙｐｅｒｂｕｓ Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ ａ
Ｃｏｍｐｕｔｅｒ Ｎｅｔｗｏｒｋ”， ＩＥＥＥ
Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｐｕｔｅｒ
ｓ， ｖｏｌ．ｃ−３３，ｎｏ．４， Ａｐｒｉｌ １
９８４， ｐｐ．３２３〜３３３において、バイナリ・
ハイパーキューブの、可変基数の番号付けに対する一般
化について説明している。この方式では、ネットワーク
のノードが、数の各ディジットが異なる基数に基づくよ
うな方法で番号付けされている。ノードは、ノード・ア
ドレスが正確に１ディジット異なるとき常に接続され
る。
【０００５】ハイパーキューブ・アーキテクチャが幾つ
かの非常に魅力的なトポロジ的特性を提供する一方で、
これらのネットワークのノードが数千を超えても、ノー
ド当たりの接続数および経路長は固定的にしか増大しな
い。ノード当たりの接続又は経路長が現在の技術に対し
て大きくなり過ぎると、設計者は新しいネットワーク・
アルゴリズムをゼロから考えなくてはならない。これら
の新しいその場限りのトポロジは、古いトポロジで小さ
いネットワーク上で動いていた既存のプログラムの実施
に悪影響を及ぼす。
かの非常に魅力的なトポロジ的特性を提供する一方で、
これらのネットワークのノードが数千を超えても、ノー
ド当たりの接続数および経路長は固定的にしか増大しな
い。ノード当たりの接続又は経路長が現在の技術に対し
て大きくなり過ぎると、設計者は新しいネットワーク・
アルゴリズムをゼロから考えなくてはならない。これら
の新しいその場限りのトポロジは、古いトポロジで小さ
いネットワーク上で動いていた既存のプログラムの実施
に悪影響を及ぼす。
【０００６】
【発明が解決しようとする課題】本発明の目的は、無数
のノードをサポートする一般化されたハイパーキューブ
構造を形成するための、プロセッサの相互接続方法を提
供することにある。
のノードをサポートする一般化されたハイパーキューブ
構造を形成するための、プロセッサの相互接続方法を提
供することにある。
【０００７】本発明の他の目的は、プロセッサ１個当た
りの相互接続数がネットワーク直径に適合するような、
相互接続プロセッサから構成されるコンピュータ構造を
提供することにある。
りの相互接続数がネットワーク直径に適合するような、
相互接続プロセッサから構成されるコンピュータ構造を
提供することにある。
【０００８】
【課題を解決するための手段】本発明により、処理要素
１個当たりの接続の数がネットワーク直径と均衡し得る
ように、処理要素を相互接続する方法が提供される。こ
れは、基底が可変の数字系でネットワークのノードを数
えることによって流動性を改良し、ハイパーキューブの
多くの周知かつ所望のトポロジ的特性を保持するトポロ
ジを作成することによって行われる。この方法は、基底
が２の数字系を用いると、既知のブール・バイナリ・ハ
イパーキューブ・トポロジを形成する。しかし、ブール
・バイナリ・ハイパーキューブと違い、本発明の実施に
より、少数の相互接続を有する非バイナリ・ハイパーキ
ューブが提供され、無数のノードを有する非常に大規模
なコンピュータ・システムの実用化が可能になる。
１個当たりの接続の数がネットワーク直径と均衡し得る
ように、処理要素を相互接続する方法が提供される。こ
れは、基底が可変の数字系でネットワークのノードを数
えることによって流動性を改良し、ハイパーキューブの
多くの周知かつ所望のトポロジ的特性を保持するトポロ
ジを作成することによって行われる。この方法は、基底
が２の数字系を用いると、既知のブール・バイナリ・ハ
イパーキューブ・トポロジを形成する。しかし、ブール
・バイナリ・ハイパーキューブと違い、本発明の実施に
より、少数の相互接続を有する非バイナリ・ハイパーキ
ューブが提供され、無数のノードを有する非常に大規模
なコンピュータ・システムの実用化が可能になる。
【０００９】本発明はＬａｘｍｉ Ｎ． Ｂｈｕｙａｎ
ａｎｄ Ｄｈａｒｍａ Ｐ． Ａｇｒａｗａｌ， ｓ
ｕｐｒａによって提案された方式の改良である。本発明
は、ノードのアドレスが１ディジット違うとき常にノー
ドが接続される訳ではないトポロジを作成する。本発明
は新しい変数ｄを導入するが、その目的はネットワーク
・リング内で中間のアーク接続数を制御することによ
り、ネットワーク全体の密度を制御することにある。Ｎ
個のノードを有するネットワークに対して、Ｎ＝ｂn と
なるような正の整数ｂおよびｎが存在すると仮定する。
新しい変数ｄは、ｂが偶数なら１≦ｄ≦ｂ／２、ｂが奇
数なら１≦ｄ≦（ｂ−１）／２である。ネットワークの
ノードは基底ｂで番号付けされる。２つのノードｘとｙ
は、 １．ｘのアドレスがｙのアドレスと正確に１ディジット
異なり、 ２．ｘi ≠ｙi であるディジットｉについて、ｊ≦ｄを
満たすｊに対して、ｙi ＝（ｘi ＋ｊ） ｍｏｄ ｂ、
又は、ｙi ＝（ｘi −ｊ） ｍｏｄｂである場合および
この場合に限り接続する。
ａｎｄ Ｄｈａｒｍａ Ｐ． Ａｇｒａｗａｌ， ｓ
ｕｐｒａによって提案された方式の改良である。本発明
は、ノードのアドレスが１ディジット違うとき常にノー
ドが接続される訳ではないトポロジを作成する。本発明
は新しい変数ｄを導入するが、その目的はネットワーク
・リング内で中間のアーク接続数を制御することによ
り、ネットワーク全体の密度を制御することにある。Ｎ
個のノードを有するネットワークに対して、Ｎ＝ｂn と
なるような正の整数ｂおよびｎが存在すると仮定する。
新しい変数ｄは、ｂが偶数なら１≦ｄ≦ｂ／２、ｂが奇
数なら１≦ｄ≦（ｂ−１）／２である。ネットワークの
ノードは基底ｂで番号付けされる。２つのノードｘとｙ
は、 １．ｘのアドレスがｙのアドレスと正確に１ディジット
異なり、 ２．ｘi ≠ｙi であるディジットｉについて、ｊ≦ｄを
満たすｊに対して、ｙi ＝（ｘi ＋ｊ） ｍｏｄ ｂ、
又は、ｙi ＝（ｘi −ｊ） ｍｏｄｂである場合および
この場合に限り接続する。
【００１０】
【実施例】本発明の特定の実施例を説明する前に、一般
的な用語でネットワーク接続アルゴリズムを説明する。
アルゴリズムはＮがネットワークにおけるノード数であ
る場合、Ｎ＝ｂn となるような正の整数ｂおよびｎが存
在するとの仮定に基づく。整数ｄは、密度変数を表わ
し、ｂが偶数のとき１とｂ／２の間から選び、ｂが奇数
のとき１と（ｂ−１）／２の間から選ぶ。ｄを選んだ
ら、ネットワークのノードを基底ｂで番号付ける。言い
換えれば、ａ0 ，ａ1 ，…，ａm-1 ，ａm がそれぞれｂ
より小さい非負の整数である場合、 Ｎ＝ａm ｂm ＋ａm-1 ｂm-1 ＋・・・＋ａ1 ｂ1 ＋ａ0 ｂ0 とする。基底が１０（ｂ＝１０）の数字系では、記号ａ
i は“ディジット”と呼ばれ、基底が２（ｂ＝２）の数
字系では、記号ａi は“ビット”と呼ばれる。数字系の
基底が１０でなくても、一般性を失わないので、記号ａ
i をここでは“ディジット”と呼ぶ。
的な用語でネットワーク接続アルゴリズムを説明する。
アルゴリズムはＮがネットワークにおけるノード数であ
る場合、Ｎ＝ｂn となるような正の整数ｂおよびｎが存
在するとの仮定に基づく。整数ｄは、密度変数を表わ
し、ｂが偶数のとき１とｂ／２の間から選び、ｂが奇数
のとき１と（ｂ−１）／２の間から選ぶ。ｄを選んだ
ら、ネットワークのノードを基底ｂで番号付ける。言い
換えれば、ａ0 ，ａ1 ，…，ａm-1 ，ａm がそれぞれｂ
より小さい非負の整数である場合、 Ｎ＝ａm ｂm ＋ａm-1 ｂm-1 ＋・・・＋ａ1 ｂ1 ＋ａ0 ｂ0 とする。基底が１０（ｂ＝１０）の数字系では、記号ａ
i は“ディジット”と呼ばれ、基底が２（ｂ＝２）の数
字系では、記号ａi は“ビット”と呼ばれる。数字系の
基底が１０でなくても、一般性を失わないので、記号ａ
i をここでは“ディジット”と呼ぶ。
【００１１】次に、ネットワークのノードｘとｙは １．ｘのアドレスがｙのアドレスと正確に１ディジット
異なり、 ２．ｘi ≠ｙi であるディジットｉについて、ｊ≦ｄを
満たすｊに対して、ｙi ＝（ｘi ＋ｊ） ｍｏｄ ｂ、
又は、ｙi ＝（ｘi −ｊ） ｍｏｄｂである場合および
その場合に限り接続する。−ｘ ｍｏｄ ｙ＝（ｙ−
ｘ） ｍｏｄｂに注意する。例えば、ｂ＝５およびｄ＝
１の場合、アドレスが１２３４であるノードは、アドレ
ス２２３４，０２３４，１３３４，１１３４，１２２
４，１２４４，１２３３，および１２３０を有するノー
ドに接続する。ｄはネットワークの密度を制御すること
に注目する。ｄが増大すると、ネットワークの密度はよ
り密になる。
異なり、 ２．ｘi ≠ｙi であるディジットｉについて、ｊ≦ｄを
満たすｊに対して、ｙi ＝（ｘi ＋ｊ） ｍｏｄ ｂ、
又は、ｙi ＝（ｘi −ｊ） ｍｏｄｂである場合および
その場合に限り接続する。−ｘ ｍｏｄ ｙ＝（ｙ−
ｘ） ｍｏｄｂに注意する。例えば、ｂ＝５およびｄ＝
１の場合、アドレスが１２３４であるノードは、アドレ
ス２２３４，０２３４，１３３４，１１３４，１２２
４，１２４４，１２３３，および１２３０を有するノー
ドに接続する。ｄはネットワークの密度を制御すること
に注目する。ｄが増大すると、ネットワークの密度はよ
り密になる。
【００１２】アルゴリズムの応用の際、種々のノードの
ポートは、それらが接続されるノードのディジットおよ
びディジット値の両方を示すように、ラベルが付けられ
る。例えば、３，７というラベルが付けられたポート
は、３番目のディジットが７であるノードに接続する。
ノード１個につき接続の数はμｌｏｇb Ｎで、ｂが偶数
およびｄ＝ｂ／２の場合にμ＝ｂ−１とする以外はμ＝
２ｄである。ｄ以下の各整数に対してノード・アドレス
の各ディジット毎に２つの接続があることを考慮する
と、これは正しい。ノード・アドレスにおけるディジッ
ト数はｌｏｇb である。ネットワーク直径は
ポートは、それらが接続されるノードのディジットおよ
びディジット値の両方を示すように、ラベルが付けられ
る。例えば、３，７というラベルが付けられたポート
は、３番目のディジットが７であるノードに接続する。
ノード１個につき接続の数はμｌｏｇb Ｎで、ｂが偶数
およびｄ＝ｂ／２の場合にμ＝ｂ−１とする以外はμ＝
２ｄである。ｄ以下の各整数に対してノード・アドレス
の各ディジット毎に２つの接続があることを考慮する
と、これは正しい。ノード・アドレスにおけるディジッ
ト数はｌｏｇb である。ネットワーク直径は
【００１３】
【数１】
【００１４】によって与えられる。
【００１５】図２は、ｄ＝１とした場合の基底８（すな
わちｂ＝８）のネットワークにおける典型的なリング・
トポロジを示す。このネットワークには８個のコンピュ
ータすなわち８個のノードがあり、ｎ＝１すなわちＮ＝
８1 である。この図は簡単であるが、次の３つの図（図
３，４，５）は、ｄの値を増加させたときのネットワー
ク密度における効果を示す。図３はｄ＝２の場合であ
る。この場合、各コンピュータは４個の他のコンピュー
タに接続する。図４はｄ＝３の場合である。この場合、
各コンピュータは６個の他のコンピュータに接続する。
図５はｄ＝４の場合である。この場合、各コンピュータ
は７個の他のコンピュータに接続する。このように、図
２，図３，図４および図５は、ｄの値の増加に対する単
純な８ノード・ネットワークの密度が増加する様子を示
したものである。
わちｂ＝８）のネットワークにおける典型的なリング・
トポロジを示す。このネットワークには８個のコンピュ
ータすなわち８個のノードがあり、ｎ＝１すなわちＮ＝
８1 である。この図は簡単であるが、次の３つの図（図
３，４，５）は、ｄの値を増加させたときのネットワー
ク密度における効果を示す。図３はｄ＝２の場合であ
る。この場合、各コンピュータは４個の他のコンピュー
タに接続する。図４はｄ＝３の場合である。この場合、
各コンピュータは６個の他のコンピュータに接続する。
図５はｄ＝４の場合である。この場合、各コンピュータ
は７個の他のコンピュータに接続する。このように、図
２，図３，図４および図５は、ｄの値の増加に対する単
純な８ノード・ネットワークの密度が増加する様子を示
したものである。
【００１６】本発明による相互接続技術のより実際的な
応用を、１２５個のコンピュータ・ネットワークによっ
て、図６に示す。本実施例では基底ｂ＝５，ｎ＝３すな
わちＮ＝ｂn ＝５3 ＝１２５である。このネットワーク
の密度を最小にするために、ｄ＝１とする。このネット
ワークは５個のプレーン１０，１１，１２，１３，１４
において実施され、個々のプレーンは２５個のコンピュ
ータ１５を有している。各プレーン内には５個のリング
と５個のループが存在する。ネットワーク内の各コンピ
ュータは、２個がリング内、２個がループ内、２個が異
なるプレーン内にある計６個の他のコンピュータに接続
される。
応用を、１２５個のコンピュータ・ネットワークによっ
て、図６に示す。本実施例では基底ｂ＝５，ｎ＝３すな
わちＮ＝ｂn ＝５3 ＝１２５である。このネットワーク
の密度を最小にするために、ｄ＝１とする。このネット
ワークは５個のプレーン１０，１１，１２，１３，１４
において実施され、個々のプレーンは２５個のコンピュ
ータ１５を有している。各プレーン内には５個のリング
と５個のループが存在する。ネットワーク内の各コンピ
ュータは、２個がリング内、２個がループ内、２個が異
なるプレーン内にある計６個の他のコンピュータに接続
される。
【００１７】この比較的単純なネットワークに対してさ
え、密度変数ｄの選択は、従来知られていなかったネッ
トワークの密度の制御を可能にする。図６のネットワー
クは、エッジコネクタを有する５個のプリント回路板の
一実施例を表す。しかし、本発明は現実に実施が可能か
否かに対して、相互接続密度が重要な意味を持ってくる
非常に大規模なネットワークにおいて特に有利である。
え、密度変数ｄの選択は、従来知られていなかったネッ
トワークの密度の制御を可能にする。図６のネットワー
クは、エッジコネクタを有する５個のプリント回路板の
一実施例を表す。しかし、本発明は現実に実施が可能か
否かに対して、相互接続密度が重要な意味を持ってくる
非常に大規模なネットワークにおいて特に有利である。
【００１８】本実施例ではｄ＝１，ｂ＝８，ｎ＝４とし
て、これを図７，図８，図９に示す。この実施例ではＮ
＝ｂn ＝８4 ＝４０９６である。この非常に大きな数の
ノードに対して、密度を最小にするように密度変数ｄを
１とする。
て、これを図７，図８，図９に示す。この実施例ではＮ
＝ｂn ＝８4 ＝４０９６である。この非常に大きな数の
ノードに対して、密度を最小にするように密度変数ｄを
１とする。
【００１９】図７は最も下位レベルのパッケージングを
示す。２０0 〜２０7 の各ボックスは、ボックス１個に
つき４８個（３×１６）のデータ・パス２２1 ，２
２2 ，２２3 と接続される８個のコンピュータを含んで
いる。図７のパッケージ２４全体は６４個（８×８）の
コンピュータを含んでいる。パッケージ２４は、システ
ムの残りのコンピュータと、２５６個（２×１２８）の
データ・パス２６1 と２６2 によって相互接続する。
示す。２０0 〜２０7 の各ボックスは、ボックス１個に
つき４８個（３×１６）のデータ・パス２２1 ，２
２2 ，２２3 と接続される８個のコンピュータを含んで
いる。図７のパッケージ２４全体は６４個（８×８）の
コンピュータを含んでいる。パッケージ２４は、システ
ムの残りのコンピュータと、２５６個（２×１２８）の
データ・パス２６1 と２６2 によって相互接続する。
【００２０】図８は次のレベルのパッケージングを示
す。各パッケージ２４0 〜２４7 は、図７に示したよう
なデータ・パス２５６個と共に６４個のコンピュータを
含んでいる。より大きなパッケージ３０はこのように、
５１２（８×６４）個のコンピュータを含み、１０２４
（２×５１２）個のデータ・パスをサポートしている。
図９は８個のパッケージ３０0 〜３０7 を含み、それぞ
れ５１２個のコンピュータと１０２４個のデータ・パス
を含んでいる。最高レベルのパッケージングには、４０
９６（８×５１２）個のコンピュータと１０２４個のデ
ータ・パスが存在する。
す。各パッケージ２４0 〜２４7 は、図７に示したよう
なデータ・パス２５６個と共に６４個のコンピュータを
含んでいる。より大きなパッケージ３０はこのように、
５１２（８×６４）個のコンピュータを含み、１０２４
（２×５１２）個のデータ・パスをサポートしている。
図９は８個のパッケージ３０0 〜３０7 を含み、それぞ
れ５１２個のコンピュータと１０２４個のデータ・パス
を含んでいる。最高レベルのパッケージングには、４０
９６（８×５１２）個のコンピュータと１０２４個のデ
ータ・パスが存在する。
【００２１】この４０９６ノードのネットワークにおい
て、各ノードはわずか８個の他のノードにだけ直接接続
される。これによって、任意のノードが１６個だけの中
間ノードを含むことにより、ネットワーク内の他の任意
のノードと通信することが可能になる。これと良い対照
をなすのが、各ノードが、８個ではなく１２個の他のノ
ードに接続される、より密なネットワークを要求するブ
ール・バイナリ・ハイパーキューブの場合である。この
ように、本発明はブール・バイナリ・ハイパーキューブ
と比べ、配線密度において３３％の低下が可能である。
この低下は、ネットワーク直径をそれに伴い３３％増加
することで相殺される。
て、各ノードはわずか８個の他のノードにだけ直接接続
される。これによって、任意のノードが１６個だけの中
間ノードを含むことにより、ネットワーク内の他の任意
のノードと通信することが可能になる。これと良い対照
をなすのが、各ノードが、８個ではなく１２個の他のノ
ードに接続される、より密なネットワークを要求するブ
ール・バイナリ・ハイパーキューブの場合である。この
ように、本発明はブール・バイナリ・ハイパーキューブ
と比べ、配線密度において３３％の低下が可能である。
この低下は、ネットワーク直径をそれに伴い３３％増加
することで相殺される。
【００２２】本発明により、ネットワーク内でメッセー
ジを送信するために、まず、行先アドレスと現アドレス
を比較する。もし同じなら、送信は完了している。もし
違うなら、現アドレスと行先アドレスが異なるあるディ
ジットｉを選択する。ポートから、メッセージを、行先
アドレスと最小量だけ異なるこのディジットに送信す
る。この処理を、現アドレスと行先アドレスが等しくな
るまで繰り返す。特定の時間に作動するディジットの選
択は、どのポートがビジーでなく、あるいは損なわれて
いないかに基づく。これはハイパーキューブに共通する
処理である。ポートはそれ自身が損なわれているか、又
はそれが接続されるポートが損なわれている場合に、損
なわれていると言う。
ジを送信するために、まず、行先アドレスと現アドレス
を比較する。もし同じなら、送信は完了している。もし
違うなら、現アドレスと行先アドレスが異なるあるディ
ジットｉを選択する。ポートから、メッセージを、行先
アドレスと最小量だけ異なるこのディジットに送信す
る。この処理を、現アドレスと行先アドレスが等しくな
るまで繰り返す。特定の時間に作動するディジットの選
択は、どのポートがビジーでなく、あるいは損なわれて
いないかに基づく。これはハイパーキューブに共通する
処理である。ポートはそれ自身が損なわれているか、又
はそれが接続されるポートが損なわれている場合に、損
なわれていると言う。
【００２３】本発明は、大規模並列コンピュータ・シス
テムの相互接続を単純化するが、ハイパーキューブの所
望の特性は保持する。これらの特性とは（１）多数の選
択パス、（２）高度に密集した帯域、（３）均一な接
続、である。ネットワーク内のメッセージの送信には既
存の方法が用いられる。一般的に、本発明は、無数のノ
ードを有する大規模並列コンピュータ・システムの実現
を可能にする低密度の非バイナリ・ハイパーキューブを
提供するが、図６に示したように、本発明はより小さい
コンピュータ・ネットワークでも実施できる。
テムの相互接続を単純化するが、ハイパーキューブの所
望の特性は保持する。これらの特性とは（１）多数の選
択パス、（２）高度に密集した帯域、（３）均一な接
続、である。ネットワーク内のメッセージの送信には既
存の方法が用いられる。一般的に、本発明は、無数のノ
ードを有する大規模並列コンピュータ・システムの実現
を可能にする低密度の非バイナリ・ハイパーキューブを
提供するが、図６に示したように、本発明はより小さい
コンピュータ・ネットワークでも実施できる。
【図１】ブール・ハイパーキューブ・トポロジの一例を
示す図である。
示す図である。
【図２】ｄ＝１，基底８のネットワークにおける典型的
なリング・トポロジを示す図である。
なリング・トポロジを示す図である。
【図３】ｄ＝２，基底８のネットワークにおける典型的
なリング・トポロジを示す図である。
なリング・トポロジを示す図である。
【図４】ｄ＝３，基底８のネットワークにおける典型的
なリング・トポロジを示す図である。
なリング・トポロジを示す図である。
【図５】ｄ＝４，基底８のネットワークにおける典型的
なリング・トポロジを示す図である。
なリング・トポロジを示す図である。
【図６】ｂ＝５，ｎ＝３，ｄ＝１の場合の、１２５個の
コンピュータ・ネットワークのブロック図である。
コンピュータ・ネットワークのブロック図である。
【図７】本発明の４０９６個のノードからなる下位レベ
ル実行パッケージングのブロック図である。
ル実行パッケージングのブロック図である。
【図８】図７の次のレベルの実行パッケージングのブロ
ック図である。
ック図である。
【図９】図７における最高レベル実行パッケージのブロ
ック図である。
ック図である。
１０，１１，１２，１３，１４ プレーン １５ コンピュータ ２０0 〜２０7 ボックス ２２1 ，２２2 ，２２3 データ・パス ２４ パッケージ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 ＩＥＥＥ ＴＲＡＮＳＡＣＩＴＩＯＮ Ｓ ＯＮ ＣＯＭＰＵＴＥＲＳ，ＶＯ Ｌ．Ｃ−33，ＮＯ．４（1984−４）Ｐ. 323−333「Ｇｅｎｅｒａｌｉｚｅｄ Ｈ ｙｐｅｒｃｕｂｅ ａｎｄ Ｈｙｐｅｒ ｂｕｓ Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ ａ Ｃｏｍｐｕｔｅｒ Ｎｅｔｗｏｒ ｋ」ＬＡＸＭＩ Ｎ．ＢＨＵＹＡＮ，Ｄ ＨＡＲＭＡ Ｐ．ＡＧＲＡＷＡＬ
Claims (2)
- 【請求項１】Ｎ＝ｂn でありｂとｎが正の整数かつｂ＞
２である場合に、個々のノードの識別アドレスを、数字
系の基底をｂとして番号付けするＮ個のノードと、 ノード１個当たりの接続数をμｌｏｇb Ｎとし、密度変
数をｄとする場合に、ｂが偶数のとき１≦ｄ≦ｂ／２か
つμ＝２ｄとし、ｂが奇数のとき１≦ｄ≦（ｂ−１）／
２かつμ＝２ｄとし、但しｂが偶数でｄ＝ｂ／２のとき
に限りμ＝ｂ−１として該接続数を決定し、個々のノー
ドを、そのノードのアドレスと正確に１ディジット異な
るアドレスを有するノードに相互接続する手段と、を有
し、 （１）ｘのアドレスがｙのアドレスと正確に１ディジッ
ト異なり、かつ （２）ｘi ≠ｙi であるディジットｉについて、ｊ≦ｄ
を満たすｊに対して、 ｙi ＝（ｘi ＋ｊ） ｍｏｄ ｂ、又は、ｙi ＝（ｘi
−ｊ） ｍｏｄｂである場合およびその場合に限り、ネ
ットワークの２つのノードｘとｙが接続される、非バイ
ナリ・ハイパーキューブ形式のコンピュータ・システ
ム。 - 【請求項２】ｂとｎが正の整数でかつｂ＞２である場合
に、ノード数Ｎ＝ｂｎとなるようにｂとｎを定義する段
階と、 ｂが偶数のとき１≦ｄ≦ｂ／２，ｂが奇数のとき１≦ｄ
≦（ｂ−１）／２となるような正の整数ｄを選択する段
階と、 基底ｂで表現される数字を用いてノードを番号付けして
おくことにより、各ノードをアドレスする段階と、 ２つのノードのうちの第１ノードのアドレスが、前記２
つのノードのうちの第２ノードのアドレスと、ｉ番目の
ディジットにおいて正確に１ディジット異なり、かつ、
それぞれｘi およびｙi で表される前記２つのノードの
アドレスの固有のｉ番目のディジットにおいて、ｘi ≠
ｙi であり、ｊ≦ｄを満たすｊに対して、ｙi ＝（ｘi
＋ｊ） ｍｏｄ ｂ、又は、ｙi ＝（ｘi −ｊ） ｍｏ
ｄ ｂである場合およびその場合に限り、２つのノード
を接続する段階とを有する、 ネットワークにおける複数ノードの相互接続方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/698,866 US5313645A (en) | 1991-05-13 | 1991-05-13 | Method for interconnecting and system of interconnected processing elements by controlling network density |
| US698866 | 1991-05-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05181821A JPH05181821A (ja) | 1993-07-23 |
| JP2512661B2 true JP2512661B2 (ja) | 1996-07-03 |
Family
ID=24806978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4095557A Expired - Lifetime JP2512661B2 (ja) | 1991-05-13 | 1992-04-15 | 非バイナリ・ハイパ―キュ―ブ形式のコンピュ―タ・システムおよびネットワ―クにおける複数ノ―ドの接続方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5313645A (ja) |
| EP (1) | EP0514043A3 (ja) |
| JP (1) | JP2512661B2 (ja) |
| CA (1) | CA2064164A1 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5794059A (en) | 1990-11-13 | 1998-08-11 | International Business Machines Corporation | N-dimensional modified hypercube |
| US5561805A (en) * | 1992-10-22 | 1996-10-01 | International Business Machines Corporation | System for selectively packing together datablocks and efficiently routing independent of network topology in a parallel computer system in accordance with a selected numbering system |
| US5583990A (en) * | 1993-12-10 | 1996-12-10 | Cray Research, Inc. | System for allocating messages between virtual channels to avoid deadlock and to optimize the amount of message traffic on each type of virtual channel |
| US5659796A (en) * | 1995-04-13 | 1997-08-19 | Cray Research, Inc. | System for randomly modifying virtual channel allocation and accepting the random modification based on the cost function |
| US5701416A (en) * | 1995-04-13 | 1997-12-23 | Cray Research, Inc. | Adaptive routing mechanism for torus interconnection network |
| US5721819A (en) * | 1995-05-05 | 1998-02-24 | Silicon Graphics Corporation | Programmable, distributed network routing |
| US5669008A (en) * | 1995-05-05 | 1997-09-16 | Silicon Graphics, Inc. | Hierarchical fat hypercube architecture for parallel processing systems |
| US6055618A (en) * | 1995-10-31 | 2000-04-25 | Cray Research, Inc. | Virtual maintenance network in multiprocessing system having a non-flow controlled virtual maintenance channel |
| US5864738A (en) * | 1996-03-13 | 1999-01-26 | Cray Research, Inc. | Massively parallel processing system using two data paths: one connecting router circuit to the interconnect network and the other connecting router circuit to I/O controller |
| US5835925A (en) * | 1996-03-13 | 1998-11-10 | Cray Research, Inc. | Using external registers to extend memory reference capabilities of a microprocessor |
| US5859983A (en) * | 1996-07-01 | 1999-01-12 | Sun Microsystems, Inc | Non-hypercube interconnection subsystem having a subset of nodes interconnected using polygonal topology and other nodes connect to the nodes in the subset |
| US5881304A (en) * | 1997-03-21 | 1999-03-09 | International Business Machines Corporation | Incidence graph based communications and operations method and apparatus for parallel processing architecture |
| US6108340A (en) * | 1997-03-21 | 2000-08-22 | International Business Machines Corporation | Incidence graph based communications and operations method and apparatus for parallel processing architecture |
| US5912893A (en) * | 1997-03-21 | 1999-06-15 | International Business Machines Corporation | Incidence graph based communications and operations method and apparatus for parallel processing architecture |
| US6101181A (en) * | 1997-11-17 | 2000-08-08 | Cray Research Inc. | Virtual channel assignment in large torus systems |
| US6085303A (en) * | 1997-11-17 | 2000-07-04 | Cray Research, Inc. | Seralized race-free virtual barrier network |
| US6230252B1 (en) | 1997-11-17 | 2001-05-08 | Silicon Graphics, Inc. | Hybrid hypercube/torus architecture |
| US5970232A (en) * | 1997-11-17 | 1999-10-19 | Cray Research, Inc. | Router table lookup mechanism |
| KR19990047119A (ko) * | 1997-12-02 | 1999-07-05 | 정선종 | 손상된 노드를 갖는 하이퍼큐브에서의 노드 독립경로 생성방법 |
| US6216174B1 (en) | 1998-09-29 | 2001-04-10 | Silicon Graphics, Inc. | System and method for fast barrier synchronization |
| US6674720B1 (en) | 1999-09-29 | 2004-01-06 | Silicon Graphics, Inc. | Age-based network arbitration system and method |
| US7117435B1 (en) | 2000-06-21 | 2006-10-03 | Microsoft Corporation | Spreadsheet fields in text |
| JP3599095B2 (ja) * | 2000-06-27 | 2004-12-08 | 日本電気株式会社 | ネットワーク装置 |
| WO2004010581A1 (en) * | 2002-07-23 | 2004-01-29 | Gatechange Technologies, Inc. | Interconnect structure for electrical devices |
| US7003597B2 (en) * | 2003-07-09 | 2006-02-21 | International Business Machines Corporation | Dynamic reallocation of data stored in buffers based on packet size |
| US7735088B1 (en) * | 2003-08-18 | 2010-06-08 | Cray Inc. | Scheduling synchronization of programs running as streams on multiple processors |
| US7503048B1 (en) | 2003-08-18 | 2009-03-10 | Cray Incorporated | Scheduling synchronization of programs running as streams on multiple processors |
| US7437521B1 (en) | 2003-08-18 | 2008-10-14 | Cray Inc. | Multistream processing memory-and barrier-synchronization method and apparatus |
| US7421565B1 (en) | 2003-08-18 | 2008-09-02 | Cray Inc. | Method and apparatus for indirectly addressed vector load-add -store across multi-processors |
| US7543133B1 (en) | 2003-08-18 | 2009-06-02 | Cray Inc. | Latency tolerant distributed shared memory multiprocessor computer |
| US7334110B1 (en) | 2003-08-18 | 2008-02-19 | Cray Inc. | Decoupled scalar/vector computer architecture system and method |
| US8307194B1 (en) | 2003-08-18 | 2012-11-06 | Cray Inc. | Relaxed memory consistency model |
| US7519771B1 (en) | 2003-08-18 | 2009-04-14 | Cray Inc. | System and method for processing memory instructions using a forced order queue |
| US7366873B1 (en) | 2003-08-18 | 2008-04-29 | Cray, Inc. | Indirectly addressed vector load-operate-store method and apparatus |
| US7178086B2 (en) * | 2003-09-17 | 2007-02-13 | Hitachi Global Storage Technologies Netherlands, B.V. | Direct partial update of CRC/ECC check bytes |
| US7478769B1 (en) | 2005-03-09 | 2009-01-20 | Cray Inc. | Method and apparatus for cooling electronic components |
| TW200712898A (en) * | 2005-09-30 | 2007-04-01 | Tyan Computer Corp | Multi-processor module |
| TWI661700B (zh) * | 2017-08-11 | 2019-06-01 | 國立成功大學 | 網路拓樸系統及其拓樸建立方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4739476A (en) * | 1985-08-01 | 1988-04-19 | General Electric Company | Local interconnection scheme for parallel processing architectures |
| US4811214A (en) * | 1986-11-14 | 1989-03-07 | Princeton University | Multinode reconfigurable pipeline computer |
| US5058001A (en) * | 1987-03-05 | 1991-10-15 | International Business Machines Corporation | Two-dimensional array of processing elements for emulating a multi-dimensional network |
| US5170482A (en) * | 1987-08-14 | 1992-12-08 | Regents Of The University Of Minnesota | Improved hypercube topology for multiprocessor computer systems |
| US4868818A (en) * | 1987-10-29 | 1989-09-19 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Fault tolerant hypercube computer system architecture |
| US5134690A (en) * | 1989-06-26 | 1992-07-28 | Samatham Maheswara R | Augumented multiprocessor networks |
| US5187801A (en) * | 1990-04-11 | 1993-02-16 | Thinking Machines Corporation | Massively-parallel computer system for generating paths in a binomial lattice |
| US5271014A (en) * | 1992-05-04 | 1993-12-14 | International Business Machines Corporation | Method and apparatus for a fault-tolerant mesh with spare nodes |
-
1991
- 1991-05-13 US US07/698,866 patent/US5313645A/en not_active Expired - Fee Related
-
1992
- 1992-03-26 CA CA002064164A patent/CA2064164A1/en not_active Abandoned
- 1992-04-15 JP JP4095557A patent/JP2512661B2/ja not_active Expired - Lifetime
- 1992-04-30 EP EP19920303900 patent/EP0514043A3/en not_active Withdrawn
Non-Patent Citations (1)
| Title |
|---|
| ＩＥＥＥＴＲＡＮＳＡＣＩＴＩＯＮＳＯＮＣＯＭＰＵＴＥＲＳ，ＶＯＬ．Ｃ−３３，ＮＯ．４（１９８４−４）Ｐ．３２３−３３３「ＧｅｎｅｒａｌｉｚｅｄＨｙｐｅｒｃｕｂｅａｎｄＨｙｐｅｒｂｕｓＳｔｒｕｃｔｕｒｅｓｆｏｒａＣｏｍｐｕｔｅｒＮｅｔｗｏｒｋ」ＬＡＸＭＩＮ．ＢＨＵＹＡＮ，ＤＨＡＲＭＡＰ．ＡＧＲＡＷＡＬ |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2064164A1 (en) | 1992-11-14 |
| JPH05181821A (ja) | 1993-07-23 |
| EP0514043A3 (en) | 1994-05-18 |
| US5313645A (en) | 1994-05-17 |
| EP0514043A2 (en) | 1992-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2512661B2 (ja) | 非バイナリ・ハイパ―キュ―ブ形式のコンピュ―タ・システムおよびネットワ―クにおける複数ノ―ドの接続方法 | |
| Bruck et al. | Efficient algorithms for all-to-all communications in multi-port message-passing systems | |
| Kumar et al. | Extended hypercube: A hierarchical interconnection network of hypercubes | |
| US5170482A (en) | Improved hypercube topology for multiprocessor computer systems | |
| US5513371A (en) | Hierarchical interconnection network architecture for parallel processing, having interconnections between bit-addressible nodes based on address bit permutations | |
| Barlas | Collection-aware optimum sequencing of operations and closed-form solutions for the distribution of a divisible load on arbitrary processor trees | |
| JP3789302B2 (ja) | ディジタル処理装置 | |
| US5696922A (en) | Recursive address centrifuge for distributed memory massively parallel processing systems | |
| Blelloch et al. | An experimental analysis of parallel sorting algorithms | |
| Stojmenović | Multiplicative circulant networks topological properties and communication algorithms | |
| Efe et al. | Products of networks with logarithmic diameter and fixed degree | |
| Lakshmivarahan et al. | Ring, torus and hypercube architectures/algorithms for parallel computing | |
| Mazumder | Evaluation of on-chip static interconnection networks | |
| Ponnusamy et al. | Experimental performance evaluation of the CM-5 | |
| Qiu et al. | Parallel maximum sum algorithms on interconnection networks | |
| Li et al. | Hamiltonian cycle embedding for fault tolerance in dual-cube | |
| Kruskal | Upper and lower bounds on the performance of parallel algorithms | |
| Abraham | Interconnection networks: Dimensions in design | |
| Paul et al. | The DATIS-P parallel machine | |
| Efe | Embedding large complete binary trees in hypercubes with load balancing | |
| Wilkinson | Overlapping connectivity interconnection networks for shared memory multiprocessor systems | |
| Tanomaru et al. | An evolutionary method for automatic wire routing | |
| Wang et al. | Independent spanning trees on WK-recursive networks and WK-recursive pyramids | |
| Latifi | Hypercube-based topologies with incremental link redundancy | |
| WO1989001665A1 (en) | Hypercube topology for multiprocessor systems with added communication paths between nodes or substituted corner topologies |