JP2506635B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2506635B2
JP2506635B2 JP60132347A JP13234785A JP2506635B2 JP 2506635 B2 JP2506635 B2 JP 2506635B2 JP 60132347 A JP60132347 A JP 60132347A JP 13234785 A JP13234785 A JP 13234785A JP 2506635 B2 JP2506635 B2 JP 2506635B2
Authority
JP
Japan
Prior art keywords
reset
reset drain
floating diffusion
diffusion layer
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60132347A
Other languages
Japanese (ja)
Other versions
JPS61289665A (en
Inventor
隆男 黒田
賢樹 堀居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60132347A priority Critical patent/JP2506635B2/en
Publication of JPS61289665A publication Critical patent/JPS61289665A/en
Application granted granted Critical
Publication of JP2506635B2 publication Critical patent/JP2506635B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、とりわけ、電荷転送装置の雑音
と周波数特性の改善を図ったものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to an improved charge transfer device with improved noise and frequency characteristics.

従来の技術 近年、電荷転送装置の開発が進み、とりわけ固体撮像
装置への応用が盛んに行われている。特にS/N比を向上
させるため、浮遊拡散層の容量を小さくし、雑音をでき
るだけ低く抑える構造が一般に用いられる。
2. Description of the Related Art In recent years, the development of charge transfer devices has progressed, and in particular, their application to solid-state imaging devices has been vigorously made. Particularly, in order to improve the S / N ratio, a structure in which the capacitance of the floating diffusion layer is reduced and noise is suppressed as low as possible is generally used.

以下、図面を参照しながら、上述したような従来の電
荷転送装置について説明する。第4図は従来の半導体装
置の要部概略図を示すものである。信号電荷は図中の矢
印1の方向に転送電極21,22,出力電極3を経て不純物層
によって形成された浮遊拡散層4へ送られ、そこでの電
位変化をソースフォロワ5を介して検知出力する。検知
された信号電荷は、リセット電極6にパルス電圧を印加
することによてリセットドレイン7と浮遊拡散層4を導
通させてリセットドレイン7に吸い出される。
Hereinafter, the conventional charge transfer device as described above will be described with reference to the drawings. FIG. 4 is a schematic view of a main part of a conventional semiconductor device. The signal charge is sent to the floating diffusion layer 4 formed by the impurity layer through the transfer electrodes 21 and 22 and the output electrode 3 in the direction of arrow 1 in the figure, and the potential change there is detected and output via the source follower 5. . The detected signal charge is sucked into the reset drain 7 by applying a pulse voltage to the reset electrode 6 to bring the reset drain 7 and the floating diffusion layer 4 into conduction.

発明が解決しようとする問題点 このとき浮遊拡散層4の容量が大きいと雑音が大きく
なるためその面積ができるだけ小さくなるように浮遊拡
散層4の幅8を小さく作る。しかしながらリセット電極
6の下のチャンネルが平行に形成される場合には、幅8
が小さくなりすぎると、リセット電極6の幅がそのまま
小さくなる。このためリセット電極6の下のチャンネル
幅Wとその長さLとの比W/Lが小さくなり、gmが低下す
るため検知された信号電荷をリセットドレインに吸い出
すための時間が長く必要になり、周波数特性が悪くなる
という欠点を有していた。
Problems to be Solved by the Invention At this time, if the capacitance of the floating diffusion layer 4 is large, noise increases, so the width 8 of the floating diffusion layer 4 is made small so that the area thereof is as small as possible. However, if the channels under the reset electrode 6 are formed in parallel, the width 8
If is too small, the width of the reset electrode 6 becomes small as it is. Therefore, the ratio W / L between the channel width W below the reset electrode 6 and its length L becomes small, and gm decreases, so that it takes a long time to suck the detected signal charge to the reset drain. It has a drawback that the frequency characteristic is deteriorated.

本発明は、雑音を低減してもリセット電極の実効的な
gmを低下させない半導体装置を提供するものである。
The present invention reduces the effective noise of the reset electrode even if noise is reduced.
A semiconductor device that does not reduce gm.

問題点を解決するための手段 上記問題点を解決するために本発明の半導体装置は、
転送電荷を出力制御する出力電極と、前記出力電極下に
配設されかつ電荷転送の方向に沿って幅を狭くした転送
チャンネルと、前記転送チャンネルに隣接し前記転送電
荷を受け入れる浮遊拡散層と、前記浮遊拡散層に隣接し
たチャンネル領域と、前記チャンネル領域に隣接したリ
セットドレイン領域とを有し、前記チャンネル領域は前
記浮遊拡散層側から前記リセットドレイン領域側に向か
って漸次幅が大きくなるような傾斜状を有しており、前
記リセットドレイン領域は前記傾斜状を有する前記チャ
ンネル領域に連なりかつ、傾斜部を有する第1のリセッ
トドレイン領域と前記第1のリセットドレイン領域に連
なる矩形状の第2のリセットドレイン領域とで構成され
ており、前記リセットドレイン領域側へ前記転送電荷を
排出させるためのリセット電極を、前記第2のリセット
ドレイン領域を覆うことなく、前記傾斜部を有するチャ
ンネル領域と、前記第1のリセットドレイン領域と前記
チャンネル領域との境界部に配設した半導体装置であ
る。
Means for Solving the Problems In order to solve the above problems, the semiconductor device of the present invention is
An output electrode for controlling the output of the transfer charge, a transfer channel disposed below the output electrode and having a narrow width along the direction of charge transfer, a floating diffusion layer adjacent to the transfer channel and receiving the transfer charge, It has a channel region adjacent to the floating diffusion layer and a reset drain region adjacent to the channel region, and the channel region has a width gradually increasing from the floating diffusion layer side toward the reset drain region side. The reset drain region has a slope, the reset drain region is continuous with the sloped channel region, and the second reset drain region having a slope is rectangular and the second reset drain region is continuous with the first reset drain region. Reset drain region for discharging the transfer charges to the reset drain region side. The set electrode, without covering the second reset drain region, a channel region having the inclined portion, which is a semiconductor device which is disposed at the boundary between the first reset drain region and the channel region.

また本発明は、転送電荷を出力制御する出力電極と、
前記出力電極下に配設されかつ電荷転送の方向に沿って
幅を狭くした転送チャンネルと、前記転送チャンネルに
隣接し前記転送電荷を受け入れる浮遊拡散層と、前記浮
遊拡散層に隣接したリセット電極と、前記リセット電極
下に配設されたチャンネル領域と、前記チャンネル領域
に隣接するとともに前記浮遊拡散層の幅よりも大きな幅
を有するリセットドレインとを具備するとともに、前記
チャンネル領域が、前記浮遊拡散層に隣接しかつ前記浮
遊拡散層の幅と同じ幅を有する第1の部分と、前記リセ
ットドレインに隣接しかつ前記リセットドレインの幅と
同じ幅を有する第2の部分とを有し、前記リセット電極
が、前記浮遊拡散層と前記チャンネル領域の前記第1の
部分との境界と、前記チャンネル領域の前記第2の部分
と前記リセットドレインとの境界との間を覆うように形
成した半導体装置でもある。
The present invention also includes an output electrode for controlling output of transfer charge,
A transfer channel disposed below the output electrode and having a narrow width along the direction of charge transfer; a floating diffusion layer adjacent to the transfer channel for receiving the transfer charges; and a reset electrode adjacent to the floating diffusion layer. A channel region disposed under the reset electrode, and a reset drain adjacent to the channel region and having a width larger than that of the floating diffusion layer, wherein the channel region is the floating diffusion layer. And a second portion adjacent to the reset drain and having the same width as the floating diffusion layer, and a second portion adjacent to the reset drain and having the same width as the reset drain. The boundary between the floating diffusion layer and the first portion of the channel region, the second portion of the channel region and the reset region. It is also formed with a semiconductor device so as to cover between the boundary with the ins.

作用 上記構成によって、リセット電極の浮遊拡散側のチャ
ンネル幅を狭くして、雑音特性を向上させても、実効的
に高い伝達コンダクタンスgmを得ることができるので、
周波数特性の劣化を防ぐことができる。また、リセット
ドレイン側の面積を広くとれるので容量を大きくでき、
その結果リセットドレイン側の電圧変動を抑えることに
つながり低雑音化が図れる。
Action With the above configuration, the channel width on the floating diffusion side of the reset electrode is narrowed, and even if the noise characteristic is improved, it is possible to effectively obtain a high transfer conductance gm.
It is possible to prevent deterioration of frequency characteristics. Also, since the area on the reset drain side can be made large, the capacitance can be increased,
As a result, the voltage fluctuation on the reset drain side can be suppressed and the noise can be reduced.

実施例 以下本発明の第1の実施例について図面を参照しなが
ら説明する。
First Embodiment A first embodiment of the present invention will be described below with reference to the drawings.

第1図は、本発明の第1の実施例における半導体装置
の概略図を示す。図面で信号電荷は同図中の矢印1の方
向に転送され、転送電極21,22、出力電極3を経て浮遊
拡散層4に送られ検知される。出力電極3の下には点線
で示したように電荷の転送方向すなわち、浮遊拡散層4
側に向かって漸次その幅13が小さくなるように選ばれた
電荷転送チャンネル14が配設されている。検知された信
号電荷はリセットドレイン7へ吸い出される。このとき
リセット電極10の下のチャンネル領域15の浮遊拡散層4
と接する部分の幅11に比べて、リセットドレイン7と接
する部分の幅12を長くとることによって、従来の如くチ
ャンネル領域15が平行な場合に比べて平均的なW/Lを大
きくできる。したがって浮遊拡散層4の幅を狭くして雑
音を低減しても、周波数特性の劣化を防止することがで
きる。
FIG. 1 shows a schematic diagram of a semiconductor device according to a first embodiment of the present invention. In the drawing, the signal charge is transferred in the direction of arrow 1 in the drawing, sent to the floating diffusion layer 4 via the transfer electrodes 21 and 22 and the output electrode 3, and detected. Below the output electrode 3, as shown by the dotted line, the charge transfer direction, that is, the floating diffusion layer 4 is formed.
A charge transfer channel 14 is provided whose width 13 is gradually reduced toward the side. The detected signal charge is sucked out to the reset drain 7. At this time, the floating diffusion layer 4 in the channel region 15 below the reset electrode 10
By making the width 12 of the portion in contact with the reset drain 7 longer than the width 11 of the portion in contact with, the average W / L can be increased as compared with the conventional case where the channel regions 15 are parallel. Therefore, even if the width of the floating diffusion layer 4 is narrowed to reduce noise, it is possible to prevent the deterioration of the frequency characteristic.

また、第1の実施例においては、第1図から明らかに
なるように、リセットドレイン7はチャンネル領域15に
連なる傾斜部71とそれに連なる矩形状72の2つの領域で
形成されている。そして、リセット電極10は矩形状72の
領域を被覆しないで、傾斜部71の一部を被覆する程度で
止められている。
Further, in the first embodiment, as will be apparent from FIG. 1, the reset drain 7 is formed of two regions, that is, the inclined portion 71 connected to the channel region 15 and the rectangular shape 72 connected to it. Then, the reset electrode 10 does not cover the area of the rectangular shape 72, but is stopped by covering only a part of the inclined portion 71.

こうした構成を採用することによって、リセットドレ
イン領域を大きくとることができる。すなわち、リセッ
ト電極10がリセットドレインの矩形状72の端部まで延び
ているものに比べて、傾斜部71の面積分だけ余計にリセ
ットドレインとして利用することができる。この結果、
リセットドレイン側の容量が大きくなる。リセットドレ
イン7側には直流電圧が印加されるがその電圧の変動が
雑音特性を劣化することにつながる。しかし、リセット
ドレイン7側の容量を大きくとることによりその変動を
吸収することができ、雑音特性を向上することが奏され
る。また、リセット電極10を傾斜部を有したチャンネル
傾斜部71に形成したので、たとえば、マスク合わせずれ
によって、リセット電極10がリセットドレイン7側にシ
フトしても、チャンネル領域の傾斜部に置かれているた
めに、チャンネル領域の幅Wは増加し、gmを大きい方向
にシフトすることが可能である。
By adopting such a configuration, the reset drain region can be made large. That is, as compared with the reset electrode 10 that extends to the end of the rectangular shape 72 of the reset drain, it can be used as a reset drain more than the area of the inclined portion 71. As a result,
The capacitance on the reset drain side increases. Although a DC voltage is applied to the reset drain 7 side, fluctuations in the voltage lead to deterioration of noise characteristics. However, by increasing the capacitance on the reset drain 7 side, the fluctuation can be absorbed, and the noise characteristic is improved. Further, since the reset electrode 10 is formed on the channel sloped portion 71 having the sloped portion, even if the reset electrode 10 is shifted to the reset drain 7 side due to mask misalignment, for example, it is placed on the sloped portion of the channel region. Since the width W of the channel region is increased, it is possible to shift gm in the larger direction.

同図A−A′線に沿った電位分布を第2図に示す。同
図で4−1,10−1,7−1はそれぞれ浮遊拡散層4、リセ
ット電極10の下のチャンネル領域、リセット電極10の下
のチャンネル領域、リセットドレインの電位を示す。リ
セット電極10の下のチャンネル領域の電位10−1につい
ては、リセット電極10に印加されるクロックパルスが
“high"のときの電位を10−2で示し、“low"のときの
電位を10−3で示している。本発明の如き構成を用いる
と、リセット電極10の下の電位は狭チャンネル効果によ
って10−1のようにチャンネル内でリセットドレインへ
向かって電界が形成される。このため印加クロックパル
スが“high"から“low"へ移るときも同図10−4で示す
ようにチャンネル領域のうち浮遊拡散層側が、まず遮断
され、チャンネル内に存在していた電荷の殆どはリセッ
トドレイン側へ押し出されるため、リセット後に浮遊拡
散層4内に残される電荷量のバラツキが少ない。この結
果雑音の軽減効果が奏される。
The potential distribution along the line AA 'in the same figure is shown in FIG. In the figure, reference numerals 4-1 to 10-1 denote the potentials of the floating diffusion layer 4, the channel region below the reset electrode 10, the channel region below the reset electrode 10, and the reset drain, respectively. Regarding the potential 10-1 in the channel region under the reset electrode 10, the potential when the clock pulse applied to the reset electrode 10 is "high" is shown by 10-2, and the potential when it is "low" is 10-. 3 shows. With the configuration as in the present invention, the potential under the reset electrode 10 forms an electric field in the channel toward the reset drain as in 10-1 due to the narrow channel effect. Therefore, even when the applied clock pulse shifts from “high” to “low”, the floating diffusion layer side of the channel region is first blocked as shown in FIG. 10-4, and most of the charges existing in the channel are removed. Since it is pushed out to the reset drain side, there is little variation in the amount of charge left in the floating diffusion layer 4 after reset. As a result, the effect of reducing noise is achieved.

次に本発明を用いた第2の実施例について第3図を用
いて説明する。リセット電極10の下には点線で示したよ
うなチャンネル領域15が形成される。このチャンネル領
域15は、浮遊拡散層4の幅11と同じ幅をもった第1の部
分15Aと、リセットドレイン7と同じ幅をもった第2の
部分15Bで構成される。第1の部分15Aと第2の部分15B
は大きさが異なるだけでこれらは連なって同一不純物層
で同時に形成されている。そして、リセット電極10は、
浮遊拡散層4と第1の部分15Aの境界Pと、第2の部分1
5Bとリセットドレイン7の境界Qとの間を覆うように形
成される。こうして構成を採用することで、チャンネル
領域15の幅Wは面積の比較的小さな第1の部分15Aで平
均的な幅は減じられるが、その減少幅は小さくほぼリセ
ットドレイン7の幅12に近いものとなる。
Next, a second embodiment using the present invention will be described with reference to FIG. Below the reset electrode 10, a channel region 15 as shown by a dotted line is formed. The channel region 15 is composed of a first portion 15A having the same width as the width 11 of the floating diffusion layer 4 and a second portion 15B having the same width as the reset drain 7. First part 15A and second part 15B
Are formed in the same impurity layer at the same time in a continuous manner, except that they have different sizes. And the reset electrode 10 is
The boundary P between the floating diffusion layer 4 and the first portion 15A and the second portion 1
It is formed so as to cover between 5B and the boundary Q of the reset drain 7. By adopting such a configuration, the average width of the width W of the channel region 15 is reduced in the first portion 15A having a relatively small area, but the reduction width is small and is almost close to the width 12 of the reset drain 7. Becomes

また、リセット電極10を浮遊拡散層4側の一部を距離
mだけ覆うように形成することでマスク合わせによるず
れや製造上のばらつきによって生じる浮遊拡散層4の面
積の変動が小さくなるように選ばれている。すなわち、
マスク合わせのずれ等によって、リセット電極10がリセ
ットドレイン7側に食い込み、食い込んだ面積が浮遊拡
散層4に加算されないような構成下に置いている。すな
わち、マスク合わせや製造上のばらつきで生じうるズレ
よりも少しマージンをみた距離mだけ、浮遊拡散側にシ
フトさせている。
Further, by forming the reset electrode 10 so as to cover a part of the floating diffusion layer 4 side by the distance m, the variation of the area of the floating diffusion layer 4 caused by the displacement due to mask alignment and the manufacturing variation is reduced. Has been. That is,
The reset electrode 10 bites into the reset drain 7 side due to mask misalignment and the like, and the bited area is not added to the floating diffusion layer 4. That is, the distance is shifted to the floating diffusion side by a distance m with a slight margin from the deviation that may occur due to mask alignment and manufacturing variations.

また第2図に示したポテンシャルは、第2図に示した
ゆるやかな勾配とは異なり、第1の部分15Aと第2の部
分15Bとの境界で段差をもった形になるが、雑音の低減
は第1図に示したものと同様の効果が得られる。
The potential shown in FIG. 2 is different from the gentle gradient shown in FIG. 2 in that it has a step at the boundary between the first portion 15A and the second portion 15B, but noise is reduced. Has the same effect as that shown in FIG.

発明の効果 以上のように本発明は、半導体装置の電荷検知部のリ
セット電極下のチャンネルの、浮遊拡散層と接する部分
の幅よりもリセットドレインと接する部分の幅の方を大
きくすることによって、浮遊拡散層の幅を小さくするこ
とによる雑音低減を行っても、実効的には大きなgmが得
られるので周波数特性の劣化を防ぐとともに低雑音化が
可能となる。また、マスク合わせずれや製造上のばらつ
きによって、浮遊拡散層、リセット電極およびリセット
ドレイン領域の位置関係が相対的にずれてもgmと雑音特
性の劣化を防止することができるのでその実用的効果は
大なるものがある。
As described above, according to the present invention, by making the width of the portion in contact with the reset drain of the channel under the reset electrode of the charge detection portion of the semiconductor device larger than the width of the portion in contact with the floating diffusion layer, Even if noise is reduced by reducing the width of the floating diffusion layer, a large gm can be effectively obtained, so that deterioration of frequency characteristics can be prevented and noise can be reduced. Further, even if the positional relationship between the floating diffusion layer, the reset electrode, and the reset drain region is relatively shifted due to mask misalignment and manufacturing variations, gm and noise characteristics can be prevented from deteriorating. There is a great one.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例における半導体装置の概
略構成図、第2図は同電位分布図、第3図は本発明の第
2の実施例における半導体装置の概略構成図、第4図は
従来の半導体装置の概略構成図である。 3……出力電極、4……浮遊拡散層、5……ソースフォ
ロワ、6……リセット電極、7……リセットドレイン、
10……リセット電極、4−1……浮遊拡散層電位、7−
1……リセットドレイン電位、10−2,10−3,10−4……
リセット電極下のチャンネル電位、11……浮遊拡散層4
の幅、12……リセットドレインの幅、14……転送チャン
ネル、15,15A,15B……チャンネル領域、21,22……転送
電極。
FIG. 1 is a schematic configuration diagram of a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a potential distribution diagram of the same, and FIG. 3 is a schematic configuration diagram of a semiconductor device according to a second embodiment of the present invention. FIG. 4 is a schematic configuration diagram of a conventional semiconductor device. 3 ... Output electrode, 4 ... Floating diffusion layer, 5 ... Source follower, 6 ... Reset electrode, 7 ... Reset drain,
10 ... Reset electrode, 4-1 ... Floating diffusion layer potential, 7-
1 ... Reset drain potential, 10-2,10-3,10-4 ...
Channel potential under reset electrode, 11 ... Floating diffusion layer 4
Width, 12 ... reset drain width, 14 ... transfer channel, 15,15A, 15B ... channel area, 21, 22 ... transfer electrode.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】転送電荷を出力制御する出力電極と、前記
出力電極下に配設されかつ電荷転送の方向に沿って幅を
狭くした転送チャンネルと、前記転送チャンネルに隣接
し前記転送電荷を受け入れる浮遊拡散層と、前記浮遊拡
散層に隣接したチャンネル領域と、前記チャンネル領域
に隣接したリセットドレイン領域とを有し、前記チャン
ネル領域は前記浮遊拡散層側から前記リセットドレイン
領域側に向かって漸次幅が大きくなるような傾斜状を有
しており、前記リセットドレイン領域は前記傾斜状を有
する前記チャンネル領域に連なりかつ、傾斜部を有する
第1のリセットドレイン領域と前記第1のリセットドレ
イン領域に連なる矩形状の第2のリセットドレイン領域
とで構成されており、前記リセットドレイン領域側へ前
記転送電荷を排出させるためのリセット電極を、前記第
2のリセットドレイン領域を覆うことなく、前記傾斜部
を有するチャンネル領域と、前記第1のリセットドレイ
ン領域と前記チャンネル領域との境界部に配設したこと
を特徴とする半導体装置。
1. An output electrode for controlling the output of transfer charge, a transfer channel disposed below the output electrode and having a narrow width along the direction of charge transfer, and adjacent to the transfer channel for receiving the transfer charge. It has a floating diffusion layer, a channel region adjacent to the floating diffusion layer, and a reset drain region adjacent to the channel region, and the channel region has a width gradually increasing from the floating diffusion layer side toward the reset drain region side. Has a slanted shape, the reset drain region is continuous with the slanted channel region, and is connected with a first reset drain region having a slanted portion and the first reset drain region. And a rectangular second reset drain region, and discharges the transfer charges to the reset drain region side. A reset electrode for causing the second reset drain region is provided at a boundary between the channel region having the inclined portion and the first reset drain region and the channel region without covering the second reset drain region. Semiconductor device.
【請求項2】転送電荷を出力制御する出力電極と、前記
出力電極下に配設されかつ電荷転送の方向に沿って幅を
狭くした転送チャンネルと、前記転送チャンネルに隣接
し前記転送電荷を受け入れる浮遊拡散層と、前記浮遊拡
散層に隣接したリセット電極と、前記リセット電極下に
配設されたチャンネル領域と、前記チャンネル領域に隣
接するとともに前記浮遊拡散層の幅よりも大きな幅を有
するリセットドレインとを具備する半導体装置であっ
て、前記チャンネル領域が、前記浮遊拡散層に隣接しか
つ前記浮遊拡散層の幅と同じ幅を有する第1の部分と、
前記リセットドレインに隣接しかつ前記リセットドレイ
ンの幅と同じ幅を有する第2の部分とを有し、前記リセ
ット電極が、前記浮遊拡散層と前記チャンネル領域の前
記第1の部分との境界と、前記チャンネル領域の前記第
2の部分と前記リセットドレインとの境界との間を覆う
ように形成されたことを特徴とする半導体装置。
2. An output electrode for controlling transfer charge output, a transfer channel disposed below the output electrode and having a narrow width along a charge transfer direction, and adjacent to the transfer channel for receiving the transfer charge. A floating diffusion layer, a reset electrode adjacent to the floating diffusion layer, a channel region disposed under the reset electrode, a reset drain adjacent to the channel region and having a width larger than the width of the floating diffusion layer. A first portion in which the channel region is adjacent to the floating diffusion layer and has the same width as the width of the floating diffusion layer;
A second portion adjacent to the reset drain and having a width equal to the width of the reset drain, wherein the reset electrode is a boundary between the floating diffusion layer and the first portion of the channel region; A semiconductor device formed so as to cover a portion between the second portion of the channel region and the boundary of the reset drain.
JP60132347A 1985-06-18 1985-06-18 Semiconductor device Expired - Lifetime JP2506635B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60132347A JP2506635B2 (en) 1985-06-18 1985-06-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60132347A JP2506635B2 (en) 1985-06-18 1985-06-18 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS61289665A JPS61289665A (en) 1986-12-19
JP2506635B2 true JP2506635B2 (en) 1996-06-12

Family

ID=15079221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60132347A Expired - Lifetime JP2506635B2 (en) 1985-06-18 1985-06-18 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2506635B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0291954A (en) * 1988-09-29 1990-03-30 Sony Corp Charge transfer device
FR2704978B1 (en) * 1993-05-07 1995-06-09 Thomson Csf Semiconducteurs Load transfer device with drive grid.
US5514886A (en) * 1995-01-18 1996-05-07 Eastman Kodak Company Image sensor with improved output region for superior charge transfer characteristics
JP6650668B2 (en) * 2014-12-16 2020-02-19 キヤノン株式会社 Solid-state imaging device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58210674A (en) * 1982-05-31 1983-12-07 Sharp Corp Charge coupled device

Also Published As

Publication number Publication date
JPS61289665A (en) 1986-12-19

Similar Documents

Publication Publication Date Title
US4984045A (en) Output sensor of charge transfer device
US4316203A (en) Insulated gate field effect transistor
JP2506635B2 (en) Semiconductor device
JPH079981B2 (en) Charge transfer device
KR930011473B1 (en) Pseudo different shape ccd with short channel effect
JPH055179B2 (en)
JPH02211640A (en) Charge transfer device
JPH0352218B2 (en)
JPS6259466B2 (en)
JPS6314467A (en) Solid-state imaging device
JPS5842630B2 (en) charge coupled device
JP2565257B2 (en) Charge transfer device
US4250517A (en) Charge transfer, tetrode bucket-brigade device
JPH0728032B2 (en) Charge coupled device
JP2542902B2 (en) Solid-state imaging device
JPH04315442A (en) Charge coupled device
JP2611634B2 (en) Charge transfer element
JPH0786568A (en) Charge transfer device
JPH01103872A (en) Solid-state image sensing device
JPH02137235A (en) Charge transfer element and manufacture thereof
JPH0494547A (en) Charge coupled device
JPH04280643A (en) Charge-coupled device
JPS6320382B2 (en)
JPS6112064A (en) Solid-state image pickup device
JPH088356B2 (en) Vertical field effect transistor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term