JP2503796B2 - Charge detection circuit for battery charger - Google Patents
Charge detection circuit for battery chargerInfo
- Publication number
- JP2503796B2 JP2503796B2 JP3068901A JP6890191A JP2503796B2 JP 2503796 B2 JP2503796 B2 JP 2503796B2 JP 3068901 A JP3068901 A JP 3068901A JP 6890191 A JP6890191 A JP 6890191A JP 2503796 B2 JP2503796 B2 JP 2503796B2
- Authority
- JP
- Japan
- Prior art keywords
- rectangular wave
- wave signal
- clock
- storage battery
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electric Status Of Batteries (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、蓄電池(例えばNi
−cd蓄電池)を充電する際、その充電の終了を−ΔV
(電圧降下分)で検出する充電装置の充電検出回路に係
り、更に詳しくはその−ΔVの検出をロジック回路で行
ない、種々の蓄電池に適用可能とする蓄電池の充電検出
回路に関するものである。BACKGROUND OF THE INVENTION The present invention relates to a storage battery (for example, Ni
-Cd storage battery), charge the end of charging -ΔV
The present invention relates to a charge detection circuit of a charging device that detects (voltage drop), and more specifically, to a charge detection circuit of a storage battery that can be applied to various storage batteries by detecting -ΔV by a logic circuit.
【0002】[0002]
【従来例】従来、この種の充電装置は、蓄電池が例えば
図4に示す充電特性を有し、満充電に近づくと(約満充
電の90%になると)、その蓄電池の充電電圧が−ΔV
(同図の矢印Aに示す)だけ降下することから、この−
ΔVを検出するとともに、この電圧降下以後充電回路か
らトリクル充電回路に切り替え、例えば20mA程度の
トリクル電流により、その蓄電池を満充電にするように
なっている。2. Description of the Related Art Conventionally, in this type of charging device, a storage battery has the charging characteristics shown in FIG. 4, for example, and when it approaches full charge (when it reaches about 90% of full charge), the charge voltage of the storage battery is -ΔV.
Since it descends only (indicated by arrow A in the figure), this −
When ΔV is detected, the charging circuit is switched to the trickle charging circuit after this voltage drop, and the storage battery is fully charged by a trickle current of, for example, about 20 mA.
【0003】その電圧降下(−ΔV)を検出する充電検
出回路には通常A/D変換機能を有するワンチップマイ
クロコンピュータが用いられており、蓄電池の充電電圧
をディジタル変換し、このディジタルデータを所定処理
することにより、その充電電圧を検出し、かつその−Δ
Vを検出するようになっている。A one-chip microcomputer having an A / D conversion function is usually used as a charge detection circuit for detecting the voltage drop (-ΔV). The charge voltage of the storage battery is converted into a digital signal and this digital data is predetermined. By processing, the charging voltage is detected, and its −Δ
It is designed to detect V.
【0004】[0004]
【発明が解決しようとする課題】ところで、上記蓄電池
の充電検出回路にあっては、A/D変換ポートを備えた
ワンチップマイクロコンピュータを用いているため、そ
のプログラム(ソフトウェア)を開発しなければならな
いだけでなく、蓄電池の種類に応じたプログラムを必要
とし、コスト高になり、また−ΔVの検出だけのため
に、ワンチップマイクロコンピュータを用いていること
から、経済性の面で問題である。さらに、上記充電検出
回路が故障した場合、ワンチップマイクロコンピュータ
であることから、その故障の解析が難しいという問題点
がある。The charge detection circuit for the storage battery uses a one-chip microcomputer equipped with an A / D conversion port, so the program (software) must be developed. In addition to the above, a program corresponding to the type of the storage battery is required, the cost is high, and the one-chip microcomputer is used only for the detection of −ΔV, which is a problem from the economical aspect. . Furthermore, if the charge detection circuit fails, it is a one-chip microcomputer, and therefore it is difficult to analyze the failure.
【0005】この発明は上記課題に鑑みなされたもので
あり、その目的はディスクリートなディジタル回路で構
成して開発費を安価とし、かつ種々蓄電池に利用でき、
経済性の面で優れ、さらに故障等における解析を容易に
行なうことができるようにした蓄電池の充電検出回路を
提供することにある。The present invention has been made in view of the above problems, and an object thereof is to configure a discrete digital circuit to reduce the development cost and to use it for various storage batteries.
It is an object of the present invention to provide a charge detection circuit for a storage battery, which is excellent in economic efficiency and can easily analyze a failure or the like.
【0006】[0006]
【課題を解決するための手段】上記目的を達成するため
に、この発明の充電装置の充電検出回路は、前記蓄電池
の電圧を所定周波数の矩形波信号に変換するV/Fコン
バータ1と、このV/Fコンバータ1にて変換した矩形
波信号を所定ビットシフトするシフトレジスタ部2と、
このシフトレジスタ部2をシフト駆動するための所定周
期の第1のクロックを発生する第1のクロック発生部3
と、この第1のクロックより周期の短い第2のクロック
を発生する第2のクロック発生部5と、そのV/Fコン
バータ1にて変換した矩形波信号と第2のクロックの論
理積をとる第2の論理積部7と、そのシフトレジスタ部
2にてシフトした矩形波信号とその第2のクロックの論
理積をとる第3の論理積部8と、上記V/Fコンバータ
1にて変換した矩形波信号と上記シフトレジスタ部2に
てシフトした矩形波信号との論理和をとる論理和部9
と、この論理和部9にて得た矩形波信号をクリア信号と
し、上記第2の論理積部7にて得たクロックをカウント
する第1のカウンタ部10および第3の論理積部8にて
得たクロックをカウントする第2のカウンタ部11と、
上記論理和部9にて得た矩形波信号をクリア信号とし、
その第1のカウンタ部10のカウント値と第2のカウン
タ部11のカウント値を比較し、その第1のカウンタ部
10のカウント値が第2のカウンタ部11のカウント値
より大きくなったとき、前記蓄電池の充電終了の検出信
号を出力するコンパレータ部12とから構成され、上記
蓄電池の充電時に生じる電圧降下(−ΔV)を検出し、
その充電の終了を検出するようにしたことを要旨とす
る。To achieve the above object, a charging detection circuit of a charging device of the present invention comprises a V / F converter 1 for converting the voltage of the storage battery into a rectangular wave signal of a predetermined frequency, and A shift register unit 2 for shifting a rectangular wave signal converted by the V / F converter 1 by a predetermined bit;
A first clock generating section 3 for generating a first clock having a predetermined cycle for shift-driving the shift register section 2.
And a second clock generator 5 for generating a second clock having a shorter cycle than the first clock, and a logical product of the rectangular wave signal converted by the V / F converter 1 and the second clock. The second logical product section 7, the third logical product section 8 that obtains the logical product of the rectangular wave signal shifted by the shift register section 2 and the second clock thereof, and the V / F converter 1 are used for conversion. OR unit 9 for ORing the rectangular wave signal and the rectangular wave signal shifted by the shift register unit 2
The rectangular wave signal obtained by the logical sum unit 9 is used as a clear signal in the first counter unit 10 and the third logical product unit 8 which count the clocks obtained by the second logical product unit 7. A second counter unit 11 for counting the clocks obtained by
The rectangular wave signal obtained by the logical sum unit 9 is used as a clear signal,
When the count value of the first counter unit 10 is compared with the count value of the second counter unit 11, and when the count value of the first counter unit 10 becomes larger than the count value of the second counter unit 11, And a comparator unit 12 that outputs a detection signal of the end of charging of the storage battery, detects a voltage drop (−ΔV) that occurs when the storage battery is charged,
The gist is that the end of the charging is detected.
【0007】[0007]
【作用】上記構成としたので、充電装置に装着された蓄
電池の充電が行われると、その蓄電池の電圧が上昇する
ため、この電圧が上記V/Fコンバータで所定周波数の
矩形波信号に変換され、この矩形波信号の周波数が高く
され、この矩形波信号はシフトレジスタ部で所定ビット
シフトされる。上記第2および第3の論理積部にてそれ
ら矩形波信号と同じ周期のクロックの論理積をとると、
上記蓄電池の電圧が上昇しているときには、第2の論理
積部の出力クロック数が第3の論理積部の出力クロック
数より少なくる。また、蓄電池の充電特性によりその充
電が満充電に近くなると、その蓄電池の電圧が降下する
ことから、つまり蓄電池の電圧降下(−ΔV)により、
上記V/Fコンバータ1の出力矩形波信号の周波数が低
くなり、上記第2の論理積部の出力クロック数が第3論
理積部の出力クロック数より少なくなる。With the above configuration, when the storage battery mounted in the charging device is charged, the voltage of the storage battery rises, and this voltage is converted into a rectangular wave signal of a predetermined frequency by the V / F converter. The frequency of the rectangular wave signal is increased, and the rectangular wave signal is shifted by a predetermined bit in the shift register section. When the logical product of the clocks having the same period as those of the rectangular wave signals is taken in the second and third logical product sections,
When the voltage of the storage battery is rising, the number of output clocks of the second AND section is smaller than the output clock number of the third AND section. Further, when the charging is close to full charge due to the charging characteristics of the storage battery, the voltage of the storage battery drops, that is, due to the voltage drop (−ΔV) of the storage battery,
The frequency of the output rectangular wave signal of the V / F converter 1 becomes low, and the number of output clocks of the second AND section becomes smaller than the output clock number of the third AND section.
【0008】上記第1のカウンタ部にて第2の論理積部
の出力クロックがカウントされ、上記第2のカウンタ部
にて第3の論理積部の出力クロックがカウントされ、か
つ上記コンパレータ部にて第1のカウンタ部のカウント
値と第2のカウンタ部のカウント値の比較が行われ、ま
た上記V/Fコンバータの出力矩形波信号とシフトレジ
スタ部の出力矩形波信号を論理和して得た矩形波信号が
その第1のカウンタ部、第2のカウンタ部およびコンパ
レータ部のクリア信号にされる。The first counter section counts the output clock of the second AND section, the second counter section counts the output clock of the third AND section, and the comparator section The count value of the first counter unit and the count value of the second counter unit are compared with each other, and the output rectangular wave signal of the V / F converter and the output rectangular wave signal of the shift register unit are ORed to obtain The rectangular wave signal is used as a clear signal for the first counter section, the second counter section and the comparator section.
【0009】すなわち、上記蓄電池の電圧が上昇してい
るときには、第1のカウンタ部のカウント値が第2のカ
ウンタ部のカウント値より大きくならないが、蓄電池が
満充電に近づき、その蓄電池の電圧が降下(−ΔV)し
ているときには、そのカウント値が逆になることから、
コンパレータ部の出力は、例えば蓄電池の充電開始とと
もに、“H”レベルになり、その−ΔVの電圧降下とと
もに“L”レベルになる。That is, when the voltage of the storage battery is rising, the count value of the first counter unit does not become larger than the count value of the second counter unit, but the storage battery approaches full charge and the voltage of the storage battery becomes When falling (-ΔV), the count value is reversed,
The output of the comparator section becomes "H" level when the charging of the storage battery is started, for example, and becomes "L" level with the voltage drop of -ΔV.
【0010】したがって、そのコンパレータ部の出力信
号により、蓄電池の充電開始時を検知し、その蓄電池の
充電終了を検出することができ、かつその充電終了検出
の後、充電回路からトリクル充電回路に切り替え、その
蓄電池を満充電にすることができる。Therefore, it is possible to detect the charging start time of the storage battery by the output signal of the comparator section and detect the charging end of the storage battery, and after detecting the charging end, switch the charging circuit to the trickle charging circuit. , The storage battery can be fully charged.
【0011】[0011]
【実施例】以下、この発明の実施例を図1乃至図3に基
づいて説明する。図1において、この充電装置の充電検
出回路は、装着されている蓄電池(例えばNi−cd蓄
電池)の電圧を周波数の矩形波信号に変換するV/Fコ
ンバータ1と、この変換した矩形波信号を所定ビット
(例えば3ビット)シフトするシフトレジスタ部2と、
このシフトレジスタ部2をシフトする所定周期の第1の
クロックを発生する第1のクロック発生部3と、そのシ
フトレジスタ部2の出力信号(シフトした矩形波信号)
をクロックとし、当該電源(V;5V)をセットするD
タイプのフリップ・フロップ回路4と、第1のクロック
発生部3にて発生したクロックより周期の短い第2のク
ロックを発生する第2のクロック発生部5と、そのフリ
ップ・フロップ回路4のQ出力とその第2のクロックの
論理積をとる第1の論理積(AND)回路6と、上記V
/Fコンバータ1の出力矩形波信号とその第1のAND
回路6の出力クロックの論理積をとる第2の論理積(A
ND)回路7と、上記シフトレジスタ部2の出力矩形波
信号とその第1のAND回路6の出力クロックの論理積
をとる第3の論理積(AND)回路8と、上記V/Fコ
ンバータ1の出力矩形波信号とシフトレジスタ部2の出
力矩形波信号の論理和をとる論理和(OR)回路9と、
このOR回路9の出力矩形波信号をクリア(CLK)信
号とし、上記第2のAND回路7の出力クロックをカウ
ントする所定ビット(例えば4ビット)の第1のカウン
タ部10と、そのOR回路の出力矩形波信号をクリア信
号とし、上記第3のAND回路の出力クロックをカウン
トする所定ビット(例えば4ビット)の第2のカウンタ
部11と、上記OR回路9の出力矩形波信号をクリア
(CLK)信号とし、それら所定ビットのカウント値を
比較し、例えば第1のカウント部10の値が第2のカウ
ンタ値11の値より小さいときに“H”レベル信号を出
力し、その逆となったとき“L”レベル信号を出力する
コンパレータ部12とを備えている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described below with reference to FIGS. In FIG. 1, a charge detection circuit of the charging device includes a V / F converter 1 for converting a voltage of a storage battery (for example, a Ni-cd storage battery) mounted therein into a rectangular wave signal of a frequency, and the converted rectangular wave signal. A shift register unit 2 for shifting a predetermined bit (for example, 3 bits),
A first clock generating section 3 for generating a first clock having a predetermined cycle for shifting the shift register section 2 and an output signal of the shift register section 2 (shifted rectangular wave signal)
Is used as a clock, and the power supply (V; 5V) is set. D
Type flip-flop circuit 4, a second clock generator 5 for generating a second clock having a shorter cycle than the clock generated by the first clock generator 3, and a Q output of the flip-flop circuit 4. And a first logical product (AND) circuit 6 for taking the logical product of
/ F converter 1 output rectangular wave signal and its first AND
The second logical product (A
ND) circuit 7, a third logical product (AND) circuit 8 for taking a logical product of the output rectangular wave signal of the shift register section 2 and the output clock of the first AND circuit 6, and the V / F converter 1 And an output rectangular wave signal of the shift register unit 2 and a logical sum (OR) circuit 9
The rectangular wave signal output from the OR circuit 9 is used as a clear (CLK) signal, and the first counter section 10 of a predetermined bit (for example, 4 bits) for counting the output clock of the second AND circuit 7 and the OR circuit thereof. The output rectangular wave signal is used as a clear signal, and the second counter section 11 of a predetermined bit (for example, 4 bits) for counting the output clock of the third AND circuit and the output rectangular wave signal of the OR circuit 9 are cleared (CLK ) Signal and compare the count values of these predetermined bits, and when the value of the first counting unit 10 is smaller than the value of the second counter value 11, for example, output an "H" level signal, and vice versa. At this time, the comparator section 12 that outputs an "L" level signal is provided.
【0012】次に、上記構成の充電装置の充電検出回路
の動作を図2および図3のタイミングチャートを参照し
て説明する。なお、説明上、図2(h)と図3(j)お
よび図2(i)と図3(k)はそれぞれ同じタイミング
チャートである。Next, the operation of the charge detection circuit of the charging device having the above configuration will be described with reference to the timing charts of FIGS. For the sake of explanation, FIG. 2 (h) and FIG. 3 (j) and FIG. 2 (i) and FIG. 3 (k) are the same timing charts.
【0013】まず、充電装置に蓄電池が装着され、充電
スイッチがオンされ、その蓄電池の充電が開始される
と、蓄電池の電圧が、既に説明したように上昇すること
になる(図4に示す)。このとき、V/Fコンバータ1
にてその上昇電圧に応じた周波数の矩形波信号が出力さ
れ(図2(b)に示す)、第1および第2のクロック発
生部3,5からはそれぞれ所定周期のクロックが発生さ
れることから(図2(c)および(d)に示す)、その
矩形波信号がシフトレジスタ部2で3ビットシフトされ
る(図2(c)に示す)。First, when a storage battery is attached to the charging device, the charging switch is turned on, and charging of the storage battery is started, the voltage of the storage battery rises as described above (shown in FIG. 4). . At this time, the V / F converter 1
The rectangular wave signal having the frequency corresponding to the rising voltage is output at (indicated in FIG. 2B), and the first and second clock generators 3 and 5 generate clocks having a predetermined cycle, respectively. (As shown in FIGS. 2C and 2D), the rectangular wave signal is shifted by 3 bits in the shift register unit 2 (shown in FIG. 2C).
【0014】図2(f)に示すように、シフトレジスタ
部2の出力矩形波信号により、当該充電検出回路の電源
(V;5V)がフリップ・フロップ回路4にセットさ
れ、このフリップ・フロップ回路4のQ出力が“H”レ
ベルとなることから、第2のクロック発生部5にて発生
している第2のクロックが第1のAND回路6を介して
第2のAND回路7および第3のAND回路8に出力さ
れる。また、上記V/Fコンバータ1の出力矩形波信号
およびシフトレジスタ部2の出力矩形波信号がOR回路
9に入力される。As shown in FIG. 2 (f), the output rectangular wave signal of the shift register section 2 sets the power supply (V; 5V) of the charge detection circuit in the flip-flop circuit 4, and this flip-flop circuit. Since the Q output of 4 becomes the “H” level, the second clock generated by the second clock generation section 5 is passed through the first AND circuit 6 to the second AND circuit 7 and the third AND circuit. Is output to the AND circuit 8. Further, the output rectangular wave signal of the V / F converter 1 and the output rectangular wave signal of the shift register unit 2 are input to the OR circuit 9.
【0015】これにより、第1のAND回路7からは、
上記V/Fコンバータ1の出力矩形波信号が“H”レベ
ルであるときのみ、その第1のAND回路6の出力クロ
ックが出力され(図2(h)に示す)、第2のAND回
路7からは、上記シフトレジスタ部2の出力矩形波信号
が“H”レベルであるときのみ、その第1のAND回路
6の出力クロックが出力され、(図2(i)に示す)、
またOR回路9からは矩形波信号が出力される(図2
(g)に示す)。As a result, from the first AND circuit 7,
Only when the output rectangular wave signal of the V / F converter 1 is at "H" level, the output clock of the first AND circuit 6 is output (shown in FIG. 2 (h)), and the second AND circuit 7 is output. From the above, the output clock of the first AND circuit 6 is output only when the output rectangular wave signal of the shift register unit 2 is at the “H” level (shown in FIG. 2 (i)),
A rectangular wave signal is output from the OR circuit 9 (see FIG. 2).
(Shown in (g)).
【0016】すなわち、そのOR回路9の出力矩形波信
号の“H”レベル区間おいては、蓄電池の充電電圧が高
くなる程、第1のAND回路6から出力されるクロック
の数は少なくなり第2のAND回路7から出力されるク
ロックの数はこのクロックに遅れて少なくなる。なお、
図2(h)に示すように、V/Fコンバータ1の出力矩
形波信号の最初の“H”レベル区間においては、フリッ
プ・フロップ回路4がセットされていないため、第2の
AND回路7からクロックが出力されない。That is, in the "H" level section of the output rectangular wave signal of the OR circuit 9, the higher the charging voltage of the storage battery, the smaller the number of clocks output from the first AND circuit 6 becomes. The number of clocks output from the AND circuit 7 of 2 decreases after this clock. In addition,
As shown in FIG. 2H, since the flip-flop circuit 4 is not set in the first “H” level section of the output rectangular wave signal of the V / F converter 1, the second AND circuit 7 No clock is output.
【0017】そして、OR回路9の出力矩形波信号が第
1および第2のカウンタ部10,11のクリア信号であ
ることから、このクリア信号の“H”レベル時のみ、第
1および第2のカウンタ部10,11のカウント動作が
行われ、上記第2および第3のAND回路7,8の出力
クロックがカウントされる。したがって、OR回路9の
出力矩形波信号の“H”レベル区間において、蓄電池の
電圧が上昇している限り、第1のカウンタ部10のカウ
ント値は第2のカウンタ部11のカウント値より大きく
ならない。Since the output rectangular wave signal of the OR circuit 9 is the clear signal of the first and second counter sections 10 and 11, only when the clear signal is at the "H" level, the first and second counter signals are generated. The counting operation of the counter units 10 and 11 is performed, and the output clocks of the second and third AND circuits 7 and 8 are counted. Therefore, in the “H” level section of the output rectangular wave signal of the OR circuit 9, the count value of the first counter unit 10 does not become larger than the count value of the second counter unit 11 as long as the voltage of the storage battery rises. .
【0018】ここで、蓄電池の充電開始時においては、
第2のカウンタ部11にてカウントが行われるが(図3
(p)乃至(s)に示す)、第1のカウンタ部11にて
カウントが行われない(図3(l)乃至(o)に示
す)。これにより、コンパレータ部12にてそれらカウ
ント値(Q0乃至Q3およびQ4乃至Q7)の比較が行
われるが、第1のカウンタ部10のカウント値が“0”
であり、第2のカウント部11のカウント値が大きいこ
とから、“H”レベル信号が出力される。At the start of charging the storage battery,
Although the second counter unit 11 counts (see FIG.
(Shown in (p) to (s)), the first counter unit 11 does not count (shown in (l) to (o) of FIG. 3). As a result, the count values (Q 0 to Q 3 and Q 4 to Q 7 ) are compared in the comparator unit 12, but the count value of the first counter unit 10 is “0”.
Since the count value of the second counting unit 11 is large, the “H” level signal is output.
【0019】また、蓄電池の電圧が上昇している間、V
/Fコンバータ1の出力矩形波信号のパルス幅(“H”
レベル)が狭くなることから、第1のカウンタ部10の
カウント値(Q0乃至Q3)が第2のカウンタ部11の
カウント値(Q4乃至Q7)より大きくならず、コンパ
レータ部12の出力信号は“H”レベルのままになる
(図3(t)に示す)。While the voltage of the storage battery is rising, V
/ F converter 1 output rectangular wave signal pulse width ("H"
Since the level becomes narrower, the count value (Q 0 to Q 3 ) of the first counter unit 10 does not become larger than the count value (Q 4 to Q 7 ) of the second counter unit 11, and the comparator unit 12 The output signal remains at "H" level (shown in FIG. 3 (t)).
【0020】しかし、既に説明したように、蓄電池の電
圧が満充電に近くなると、例えば約満充電の90%にな
ると、その蓄電池の電圧が−ΔVだけ低下するため(図
2(a)の矢印Bに示す)、V/Fコンバータ1の出力
矩形波信号はそれまでと異なり、そのパルス幅(“H”
レベル)が広くなる(図2(a)に示す)。However, as described above, when the voltage of the storage battery approaches full charge, for example, when it reaches about 90% of full charge, the voltage of the storage battery decreases by -ΔV (arrow in FIG. 2A). B), the rectangular wave signal output from the V / F converter 1 has a pulse width (“H”) different from that before.
Level) becomes wider (shown in FIG. 2 (a)).
【0021】すると、そのパルス幅が広くなった区間に
おいては、第2のAND回路7の出力クロック数が第3
のAND回路8の出力クロック数より多くなり(図2
(h)および(i)に示す)、第1のカウンタ部10の
カウント値(Q0乃至Q3)が第2のカウンタ部11の
カウント値(Q4乃至Q7)より大きくなる。これによ
り、コンパレータ部12にてそれらカウント値(Q0乃
至Q3およびQ4乃至Q 7)の比較が行われるが、第1
のカウンタ部10のカウト値の方が大きいことから、
“L”レベル信号が出力される。この“L”レベル信号
を蓄電池の−ΔV検出信号(充電終了信号)とすれば、
当該充電装置の充電回路をオフにすることができる。Then, in the section where the pulse width is widened,
In addition, the number of output clocks of the second AND circuit 7 is the third
The number of output clocks of the AND circuit 8 of
(Shown in (h) and (i)) of the first counter section 10
Count value (Q0To Q3) Of the second counter unit 11
Count value (Q4To Q7) Becomes larger. This
The count value (Q0No
To Q3And Q4To Q 7) Comparison is made, but first
Since the count value of the counter section 10 of is larger,
The "L" level signal is output. This "L" level signal
Is a −ΔV detection signal (charge end signal) of the storage battery,
The charging circuit of the charging device can be turned off.
【0022】このように、蓄電池の充電検出回路をロジ
ック回路で構成することができるため、従来例に示すよ
うに、プログラムが必要でなくなり、開発コストの低下
が望め、しかも故障等のトラブル時にも、その解析がし
易く、短帰還での設計開発が可能である。As described above, since the charge detection circuit of the storage battery can be configured by the logic circuit, as shown in the conventional example, the program is not required, the development cost can be reduced, and even when troubles such as breakdown occur. , Its analysis is easy, and design and development with short feedback is possible.
【0023】また、上記充電検出回路においては、入力
電圧範囲の広いV/Fコンバータ1を用いれば、満充電
の異なる蓄電池に適用することができ、種々蓄電池に適
用可能な充電装置を開発することができ、各蓄電池毎に
プログラムを開発している場合と比較して、その開発必
要が安価に済ませられる。Further, in the above charge detection circuit, if the V / F converter 1 having a wide input voltage range is used, it can be applied to storage batteries having different full charges, and a charging device applicable to various storage batteries should be developed. Therefore, compared with the case where the program is developed for each storage battery, the development need can be completed at low cost.
【0024】なお、上記コンパレータ部12の出力信号
が“L”レベルとなった後においては、従来同様に、当
該充電装置のトリクル充電回路に切り替わり(図3
(t)の矢印Cに示す)、装着されている蓄電池はトリ
クル電流により満充電にされる。After the output signal of the comparator section 12 becomes "L" level, the trickle charging circuit of the charging device is switched to the conventional one as shown in FIG.
(Indicated by arrow C in (t)), the attached storage battery is fully charged by the trickle current.
【0025】[0025]
【発明の効果】以上説明したように、この発明の充電装
置の充電検出回路によれば、装着されている蓄電池の電
圧を周波数の矩形波信号に変換するV/Fコンバータ
と、この変換した矩形波信号を所定ビットシフトするシ
フトレジスタと、このシフトレジスタの第1のクロック
を発生する第1のクロックと、この第1のクロックより
短い周期の第2のクロックを発生する第2のクロック
と、そのV/Fコンバータの出力矩形波信号と第2のク
ロックの論理積をとり、そのシフトレジスタの出力矩形
波信号と第2のクロックの論理積をとる論理積回路と、
V/Fコンバータおよびシフトレジスタの出力矩形波信
号の論理和をとる論理和回路と、その論理積回路の出力
クロックをそれぞれカウントし、かつその論理和回路の
出力矩形波信号をクリア信号とする第1および第2のカ
ウンタ部と、その論理和回路の出力矩形波信号をクリア
信号とし、この第1のカウンタ部のカウント値と第2の
カウンタ部のカウント値を比較し、この比較結果を
“H”,“L”レベル信号で出力するコンパレータ部と
を備え、その“L”レベル信号により、蓄電池の特性で
ある−ΔVを検出し、充電終了信号を得るようにしたの
で、マイクロコンピュータを用いず、ディスクリートな
ディジタル回路で蓄電池の満充電を検出することがで
き、つまり充電回路からトリクル充電回路に切り替える
ことができることから、プログラム(ソフト)の開発を
必要とせず、開発費を安価に済ませられ、かつ満充電の
異なる種々蓄電池に利用できることから、経済性の面で
優れ、さらには故障等における解析を容易に行なうこと
ができるという効果がある。As described above, according to the charge detection circuit of the charging device of the present invention, the V / F converter for converting the voltage of the installed storage battery into the rectangular wave signal of the frequency and the converted rectangular wave. A shift register for shifting the wave signal by a predetermined number of bits, a first clock for generating a first clock of the shift register, and a second clock for generating a second clock having a shorter period than the first clock, A logical product circuit that obtains a logical product of the output rectangular wave signal of the V / F converter and the second clock, and obtains a logical product of the output rectangular wave signal of the shift register and the second clock;
A logical sum circuit that takes the logical sum of the output rectangular wave signals of the V / F converter and the shift register, and the output clocks of the logical product circuit, and the output rectangular wave signal of the logical sum circuit is used as the clear signal. The output rectangular wave signals of the first and second counter sections and their OR circuits are used as clear signals, the count value of the first counter section is compared with the count value of the second counter section, and the comparison result is It is provided with a comparator section for outputting H "and" L "level signals, and by using the" L "level signal, -ΔV, which is the characteristic of the storage battery, is detected and a charge end signal is obtained. Therefore, a microcomputer is used. Instead, it is possible to detect the full charge of the storage battery with a discrete digital circuit, that is, it is possible to switch from the charging circuit to the trickle charging circuit, It does not require the development of a program (software), the development cost can be reduced, and it can be used for various storage batteries with different full charges. The effect is that you can do it.
【図1】この発明の一実施例を示す充電装置の充電検出
回路の概略的回路図FIG. 1 is a schematic circuit diagram of a charge detection circuit of a charging device showing an embodiment of the present invention.
【図2】図1に示す充電検出回路の動作を説明するタイ
ミングチャート図2 is a timing chart illustrating the operation of the charge detection circuit shown in FIG.
【図3】図1に示す充電検出回路の動作を説明するタイ
ミングチャート図3 is a timing chart illustrating the operation of the charge detection circuit shown in FIG.
【図4】蓄電池の充電特性を示す特性図FIG. 4 is a characteristic diagram showing charging characteristics of a storage battery.
1 V/Fコンバータ 2 シフトレジスタ部 3 第1のクロック発生部 4 Dタイプのフリップ・フロップ回路 5 第2のクロック発生部 6 第1の論理積(AND)部 7 第2の論理積(AND)部 8 第3の論理積(AND)部 9 論理和部 10 第1のカウンタ部 11 第2のカウンタ部 12 コンパレータ部 1 V / F Converter 2 Shift Register Section 3 First Clock Generation Section 4 D-Type Flip-Flop Circuit 5 Second Clock Generation Section 6 First Logical Product (AND) Section 7 Second Logical Product (AND) Section 8 third logical product (AND) section 9 logical sum section 10 first counter section 11 second counter section 12 comparator section
Claims (1)
検出するための電池充電装置の充電検出回路において、
前記蓄電池の電圧を所定周波数の矩形波信号に変換する
V/F変換手段と、該V/F変換手段にて変換した矩形
波信号を所定ビットシフトするシフト手段と、該シフト
手段をシフト駆動するための所定周期の第1のクロック
を発生する第1のクロック発生手段と、該第1のクロッ
クより周期の短い第2のクロックを発生する第2のクロ
ック発生手段と、前記V/F変換手段にて変換した矩形
波信号と前記第2のクロックの論理積をとり、前記シフ
ト手段にてシフトした矩形波信号と前記第2のクロック
の論理積をとる論理積手段と、前記V/F変換手段にて
変換した矩形波信号と前記シフト手段にてシフトした矩
形波信号との論理和をとる論理和手段と、該論理和手段
にて得た矩形波信号をクリア信号とし、前記論理積手段
にて得たクロックをそれぞれカウントする第1および第
2のカウント手段と、前記論理和手段にて得た矩形波信
号をクリア信号とし、前記第1のカウント手段のカウン
ト値と第2のカウント手段のカウント値とを比較し、そ
の第1のカウント手段のカウント値が第2のカウント手
段のカウント値より大きくなったとき、前記蓄電池の充
電終了の検出信号を出力する比較手段とを備え、前記蓄
電池の充電時に生じる電圧降下(−ΔV)を検出し、そ
の充電の終了を検出するようにしたことを特徴とする電
池充電装置の充電検出回路。1. A charging detection circuit of a battery charging device for detecting the end of charging when charging a storage battery,
V / F conversion means for converting the voltage of the storage battery into a rectangular wave signal of a predetermined frequency, shift means for shifting the rectangular wave signal converted by the V / F conversion means by a predetermined bit, and shift driving of the shift means. A first clock generating means for generating a first clock having a predetermined cycle, a second clock generating means for generating a second clock having a shorter cycle than the first clock, and the V / F converting means. ANDing means for taking the logical product of the rectangular wave signal converted by the above-mentioned second clock and the logical product of the rectangular wave signal shifted by the above-mentioned shifting means and the above-mentioned second clock, and the V / F conversion. Means for taking a logical sum of the rectangular wave signal converted by the means and the rectangular wave signal shifted by the shift means, and the rectangular wave signal obtained by the logical sum means as a clear signal, and the logical product means Clock obtained at Comparing the count value of the first counting means and the count value of the second counting means with the rectangular wave signal obtained by the logical sum means as the clear signal However, when the count value of the first counting means becomes larger than the count value of the second counting means, there is provided a comparing means for outputting a detection signal of the end of charging of the storage battery, and the voltage generated when the storage battery is charged. A charge detection circuit for a battery charger, which detects a drop (-ΔV) and detects the end of charging.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3068901A JP2503796B2 (en) | 1991-03-08 | 1991-03-08 | Charge detection circuit for battery charger |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3068901A JP2503796B2 (en) | 1991-03-08 | 1991-03-08 | Charge detection circuit for battery charger |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04281336A JPH04281336A (en) | 1992-10-06 |
JP2503796B2 true JP2503796B2 (en) | 1996-06-05 |
Family
ID=13387023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3068901A Expired - Lifetime JP2503796B2 (en) | 1991-03-08 | 1991-03-08 | Charge detection circuit for battery charger |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2503796B2 (en) |
-
1991
- 1991-03-08 JP JP3068901A patent/JP2503796B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04281336A (en) | 1992-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7667534B2 (en) | Control interface and protocol | |
JP2007139700A (en) | Voltage-pulse conversion circuit, and charge control system | |
US5526391A (en) | N+1 frequency divider counter and method therefor | |
US4773380A (en) | Current flowing time period control system for ignition coil of internal combustion engine | |
JPWO2003075019A1 (en) | AC signal level detection circuit | |
JPH0946230A (en) | D/a converter | |
US6646513B1 (en) | Oscillator circuit having an improved capacitor discharge circuit | |
JP2503796B2 (en) | Charge detection circuit for battery charger | |
US6107846A (en) | Frequency multiplication circuit | |
US5838173A (en) | Device and method for detecting a low voltage in a system | |
US6963194B2 (en) | Analog signal measuring device and method | |
KR20050082955A (en) | Frequency measuring circuit and semiconductor memory device using the same | |
JP3706207B2 (en) | Voltage monitoring circuit | |
US6157672A (en) | Pulse modulation operation circuit | |
US4319226A (en) | Signal converter utilizing two clock signals | |
JP2009222431A (en) | Coulomb counter and method for making dynamic range thereof variable | |
JP2928250B2 (en) | Contact reading circuit | |
JP2012163458A (en) | Coulomb counter and electronic information apparatus | |
JP3235179B2 (en) | battery charger | |
JP3132611B2 (en) | Trigger circuit | |
JP3220806B2 (en) | Charging device | |
JP2645197B2 (en) | Flow measurement device | |
JPH07134150A (en) | Frequency data converter and meter device | |
JPS6372217A (en) | Control signal generating circuit | |
JPS63213428A (en) | Detector for charge completion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960206 |