JP2502407B2 - Contactless information card - Google Patents

Contactless information card

Info

Publication number
JP2502407B2
JP2502407B2 JP2241894A JP24189490A JP2502407B2 JP 2502407 B2 JP2502407 B2 JP 2502407B2 JP 2241894 A JP2241894 A JP 2241894A JP 24189490 A JP24189490 A JP 24189490A JP 2502407 B2 JP2502407 B2 JP 2502407B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
output
constant voltage
information card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2241894A
Other languages
Japanese (ja)
Other versions
JPH04120681A (en
Inventor
茂 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2241894A priority Critical patent/JP2502407B2/en
Publication of JPH04120681A publication Critical patent/JPH04120681A/en
Application granted granted Critical
Publication of JP2502407B2 publication Critical patent/JP2502407B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電波などで外部装置と通信を行ないデータ
処理する非接触型情報カードに関し、特にカード内の受
信回路に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-contact type information card that communicates with an external device by radio waves and processes data, and more particularly to a receiving circuit in the card.

〔従来の技術〕 第4図はこの種の非接触型情報カード(ICカード)の
構成を示すブロック図である。データを処理するための
演算・制御を行なう(ICカード全体の制御を行なう)CP
U(中央処理装置)41は、バス44を介してプログラムを
記憶したROM(リード・オンリ・メモリ)42、データを
一時的に記憶するRAM(ランダム・アクセス・メモリ)4
3、および非同期式でシリアルにデータの送受信を行な
うUART(非同期式シリアル送受信回路)45に接続されて
いる。データ送信時にはUART45より出力されるシリアル
データを変調回路4cで変調して、送信回路4dでコイル4b
およびコンデンサ4aより成るアンテナ(共振回路)4ab
を駆動して電波として送出する。また、データ受信時に
はアンテナ4abが受信した微少電圧を受信回路4fで増幅
し、ロジックレベルに変換した後、復調回路4eで復調し
UART45でパラレルデータに変換してCPU41が処理可能な
データとする。発振器47はマイクロコンピュータ46に動
作クロックを供給し、電池48はマイクロコンピュータ46
に電源を供給する。第5図(a)は非接触型情報カード
に備えられる従来の受信回路4fの構成を示すブロック
図、第5図(b)は第5図(a)中の定電圧回路11の回
路図である。定電圧を発生する定電圧回路11の出力は端
子1sを介して差動増幅回路12に与えられ、差動増幅回路
12を動作させるバイアス電流を発生させる。差動増幅回
路12はアンテナ(共振回路)4abで受信した微少電圧を
増幅しロジックレベルに変換して、信号線1tを介して復
調回路4eへ出力する。nチャネルトランジスタ1d及びp
チャネルトランジスタ1fは定電圧回路11を停止させる働
きをし、pチャネルトランジスタ1eは定電圧回路11に電
流を注入して起動させる働きをする。D型フリップフロ
ップ1a,NANDゲート1b及びインバータ1cはこれらのトラ
ンジスタ1d,1f,1eのオン・オフを制御する。
[Prior Art] FIG. 4 is a block diagram showing a configuration of a contactless information card (IC card) of this type. CP that performs arithmetic and control for processing data (controls the entire IC card)
A U (Central Processing Unit) 41 is a ROM (Read Only Memory) 42 that stores a program via a bus 44, and a RAM (Random Access Memory) 4 that temporarily stores data.
3, and is connected to a UART (asynchronous serial transmission / reception circuit) 45 that serially transmits and receives data asynchronously. When transmitting data, the modulator circuit 4c modulates the serial data output from the UART45, and the transmitter circuit 4d uses the coil 4b.
Antenna (resonant circuit) 4ab consisting of and capacitor 4a
Drive and send out as radio waves. Also, when receiving data, the minute voltage received by the antenna 4ab is amplified by the receiving circuit 4f, converted to a logic level, and then demodulated by the demodulating circuit 4e.
The data is converted into parallel data by the UART 45 and is processed by the CPU 41. The oscillator 47 supplies the operating clock to the microcomputer 46, and the battery 48 is the microcomputer 46.
Supply power to. FIG. 5 (a) is a block diagram showing the configuration of a conventional receiving circuit 4f provided in the contactless information card, and FIG. 5 (b) is a circuit diagram of the constant voltage circuit 11 in FIG. 5 (a). is there. The output of the constant voltage circuit 11 that generates a constant voltage is given to the differential amplifier circuit 12 via the terminal 1s,
Bias current for operating 12 is generated. The differential amplifier circuit 12 amplifies the minute voltage received by the antenna (resonant circuit) 4ab, converts it to a logic level, and outputs it to the demodulation circuit 4e via the signal line 1t. n-channel transistors 1d and p
The channel transistor 1f functions to stop the constant voltage circuit 11, and the p-channel transistor 1e functions to inject a current into the constant voltage circuit 11 to start it. The D-type flip-flop 1a, the NAND gate 1b and the inverter 1c control on / off of these transistors 1d, 1f, 1e.

次に第4図及び第5図を参照して従来の受信回路4fの
動作について説明する。まず、受信回路4fが非動作状態
ではCPU41よりバス44を介して与えられる受信可能化信
号RXENがローレベルにされている。受信可能化信号RXEN
はインバータ1cで反転され、nチャネルトランジスタ1d
をオンさせ、定電圧回路11の端子1pの電位をローレベル
に引き下げるとともに、受信可能化信号RXENはpチャネ
ルトランジスタ1fに与えられておりpチャネルトランジ
スタ1fがオンして端子1qの電位をハイレベルにしてい
る。このとき第5図(b)の定電圧回路内のpチャネル
トランジスタ51,52はオフし、さらにnチャネルトラン
ジスタ53,54,55もオフするので定電圧回路11には電流が
流れず停止している。また、差動増幅回路12にもバイア
ス電流が流れないので、データ受信は出来ない。次に受
信回路4fの起動及び動作時について説明する。
Next, the operation of the conventional receiving circuit 4f will be described with reference to FIG. 4 and FIG. First, when the receiving circuit 4f is in the non-operating state, the reception enable signal RXEN given from the CPU 41 via the bus 44 is set to the low level. Receiving enable signal RXEN
Is inverted by the inverter 1c and the n-channel transistor 1d
Is turned on to lower the potential of the terminal 1p of the constant voltage circuit 11 to the low level, and the reception enable signal RXEN is given to the p-channel transistor 1f, and the p-channel transistor 1f turns on and the potential of the terminal 1q is set to the high level. I have to. At this time, the p-channel transistors 51, 52 in the constant voltage circuit of FIG. 5 (b) are turned off, and the n-channel transistors 53, 54, 55 are also turned off. There is. In addition, since the bias current does not flow in the differential amplifier circuit 12, data cannot be received. Next, the activation and operation of the reception circuit 4f will be described.

CPU41が受信回路4fを活性化するために受信可能化信
号RXENをハイレベルに立ち上げると、NANDゲート1bの出
力はハイレベルからローレベルに立ち下がり、pチャネ
ルトランジスタ1eがオンし、端子1pの電位を上昇させ
る。このとき定電圧回路11を停止させていたnチャネル
トランジスタ1dとpチャネルトランジスタ1fはオフす
る。pチャネルトランジスタ1eの電流注入は、D型フリ
ップフロップ1aの出力Qが、内部クロック信号CLKの立
ち上がりで、ハイレベルからローレベルに立ち下がるま
で続く。注入された電流によって定電圧回路11のnチャ
ネルトランジスタ54,55に電流が流れ始めるとともに,n
チャネルトランジスタ53がオンし、端子1sの電位を下げ
ると、pチャネルトランジスタ51さらにpチャネルトラ
ンジスタ52がオンして定電圧回路11に電流が流れはじめ
バイアス点で安定する。ここで定電圧回路11の動作にい
て説明する。pチャネルトランジスタ51,52は全く同じ
トランジスタでありカレントミラー回路を形成してお
り、同じ電流i1,i2をそれぞれnチャネルトランジスタ5
4,55とnチャネルトランジスタ53に流す。ここでnチャ
ネルトランジスタ54,55はゲイン定数βを十分大きく、
nチャネルトランジスタ53のゲイン定数βを十分小さく
とってあるので、電源電圧の変動でpチャネルトランジ
スタ51,52が流し込む電流が変化しても端子1p(トラン
ジスタ53のゲート電圧)は、ほとんど変動しないのでn
チャネルトランジスタ53に流れる電流は変動せず、端子
1sの電位が増減して、pチャネルトランジスタ51,52の
注入電流は元通りとなる。以上のように電流i1,i2は等
しく、電源電圧の影響を受けず一定であるので、定電圧
回路11の出力端子1sと電源間の電圧は一定となる。定電
圧回路11の出力1sは、差動増幅回路12に含まれるpチャ
ネルトランジスタ(図示しない)を駆動し、差動増幅器
(図示しない)のバイアス電流を供給する。前述のよう
に端子1s,電源間電圧は一定なので、バイアス電流も電
源電圧変動を受けず一定となり、受信回路4fは安定した
受信動作が行なえる。
When the CPU 41 raises the reception enable signal RXEN to high level to activate the reception circuit 4f, the output of the NAND gate 1b falls from high level to low level, the p-channel transistor 1e turns on, and the terminal 1p Increase the potential. At this time, the n-channel transistor 1d and the p-channel transistor 1f that have stopped the constant voltage circuit 11 are turned off. The current injection into the p-channel transistor 1e continues until the output Q of the D-type flip-flop 1a falls from the high level to the low level at the rising edge of the internal clock signal CLK. When the injected current causes a current to start flowing through the n-channel transistors 54 and 55 of the constant voltage circuit 11,
When the channel transistor 53 is turned on and the potential of the terminal 1s is lowered, the p-channel transistor 51 and the p-channel transistor 52 are turned on and a current starts to flow in the constant voltage circuit 11 and becomes stable at the bias point. Here, the operation of the constant voltage circuit 11 will be described. The p-channel transistors 51 and 52 are exactly the same transistor and form a current mirror circuit, and the same currents i1 and i2 are supplied to the n-channel transistor 5 respectively.
4,55 and n-channel transistor 53. Here, the gain constant β of the n-channel transistors 54 and 55 is sufficiently large,
Since the gain constant β of the n-channel transistor 53 is set to be sufficiently small, the terminal 1p (gate voltage of the transistor 53) hardly changes even if the current flowing into the p-channel transistors 51 and 52 changes due to the change of the power supply voltage. n
The current flowing through the channel transistor 53 does not fluctuate and the terminal
The potential of 1s increases and decreases, and the injection currents of the p-channel transistors 51 and 52 are restored. As described above, the currents i1 and i2 are equal and constant without being affected by the power supply voltage, so that the voltage between the output terminal 1s of the constant voltage circuit 11 and the power supply is constant. The output 1s of the constant voltage circuit 11 drives a p-channel transistor (not shown) included in the differential amplifier circuit 12 and supplies a bias current of the differential amplifier (not shown). As described above, since the voltage between the terminal 1s and the power supply is constant, the bias current is also constant without fluctuations in the power supply voltage, and the receiving circuit 4f can perform a stable receiving operation.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

上述したように従来の非接触型情報カードでは受信回
路4fの活性化時に定電圧回路11の端子1pにパルス電圧を
印加し起動させる構成となっているが、定電圧回路11が
起動したかどうかを確認する手段を持たないので、受信
回路4fの起動後に電源ノイズなどの外乱及び内部回路に
よるノイズなどによって定電圧回路11が異常に停止した
場合、それを検知できず、受信エラーを起こすという問
題点があり、また、受信中に定電圧回路11が停止した場
合、それを再起動する手段を持たないので、受信回路4f
の安定した動作を確保することができないという問題点
もあった。
As described above, the conventional non-contact type information card is configured to apply the pulse voltage to the terminal 1p of the constant voltage circuit 11 to activate it when the receiving circuit 4f is activated. If the constant voltage circuit 11 stops abnormally due to disturbances such as power supply noise or noise from internal circuits after the start of the receiving circuit 4f, there is no means for confirming that the problem cannot be detected and a receiving error occurs. However, if the constant voltage circuit 11 stops during reception, there is no means to restart it, so the receiving circuit 4f
There was also a problem that stable operation of could not be secured.

この発明は上記のような問題点を解決するためになさ
れたもので、定電圧回路が異常に停止した場合、それを
検知し受信エラーを防止できるとともに、定電圧回路を
再起動させ、受信回路の安定した動作を確保できる非接
触型情報カードを提供することを目的とする。
The present invention has been made to solve the above-described problems, and when the constant voltage circuit stops abnormally, it can be detected and a reception error can be prevented, and the constant voltage circuit can be restarted to receive the reception circuit. It is an object of the present invention to provide a non-contact type information card that can ensure stable operation of the.

〔課題を解決するための手段〕[Means for solving the problem]

この第1の発明に係る非接触型情報カードは、受信回
路4fに備えられる帰還形バイアス電圧発生回路である定
電圧回路11の所定端子1pの電圧を検出する電圧検出回路
(シュミットトリガ回路14)と、この所定端子1pの電圧
が所定電圧以下になったことで、上記帰還形バイアス電
圧発生回路の動作停止を検出した電圧検出回路の出力を
受け、起動電流を注入して帰還形バイアス電圧発生回路
を再起動させる起動素子とを設けたものである。
The non-contact type information card according to the first aspect of the present invention is a voltage detection circuit (Schmitt trigger circuit 14) for detecting the voltage at a predetermined terminal 1p of a constant voltage circuit 11 which is a feedback type bias voltage generation circuit provided in a reception circuit 4f. Then, when the voltage at this predetermined terminal 1p becomes lower than the predetermined voltage, the output of the voltage detection circuit that detects the operation stop of the feedback type bias voltage generation circuit is received, and the starting current is injected to generate the feedback type bias voltage. A starting element for restarting the circuit is provided.

この第2の発明に係る非接触型情報カードは、帰還形
バイアス電圧発生回路が、上記帰還形バイアス電圧発生
回路の所定端子1pの電圧が所定電圧以上になったこと
で、上記帰還形バイアス電圧発生回路の起動を検出する
電圧検出回路と、この電圧検出回路の出力を受けて起動
電流の注入を停止する起動素子とを設けたものである。
In the contactless information card according to the second aspect of the present invention, the feedback-type bias voltage generating circuit is configured such that the feedback-type bias voltage generating circuit has the voltage at the predetermined terminal 1p of the feedback-type bias voltage generating circuit equal to or higher than the predetermined voltage. A voltage detection circuit for detecting the start-up of the generation circuit and a starter element for receiving the output of the voltage detection circuit and stopping the injection of the start-up current are provided.

この第3の発明に係る非接触型情報カードは、電圧検
出手段の検出した内容を記憶し、この記憶内容を中央処
理装置(CPU41)によって読出される記憶手段(レジス
タ13)を設けたものである。
The non-contact type information card according to the third aspect of the present invention is provided with storage means (register 13) for storing the content detected by the voltage detection means and reading the stored content by the central processing unit (CPU 41). is there.

〔作用〕[Action]

電圧検出回路(シミュットトリガ回路14)は帰還形バ
イアス電圧発生回路である定電圧回路11の所定端子1pの
電圧を検出する。レジスタ13は上記電圧検出回路の出力
を記憶する。中央処理装置41はレジスタ13の内容を読み
出し受信回路4fの動作状態を検出する。また、上記電圧
検出回路の出力が起動素子(pチャネルトランジスタ1
e)に与えられると、帰還形バイアス電圧発生回路であ
る停電圧回路11に再び起動電流が流れ、定電圧回路(帰
還形バイアス電圧発生回路)11は再起動する。
The voltage detection circuit (simulation trigger circuit 14) detects the voltage of a predetermined terminal 1p of the constant voltage circuit 11 which is a feedback type bias voltage generation circuit. The register 13 stores the output of the voltage detection circuit. The central processing unit 41 reads the contents of the register 13 and detects the operating state of the receiving circuit 4f. In addition, the output of the voltage detection circuit is the starting element (p-channel transistor 1
When applied to e), the starting current again flows through the stop voltage circuit 11 which is the feedback type bias voltage generating circuit, and the constant voltage circuit (feedback type bias voltage generating circuit) 11 is restarted.

〔実施例〕〔Example〕

この発明の一実施例に係る非接触型情報カードの全体
構成は前述した第4図の構成と同様である。第1図
(a)はこの一実施例による受信回路の構成を示すブロ
ック図、第1図(b)は第1図(a)中のレジスタの構
成を示すブロック図である。第1図(a)において、14
はインバータ1g,1h,1kから成り帰還形バイアス電圧発生
回路である停電圧回路11の端子(所定端子)1pの電圧を
検出して論理レベルで出力するシュミットトリガ回路
(電圧検出回路)、13はシュミットトリガ回路14の出力
を記憶し受信回路4fの動作状態を検出するためにCPU41
により記憶内容が読み出されるレジスタである。その他
の構成要素は従来例と同じである。
The overall structure of the non-contact type information card according to the embodiment of the present invention is the same as the structure shown in FIG. FIG. 1 (a) is a block diagram showing the configuration of the receiving circuit according to this embodiment, and FIG. 1 (b) is a block diagram showing the configuration of the register in FIG. 1 (a). In FIG. 1 (a), 14
Is a Schmitt trigger circuit (voltage detection circuit) that detects the voltage of the terminal (predetermined terminal) 1p of the stop voltage circuit 11 that is a feedback type bias voltage generation circuit and consists of inverters 1g, 1h, 1k, and outputs it at a logic level, 13 The CPU 41 stores the output of the Schmitt trigger circuit 14 and detects the operating state of the receiving circuit 4f.
Is a register from which the stored contents are read. The other components are the same as in the conventional example.

次に第1図,第3図及び第4図を参照してこの実施例
の動作について説明する。受信回路4fの起動及び停止動
作は従来例と同じであるので、定電圧回路11の動作中又
は停止の検知方法について述べる。端子1pの電圧は定電
圧回路11の動作中は所定電圧(バイアス点)で一定して
おり、停止するとOVとなる。そこで端子1pの電位をシュ
ミットトリガ回路14でハイレベル,ローレベルの信号に
変換してレジスタ13に与え、CPU41にレジスタ13の内容
を読み出すことで定電圧回路11の動作状態、即ち受信回
路4fの動作状態、即ち受信回路4fの動作状態を検知する
ことができる。第3図(a)を用いて、シュミットトリ
ガ回路14の動作を説明する。特性線31はシュミットトリ
ガ回路14の出力がローレベルからハイレベルに反転する
ときの該回路14への入力電圧VTH(+)の電源電圧VDD
変化に対する特性を示し、特性線33はシュミットトリガ
回路14の出力がハイレベルからローレベルに変化すると
きの該回路14への入力電圧VTH(−)の電源電圧VDDの変
化に対する特性を示す。特性線32は定電圧回路11の動作
中の端子1pの電圧の電源電圧VDD変化に対する特性であ
る。入力電圧VTH(+),VTH(−)は電源電圧VDDの低下
に伴い、低下してゆくが、動作中の端子1pは電源電圧V
DDに関係なく一定である。
Next, the operation of this embodiment will be described with reference to FIGS. 1, 3, and 4. Since the starting and stopping operations of the receiving circuit 4f are the same as those of the conventional example, a method of detecting whether the constant voltage circuit 11 is operating or stopped will be described. The voltage of the terminal 1p is constant at a predetermined voltage (bias point) during the operation of the constant voltage circuit 11, and becomes OV when stopped. Therefore, the Schmitt trigger circuit 14 converts the potential of the terminal 1p into high-level and low-level signals and supplies them to the register 13, and the CPU 41 reads the contents of the register 13 to read the operation state of the constant voltage circuit 11, that is, the receiving circuit 4f. The operating state, that is, the operating state of the receiving circuit 4f can be detected. The operation of the Schmitt trigger circuit 14 will be described with reference to FIG. Characteristic line 31 indicates the characteristic for the change in the power supply voltage V DD of the input voltage VTH to the circuit 14 (+) when the output of the Schmitt trigger circuit 14 is inverted from the low level to the high level, the characteristic line 33 is a Schmitt trigger The characteristic of the input voltage VTH (-) to the circuit 14 when the output of the circuit 14 changes from the high level to the low level with respect to the change of the power supply voltage V DD is shown. The characteristic line 32 is the characteristic of the voltage of the terminal 1p during the operation of the constant voltage circuit 11 with respect to the change of the power supply voltage V DD . The input voltage VTH (+), VTH (-) decreases with the decrease of the power supply voltage V DD , but the operating terminal 1p is
It is constant regardless of DD .

受信回路4fの非活性時には受信可能化信号RXENがロー
レベルになっており、nチャネルトランジスタ1dにより
端子1pの電位はOVにされており、シュミットトリガ回路
14の出力はローレベルである。つまり第3図の点Aの状
態である。次に、受信回路4fの活性化時にはCPU41によ
り受信可能化信号RXENのハイレベルに立ち上げられ、p
チャネルトランジスタ1eの注入電流により端子1pの電位
が上昇して行きB点に至る。このとき端子1pの電位が入
力電圧VTH(+)を越えてシュミットトリガ回路14の出
力はハイレベルとなる。次に内部クロックCLKの立上り
でpチャネルトランジスタ1eが電流注入をやめると、端
子1pの電位は点Cのバイアス点へ移行し、定電圧回路11
が安定動作を始める。このときシュミットトリガ回路14
の出力はハイレベル信号を出力したままである。また、
動作中、外乱により定電圧回路11がカットオフした場
合、端子1pの電位は再び点Aに移行して、シュミットト
リガ回路14の出力はローレベルとなる。したがって定電
圧回路11が正常に起動し動作を開始すると、シュミット
トリガ回路14の出力はハイレベルとなる。
When the reception circuit 4f is inactive, the reception enable signal RXEN is at low level, the potential of the terminal 1p is set to OV by the n-channel transistor 1d, and the Schmitt trigger circuit
The output of 14 is low level. That is, the state is point A in FIG. Next, when the reception circuit 4f is activated, the CPU 41 raises the reception enable signal RXEN to the high level, and p
The injection current of the channel transistor 1e raises the potential of the terminal 1p to reach point B. At this time, the potential of the terminal 1p exceeds the input voltage VTH (+) and the output of the Schmitt trigger circuit 14 becomes high level. Next, when the p-channel transistor 1e stops current injection at the rise of the internal clock CLK, the potential of the terminal 1p shifts to the bias point of the point C, and the constant voltage circuit 11
Starts stable operation. At this time, the Schmitt trigger circuit 14
The output of is still outputting the high level signal. Also,
When the constant voltage circuit 11 is cut off due to disturbance during operation, the potential of the terminal 1p shifts to the point A again, and the output of the Schmitt trigger circuit 14 becomes low level. Therefore, when the constant voltage circuit 11 starts up normally and starts to operate, the output of the Schmitt trigger circuit 14 becomes high level.

一方、受信回路4fが非活性状態の場合、及びpチャネ
ルトランジスタ1eの電流注入が不充分でバイアス点を越
えず正常に定電圧回路11の起動がかからなかった場合、
更に動作中、電源ノイズ等により定電圧回路11が停止し
てしまった場合には、シュミットトリガ回路14の出力は
ローレベルとなる。シュミットトリガ回路14の出力はレ
ジスタ13に与えられる。CPU41がバス44に含まれるアド
レスバスにレジスタ13のアドレスを出力すると、第1図
(b)中のアドレスデコーダ15は信号線1Zをハイレベル
に立上げ、クロックドインバータ1lのゲートを開き、シ
ュミットトリガ回路14の出力をバス44に含まれるデータ
バスに送る。つまり、CPU41は、レジスタ13の内容をア
クセスすることで、シュミットトリガ回路14の出力を読
み出し、受信回路4f(定電圧回路11)の動作状態を検出
することができる。
On the other hand, when the receiving circuit 4f is inactive, and when the current injection into the p-channel transistor 1e is insufficient and the bias point is not exceeded and the constant voltage circuit 11 is not normally started,
Further, during operation, when the constant voltage circuit 11 is stopped due to power source noise or the like, the output of the Schmitt trigger circuit 14 becomes low level. The output of the Schmitt trigger circuit 14 is given to the register 13. When the CPU 41 outputs the address of the register 13 to the address bus included in the bus 44, the address decoder 15 in FIG. 1 (b) raises the signal line 1Z to the high level, opens the gate of the clocked inverter 1l, and outputs the Schmitt signal. The output of the trigger circuit 14 is sent to the data bus included in the bus 44. That is, the CPU 41 can access the contents of the register 13 to read the output of the Schmitt trigger circuit 14 and detect the operating state of the receiving circuit 4f (constant voltage circuit 11).

第2図は他の実施例による受信回路の構成を示すブロ
ック図である。第2図において、第1図に示す構成要素
に対応するものには同一の符号を付し、その説明を省略
する。第2図において、21はD型フリップフロップ、2a
はNORゲート、2bはインバータである。この第2図の実
施例においては、定電圧回路11の動作状態検出手段及び
その動作は第1図の実施例と同様であるが、第1図の実
施例ではCPU41がシュミットトリガ回路14の出力が接続
されたレジスタ13の内容を読み出すことで定電圧回路11
の動作状態を検出するのであったが、この第2図の実施
例では、それに付け加え、シュミットトリガ回路14の出
力をNORゲート2a及びインバータ2bを介して起動素子と
してのpチャネルトランジスタ1eにフィードバックさせ
オン・オフの制御を行なう構成となっているため、定電
圧回路11の起動を確実にかけられるとともに、動作中に
電源ノイズ等のため停止した場合も自動的にpチャネル
トランジスタ1eをオンさせて定電圧回路11の再起動がか
けられる。第3図(b)を用いて、この動作について説
明する。受信回路4fの停止時は端子1pの電圧はA′点と
なっている。次にCPU41が受信回路4fを活性化するため
受信可能化信号RXENをハイレベルに立ち上げるとpチャ
ネルトランジスタ1eがオンし、端子1pの電位を上昇させ
てゆき、B′点まで高めると、シュミットトリガ回路14
の出力はローレベルからハイレベルに反転してpチャネ
ルトランジスタ1eをオフさせる。pチャネルトランジス
タ1eが電流注入をやめると、端子1pの電位はC′点のバ
イアス点に移行し定電圧回路11は安定した動作を始め
る。即ち、受信回路4fは判定した動作を始める。このと
きシュミットトリガ回路14の出力はハイレベルのままで
ある。ここで電源ノイズ等により定電圧回路11が停止す
ると、端子1p電圧は低下してゆくがD′点まで下がる
と、シュミットトリガ回路14の出力がハイレベルからロ
ーレベルに立ち下がって、pチャネルトランジスタ1eを
オンさせるので、端子1pの電位は再び上昇してB′点に
達してシュミットトリガ回路14の出力はローレベルから
ハイレベルに立ち上がり、pチャネルトランジスタ1eは
電流注入を停止して端子1p電圧はC′点に移行して定電
圧回路11は再び安定動作を開始する。すなわち、CPU41
が受信回路4fを活性化するために受信可能化信号RXENを
立ち上げると、確実に端子1pは動作点(C′点)以上に
チャージアップされ定電圧回路11の起動がかかるととも
に、電源ノイズ等で定電圧回路11がカットオフした時
も、再び動作点まで引き戻す機能を有しており、受信回
路4fは確実に動作し続ける。
FIG. 2 is a block diagram showing the structure of a receiving circuit according to another embodiment. In FIG. 2, components corresponding to those shown in FIG. 1 are designated by the same reference numerals, and their description will be omitted. In FIG. 2, 21 is a D-type flip-flop, 2a
Is a NOR gate and 2b is an inverter. In the embodiment of FIG. 2, the operation state detecting means of the constant voltage circuit 11 and its operation are the same as those of the embodiment of FIG. 1, but the CPU 41 outputs the output of the Schmitt trigger circuit 14 in the embodiment of FIG. By reading the contents of register 13 connected to
2 is detected, the output of the Schmitt trigger circuit 14 is fed back to the p-channel transistor 1e as a starting element via the NOR gate 2a and the inverter 2b in addition to the above. Since the configuration is such that on / off control is performed, the constant voltage circuit 11 can be surely activated, and even if the constant voltage circuit 11 is stopped during operation due to power supply noise or the like, the p-channel transistor 1e is automatically turned on. The voltage circuit 11 is restarted. This operation will be described with reference to FIG. When the receiving circuit 4f is stopped, the voltage at the terminal 1p is at point A '. Next, when the CPU 41 activates the reception circuit 4f to raise the reception enable signal RXEN to high level, the p-channel transistor 1e turns on, the potential of the terminal 1p rises, and when it rises to point B ', the Schmitt Trigger circuit 14
Output is inverted from low level to high level to turn off the p-channel transistor 1e. When the p-channel transistor 1e stops current injection, the potential of the terminal 1p shifts to the bias point C ', and the constant voltage circuit 11 starts stable operation. That is, the reception circuit 4f starts the determined operation. At this time, the output of the Schmitt trigger circuit 14 remains high level. When the constant voltage circuit 11 stops due to power source noise or the like, the voltage at the terminal 1p decreases but drops to the point D ', the output of the Schmitt trigger circuit 14 falls from the high level to the low level, and the p-channel transistor Since 1e is turned on, the potential of the terminal 1p rises again to reach the point B ', the output of the Schmitt trigger circuit 14 rises from low level to high level, the p-channel transistor 1e stops current injection, and the voltage of the terminal 1p voltage rises. Shifts to point C'and the constant voltage circuit 11 starts stable operation again. That is, CPU41
When the reception enable signal RXEN rises in order to activate the reception circuit 4f, the terminal 1p is surely charged up to the operating point (C 'point) or more, the constant voltage circuit 11 is activated, and the power supply noise etc. Thus, even when the constant voltage circuit 11 is cut off, it has a function of returning to the operating point again, and the receiving circuit 4f reliably continues to operate.

また第2図の実施例ではCPU41がレジスタ13の内容を
読み出すと、受信回路4f(定電圧回路11)の再起動の有
無の履歴が解かる。再起動が有った場合、シュミットト
リガ回路14の出力は少なくとも一度立ち下がるので、D
型フリップフロップ21の出力はハイレベルとなり、この
ハイレベル信号がレジスタ13に記憶され、そしてCPU41
によって読み出される。再起動なしの場合はD型フリッ
プフロップ21の出力はローレベルのままであるのでロー
レベル信号が読み出される。
Further, in the embodiment of FIG. 2, when the CPU 41 reads the contents of the register 13, the history of whether or not the receiving circuit 4f (constant voltage circuit 11) has been restarted can be known. If there is a restart, the output of the Schmitt trigger circuit 14 falls at least once, so D
The output of the flip-flop 21 becomes high level, this high level signal is stored in the register 13, and the CPU 41
Read by. In the case of no restart, the output of the D-type flip-flop 21 remains at low level, so a low level signal is read out.

以上説明したように第1図の一実施例では、定電圧回
路11の動作検出手段として定電圧回路11の所定端子1Pの
電圧を検出し、その検出電圧によってハイレベル又はロ
ーレベルの信号を出力するシュミットトリガ回路14と、
CPU41が読み出し可能なレジスタ13とを設け、シュミッ
トトリガ回路14の出力をレジスタ13に接続して、CPU41
が動作状態に応じてレジスタ13の内容を読み出させるよ
うにしたので、定電圧回路11が動作中であるか、停止し
ているかを容易に検知できる。また、この一実施例の場
合、ソフトウェアにより定電圧回路11を再起動させるこ
ともできる。また、第2図の他の実施例では、一実施例
の基本構成に付け加え、シュミットトリガ回路14の出力
により起動素子としてのpチャネルトランジスタ1eのオ
ン・オフを制御するようにしたので、上記一実施例の効
果に付け加え、定電圧回路11が停止した場合、再び起動
がかかるまで定電圧回路11に電流が注入され、受信回路
4fを確実に動作させ続けることもできる。
As described above, in the embodiment of FIG. 1, as the operation detecting means of the constant voltage circuit 11, the voltage of the predetermined terminal 1P of the constant voltage circuit 11 is detected and a high level or low level signal is output according to the detected voltage. Schmitt trigger circuit 14 to
A register 13 that can be read by the CPU 41 is provided, and the output of the Schmitt trigger circuit 14 is connected to the register 13
Since the contents of the register 13 are read according to the operating state, it is possible to easily detect whether the constant voltage circuit 11 is operating or stopped. Further, in the case of this embodiment, the constant voltage circuit 11 can be restarted by software. In addition, in the other embodiment of FIG. 2, in addition to the basic configuration of one embodiment, the output of the Schmitt trigger circuit 14 controls the on / off of the p-channel transistor 1e as the starting element. In addition to the effects of the embodiment, when the constant voltage circuit 11 is stopped, current is injected into the constant voltage circuit 11 until it is activated again, and the receiving circuit
You can also keep 4f operating reliably.

なお、上記各実施例では定電圧回路の電圧検出回路と
してシュミットトリガ回路を用いたが、差動増幅回路を
用いても同様の効果が得られる。また、上記実施例は電
池を内蔵した非接触型情報カードを示したが、電池を内
蔵せず外部電磁界や光より電源を得る非接触型情報カー
ドにおいても本発明は有効である。また、非接触伝送媒
体としては電波に限らず光などでもよい。
Although the Schmitt trigger circuit is used as the voltage detection circuit of the constant voltage circuit in each of the above embodiments, the same effect can be obtained by using the differential amplifier circuit. Further, although the above-mentioned embodiment shows the non-contact type information card having the built-in battery, the present invention is also effective for the non-contact type information card which does not have the built-in battery and can obtain power from an external electromagnetic field or light. Further, the non-contact transmission medium is not limited to radio waves and may be light or the like.

〔発明の効果〕〔The invention's effect〕

以上のように、第1の発明によれば、受信回路に備え
られる帰還形バイアス電圧発生回路の所定端子の電圧を
検出する電圧検出回路と、この所定端子の電圧が所定電
圧以下になったことで、上記帰還形バイアス電圧発生回
路の動作停止を検出した電圧検出回路の出力を受け、起
動電流を注入して帰還形バイアス電圧発生回路を再起動
させる起動素子とを設けたので、帰還形バイアス電圧発
生回路が停止しても再び自動的に起動され、したがって
受信回路を一度起動すれば確実に帰還形バイアス電圧発
生回路の起動がかかり、受信回路の安定した動作を確保
することができる。
As described above, according to the first aspect of the invention, the voltage detecting circuit for detecting the voltage at the predetermined terminal of the feedback bias voltage generating circuit provided in the receiving circuit and the voltage at the predetermined terminal are equal to or lower than the predetermined voltage. In this case, since the output of the voltage detection circuit that detects the operation stop of the feedback type bias voltage generation circuit is received and the starting element for injecting the starting current and restarting the feedback type bias voltage generation circuit is provided, the feedback type bias voltage is generated. Even if the voltage generating circuit is stopped, it is automatically started again. Therefore, once the receiving circuit is started, the feedback bias voltage generating circuit is surely started, and stable operation of the receiving circuit can be secured.

この第2の発明によれば、帰還形バイアス電圧発生回
路が、上記帰還形バイアス電圧発生回路の所定端子の電
圧が所定電圧以上になったことで、上記帰還形バイアス
電圧発生回路の起動を検出する電圧検出回路と、この電
圧検出回路の出力を受けて起動電流の注入を停止する起
動素子とを設けたので、帰還形バイアス電圧発生回路が
停止しても再び自動的に起動され、したがって受信回路
を一度起動すれば確実に帰還形バイアス電圧発生回路の
起動がかかり、受信回路の安定した動作を確保すること
ができる。
According to the second aspect of the present invention, the feedback bias voltage generation circuit detects the start-up of the feedback bias voltage generation circuit when the voltage at the predetermined terminal of the feedback bias voltage generation circuit becomes equal to or higher than the predetermined voltage. Since a voltage detection circuit that operates and a starting element that receives the output of this voltage detection circuit and stops the injection of the starting current are provided, even if the feedback-type bias voltage generation circuit is stopped, it is automatically started again, and therefore the reception Once the circuit is started up, the feedback bias voltage generating circuit is surely started up, and stable operation of the receiving circuit can be secured.

この第3の発明によれば、電圧検出手段の検出した内
容を記憶し、この記憶内容を上記中央処理装置によって
読出される記憶手段を設けたので、受信回路が起動した
ことを確認できるとともに、帰還形バイアス電圧発生回
路が異常に停止したことを検知でき、これにより受信デ
ータの異常が容易に分かり、受信エラーが防止できる。
定電圧回路が停止しても再び自動的に起動され、したが
って受信回路を一度起動すれば確実に定電圧回路の起動
がかかり、受信回路の安定した動作を確保することがで
きるという効果も得られる。
According to the third aspect of the present invention, since the content detected by the voltage detection means is stored and the storage content is read out by the central processing unit, it is possible to confirm that the receiving circuit is activated, and It is possible to detect that the feedback type bias voltage generating circuit has stopped abnormally, so that the abnormality of the received data can be easily recognized and the reception error can be prevented.
Even if the constant voltage circuit is stopped, the constant voltage circuit is automatically started again. Therefore, once the receiving circuit is started, the constant voltage circuit is surely activated, and the stable operation of the receiving circuit can be secured. .

【図面の簡単な説明】[Brief description of drawings]

第1図(a)はこの発明の一実施例による受信回路の構
成を示すブロック図、第1図(b)は第1図(a)中の
レジスタの構成図、第2図は他の実施例による受信回路
の構成を示すブロック図、第3図(a),(b)は上記
各実施例の動作を説明するための特性図、第4図は実施
例および従来例の非接触型情報カードの全体構成を示す
ブロック図、第5図(a)は従来の受信回路の構成を示
すブロック図、第5図(b)は実施例及び従来例の定電
圧回路の回路図である。 41……中央処理装置、4f……受信回路、11……定電圧回
路(帰還形バイアス電圧発生回路)、13……レジスタ、
14……シュミットトリガ回路(電圧検出回路)、1e……
Pチャネルトランジスタ(起動素子)。
FIG. 1 (a) is a block diagram showing the structure of a receiving circuit according to an embodiment of the present invention, FIG. 1 (b) is a block diagram of the register in FIG. 1 (a), and FIG. 2 is another embodiment. 3 is a block diagram showing a configuration of a receiving circuit according to an example, FIGS. 3 (a) and 3 (b) are characteristic diagrams for explaining the operation of each of the above embodiments, and FIG. 4 is a non-contact type information of the embodiment and the conventional example. FIG. 5 (a) is a block diagram showing the overall configuration of the card, FIG. 5 (a) is a block diagram showing the configuration of a conventional receiving circuit, and FIG. 5 (b) is a circuit diagram of the constant voltage circuit of the embodiment and the conventional example. 41 ... Central processing unit, 4f ... Reception circuit, 11 ... Constant voltage circuit (feedback bias voltage generation circuit), 13 ... Register,
14 …… Schmidt trigger circuit (voltage detection circuit), 1e ……
P-channel transistor (starting element).

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】データを処理するための演算、制御を行う
中央処理装置と外部装置からのデータを受信して、上記
中央処理装置に与える受信回路とを有し、電波などの非
接触伝送媒体を用いて外部装置と通信を行いデータを処
理する非接触型情報カードにおいて、 上記受信回路に備えられる帰還形バイアス電圧発生回路
の所定端子の電圧を検出する電圧検出回路と、 この所定端子の電圧が所定電圧以下になったことで、上
記帰還形バイアス電圧発生回路の動作停止を検出した上
記電圧検出回路の出力を受け、起動電流を注入して帰還
形バイアス電圧発生回路を再起動させる起動素子とを設
けたことを特徴とする非接触型情報カード。
1. A non-contact transmission medium such as a radio wave, which has a central processing unit for performing arithmetic and control for processing data and a receiving circuit for receiving data from an external device and giving it to the central processing unit. In a non-contact type information card which communicates with an external device by using the data processing device, a voltage detection circuit for detecting a voltage at a predetermined terminal of a feedback bias voltage generation circuit provided in the receiving circuit, and a voltage at the predetermined terminal. Is less than or equal to a predetermined voltage, the start element that receives the output of the voltage detection circuit that has detected the operation stop of the feedback bias voltage generation circuit and injects the startup current to restart the feedback bias voltage generation circuit A non-contact type information card characterized by having and.
【請求項2】上記帰還形バイアス電圧発生回路が、上記
帰還形バイアス電圧発生回路の所定端子の電圧が所定電
圧以上になったことで、上記帰還形バイアス電圧発生回
路の起動を検出する電圧検出回路と、この電圧検出回路
の出力を受けて起動電流の注入を停止する起動素子とを
設けたことを特徴とする請求項1に記載の非接触型情報
カード。
2. A voltage detection circuit for detecting the activation of the feedback bias voltage generation circuit when the voltage at a predetermined terminal of the feedback bias voltage generation circuit is equal to or higher than a predetermined voltage. The non-contact type information card according to claim 1, further comprising a circuit and a starting element that receives the output of the voltage detection circuit and stops the injection of the starting current.
【請求項3】上記電圧検出手段の検出した内容を記憶
し、この記憶内容を上記中央処理装置によって読出され
る記憶手段を設けたことを特徴とする請求項1に記載の
非接触型情報カード。
3. The non-contact type information card according to claim 1, further comprising storage means for storing the content detected by the voltage detecting means and for reading the stored content by the central processing unit. .
JP2241894A 1990-09-12 1990-09-12 Contactless information card Expired - Lifetime JP2502407B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2241894A JP2502407B2 (en) 1990-09-12 1990-09-12 Contactless information card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2241894A JP2502407B2 (en) 1990-09-12 1990-09-12 Contactless information card

Publications (2)

Publication Number Publication Date
JPH04120681A JPH04120681A (en) 1992-04-21
JP2502407B2 true JP2502407B2 (en) 1996-05-29

Family

ID=17081137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2241894A Expired - Lifetime JP2502407B2 (en) 1990-09-12 1990-09-12 Contactless information card

Country Status (1)

Country Link
JP (1) JP2502407B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59146211A (en) * 1983-02-09 1984-08-22 Nippon Technical Co Ltd Receiving circuit
JPS6351194A (en) * 1986-08-20 1988-03-04 沖電気工業株式会社 Noncontact alternate transmission and reception system information card
JP2618864B2 (en) * 1986-09-29 1997-06-11 株式会社東芝 Memory card
JPH0274118A (en) * 1988-09-08 1990-03-14 Nec Corp Power supply circuit

Also Published As

Publication number Publication date
JPH04120681A (en) 1992-04-21

Similar Documents

Publication Publication Date Title
US6820208B2 (en) IC card, IC chip, data assuring method and power supply monitor method
JPS62237592A (en) Clock switching system for ic card
US7034587B2 (en) Conditioned and robust ultra-low power power-on reset sequencer for integrated circuits
JP2006504211A (en) Current integrated sense amplifier for memory modules in RFID
US7924108B2 (en) Oscillator amplifier with input clock detection and method therefor
US5432328A (en) Non-contact IC card detecting power-on signal by receiving external input signal having voltage magnitude outside power supply voltage range
US5569903A (en) Non-contact IC card
JP2502407B2 (en) Contactless information card
US6028492A (en) Voltage-controlled oscillator and non-contact IC card including voltage-controlled oscillator
US20040124823A1 (en) Low power start-up circuit for current mirror based reference generators
JP3323045B2 (en) Information processing device
US6961829B2 (en) Data carrier comprising memory means for storing information significant for intermediate operating states
JP2019204328A (en) Flag retaining circuit and flag retaining method
EP1126362A2 (en) Microcomputer with internal reset signal generator
JP2501384B2 (en) IC card
US6377495B1 (en) Apparatus and method for providing a bias to read memory elements
JP2504502B2 (en) Integrated circuit card
KR100268801B1 (en) Power up circuit for semiconductor memory device
US5861833A (en) Runaway prevention in a remote controller
JP3219724B2 (en) Earth leakage prevention device
US7496331B2 (en) Oscillation device and oscillation method
KR101031457B1 (en) Rfid tag with data restoration function
JP3583683B2 (en) Micro control unit and control method thereof
JP2608368B2 (en) Electronic equipment
KR100924204B1 (en) Radio frequency identification device