JP2501278B2 - Semiconductor package - Google Patents

Semiconductor package

Info

Publication number
JP2501278B2
JP2501278B2 JP4318896A JP31889692A JP2501278B2 JP 2501278 B2 JP2501278 B2 JP 2501278B2 JP 4318896 A JP4318896 A JP 4318896A JP 31889692 A JP31889692 A JP 31889692A JP 2501278 B2 JP2501278 B2 JP 2501278B2
Authority
JP
Japan
Prior art keywords
aluminum nitride
multilayer substrate
semiconductor package
wiring layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4318896A
Other languages
Japanese (ja)
Other versions
JPH05243416A (en
Inventor
光芳 遠藤
博紀 浅井
圭一 矢野
孔俊 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of JPH05243416A publication Critical patent/JPH05243416A/en
Application granted granted Critical
Publication of JP2501278B2 publication Critical patent/JP2501278B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、窒化アルミニウム多層
基板を用いた半導体パッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package using an aluminum nitride multilayer substrate.

【0002】[0002]

【従来の技術】半導体チップは、外部環境からの保護や
ハンドリング性の向上等を目的として、通常、セラミッ
クス多層基板等によってパッケージングして用いられて
いる。ところで、各種電子機器に対する小形化要請は強
まっており、さらに半導体チップの高集積化に伴って、
半導体パッケージ自体についても、小形・高密度化を図
ることが強く望まれている。また、半導体チップの高速
動作への対応を図るためには、パッケージ内の配線長比
率を短くし、信号遅延を小さくする必要があり、この点
からも半導体パッケージの小形化が求められている。
2. Description of the Related Art Semiconductor chips are usually packaged by a ceramic multilayer substrate or the like for the purpose of protection from the external environment and improvement of handling. By the way, there is an increasing demand for miniaturization of various electronic devices, and as semiconductor chips become highly integrated,
There is also a strong demand for miniaturization and high density of the semiconductor package itself. Further, in order to cope with the high speed operation of the semiconductor chip, it is necessary to shorten the wiring length ratio in the package and reduce the signal delay. From this point also, the miniaturization of the semiconductor package is required.

【0003】また、半導体チップの高集積化や高速化に
伴って、 1素子当りの入出力信号数は増加する傾向にあ
る。さらに、一部の半導体チップにおいては大電力化も
進められており、これら半導体チップの高集積化や大電
力化等に伴って、半導体チップからの発熱量は増大して
いるため、半導体パッケージには放熱性を高めることが
強く望まれている。
Further, the number of input / output signals per element tends to increase with the high integration and high speed of semiconductor chips. Further, some semiconductor chips are also being increased in power consumption, and the amount of heat generated from the semiconductor chips is increasing with the increase in integration and power consumption of these semiconductor chips. It is strongly desired to improve heat dissipation.

【0004】このような半導体パッケージに対する種々
の要望に対して、パッケージ自体を小形化した上で、入
出力信号数の増加すなわち多ピン化に対応するために
は、半導体チップが収容されるキャビティを上方側に開
放すると共に、キャビティの形成面と反対側の面にリー
ドピンを接合した、いわゆるキャビティアップ型の半導
体パッケージが有利となる。なお、半導体パッケージの
本体としては、通常、セラミックス多層配線基板が用い
られている。
In response to various demands for such a semiconductor package, in order to cope with the increase in the number of input / output signals, that is, the increase in the number of pins after downsizing the package itself, a cavity for accommodating a semiconductor chip is provided. A so-called cavity-up type semiconductor package in which a lead pin is joined to the surface opposite to the surface on which the cavity is formed is advantageous, while opening to the upper side. A ceramic multilayer wiring board is usually used as the body of the semiconductor package.

【0005】しかし、上述したキャビティアップ型の半
導体パッケージの場合には、キャビティダウン型の半導
体パッケージのように、放熱フィンを上面に直接接合す
ることが困難であり、また放熱フィンを接合したとして
も、直接的に熱伝達することができないため、放熱性の
点からは不利となる。すなわち、キャビティアップ型の
半導体パッケージでは、キャビティの形成面側に放熱フ
ィンや放熱部材を取り付けたとしても、半導体チップか
ら一旦パッケージ本体を介して、放熱フィンや放熱部材
に熱を逃がさなければならない。そして、一般的な半導
体パッケージにおいては、小形化するほど放熱性が低下
し、さらにキャビティアップ型の半導体パッケージで
は、小形化した場合に特に放熱路面積を十分に確保する
ことが困難となるため、より一層放熱性の低下を招くこ
とになる。
However, in the case of the cavity-up type semiconductor package described above, it is difficult to directly bond the radiation fin to the upper surface like the cavity-down type semiconductor package, and even if the radiation fin is bonded. Since heat cannot be directly transferred, it is disadvantageous in terms of heat dissipation. That is, in the cavity-up type semiconductor package, even if the heat radiation fins or the heat radiation members are attached to the side where the cavities are formed, the heat must be released from the semiconductor chip to the heat radiation fins or the heat radiation member once via the package body. And, in a general semiconductor package, heat dissipation decreases as the size is reduced, and in a cavity-up type semiconductor package, it is difficult to secure a sufficient heat dissipation path area especially when the size is reduced. This leads to a further decrease in heat dissipation.

【0006】このような点に対して、パッケージ本体と
なるセラミックス多層基板の各層の厚さを厚くすること
により、放熱路を拡大することが考えられるが、この場
合には以下に示すような問題が生じる。すなわち、回路
動作の高速化を図る場合には、パッケージ内の配線層を
伝送路と考え、その特性インピーダンスを制御すること
が不可欠となる。ここで、伝送路の特性インピーダンス
は、伝送路のインダクタンスと、伝送路とグランド間の
キャパシタンスとにより決定される。つまり、セラミッ
クス多層基板を用いた半導体パッケージにおける配線層
の特性インピーダンスは、配線層の体積(厚さ×幅)と
各層の厚さによって決定されることとなる。従って、放
熱路面積を増大させるために、層厚を変更すると、パッ
ケージ設計(回路設計)の基本的な変更を余儀なくされ
るだけでなく、配線密度によっては外形そのものまで変
更しなければならない場合があり、パッケージの小形化
が達成できなくなるおそれが生じる。
In view of this, it is conceivable that the heat dissipation path is expanded by increasing the thickness of each layer of the ceramic multi-layer substrate which is the package body. In this case, however, the following problems occur. Occurs. That is, in order to speed up the circuit operation, it is indispensable to consider the wiring layer in the package as a transmission line and control its characteristic impedance. Here, the characteristic impedance of the transmission line is determined by the inductance of the transmission line and the capacitance between the transmission line and the ground. That is, the characteristic impedance of the wiring layer in the semiconductor package using the ceramic multilayer substrate is determined by the volume (thickness × width) of the wiring layer and the thickness of each layer. Therefore, if the layer thickness is changed in order to increase the heat dissipation path area, not only the package design (circuit design) is fundamentally changed, but also the outer shape itself may have to be changed depending on the wiring density. Therefore, there is a possibility that miniaturization of the package cannot be achieved.

【0007】[0007]

【発明が解決しようとする課題】上述したように、従来
のキャビティアップ型の半導体パッケージでは、半導体
チップの入出力信号数の増大や、パッケージの形状自体
としての小形化には対応可能であるものの、十分な放熱
性を確保することが困難であるために、結果的に半導体
チップの高集積化や高速化への対応が十分になされてい
ないというのが現状である。また、放熱性の向上を図る
ために、セラミックス多層基板の各層の厚さを厚くする
ことも考えられるが、この場合には回路設計の変更を伴
ったり、さらにはパッケージの小形化に反することとな
る等、種々の問題を招くため、実用的な対応とはいえな
い。
As described above, the conventional cavity-up type semiconductor package can cope with an increase in the number of input / output signals of the semiconductor chip and a reduction in the size of the package itself. As a result, it is difficult to ensure sufficient heat dissipation, and as a result, the high integration and speeding up of semiconductor chips have not been fully addressed. It is also possible to increase the thickness of each layer of the ceramic multilayer substrate in order to improve heat dissipation, but in this case it is necessary to change the circuit design, and it is against the miniaturization of the package. However, this is not a practical solution because it causes various problems.

【0008】本発明は、このような課題に対処するため
になされたもので、入出力信号数の増大やパッケージの
小形化を達成した上で、電気的な設計変更等を招くこと
なく、放熱性を大幅に向上させた、半導体チップの高集
積化や高速化に実用的に対応可能とした半導体パッケー
ジを提供することを目的としている。
The present invention has been made in order to solve such a problem, and achieves the increase in the number of input / output signals and the miniaturization of the package, and the heat radiation without causing an electrical design change. It is an object of the present invention to provide a semiconductor package which is capable of practically corresponding to high integration and high speed of a semiconductor chip, which has a significantly improved property.

【0009】[0009]

【課題を解決するための手段】本発明の半導体パッケー
ジは、一方の面に半導体素子が搭載され、前記半導体素
子と電気的に接続された配線パターンを有する窒化アル
ミニウム多層基板と、前記半導体素子を封止するよう
に、前記窒化アルミニウム多層基板の一方の面に接合さ
れた封止部材と、前記配線パターンと電気的に接続され
ると共に、前記窒化アルミニウム多層基板の他方の面ま
たは一方の面に設けられた接続端子とを具備する半導体
パッケージにおいて、前記窒化アルミニウム多層基板
は、内部配線が設けられた窒化アルミニウム配線層と、
内部配線層を含まない窒化アルミニウム伝熱層とが、厚
さ方向に積層一体化されて構成されていることを特徴と
している。また、上記窒化アルミニウム多層基板が、内
部配線が設けられた窒化アルミニウム配線層と、前記窒
化アルミニウム配線層より厚い内部配線層を含まない窒
化アルミニウム伝熱層とを有することを特徴としてい
る。
A semiconductor package of the present invention includes a semiconductor element mounted on one surface thereof, and an aluminum nitride multilayer substrate having a wiring pattern electrically connected to the semiconductor element, and the semiconductor element. A sealing member joined to one surface of the aluminum nitride multilayer substrate so as to be sealed, and electrically connected to the wiring pattern, and on the other surface or one surface of the aluminum nitride multilayer substrate. In a semiconductor package having a connection terminal provided, the aluminum nitride multilayer substrate, an aluminum nitride wiring layer provided with internal wiring,
The aluminum nitride heat transfer layer not including the internal wiring layer is laminated and integrated in the thickness direction. Further, the aluminum nitride multilayer substrate is characterized by having an aluminum nitride wiring layer provided with internal wiring and an aluminum nitride heat transfer layer not including an internal wiring layer thicker than the aluminum nitride wiring layer.

【0010】[0010]

【作用】本発明の半導体パッケージにおいては、パッケ
ージ本体として、内部配線層が設けられた窒化アルミニ
ウム配線層と、内部配線層を含まない放熱路形成用の窒
化アルミニウム伝熱層とで構成された窒化アルミニウム
多層基板を用いている。このような窒化アルミニウム多
層基板を用いることによって、内部配線の特性インピー
ダンス等の電気的特性は、放熱性を考慮することなく設
計可能となり、より小形化の達成が可能となる。また、
パッケージ自体の放熱性すなわち放熱路面積は、十分に
確保することができる。従って、半導体素子の高集積化
や高速化に対応させた上で、パッケージの小形化を図る
ことが可能となる。
In the semiconductor package of the present invention, the package main body is composed of an aluminum nitride wiring layer provided with an internal wiring layer and an aluminum nitride heat transfer layer for forming a heat radiation path which does not include the internal wiring layer. An aluminum multilayer substrate is used. By using such an aluminum nitride multilayer substrate, the electrical characteristics such as the characteristic impedance of the internal wiring can be designed without considering the heat dissipation, and the miniaturization can be achieved. Also,
The heat dissipation of the package itself, that is, the area of the heat dissipation path can be sufficiently ensured. Therefore, it is possible to reduce the size of the package while supporting high integration and high speed of the semiconductor element.

【0011】[0011]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0012】図1は、本発明をPGA(ピングリッドア
レイ)構造に適用した一実施例の半導体パッケージの構
成を示す断面図である。同図に示す半導体パッケージ1
は、窒化アルミニウム多層基板2の上面2aに、LSI
やパワーIC等の半導体チップ3が搭載され、かつ窒化
アルミニウム多層基板2の下面2bに、接続端子として
リードピン4が接合されて構成されている。窒化アルミ
ニウム多層基板2の半導体チップ3が搭載されている上
面2aは、放熱部材を兼ねる断面コ字状の封止部材、例
えば窒化アルミニウム製封止部材5によって覆われてい
る。
FIG. 1 is a sectional view showing the structure of a semiconductor package of an embodiment in which the present invention is applied to a PGA (pin grid array) structure. Semiconductor package 1 shown in FIG.
On the upper surface 2a of the aluminum nitride multilayer substrate 2
A semiconductor chip 3 such as a power IC or the like is mounted, and a lead pin 4 is bonded to a lower surface 2b of the aluminum nitride multilayer substrate 2 as a connection terminal. The upper surface 2a of the aluminum nitride multilayer substrate 2 on which the semiconductor chip 3 is mounted is covered with a sealing member having a U-shaped cross section that also serves as a heat dissipation member, for example, an aluminum nitride sealing member 5.

【0013】上記窒化アルミニウム多層基板2は、複数
の窒化アルミニウム層を多層一体化することによって構
成された多層配線基板であるが、上記各層は所定の配線
パターンを有する内部配線層6が設けられた窒化アルミ
ニウム配線層7と、内部配線を設けることなく、単に窒
化アルミニウム層のみとした窒化アルミニウム伝熱層8
とに分けられる。言い換えれば、窒化アルミニウム多層
基板2は、内部配線層6が設けられた複数層の窒化アル
ミニウム配線層7と、基本的には放熱路として機能する
複数層の窒化アルミニウム伝熱層8とにより構成されて
いる。なお、窒化アルミニウム配線層7も、放熱路の一
部として機能する。
The above-mentioned aluminum nitride multilayer substrate 2 is a multilayer wiring substrate constituted by integrating a plurality of aluminum nitride layers into multilayers. Each layer is provided with an internal wiring layer 6 having a predetermined wiring pattern. Aluminum nitride wiring layer 7 and aluminum nitride heat transfer layer 8 which is simply an aluminum nitride layer without providing internal wiring
Can be divided into In other words, the aluminum nitride multilayer substrate 2 is composed of a plurality of aluminum nitride wiring layers 7 provided with the internal wiring layer 6 and a plurality of aluminum nitride heat transfer layers 8 which basically function as heat radiation paths. ing. The aluminum nitride wiring layer 7 also functions as a part of the heat dissipation path.

【0014】ここで、半導体チップ3からの熱の伝達状
態を模式的に図2に示す。図2に示すように、半導体チ
ップ3の動作等に伴って発生した熱(図中、矢印A)
は、一旦窒化アルミニウム多層基板1を通って(図中、
矢印B)、放熱部材を兼ねる窒化アルミニウム製封止部
材5に伝わった後、空中に放散(図中、矢印C)され
る。よって、窒化アルミニウム多層基板2の厚さtが直
接的に放熱路面積に影響を及ぼすため、窒化アルミニウ
ム伝熱層8により窒化アルミニウム多層基板2の厚さt
を厚くすることによって、半導体パッケージ1の放熱性
を大幅に向上させることが可能となる。
Here, the state of heat transfer from the semiconductor chip 3 is schematically shown in FIG. As shown in FIG. 2, heat generated by the operation of the semiconductor chip 3 (arrow A in the figure)
Is once passed through the aluminum nitride multilayer substrate 1 (in the figure,
After being transmitted to the sealing member 5 made of aluminum nitride that also serves as a heat radiation member, it is diffused in the air (arrow C in the figure). Therefore, since the thickness t of the aluminum nitride multilayer substrate 2 directly affects the heat dissipation path area, the thickness t of the aluminum nitride multilayer substrate 2 is controlled by the aluminum nitride heat transfer layer 8.
By increasing the thickness, it is possible to significantly improve the heat dissipation of the semiconductor package 1.

【0015】また、内部配線の観点からは、窒化アルミ
ニウム配線層7のみで窒化アルミニウム多層基板2を構
成することが可能であるため、回路設計のみに基いて窒
化アルミニウム配線層7の厚さを設定することができ
る。よって、放熱性の向上に伴う寸法変更、すなわち窒
化アルミニウム伝熱層8分の厚さの増大の影響を受ける
ことなく、従来の回路設計を変更せずに流用できると共
に、外形の小形化を図ることができる。
From the viewpoint of internal wiring, since the aluminum nitride multilayer substrate 2 can be composed of only the aluminum nitride wiring layer 7, the thickness of the aluminum nitride wiring layer 7 is set only based on the circuit design. can do. Therefore, the conventional circuit design can be used without being changed and the external size can be reduced without being affected by the dimensional change due to the improvement of the heat dissipation property, that is, the influence of the increase of the thickness of the aluminum nitride heat transfer layer 8. be able to.

【0016】このような窒化アルミニウム多層基板2
は、例えば各窒化アルミニウム配線層7および内部配線
層6等となる導電性物質と、各窒化アルミニウム伝熱層
8とを同時焼成することにより作製される。
Such an aluminum nitride multilayer substrate 2
Is produced by, for example, simultaneously firing a conductive material that will be each aluminum nitride wiring layer 7 and internal wiring layer 6 and each aluminum nitride heat transfer layer 8.

【0017】また、内部配線層6は、導電性物質が充填
されたビアホール6aを含んでおり、また窒化アルミニ
ウム多層基板2の半導体チップ搭載面2aに形成された
表面配線層9と上記ビアホール6aを介して電気的に接
続されている。表面配線層9は、高密度配線が可能とな
ることから、スパッタ法や蒸着法等の薄膜形成技術を利
用した、薄膜配線とすることが好ましい。搭載された半
導体チップ3は、ボンディングワイヤ10を介して表面
配線層9と電気的に接続されている。また、リードピン
4は、内部配線層6と電気的に接続されるように、窒化
アルミニウム多層基板2の下面2bに接合されている。
The internal wiring layer 6 includes a via hole 6a filled with a conductive substance, and the surface wiring layer 9 formed on the semiconductor chip mounting surface 2a of the aluminum nitride multilayer substrate 2 and the via hole 6a. It is electrically connected via. Since the surface wiring layer 9 enables high-density wiring, it is preferable to use thin film wiring using a thin film forming technique such as a sputtering method or a vapor deposition method. The mounted semiconductor chip 3 is electrically connected to the surface wiring layer 9 via a bonding wire 10. The lead pin 4 is bonded to the lower surface 2b of the aluminum nitride multilayer substrate 2 so as to be electrically connected to the internal wiring layer 6.

【0018】窒化アルミニウム多層基板2の半導体チッ
プ搭載面2aは、上述したように、窒化アルミニウム製
封止部材5によって覆われており、搭載された半導体チ
ップ3は、この窒化アルミニウム製封止部材5によって
気密封止されている。すなわち、窒化アルミニウム製封
止部材5は、コ字状断面の凸状外縁部5aの端面が窒化
アルミニウム多層基板2の半導体チップ搭載面2aに当
接され、かつ凹状部5b内に半導体チップ3が収容され
るように接合されており、この凹状部5bが従来の半導
体パッケージのキャビティの役割を果たしている。窒化
アルミニウム多層基板2と窒化アルミニウム製封止部材
5との接合は、 Au-Sn半田、 Pb-Sn半田、封止ガラス等
により行われる。なお、半田付けする場合には、被接合
面は予めメタライズされる。また、封止ガラスで接合す
る場合には、接合層が熱伝達を阻害しないように、その
厚さを 100μm 以下とすることが好ましい。
The semiconductor chip mounting surface 2a of the aluminum nitride multilayer substrate 2 is covered with the aluminum nitride sealing member 5 as described above, and the mounted semiconductor chip 3 has the aluminum nitride sealing member 5 formed thereon. It is hermetically sealed by. That is, in the aluminum nitride sealing member 5, the end surface of the convex outer edge portion 5a having a U-shaped cross section is brought into contact with the semiconductor chip mounting surface 2a of the aluminum nitride multilayer substrate 2, and the semiconductor chip 3 is placed in the concave portion 5b. It is joined so as to be housed, and the concave portion 5b serves as a cavity of the conventional semiconductor package. The aluminum nitride multilayer substrate 2 and the aluminum nitride sealing member 5 are joined by Au-Sn solder, Pb-Sn solder, sealing glass, or the like. When soldering, the surfaces to be joined are metallized in advance. Further, in the case of bonding with sealing glass, the thickness is preferably 100 μm or less so that the bonding layer does not hinder heat transfer.

【0019】上記窒化アルミニウム製封止部材5は、放
熱部材としての機能も兼ね備えており、部品点数の削減
に寄与している。また、窒化アルミニウム製封止部材5
の接合部面積(凸状外縁部5aの端面の面積)は、窒化
アルミニウム多層基板2から窒化アルミニウム製封止部
材5への熱の伝達状態を直接左右するため、表面配線層
9の形成精度や半導体パッケージ1の許容サイズ(リー
ドピン4の形成ピッチを含む)を考慮した上で、できる
だけ大きく設定することが好ましい。また、封止部材5
の構成材料となる窒化アルミニウム焼結体は、本質的に
高熱伝導性を有するものであるが、その原料材質や作製
条件によって種々の熱伝導率を有するものが得られるた
め、封止部材5用の窒化アルミニウム焼結体としては、
より高熱伝導率を有するものを使用することが好まし
い。
The aluminum nitride sealing member 5 also has a function as a heat radiating member and contributes to a reduction in the number of parts. Also, the aluminum nitride sealing member 5
Since the joint area (area of the end surface of the convex outer edge portion 5a) directly affects the heat transfer state from the aluminum nitride multilayer substrate 2 to the aluminum nitride sealing member 5, the formation accuracy of the surface wiring layer 9 and It is preferable to set the size as large as possible in consideration of the allowable size of the semiconductor package 1 (including the formation pitch of the lead pins 4). Also, the sealing member 5
The aluminum nitride sintered body, which is the constituent material of the sealing material 5, has essentially high thermal conductivity. However, since various materials having different thermal conductivities can be obtained depending on the raw material and manufacturing conditions, The aluminum nitride sintered body of
It is preferable to use one having a higher thermal conductivity.

【0020】また、封止部材14の構成材料として、ム
ライト焼結体や炭化ケイ素焼結体等を用いることもでき
る。また、これらセラミックス材料の代わりに、例えば
ポーラスなタングステンに銅を含浸させたW-Cu系の封止
部材等、高熱伝導性の金属製封止部材を用いることも可
能である。ただし、窒化アルミニウム多層基板2と封止
部材5とを同材質の窒化アルミニウムによって構成した
場合には、これらの熱膨脹差に起因するクラックの発生
や接合力の低下等を招くことがないため、より信頼性の
高い半導体パッケージが実現できる。
As a constituent material of the sealing member 14, a mullite sintered body, a silicon carbide sintered body, or the like can be used. Further, instead of these ceramic materials, it is also possible to use a metal sealing member having high thermal conductivity, such as a W-Cu-based sealing member obtained by impregnating porous tungsten with copper. However, when the aluminum nitride multilayer substrate 2 and the sealing member 5 are made of aluminum nitride of the same material, the occurrence of cracks and the reduction of the bonding force due to the difference in thermal expansion between them does not occur. A highly reliable semiconductor package can be realized.

【0021】上記した窒化アルミニウム製封止部材5上
には、従来から用いられているような放熱フィンを取り
付けることができる。この放熱フィンの構成材料として
は、アルミニウム材のような金属材料や封止部材と同材
質の窒化アルミニウム焼結体等を用いることができる。
また、放熱フィンを窒化アルミニウム焼結体で構成する
場合には、封止部材5と一体化成形とすることも可能で
ある。
On the aluminum nitride sealing member 5 described above, a radiation fin as conventionally used can be attached. As a constituent material of this heat radiation fin, a metal material such as an aluminum material, an aluminum nitride sintered body of the same material as the sealing member, or the like can be used.
When the heat radiation fin is made of an aluminum nitride sintered body, it can be integrally formed with the sealing member 5.

【0022】上述した実施例の半導体パッケージ1にお
いては、窒化アルミニウム多層基板2のリードピン接合
面2bと反対側の面2a上に、半導体チップ3を接合搭
載しているため、基本的にパッケージの小形化や多ピン
化が可能である。そして、回路設計的には窒化アルミニ
ウム配線層7のみを考慮すればよいため、従来の回路設
計が流用可能である。また、高配線密度とした場合にお
いても、パッケージの小形化を図ることができ、その上
で窒化アルミニウム伝熱層8により放熱路を十分に確保
することができるため、優れた放熱性を得ることができ
る。
In the semiconductor package 1 of the above-described embodiment, the semiconductor chip 3 is bonded and mounted on the surface 2a of the aluminum nitride multilayer substrate 2 opposite to the lead pin bonding surface 2b. It is possible to increase the number and increase the number of pins. Since only the aluminum nitride wiring layer 7 needs to be taken into consideration in the circuit design, the conventional circuit design can be used. Even when the wiring density is high, the package can be downsized and the aluminum nitride heat transfer layer 8 can sufficiently secure the heat dissipation path, so that excellent heat dissipation can be obtained. You can

【0023】また、半導体パッケージ1の放熱性につい
ては、封止部材5を窒化アルミニウム焼結体で構成して
いると共に、封止部材5の形状を断面コ字状とし、窒化
アルミニウム多層基板2との接合面積(伝熱面積)を増
大させているため、半導体チップ3からの熱をより一層
効率よく放散させることができる。このように、上記実
施例の半導体パッケージ1は、小形化および多ピン化が
可能である上に、高放熱性を満足するものであると言え
る。
Regarding the heat dissipation of the semiconductor package 1, the sealing member 5 is made of an aluminum nitride sintered body, the sealing member 5 has a U-shaped cross section, and the aluminum nitride multilayer substrate 2 is Since the joint area (heat transfer area) of is increased, the heat from the semiconductor chip 3 can be more efficiently dissipated. As described above, it can be said that the semiconductor package 1 of the above-described embodiment can be miniaturized and have a large number of pins, and at the same time, can satisfy the high heat dissipation.

【0024】また、図3および図4は、上記実施例の半
導体パッケージ1の変形例を示してている。すなわち、
窒化アルミニウム多層基板2は、図1に示したように、
必要とされる放熱路面積、換言すれば多層基板2の厚さ
tが得られるように、複数の窒化アルミニウム伝熱層8
を積層して構成してもよいし、また図3に示すように、
一層のみの窒化アルミニウム伝熱層8で、放熱性の点か
ら必要な多層基板2の厚さtを得ることも可能である。
さらに、図4に示すように、窒化アルミニウム配線層2
のうち、最下層の窒化アルミニウム層11のみを厚さの
厚いものとすることも可能である。この場合、最下層の
窒化アルミニウム11は、配線層を兼ねる窒化アルミニ
ウム伝熱層となる。
3 and 4 show a modification of the semiconductor package 1 of the above embodiment. That is,
The aluminum nitride multi-layer substrate 2 is, as shown in FIG.
A plurality of aluminum nitride heat transfer layers 8 are provided so that the required heat dissipation path area, in other words, the thickness t of the multilayer substrate 2 can be obtained.
May be laminated, or as shown in FIG.
With only one layer of aluminum nitride heat transfer layer 8, it is possible to obtain the required thickness t of the multilayer substrate 2 in terms of heat dissipation.
Further, as shown in FIG. 4, the aluminum nitride wiring layer 2
Of these, only the lowermost aluminum nitride layer 11 may be thick. In this case, the lowermost aluminum nitride layer 11 is an aluminum nitride heat transfer layer that also serves as a wiring layer.

【0025】上述した各実施例の半導体パッケージは、
いずれも半導体チップ3を窒化アルミニウム多層基板2
の上面に直接搭載したものであるが、例えば図5に示す
ように、通常のキャビティアップ型の半導体パッケージ
20に対しても、本発明は有効である。
The semiconductor packages of the above-mentioned respective embodiments are
In both cases, the semiconductor chip 3 is mounted on the aluminum nitride multilayer substrate 2
However, the present invention is also effective for a normal cavity-up type semiconductor package 20 as shown in FIG. 5, for example.

【0026】図5に示す半導体パッケージ20では、キ
ャビティ21aを有する窒化アルミニウム多層基板21
を用いており、キャビティ21a内に半導体チップ3が
収容されている。キャビティ21aは、放熱部材を兼ね
る板状の窒化アルミニウム製封止部材22により気密封
止されている。そして、窒化アルミニウム多層基板21
は、キャビティ形成層23を除くと、複数の窒化アルミ
ニウム配線層24と複数の窒化アルミニウム伝熱層25
とにより構成されている。このようなキャビティアップ
型の半導体パッケージ20においても、前述した半導体
パッケージ1と同様な効果が得られる。
In the semiconductor package 20 shown in FIG. 5, an aluminum nitride multilayer substrate 21 having a cavity 21a is provided.
The semiconductor chip 3 is housed in the cavity 21a. The cavity 21a is hermetically sealed by a plate-shaped aluminum nitride sealing member 22 that also serves as a heat dissipation member. Then, the aluminum nitride multilayer substrate 21
Except for the cavity forming layer 23, the plurality of aluminum nitride wiring layers 24 and the plurality of aluminum nitride heat transfer layers 25
It is composed of Also in such a cavity-up type semiconductor package 20, the same effect as that of the semiconductor package 1 described above can be obtained.

【0027】次に、上述した実施例の半導体パッケージ
の具体例について述べる。 実施例1 まず、厚さ 0.5mmの窒化アルミニウムグリーンシートを
作製し、それぞれに回路設計に応じてスールーホールを
形成した。次いで、これらグリーンシートのうち、窒化
アルミニウム配線層7となるものについては、導体ペー
ストを所望の配線形状に塗布すると共に、スールーホー
ル内に導体ペーストを充填し、また窒化アルミニウム伝
熱層8となるものについては、スールーホール内への導
体ペーストの充填のみを行った。
Next, a specific example of the semiconductor package of the above embodiment will be described. Example 1 First, an aluminum nitride green sheet having a thickness of 0.5 mm was prepared, and a sulu hole was formed in each sheet according to the circuit design. Next, among these green sheets, for the aluminum nitride wiring layer 7, the conductor paste is applied in a desired wiring shape, the sulu holes are filled with the conductor paste, and the aluminum nitride heat transfer layer 8 is formed. For the products, only the conductive paste was filled into the sulu holes.

【0028】次いで、これら窒化アルミニウムグリーン
シートを積層した後、還元雰囲気中で焼成(窒化アルミ
ニウムと導体層との同時焼成)して、内部配線層6を有
する25mm×25mm× 2.6mmt の窒化アルミニウム多層基板
2を得た。なお、この窒化アルミニウム多層基板2のう
ち、窒化アルミニウム配線層7の合計の厚さは 1.5mm
で、窒化アルミニウム伝熱層8の合計の厚さは 1.1mmと
した。
Next, after laminating these aluminum nitride green sheets, they are fired in a reducing atmosphere (simultaneous firing of aluminum nitride and conductor layers) to form a 25 mm × 25 mm × 2.6 mmt aluminum nitride multilayer having an internal wiring layer 6. Substrate 2 was obtained. In this aluminum nitride multilayer substrate 2, the total thickness of the aluminum nitride wiring layer 7 is 1.5 mm.
The total thickness of the aluminum nitride heat transfer layer 8 was 1.1 mm.

【0029】次に、上記窒化アルミニウム多層基板2の
上面2aに薄膜法により表面配線層9を形成した後、窒
化アルミニウム多層基板2の下面2b側にリードピン4
を接合ピッチ1.27mmでAgローを用いて接合した。この
後、半導体チップ3として熱抵抗測定用TEGチップを
窒化アルミニウム多層基板2の上面2aに接合搭載し、
ボンディングワイヤ10を付設して電気的な接続を完了
させた。
Next, after the surface wiring layer 9 is formed on the upper surface 2a of the aluminum nitride multilayer substrate 2 by the thin film method, the lead pins 4 are formed on the lower surface 2b side of the aluminum nitride multilayer substrate 2.
Were joined at a joining pitch of 1.27 mm using Ag low. Thereafter, a TEG chip for measuring thermal resistance as a semiconductor chip 3 is bonded and mounted on the upper surface 2a of the aluminum nitride multilayer substrate 2,
A bonding wire 10 was attached to complete the electrical connection.

【0030】一方、 170W/m K の窒化アルミニウム焼結
体により、放熱部材を兼ねる封止部材5(外径:25mm×
25mm× 3mmt)を作製した。そして、この窒化アルミニウ
ム製封止部材5を、上記した半導体チップ3が搭載され
た窒化アルミニウム多層基板2の上面2aに半田法によ
り接合し、目的とする半導体パッケージ(図1に示した
構造)を得た。
On the other hand, the sealing member 5 (outer diameter: 25 mm ×, which also functions as a heat dissipation member) is made of an aluminum nitride sintered body of 170 W / m K.
25 mm × 3 mm t) was produced. Then, the aluminum nitride sealing member 5 is joined to the upper surface 2a of the aluminum nitride multilayer substrate 2 on which the semiconductor chip 3 is mounted by a soldering method, and a desired semiconductor package (structure shown in FIG. 1) is obtained. Obtained.

【0031】また、本発明との比較として、窒化アルミ
ニウム伝熱層8を用いずに、窒化アルミニウム配線層7
のみで窒化アルミニウム多層基板を構成する以外は、実
施例と同様にして、半導体パッケージ(多層基板の厚
さ:1.5mm)を作製した。
Further, as a comparison with the present invention, the aluminum nitride heat transfer layer 8 is not used and the aluminum nitride wiring layer 7 is used.
A semiconductor package (thickness of the multi-layer substrate: 1.5 mm) was produced in the same manner as in the example except that the aluminum nitride multi-layer substrate was composed of only this.

【0032】このようにして得た実施例および比較例に
よる半導体パッケージの放熱性を、半導体チップを実装
した後、△VBE法により測定したところ、比較例による
半導体パッケージにおける熱抵抗を 1としたとき、実施
例による半導体パッケージでは0.62の熱抵抗であった。
このように、本発明の半導体パッケージは放熱性に優れ
ることが明らかである。
The heat dissipation of the semiconductor packages according to the examples and comparative examples thus obtained was measured by the ΔV BE method after mounting the semiconductor chip, and the thermal resistance in the semiconductor package according to the comparative example was set to 1. At that time, the semiconductor package according to the example had a thermal resistance of 0.62.
Thus, it is clear that the semiconductor package of the present invention has excellent heat dissipation.

【0033】次に、本発明の他の実施例について、図6
を参照して説明する。
Next, another embodiment of the present invention will be described with reference to FIG.
Will be described with reference to.

【0034】図6に示す半導体パッケージ30では、窒
化アルミニウム多層基板2の下面2bに、接続端子とし
てランド31が設けられており、いわゆるLGA(ラン
ドグリッドアレイ)構造とされている。このランド31
は、ソルダーバンプ等によって構成されている。なお、
接続端子としてランド31を用いている以外は、図1に
示した半導体パッケージ1と同一構造とされており、窒
化アルミニウム多層基板2は内部配線層6を有する窒化
アルミニウム配線層7と、内部配線層を含まない窒化ア
ルミニウム伝熱層8とにより構成されている。
In the semiconductor package 30 shown in FIG. 6, lands 31 are provided as connection terminals on the lower surface 2b of the aluminum nitride multilayer substrate 2 and have a so-called LGA (land grid array) structure. This land 31
Is composed of solder bumps and the like. In addition,
The structure is the same as that of the semiconductor package 1 shown in FIG. 1 except that the land 31 is used as the connection terminal. The aluminum nitride multilayer substrate 2 has an aluminum nitride wiring layer 7 having an internal wiring layer 6 and an internal wiring layer. The aluminum nitride heat transfer layer 8 does not include

【0035】このようなLGA構造の半導体パッケージ
に対しても本発明は有効であり、前述した実施例の半導
体パッケージと同様に、優れた放熱性を得ることができ
る。なお、上述した各実施例においては、接続端子を半
導体チップの搭載面と反対側の面に設けた構造の半導体
パッケージに、本発明を適用した例について説明した
が、接続端子を半導体チップの搭載面と同一の面に設け
た半導体パッケージに対して本発明を適用することも可
能である。
The present invention is also effective for a semiconductor package having such an LGA structure, and as in the semiconductor package of the above-described embodiment, excellent heat dissipation can be obtained. In each of the above-described embodiments, the example in which the present invention is applied to the semiconductor package having the structure in which the connection terminal is provided on the surface opposite to the mounting surface of the semiconductor chip has been described. The present invention can be applied to a semiconductor package provided on the same surface as the surface.

【0036】[0036]

【発明の効果】以上説明したように本発明によれば、多
ピン化やパッケージの小形化を達成した上で、電気的な
設計変更等を招くことなく、放熱性を大幅に向上させた
半導体パッケージを提供することができる。よって、半
導体チップの高集積化や高速化に実用的に対応可能な半
導体パッケージの提供が可能となる。
As described above, according to the present invention, a semiconductor having a large number of pins and a small package, and having significantly improved heat dissipation without causing an electrical design change or the like. Package can be provided. Therefore, it is possible to provide a semiconductor package that can practically correspond to high integration and high speed of semiconductor chips.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の半導体パッケージの構成を
示す断面図である。
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor package of an embodiment of the present invention.

【図2】図1に示す半導体パッケージにおける熱の伝達
状態を模式的に示す図である。
FIG. 2 is a diagram schematically showing a heat transfer state in the semiconductor package shown in FIG.

【図3】図1に示す半導体パッケージの一変形例の構成
を示す断面図である。
FIG. 3 is a cross-sectional view showing a configuration of a modified example of the semiconductor package shown in FIG.

【図4】図1に示す半導体パッケージの他の変形例の構
成を示す断面図である。
FIG. 4 is a cross-sectional view showing the configuration of another modification of the semiconductor package shown in FIG.

【図5】本発明の他の実施例の半導体パッケージの構成
を示す断面図である。
FIG. 5 is a sectional view showing a configuration of a semiconductor package according to another embodiment of the present invention.

【図6】本発明のさらに他の実施例の半導体パッケージ
の構成を示す断面図である。
FIG. 6 is a cross-sectional view showing the structure of a semiconductor package of still another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1、20、30……半導体パッケージ 2……窒化アルミニウム多層基板 3……半導体チップ 4……リードピン 5……放熱部材を兼ねる窒化アルミニウム製封止部材 6……内部配線層 7、24……窒化アルミニウム配線層 8、25……窒化アルミニウム伝熱層 9……表面配線層 10…ボンディングワイヤ 11…配線層を兼ねる窒化アルミニウム伝熱層 31…ランド 1, 20, 30 ... Semiconductor package 2 ... Aluminum nitride multi-layer substrate 3 ... Semiconductor chip 4 ... Lead pin 5 ... Aluminum nitride sealing member that also functions as a heat dissipation member 6 ... Internal wiring layer 7, 24 ... Nitriding Aluminum wiring layer 8, 25 ... Aluminum nitride heat transfer layer 9 ... Surface wiring layer 10 ... Bonding wire 11 ... Aluminum nitride heat transfer layer 31 also serving as wiring layer 31 ... Land

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 孔俊 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝 横浜事業所内 (56)参考文献 特開 平5−114665(JP,A) 特開 平5−243417(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kotoshi Sato 8 Shinshinsita-cho, Isogo-ku, Yokohama-shi, Kanagawa Toshiba Corporation Yokohama office (56) Reference JP-A-5-114665 (JP, A) JP-A 5-243417 (JP, A)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一方の面に半導体素子が搭載され、前記
半導体素子と電気的に接続された配線パターンを有する
窒化アルミニウム多層基板と、前記半導体素子を封止す
るように、前記窒化アルミニウム多層基板の一方の面に
接合された封止部材と、前記配線パターンと電気的に接
続されると共に、前記窒化アルミニウム多層基板の他方
の面または一方の面に設けられた接続端子とを具備する
半導体パッケージにおいて、 前記窒化アルミニウム多層基板は、内部配線が設けられ
た窒化アルミニウム配線層と、内部配線層を含まない窒
化アルミニウム伝熱層とが、厚さ方向に積層一体化され
て構成されていることを特徴とする半導体パッケージ。
1. An aluminum nitride multilayer substrate having a semiconductor element mounted on one surface thereof and having a wiring pattern electrically connected to the semiconductor element, and the aluminum nitride multilayer substrate so as to seal the semiconductor element. A semiconductor package comprising a sealing member bonded to one surface of the aluminum nitride, and a connection terminal electrically connected to the wiring pattern and provided on the other surface of the aluminum nitride multilayer substrate or on the one surface. In the aluminum nitride multilayer substrate, an aluminum nitride wiring layer provided with internal wiring and an aluminum nitride heat transfer layer not containing the internal wiring layer are laminated and integrated in the thickness direction. Characteristic semiconductor package.
【請求項2】 一方の面に半導体素子が搭載され、前記
半導体素子と電気的に接続された配線パターンを有する
窒化アルミニウム多層基板と、前記半導体素子を封止す
るように、前記窒化アルミニウム多層基板の一方の面に
接合された封止部材と、前記配線パターンと電気的に接
続されると共に、前記窒化アルミニウム多層基板の他方
の面または一方の面に設けられた接続端子とを具備する
半導体パッケージにおいて、 前記窒化アルミニウム多層基板は、内部配線が設けられ
た窒化アルミニウム配線層と、前記窒化アルミニウム配
線層より厚い内部配線層を含まない窒化アルミニウム伝
熱層とを有することを特徴とする半導体パッケージ。
2. An aluminum nitride multilayer substrate having a semiconductor element mounted on one surface thereof and having a wiring pattern electrically connected to the semiconductor element, and the aluminum nitride multilayer substrate so as to seal the semiconductor element. A semiconductor package comprising a sealing member bonded to one surface of the aluminum nitride, and a connection terminal electrically connected to the wiring pattern and provided on the other surface of the aluminum nitride multilayer substrate or on the one surface. 2. The semiconductor package according to claim 1, wherein the aluminum nitride multilayer substrate has an aluminum nitride wiring layer provided with internal wiring, and an aluminum nitride heat transfer layer that does not include an internal wiring layer thicker than the aluminum nitride wiring layer.
JP4318896A 1991-11-28 1992-11-27 Semiconductor package Expired - Lifetime JP2501278B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31460191 1991-11-28
JP3-314601 1991-11-28

Publications (2)

Publication Number Publication Date
JPH05243416A JPH05243416A (en) 1993-09-21
JP2501278B2 true JP2501278B2 (en) 1996-05-29

Family

ID=18055264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4318896A Expired - Lifetime JP2501278B2 (en) 1991-11-28 1992-11-27 Semiconductor package

Country Status (1)

Country Link
JP (1) JP2501278B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4508920B2 (en) * 2005-03-28 2010-07-21 京セラ株式会社 Magnetic sensor device
US9397078B1 (en) * 2015-03-02 2016-07-19 Micron Technology, Inc. Semiconductor device assembly with underfill containment cavity

Also Published As

Publication number Publication date
JPH05243416A (en) 1993-09-21

Similar Documents

Publication Publication Date Title
KR970000218B1 (en) Semiconductor package
JP2548602B2 (en) Semiconductor mounting module
JPH0756887B2 (en) Semiconductor package and computer using the same
JPH081936B2 (en) Chip carrier and method of manufacturing the same
JP2501278B2 (en) Semiconductor package
JP3253154B2 (en) Package for semiconductor device and semiconductor device
JP2501279B2 (en) Semiconductor package
JPH10256428A (en) Semiconductor package
JPH10256413A (en) Semiconductor package
JP3432552B2 (en) Aluminum nitride multilayer substrate
JP3335657B2 (en) Semiconductor package
JP2831864B2 (en) Semiconductor package and manufacturing method thereof
JP3074077B2 (en) Semiconductor package
JP3198144B2 (en) Semiconductor package
JP3112583B2 (en) Semiconductor package
JP2883458B2 (en) Manufacturing method of wiring board for hybrid integrated circuit
JPH10275878A (en) Semiconductor package
JPH10275879A (en) Semiconductor package
JPH0897319A (en) Electronic-part package
KR100264644B1 (en) Module package
JP2667486B2 (en) Ceramic circuit board
JP3015504B2 (en) Semiconductor device
JPH09266265A (en) Semiconductor package
JPH07202053A (en) Semiconductor device
JPH08167674A (en) Package for semiconductor element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 17

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 17