JP2501199B2 - Photoelectric conversion device - Google Patents

Photoelectric conversion device

Info

Publication number
JP2501199B2
JP2501199B2 JP61144990A JP14499086A JP2501199B2 JP 2501199 B2 JP2501199 B2 JP 2501199B2 JP 61144990 A JP61144990 A JP 61144990A JP 14499086 A JP14499086 A JP 14499086A JP 2501199 B2 JP2501199 B2 JP 2501199B2
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
semiconductor layer
insulating layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61144990A
Other languages
Japanese (ja)
Other versions
JPS632377A (en
Inventor
勝則 畑中
敏宏 雑賀
哲也 金子
信子 北原
秀之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61144990A priority Critical patent/JP2501199B2/en
Priority to DE3751242T priority patent/DE3751242T2/en
Priority to EP87300566A priority patent/EP0232083B1/en
Publication of JPS632377A publication Critical patent/JPS632377A/en
Priority to US07/412,586 priority patent/US4931661A/en
Priority to US07/907,287 priority patent/US5306648A/en
Priority to US07/912,651 priority patent/US5338690A/en
Priority to US08/128,108 priority patent/US5627088A/en
Application granted granted Critical
Publication of JP2501199B2 publication Critical patent/JP2501199B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は光電変換装置に係り、特に基板上に、光電変
換部と、この光電変換部に対応して設けられた電荷蓄積
部と、スイッチ部と、を有する光電変換装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device, and more particularly, to a photoelectric conversion unit, a charge storage unit provided corresponding to the photoelectric conversion unit, and a switch on a substrate. And a photoelectric conversion device having a section.

[従来技術] 従来、ファクシミリ,イメージスキャナ等の読み取り
系としては、縮小光学系とCCD型センサを用いた読み取
り系が用いられていたが、近年、水素化アモルファスシ
リコン(以下、a−Si:Hと記す)に代表される光導電性
半導体材料の開発により、光電変換部及び信号処理部を
長尺な基板に形成し、原稿と等倍の光学系で読み取るい
わゆる密着型ラインセンサの開発がめざましい。
[Prior Art] Conventionally, a reading system using a reduction optical system and a CCD type sensor has been used as a reading system for a facsimile, an image scanner, or the like, but in recent years, hydrogenated amorphous silicon (hereinafter a-Si: H) has been used. By developing a photoconductive semiconductor material represented by (1), it is remarkable to develop a so-called contact type line sensor in which the photoelectric conversion part and the signal processing part are formed on a long substrate and read with an optical system of the same size as the original. .

特に前記a−Si:Hは光電変換材料としてだけでなく、
電界効果型トランジスタの半導体材料としても用いるこ
とができるので、前記光電変換部の光導電性半導体層と
信号処理部の半導体層とを同時に形成することができる
利点を有している。
In particular, the a-Si: H is not only used as a photoelectric conversion material,
Since it can be used also as a semiconductor material of a field effect transistor, it has an advantage that the photoconductive semiconductor layer of the photoelectric conversion section and the semiconductor layer of the signal processing section can be simultaneously formed.

第10図は従来のラインセンサの一構成例の縦断面図で
ある。
FIG. 10 is a vertical cross-sectional view of a configuration example of a conventional line sensor.

同図に示すように、基板1上には配線部2,光電変換部
3,電荷蓄積部4,スイッチ部5が設けられている。基板1
上には配線部2の下層電極配線6,電荷蓄積部4の下層電
極配線7,スイッチ部5のゲート電極をなす下層電極配線
8が形成されており、さらにこれらの下層電極配線6,7,
8上には、絶縁層9が形成されている。スイッチ部5の
絶縁層9には半導体層(ここでは、a−Si:H)11が形成
され、また光電変換部3の基板1上には光導電材料から
なる光導電性半導体層(ここでは、a−Si:H)10が形成
される。なお、ここでは前記半導体層11と前記光導電性
半導体層10とは同時に形成される。
As shown in the figure, the wiring part 2 and the photoelectric conversion part are provided on the substrate 1.
3, a charge storage unit 4, and a switch unit 5 are provided. Board 1
Lower layer electrode wiring 6 of the wiring section 2, lower layer electrode wiring 7 of the charge storage section 4, and lower layer electrode wiring 8 forming the gate electrode of the switch section 5 are formed on the upper side, and further these lower layer electrode wirings 6, 7,
An insulating layer 9 is formed on the surface 8. A semiconductor layer (here, a-Si: H) 11 is formed on the insulating layer 9 of the switch section 5, and a photoconductive semiconductor layer made of a photoconductive material (here, a-Si: H) 11 is formed on the substrate 1 of the photoelectric conversion section 3. , A-Si: H) 10 is formed. Here, the semiconductor layer 11 and the photoconductive semiconductor layer 10 are simultaneously formed.

下層電極配線6と上層電極配線12は絶縁層9を介して
マトリクス配線部が形成される。光導電性半導体層10と
半導体層11とは上層電極配線13によって接続されてい
る。上層電極配線13は電荷蓄積部4の絶縁層9上を通っ
て接続され、上層電極配線13と絶縁層9と下層電極配線
7とは蓄積コンデンサを形成する。上層電極配線13の半
導体層11の一端と接続される部分はドレイン電極とな
り、半導体層11の他端と接続される上層電極配線14はソ
ース電極となる。
The lower layer electrode wiring 6 and the upper layer electrode wiring 12 form a matrix wiring portion with an insulating layer 9 interposed therebetween. The photoconductive semiconductor layer 10 and the semiconductor layer 11 are connected by the upper layer electrode wiring 13. The upper layer electrode wiring 13 is connected through the insulating layer 9 of the charge storage section 4, and the upper layer electrode wiring 13, the insulating layer 9 and the lower layer electrode wiring 7 form a storage capacitor. A portion of the upper layer electrode wiring 13 connected to one end of the semiconductor layer 11 becomes a drain electrode, and an upper layer electrode wiring 14 connected to the other end of the semiconductor layer 11 becomes a source electrode.

以上が同一基板上に光電変換部と信号処理部とを形成
した場合の構成であるが、同図に示すように光電変換部
3とスイッチ部5のみに半導体層が形成されており、前
記絶縁層9と前記絶縁層9上に形成された光導電性半導
体層10及び半導体層11とはともにグロー放電法等の製造
方法によって形成され、上層電極配線,下層電極配線の
パターンニングと同様にフォトリソグラフィによりパタ
ーンニングされる。
The above is the configuration in the case where the photoelectric conversion unit and the signal processing unit are formed on the same substrate, but as shown in the figure, the semiconductor layer is formed only in the photoelectric conversion unit 3 and the switch unit 5, and the insulation The layer 9 and the photoconductive semiconductor layer 10 and the semiconductor layer 11 formed on the insulating layer 9 are both formed by a manufacturing method such as a glow discharge method. Patterned by lithography.

[発明が解決しようとする問題点] しかしながら、上記従来のラインセンサにおいては、
半導体層と絶縁層のフォトエッチング工程に際し、半導
体層と絶縁層とのエッチングの選択性が非常に悪く、半
導体層のエッチングを行うと、絶縁層もエッチングされ
てしまい、絶縁不良,ピンホール等が発生し、歩留りを
著しく低下させていた。
[Problems to be Solved by the Invention] However, in the above conventional line sensor,
In the photoetching process of the semiconductor layer and the insulating layer, the etching selectivity between the semiconductor layer and the insulating layer is very poor, and when the semiconductor layer is etched, the insulating layer is also etched, resulting in poor insulation, pinholes, etc. Occurred, and the yield was remarkably reduced.

上記問題点を解決するためには、光電変換部,電荷蓄
積部,スイッチ部,配線部等をそれぞれ全く別の成膜,
素子化プロセス工程で形成すれば良いが,ラインセンサ
の製造工程が複雑となって、工数が増え、同一基板上に
一体化して形成する利点が生かせず、コストが上昇して
しまう問題点があった。
In order to solve the above problems, the photoelectric conversion part, the charge storage part, the switch part, the wiring part, etc. are formed by completely different films,
Although it may be formed in the elementization process step, the manufacturing process of the line sensor becomes complicated, the number of steps increases, the advantage of integrally forming on the same substrate cannot be utilized, and the cost increases. It was

本発明の目的は製造工程が簡易で、歩留りが高く、低
コストの光電変換装置を提供することにある。
An object of the present invention is to provide a photoelectric conversion device having a simple manufacturing process, a high yield, and a low cost.

[問題点を解決するための手段] 上記の問題点は、基板上に、光電変換部と、この光電
変換部に対応して設けられた電荷蓄積部と、スイッチ部
と、を有する光電変換装置において、 前記光電変換部は少なくとも一対の電極、絶縁層、該
絶縁層上に設けられた半導体層及び前記電極と前記半導
体層との間に設けられたオーミックコンタクト層を、前
記電荷蓄積部は前記基板上に、電極、絶縁層、該絶縁層
上に設けられた半導体層、前記電極と前記半導体層及び
前記絶縁層を挟んで設けられた対向電極、前記半導体層
と前記対向電極との間に設けられたオーミックコンタク
ト層を、前記スイッチ部はゲート電極、該ゲート電極上
に設けられた絶縁層、該絶縁層上に設けられた半導体
層、該半導体層上にオーミックコンタクト層を介して設
けられたソース・ドレイン電極を、夫々有し、 前記光電変換部の前記絶縁層、前記半導体層、及び前
記オーミックコンタクト層の夫々は、前記電荷蓄積部の
前記絶縁層、前記半導体層、及び前記オーミックコンタ
クト層の夫々及び前記スイッチ部の前記絶縁層、前記半
導体層、及び前記オーミックコンタクト層の夫々と同時
に形成された層を利用して形成されていることを特徴と
する本発明の光電変換装置によって解決される。
[Means for Solving the Problems] The above problems are caused by a photoelectric conversion device having a photoelectric conversion unit, a charge storage unit provided corresponding to the photoelectric conversion unit, and a switch unit on a substrate. In the photoelectric conversion unit, at least a pair of electrodes, an insulating layer, a semiconductor layer provided on the insulating layer and an ohmic contact layer provided between the electrode and the semiconductor layer, the charge storage unit is An electrode, an insulating layer, a semiconductor layer provided on the insulating layer, a counter electrode provided on both sides of the electrode and the semiconductor layer and the insulating layer on a substrate, and between the semiconductor layer and the counter electrode. The switch portion is provided with an ohmic contact layer provided, a gate electrode, an insulating layer provided on the gate electrode, a semiconductor layer provided on the insulating layer, and an ohmic contact layer provided on the semiconductor layer. Source / drain electrodes are respectively provided, and the insulating layer of the photoelectric conversion unit, the semiconductor layer, and the ohmic contact layer are respectively the insulating layer of the charge storage unit, the semiconductor layer, and the ohmic contact layer. And the insulating layer of the switch part, the semiconductor layer, and the ohmic contact layer are formed at the same time by using the layers formed at the same time, which is solved by the photoelectric conversion device of the present invention. It

[作用] 本発明の光電変換装置は、少なくとも光電変換部と電
荷蓄積部とスイッチ部とに、絶縁層及びこの絶縁層上に
設けられた半導体層、オーミックコンタクト層を有する
ことにより、エッチング工程等の製造工程上における絶
縁層の劣化を防ぎ、信頼性を向上させることができる。
また光電変換装置の各構成部において前記絶縁層と前記
半導体層とを同時に形成することができるので、製造工
程を簡略化することができ、小型な光電変換装置を提供
することができる。更に、前記半導体層と前記オーミッ
クコンタクト層は光電変換部、電荷蓄積部及びスイッチ
部に同一工程で設けることができるため、工程数の増加
を生ずることもなく、高い歩留まりで極めて優れた特性
の光電変換装置を提供することができる。
[Operation] In the photoelectric conversion device of the present invention, at least the photoelectric conversion portion, the charge storage portion, and the switch portion have the insulating layer, the semiconductor layer provided on the insulating layer, and the ohmic contact layer. It is possible to prevent the deterioration of the insulating layer in the manufacturing process and improve the reliability.
Further, since the insulating layer and the semiconductor layer can be simultaneously formed in each component of the photoelectric conversion device, the manufacturing process can be simplified and a small-sized photoelectric conversion device can be provided. Further, since the semiconductor layer and the ohmic contact layer can be provided in the photoelectric conversion part, the charge storage part, and the switch part in the same step, the number of steps does not increase, and the photoelectric conversion is excellent with a high yield. A conversion device can be provided.

加えて、半導体層とオーミックコンタクト層を電荷蓄
積部に有することで、優れた絶縁層を保つことができ、
電荷蓄積容量のバラツキを抑えることが可能となり、そ
して、オーミックコンタクト層を設けることによって、
電荷蓄積部に蓄積される不要な電荷をなくすことが可能
になり、電荷蓄積部に蓄積される信号電荷量に余計な電
荷がのることを防ぐことが可能になるので、光電変換特
性をより一層安定させることができる。
In addition, by having the semiconductor layer and the ohmic contact layer in the charge storage portion, it is possible to maintain an excellent insulating layer,
It is possible to suppress variations in charge storage capacity, and by providing an ohmic contact layer,
It is possible to eliminate unnecessary electric charges accumulated in the charge accumulating unit and prevent unnecessary electric charges from being accumulated in the amount of signal charges accumulated in the electric charge accumulating unit. It can be made more stable.

本発明の光電変換装置において、更にマトリクス配線
部を設ける場合は、前記絶縁層と前記半導体層とを層間
絶縁層として用いることにより、光電変換部,電荷蓄積
部,スイッチ部,マトリクス配線部に同一工程で層間絶
縁層を形成することができる。
In the photoelectric conversion device of the present invention, when a matrix wiring portion is further provided, the photoelectric conversion portion, the charge storage portion, the switch portion, and the matrix wiring portion are made the same by using the insulating layer and the semiconductor layer as an interlayer insulating layer. An interlayer insulating layer can be formed in the process.

[実施例] 以下、本発明の実施例を図面を用いて詳細に説明す
る。なお、本発明の光電変換装置の一実施例として、ラ
インセンサについて説明する。以下の説明において、第
10図に示したラインセンサと同一部材については同一番
号を付する。
EXAMPLES Examples of the present invention will be described below in detail with reference to the drawings. A line sensor will be described as an example of the photoelectric conversion device of the present invention. In the following explanation,
The same members as those of the line sensor shown in FIG. 10 are designated by the same reference numerals.

第1図は本発明によるラインセンサの一実施例の断面
図である。
FIG. 1 is a sectional view of an embodiment of a line sensor according to the present invention.

第1図において、基板1上には配線部2の下層電極配
線6,電荷蓄積部4の下層電極配線7,スイッチ部5のゲー
ト電極たる下層電極配線8が形成されており、これらの
下層電極配線6,7,8上及びこれらの間の基板1上には絶
縁層9が形成されている。この絶縁層9上には光導電性
半導体層10が形成されており、配線部2上の絶縁層9と
光導電性半導体層10との一部は接続の為に開孔されてい
る。光導電性半導体層10上には上層電極配線12,13,14が
形成されており、上層電極配線12′と上層電極配線13と
の間の開孔部が光電変換部3の光電変換領域となる。上
層電極配線13,光導電性半導体層10,絶縁層9,下層電極配
線7は蓄積コンデンサを形成し、上層電極配線13のスイ
ッチ部5側の一端はドレイン電極となる。上層電極配線
14のスイッチ部5側の一端はソース電極となる。なお不
図示であるが、光導電性半導体層10と上層電極配線12,1
3,14との間にはドーピング層が設けられており、オーミ
ック接触が行われる。本実施例においては、配線部2,光
電変換部3,電荷蓄積部4,スイッチ部5のそれぞれに絶縁
層9,光導電性半導体層10が設けられており、同一工程で
形成される。配線部2においては、下層電極配線6と上
層電極配線12との間に絶縁層9の他に光導電性半導体層
10を設けることとなるが、下層電極配線6と上層電極配
線12との間は絶縁性が保たれていればよく、光導電性半
導体層10の存在は影響を与えない。
In FIG. 1, a lower layer electrode wiring 6 of a wiring portion 2, a lower layer electrode wiring 7 of a charge storage portion 4, and a lower layer electrode wiring 8 which is a gate electrode of a switch portion 5 are formed on a substrate 1. An insulating layer 9 is formed on the wirings 6, 7, 8 and on the substrate 1 between them. A photoconductive semiconductor layer 10 is formed on the insulating layer 9, and a part of the insulating layer 9 and the photoconductive semiconductor layer 10 on the wiring portion 2 is opened for connection. Upper layer electrode wirings 12, 13 and 14 are formed on the photoconductive semiconductor layer 10, and an opening between the upper layer electrode wiring 12 ′ and the upper layer electrode wiring 13 serves as a photoelectric conversion region of the photoelectric conversion unit 3. Become. The upper layer electrode wiring 13, the photoconductive semiconductor layer 10, the insulating layer 9, and the lower layer electrode wiring 7 form a storage capacitor, and one end of the upper layer electrode wiring 13 on the switch section 5 side serves as a drain electrode. Upper layer electrode wiring
One end of 14 on the switch section 5 side becomes a source electrode. Although not shown, the photoconductive semiconductor layer 10 and the upper electrode wiring 12, 1
A doping layer is provided between the electrodes 3 and 14 to make ohmic contact. In this embodiment, the insulating layer 9 and the photoconductive semiconductor layer 10 are provided in each of the wiring section 2, the photoelectric conversion section 3, the charge storage section 4, and the switch section 5, and they are formed in the same step. In the wiring section 2, a photoconductive semiconductor layer is provided between the lower layer electrode wiring 6 and the upper layer electrode wiring 12 in addition to the insulating layer 9.
Although 10 is provided, the insulation between the lower layer electrode wiring 6 and the upper layer electrode wiring 12 may be maintained, and the presence of the photoconductive semiconductor layer 10 does not affect.

光電変換部3においては、光導電性半導体層10を絶縁
層9を介して基板1上に設けることとなり、光導電性半
導体10と絶縁層9の界面におけるエネルギー準位の変化
として表われるが、光導電物性の基本性能をそこなうよ
うな変化は生じない。この場合、光電変換部3の基板1
と絶縁層9との間に電極を設けて、光導電性半導体層10
の界面のエネルギー準位を制御して最適化を図ることも
可能である。
In the photoelectric conversion part 3, the photoconductive semiconductor layer 10 is provided on the substrate 1 via the insulating layer 9, which appears as a change in energy level at the interface between the photoconductive semiconductor 10 and the insulating layer 9. There is no change in the basic properties of photoconductive properties. In this case, the substrate 1 of the photoelectric conversion unit 3
An electrode between the insulating layer 9 and the photoconductive semiconductor layer 10
It is possible to optimize by controlling the energy level of the interface.

電荷蓄積部4においては、絶縁層9上に設けられた光
導電性半導体層10は、電荷の蓄積容量に影響を与えるこ
ととなる。この影響は容量のバイアス依存性であり、絶
縁層界面における半導体層のバンドベンディングにより
静電容量が変化するものである。しかしながら、本実施
例に用いられる電荷の充放電動作においては、このバイ
アス依存性は絶縁層9側の電極を負にバイアスすること
によりほとんど無視することができる。
In the charge storage section 4, the photoconductive semiconductor layer 10 provided on the insulating layer 9 affects the charge storage capacity. This effect is the bias dependence of the capacitance, and the capacitance changes due to band bending of the semiconductor layer at the insulating layer interface. However, in the charge / discharge operation of electric charges used in this embodiment, this bias dependence can be almost ignored by negatively biasing the electrode on the insulating layer 9 side.

なお、光導電性半導体層10の膜厚は良好な光電変換部
3の光電変換特性とスイッチ部5のスイッチング特性と
が得られる値に設定される。
The film thickness of the photoconductive semiconductor layer 10 is set to a value at which good photoelectric conversion characteristics of the photoelectric conversion section 3 and switching characteristics of the switch section 5 can be obtained.

次に上記ラインセンサのスイッチ部がマトリクススイ
ッチアレイによって構成された場合について説明する。
Next, a case where the switch part of the line sensor is formed by a matrix switch array will be described.

第2図はマトリクススイッチアレイを有するラインセ
ンサの等価回路を示す。
FIG. 2 shows an equivalent circuit of a line sensor having a matrix switch array.

同図において、S1,S2,・・・,SN(以下、SY1と記す)
は光電変換部3を示す光センサである。C1,C2,・・・,C
N(以下、CY1と記す)は電荷蓄積部4を示す蓄積コンデ
ンサであり、光センサSY1の光電流を蓄積する。ST1,ST
2,・・・,STN(以下、STY1と記す)は蓄積コンデンサCY
1の電荷を負荷コンデンサCX1に転送する為の転送用スイ
ッチ、SR1,SR2,・・・,SRN(以下、SRY1と記す)は蓄積
コンデンサCY1の電荷をリセットする放電用スイッチで
ある。本例においては、スイッチ部5は転送用スイッチ
STY1と放電用スイッチSRY1とからなる。
In the figure, S1, S2, ..., SN (hereinafter referred to as SY1)
Is an optical sensor showing the photoelectric conversion unit 3. C1, C2, ..., C
N (hereinafter, referred to as CY1) is a storage capacitor indicating the charge storage unit 4, and stores the photocurrent of the photosensor SY1. ST1, ST
2, ..., STN (hereinafter referred to as STY1) is a storage capacitor CY
Transfer switches SR1, SR2, ..., SRN (hereinafter referred to as SRY1) for transferring the charge of 1 to the load capacitor CX1 are discharge switches for resetting the charge of the storage capacitor CY1. In this example, the switch unit 5 is a transfer switch.
It consists of STY1 and discharge switch SRY1.

これらの光センサSY1、蓄積コンデンサCY1、転送用ス
イッチSTY1及び放電用スイッチSRY1はそれぞれ一列アレ
イ状に配置され、N×Mにブロック分けされる。アレイ
状に設けられた転送用スイッチSTY1,放電用スイッチSRY
1のゲート電極はマトリクス配線部15に接続される。転
送用スイッチSTY1のゲート電極は他のブロックの同順位
の転送用スイッチのゲート電極とそれぞれ共通に接続さ
れ、放電用スイッチSRY1のゲート電極は各ブロック内の
次の順位の転送用スイッチのゲート電極に循環して接続
される。
The optical sensor SY1, the storage capacitor CY1, the transfer switch STY1 and the discharge switch SRY1 are arranged in a single row array and are divided into N × M blocks. Transfer switch STY1, discharge switch SRY provided in an array
The gate electrode of 1 is connected to the matrix wiring portion 15. The gate electrode of the transfer switch STY1 is commonly connected to the gate electrodes of the transfer switches of the same rank in other blocks, and the gate electrode of the discharge switch SRY1 is the gate electrode of the transfer switch of the next rank in each block. It is circulated and connected to.

マトリクス配線部15の共通線(ゲート駆動線G1,G2,・
・・,GN)はゲート駆動部16によりドライブされる。一
方信号出力は引出し線18(信号出力線D1,D2,・・・,D
M)から信号処理部17に接続される。
Common lines of the matrix wiring section 15 (gate drive lines G1, G2 ,.
.., GN) is driven by the gate drive unit 16. On the other hand, the signal output is the lead wire 18 (signal output wires D1, D2, ..., D
M) to the signal processing unit 17.

第3図は上記ラインセンサの動作を示すタイミングチ
ヤート図である。
FIG. 3 is a timing chart showing the operation of the line sensor.

ゲート駆動線(G1,G2,・・・,GN)にはゲート駆動部1
6から順次選択パルス(VG1,VG2,VG3,・・・,VGN)が印
加される。まず、ゲート駆動線G1が選択されると、転送
用スイッチST1がON状態となり、蓄積コンデンサC1に蓄
積された電荷が負荷コンデンサCX1に転送される。次に
ゲート駆動線G2が選択されると、転送用スイッチST2がO
N状態となり、蓄積コンデンサC2に蓄積された電荷が負
荷コンデンサCX1に転送され、同時に放電用スイッチSR1
により蓄積コンデンサC1の電荷がリセットされる。以下
同様にして、G3,G4,・・・,GNについても選択されて読
み取り動作が行われる。なお図中、VC1,VC2,・・・,VCN
は蓄積コンデンサCY1の電位の変化を示す。これらの動
作は各ブロックごとに行われ、各ブロックの信号出力VX
1,VX2,・・・,VXMは信号処理部17の入力D1,D2,・・・,D
Mに送られ、シリアル信号に変換されて出力される。
Gate drive unit 1 for the gate drive lines (G1, G2, ..., GN)
Selection pulses (VG1, VG2, VG3, ..., VGN) are applied sequentially from 6. First, when the gate drive line G1 is selected, the transfer switch ST1 is turned on, and the charge stored in the storage capacitor C1 is transferred to the load capacitor CX1. Next, when the gate drive line G2 is selected, the transfer switch ST2 turns off.
The N state is entered, and the charge accumulated in the storage capacitor C2 is transferred to the load capacitor CX1 and at the same time the discharge switch SR1
This resets the charge on the storage capacitor C1. Similarly, G3, G4, ..., GN are also selected and the reading operation is performed. In the figure, VC1, VC2, ..., VCN
Indicates the change in the potential of the storage capacitor CY1. These operations are performed for each block, and the signal output of each block VX
1, VX2, ..., VXM are inputs D1, D2, ..., D of the signal processing unit 17.
It is sent to M, converted into a serial signal and output.

第4図は上記ラインセンサの斜視図を示す。 FIG. 4 shows a perspective view of the line sensor.

第4図において、1は基板であり、この基板1上には
マトリクス配線部15、光電変換部3、光電変換部3の出
力電荷を蓄積する電荷蓄積部4、電荷蓄積部4の電荷を
信号処理IC21に転送するアレイ状に設けられた転送用ス
イッチ19、電荷蓄積部4にリセットをかけるアレイ状に
設けられた放電用スイッチ20が形成されている。転送用
スイッチ19,放電用スイッチ20はN×Mにブロック分け
されており、転送用スイッチ19のドレイン電極はそれぞ
れに対応する電荷蓄積部4に接続され、ソース電極は各
ブロック毎に一本にまとめられ、不図示の負荷コンデン
サと信号処理IC21に接続される。一方各ブロックのゲー
ト電極は各ブロック内の同じ順位のゲート電極線が共通
につながるように、マトリクス配線部15に接続される。
このマトリクス配線部15の共通電極はゲートドライブIC
22に接続される。信号処理IC21はスイッチアレイ,シフ
トレジスタ,バッファアンプ等で構成され、引出し線18
に転送された信号の読み出し、リセットを行う。またこ
の信号処理IC21は引出し線18の配線長を最小とするよう
に、基板1の中央付近に配置している。なお、この引出
し線18の線間にはグランドの電位を持つ不図示のシール
ドパターンが配置されている。
In FIG. 4, reference numeral 1 is a substrate, and on the substrate 1, a matrix wiring portion 15, a photoelectric conversion portion 3, a charge storage portion 4 for storing output charges of the photoelectric conversion portion 3, and a charge of the charge storage portion 4 are signaled. An array-shaped transfer switch 19 for transferring to the processing IC 21 and an array-shaped discharge switch 20 for resetting the charge storage section 4 are formed. The transfer switch 19 and the discharge switch 20 are divided into N × M blocks. The drain electrode of the transfer switch 19 is connected to the corresponding charge storage section 4, and the source electrode is one for each block. They are put together and connected to a load capacitor (not shown) and the signal processing IC 21. On the other hand, the gate electrodes of each block are connected to the matrix wiring portion 15 so that the gate electrode lines of the same rank in each block are commonly connected.
The common electrode of the matrix wiring section 15 is a gate drive IC
Connected to 22. The signal processing IC 21 is composed of a switch array, shift register, buffer amplifier, etc.
The signal transferred to is read out and reset. The signal processing IC 21 is arranged near the center of the substrate 1 so as to minimize the wiring length of the lead wire 18. In addition, a shield pattern (not shown) having a ground potential is arranged between the lead lines 18.

第5図は上記ラインセンサの部分構成平面図を示す。 FIG. 5 is a partial structural plan view of the line sensor.

同図において、15はマトリクス配線部、3は光電変換
部、4は電荷蓄積部、19は転送用スイッチ、20は電荷蓄
積部4の電荷をリセットする放電用スイッチ、18は転送
用スイッチの信号出力を信号処理ICに接続する引出し
線、23は転送用スイッチ19によって転送される電荷を蓄
積し、読み出すための負荷コンデンサである。
In the figure, reference numeral 15 is a matrix wiring section, 3 is a photoelectric conversion section, 4 is a charge storage section, 19 is a transfer switch, 20 is a discharge switch for resetting the charge of the charge storage section 4, and 18 is a transfer switch signal. A lead wire 23 for connecting the output to the signal processing IC, and a load capacitor 23 for accumulating and reading the charges transferred by the transfer switch 19.

本実施例では光電変換部3,転送用スイッチ19及び放電
用スイッチ20を構成する光導電性半導体層としてa−S
i:H膜が用いられ、絶縁層としてグロー放電による窒化
シリコン膜(SiNH)が用いられている。
In this embodiment, a-S is used as the photoconductive semiconductor layer constituting the photoelectric conversion unit 3, the transfer switch 19 and the discharge switch 20.
An i: H film is used, and a silicon nitride film (SiNH) by glow discharge is used as an insulating layer.

なお、第5図においては、煩雑さを避けるために、上
下二層の電極配線のみ示し、上記光導電性半導体層及び
絶縁層は図示していない。また上記光導電性半導体層及
び絶縁層は光電変換部3,電荷蓄積部4,転送用スイッチ19
及び放電用スイッチ20に形成されているほか、上層電極
配線と基板との間にも形成されている。さらに上層電極
配線と光導電性半導体層との界面にはn+にドープされた
a−SiH層が形成され、オーミック接合がとられてい
る。
In addition, in FIG. 5, in order to avoid complexity, only upper and lower electrode wirings are shown, and the photoconductive semiconductor layer and the insulating layer are not shown. The photoconductive semiconductor layer and the insulating layer are the photoelectric conversion unit 3, the charge storage unit 4, the transfer switch 19
In addition to being formed on the discharge switch 20, it is also formed between the upper layer electrode wiring and the substrate. Further, an n + -doped a-SiH layer is formed at the interface between the upper electrode wiring and the photoconductive semiconductor layer, and ohmic contact is established.

また、本実施例のラインセンサの配線パターンにおい
ては、各光電変換部から出力される信号経路はすべて他
の配線と交差しないように配線されており、各信号成分
間のクロストーク並びにゲート電極配線からの誘導ノイ
ズ等の発生を防いでいる。
Further, in the wiring pattern of the line sensor of the present embodiment, all signal paths output from each photoelectric conversion unit are wired so as not to intersect with other wirings, and crosstalk between each signal component and gate electrode wiring It prevents the generation of induction noise from the.

第6図は第5図の部分縦断面図であり、第6図(a)
はA−A′断面図,第6図(b)はB−B′断面図,第
6図(c)はC−C′断面図である。
FIG. 6 is a partial vertical sectional view of FIG. 5, and FIG.
Is a sectional view taken along the line AA ', FIG. 6 (b) is a sectional view taken along the line BB', and FIG. 6 (c) is a sectional view taken along the line CC '.

第6図(a)は光電変換部3の縦断面図を示し、24は
転送用スイッチ19のゲート電極に接続される下層電極配
線、9は絶縁層、10は光導電性半導体層、12,13は上層
電極配線である。入射した光はa−Si:Hたる光導電性半
導体層10の導電率を変化させ、くし状に対向する上層電
極配線12,13間に流れる電流を変化させる。
FIG. 6 (a) is a vertical cross-sectional view of the photoelectric conversion unit 3, where 24 is a lower electrode wiring connected to the gate electrode of the transfer switch 19, 9 is an insulating layer, 10 is a photoconductive semiconductor layer, 12, Reference numeral 13 is an upper layer electrode wiring. The incident light changes the conductivity of the a-Si: H photoconductive semiconductor layer 10 and changes the current flowing between the upper layer electrode wirings 12 and 13 facing each other in a comb shape.

第6図(b)は電荷蓄積部4の縦断面図を示し、電荷
蓄積部4は下層電極配線7と,この下層電極配線7上に
形成された絶縁層9と光導電性半導体層10との誘電体
と,光導電性半導体層10上に形成された上層電極配線13
とから構成される。この電荷蓄積部4の構造はいわゆる
MISコンデンサ(Metal−Insulater−Semiconductor)と
同じ構造である。バイアス条件は正負いずれでも、用い
ることができるが、下層電極配線7を常に負にバイアス
する状態で用いることにより、安定な容量と周波数特性
を得ることができる。
FIG. 6B is a vertical cross-sectional view of the charge storage portion 4, which includes the lower electrode wiring 7, the insulating layer 9 and the photoconductive semiconductor layer 10 formed on the lower electrode wiring 7. And the upper electrode wiring 13 formed on the photoconductive semiconductor layer 10
It is composed of The structure of this charge storage unit 4 is so-called
It has the same structure as an MIS capacitor (Metal-Insulator-Semiconductor). Both positive and negative bias conditions can be used, but stable capacitance and frequency characteristics can be obtained by using the lower electrode wiring 7 in a state of always being negatively biased.

第6図(c)は転送用スイッチ19及び放電用スイッチ
20の縦断面図を示し、転送用スイッチ19は、ゲート電極
たる下層電極配線24と、ゲート絶縁層をなす絶縁層9
と、光導電性半導体層10と、ソース電極たる上層電極配
線14と、ドレイン電極たる上層電極配線13とから構成さ
れる。放電用スイッチ20のゲート絶縁層及び光導電性半
導体層は前記絶縁層9及び光導電性半導体層10と同一層
であり、ソース電極は前記上層電極配線13、ゲート電極
は下層電極配線27、ドレイン電極は上層電極配線26であ
る。転送用スイッチ19及び放電用スイッチ20は薄膜電界
効果トランジスタ(TFT)を構成する。
FIG. 6 (c) shows a transfer switch 19 and a discharge switch.
20 is a vertical cross-sectional view showing a transfer switch 19 including a lower electrode wiring 24 that is a gate electrode and an insulating layer 9 that forms a gate insulating layer.
A photoconductive semiconductor layer 10, an upper electrode wiring 14 as a source electrode, and an upper electrode wiring 13 as a drain electrode. The gate insulating layer and the photoconductive semiconductor layer of the discharge switch 20 are the same layers as the insulating layer 9 and the photoconductive semiconductor layer 10, the source electrode is the upper layer electrode wiring 13, the gate electrode is the lower layer electrode wiring 27, and the drain. The electrode is the upper layer electrode wiring 26. The transfer switch 19 and the discharge switch 20 form a thin film field effect transistor (TFT).

前述したように、上層電極配線13,14,26と光導電性半
導体層10との界面には、a−Si:Hのn+層が介在し、オー
ミック接触を形成している。
As described above, the n + layer of a-Si: H is interposed at the interface between the upper electrode wiring 13, 14, 26 and the photoconductive semiconductor layer 10 to form ohmic contact.

なお、通常TFTの上部はパッシベーション膜(SiNH、S
iO2、シリコン系,有機系樹脂等)が形成されるが、第
6図(c)においては図示していない。
The upper part of the TFT is usually a passivation film (SiNH, S
Although iO 2 , silicon-based, organic-based resin, etc. are formed, they are not shown in FIG. 6 (c).

以上のように本発明によるラインセンサは、光電変換
部,蓄積電荷部,転送用スイッチ,放電用スイッチ,マ
トリクス配線部の各構成部のすべてが光導電性半導体層
と絶縁層の積層構造を有するので、各部を同一プロセス
により同時形成することができる。
As described above, in the line sensor according to the present invention, all the constituent parts of the photoelectric conversion part, the accumulated charge part, the transfer switch, the discharge switch, and the matrix wiring part have a laminated structure of a photoconductive semiconductor layer and an insulating layer. Therefore, each part can be simultaneously formed by the same process.

第7図は本発明によるラインセンサの他の実施例を示
す部分平面図である。
FIG. 7 is a partial plan view showing another embodiment of the line sensor according to the present invention.

本実施例のラインセンサは、基板1側から光を照射
し、光電変換部3に接触させた原稿の反射光を直接光電
変換部3が読み取る、いわゆるレンズレスタイプの光電
変換装置である。
The line sensor of the present embodiment is a so-called lensless type photoelectric conversion device in which light is emitted from the substrate 1 side and the photoelectric conversion unit 3 directly reads the reflected light of the original brought into contact with the photoelectric conversion unit 3.

光電変換部3には基板側より入射される照明光を遮光
する遮光層25が設けられる。さらに原稿を照らすための
照明窓28が設けられる。
The photoelectric conversion unit 3 is provided with a light blocking layer 25 that blocks the illumination light incident from the substrate side. Further, an illumination window 28 for illuminating the original is provided.

第8図は第7図の部分縦断面図であり、第8図(a)
はD−D′断面図,第8図(b)はE−E′断面図であ
る。
8 is a partial vertical sectional view of FIG. 7, and FIG. 8 (a)
Is a DD 'sectional view, and FIG. 8 (b) is an EE' sectional view.

第8図(a)に示すように、照明窓28は上層電極配線
12の中の一部が開口されて形成されている。この照明窓
28は下層電極配線によって形成されてもよい。
As shown in FIG. 8A, the illumination window 28 is an upper layer electrode wiring.
A part of 12 is opened and formed. This lighting window
28 may be formed by lower layer electrode wiring.

第8図(b)に示すように、遮光層25は下層電極配線
によって形成される。この遮光層25は通常負のバイアス
電圧が印加され、暗電流が十分小さくなるように制御さ
れる。
As shown in FIG. 8B, the light shielding layer 25 is formed by the lower layer electrode wiring. A negative bias voltage is usually applied to the light-shielding layer 25, and the dark current is controlled to be sufficiently small.

第9図に第4図に示した引出し線18の部分平面図を示
す。
FIG. 9 shows a partial plan view of the lead wire 18 shown in FIG.

同図において、隣接する各ブロックの引出し線18の間
にグランドパターン29を配置している。このグランドパ
ターン29により、隣接する引出し線間の容量結合による
クロストークを回避することができる。引出し線18とグ
ランドパターン29の間に生ずる線間容量は負荷コンデン
サの一部として動作する。各ブロックの引出し線の配線
長の長さの違いによる容量の違いは、負荷コンデンサ部
23の面積を調整することにより、各ブロックの負荷コン
デンサの実効容量を一定にしている。30は引出し線18と
接続される引出し端子である。
In the figure, a ground pattern 29 is arranged between the lead lines 18 of adjacent blocks. By the ground pattern 29, crosstalk due to capacitive coupling between adjacent lead lines can be avoided. The line capacitance generated between the lead wire 18 and the ground pattern 29 operates as a part of the load capacitor. The difference in capacitance due to the difference in the length of the lead wire of each block is
By adjusting the area of 23, the effective capacitance of the load capacitor of each block is kept constant. Reference numeral 30 is a lead terminal connected to the lead wire 18.

本実施例の回路構成では、マトリクス配線をスイッチ
部のゲート電極側で行い、各ブロック内の転送用スイッ
チのソース電極は一本にまとめられているが、本発明の
実施態様はこの回路構成に限られず、ソース電極側でマ
トリクス配線を行った構成等の種々の回路構成に応用す
ることができる。
In the circuit configuration of the present embodiment, the matrix wiring is performed on the gate electrode side of the switch section, and the source electrodes of the transfer switches in each block are integrated into one, but the embodiment of the present invention has this circuit configuration. The present invention is not limited to this, and can be applied to various circuit configurations such as a configuration in which matrix wiring is provided on the source electrode side.

[発明の効果] 以上詳細に説明したように、本発明による光電変換装
置によれば、少なくとも光電変換部,蓄積電荷部,スイ
ッチ部に絶縁層及びこの絶縁層上に設けられた半導体
層、オーミックコンタクト層を有することにより、 光電変換装置の各構成部を同時に形成することができ
るので、成膜,素子化プロセス等の製造工程を簡略化す
ることができ、また各構成部の基本構成が同一であるの
で、集積化に適しており、小型な光電変換装置を提供す
ることができる。特に、前記半導体層と前記オーミック
コンタクト層は光電変換部、電荷蓄積部及びスイッチ部
に同一工程で設けることができるため、工程数の増加を
生ずることもなく、高い歩留まりで極めて優れた特性の
光電変換装置を提供することができる。さらにエッチン
グ工程等の製造工程上における絶縁層の劣化をなくすこ
とができるので、電荷蓄積部及びマトリクス配線部等に
おけるコンデンサ部分のショート,容量のバラツキ、電
極配線交差部の絶縁劣化等を著しく減少させることがで
きる。
[Effects of the Invention] As described in detail above, according to the photoelectric conversion device of the present invention, at least the photoelectric conversion portion, the accumulated charge portion, and the switch portion have an insulating layer, a semiconductor layer provided on the insulating layer, and an ohmic layer. By having the contact layer, each component of the photoelectric conversion device can be formed at the same time, so that the manufacturing process such as film formation and element formation process can be simplified, and the basic configuration of each component is the same. Therefore, it is possible to provide a compact photoelectric conversion device suitable for integration. In particular, since the semiconductor layer and the ohmic contact layer can be provided in the photoelectric conversion part, the charge storage part, and the switch part in the same step, the number of steps does not increase, and the photoelectric conversion of the excellent characteristics with a high yield is achieved. A conversion device can be provided. Furthermore, since the deterioration of the insulating layer in the manufacturing process such as the etching process can be eliminated, the short circuit of the capacitor part in the charge storage part and the matrix wiring part, the variation of the capacity, the insulation deterioration of the electrode wiring crossing, etc. can be significantly reduced. be able to.

これらの結果として、コストダウンが可能となり、設
定自由度が高く、信頼性の優れた光電変換装置を提供す
ることができる。また、半導体層とオーミックコンタク
ト層を電荷蓄積部に有することで、優れた絶縁層を保つ
ことができ、電荷蓄積容量のバラツキを抑えることが可
能となり、そして、オーミックコンタクト層を設けるこ
とによって、電荷蓄積部に蓄積される不要な電荷をなく
すことが可能になり、電荷蓄積部に蓄積される信号電荷
量に余計な電荷がのることを防ぐことが可能になるの
で、光電変換特性をより一層安定させることができる。
As a result, the cost can be reduced, the degree of freedom in setting is high, and a highly reliable photoelectric conversion device can be provided. Further, by having the semiconductor layer and the ohmic contact layer in the charge storage portion, it is possible to maintain an excellent insulating layer, and it is possible to suppress the variation in the charge storage capacity. It is possible to eliminate unnecessary electric charges accumulated in the accumulating unit and prevent unnecessary electric charges from being accumulated in the signal charge amount accumulated in the electric charge accumulating unit. Can be stabilized.

本発明の光電変換装置において、更にマトリクス配線
部を設ける場合は、前記絶縁層と前記半導体層とを層間
絶縁層として用いることにより、光電変換部と電荷蓄積
部とスイッチ部と同一工程で層間絶縁層を形成すること
ができる。
In the photoelectric conversion device of the present invention, when a matrix wiring portion is further provided, by using the insulating layer and the semiconductor layer as an interlayer insulating layer, the photoelectric conversion portion, the charge storage portion, and the switch portion can be interlayer insulated in the same step. Layers can be formed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明によるラインセンサの一実施例の断面図
である。 第2図はマトリクススイッチアレイを有するラインセン
サの等価回路を示す。 第3図は上記ラインセンサの動作を示すタイミングチヤ
ート図である。 第4図は上記ラインセンサの斜視図を示す。 第5図は上記ラインセンサの部分構成平面図を示す。 第6図は第5図の部分縦断面図である。 第7図は本発明によるラインセンサの他の実施例を示す
部分平面図である。 第8図は第7図の部分縦断面図である。 第9図に第4図に示した引出し線18の部分平面図を示
す。 第10図は従来のラインセンサの縦断面図である。 1……基板 2……配線部 3……光電変換部 4……電荷蓄積部 5……スイッチ部 6,7,8……下層電極配線 9……絶縁層 10……光導電性半導体層 12,13,14……上層電極配線
FIG. 1 is a sectional view of an embodiment of a line sensor according to the present invention. FIG. 2 shows an equivalent circuit of a line sensor having a matrix switch array. FIG. 3 is a timing chart showing the operation of the line sensor. FIG. 4 shows a perspective view of the line sensor. FIG. 5 is a partial structural plan view of the line sensor. FIG. 6 is a partial vertical sectional view of FIG. FIG. 7 is a partial plan view showing another embodiment of the line sensor according to the present invention. FIG. 8 is a partial vertical sectional view of FIG. FIG. 9 shows a partial plan view of the lead wire 18 shown in FIG. FIG. 10 is a vertical sectional view of a conventional line sensor. 1 ... Substrate 2 ... Wiring part 3 ... Photoelectric conversion part 4 ... Charge storage part 5 ... Switch part 6,7,8 ... Lower electrode wiring 9 ... Insulating layer 10 ... Photoconductive semiconductor layer 12 , 13,14 …… Upper layer electrode wiring

───────────────────────────────────────────────────── フロントページの続き (72)発明者 北原 信子 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 鈴木 秀之 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 昭56−138968(JP,A) 特開 昭60−5557(JP,A) 特開 昭59−177964(JP,A) 特開 昭59−138371(JP,A) ─────────────────────────────────────────────────── (72) Inventor Nobuko Kitahara 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Hideyuki Suzuki 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. Incorporated (56) Reference JP 56-138968 (JP, A) JP 60-5557 (JP, A) JP 59-177964 (JP, A) JP 59-138371 (JP, A) A)

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上に、光電変換部と、この光電変換部
に対応して設けられた電荷蓄積部と、スイッチ部と、を
有する光電変換装置において、 前記光電変換部は少なくとも一対の電極、絶縁層、該絶
縁層上に設けられた半導体層及び前記電極と前記半導体
層との間に設けられたオーミックコンタクト層を、 前記電荷蓄積部は前記基板上に、電極、絶縁層、該絶縁
層上に設けられた半導体層、前記電極と前記半導体層及
び前記絶縁層を挟んで設けられた対向電極、前記半導体
層と前記対向電極との間に設けられたオーミックコンタ
クト層を、 前記スイッチ部はゲート電極、該ゲート電極上に設けら
れた絶縁層、該絶縁層上に設けられた半導体層、該半導
体層上にオーミックコンタクト層を介して設けられたソ
ース・ドレイン電極を、夫々有し、 前記光電変換部の前記絶縁層、前記半導体層、及び前記
オーミックコンタクト層の夫々は、前記電荷蓄積部の前
記絶縁層、前記半導体層、及び前記オーミックコンタク
ト層の夫々及び前記スイッチ部の前記絶縁層、前記半導
体層、及び前記オーミックコンタクト層の夫々と同時に
形成された層を利用して形成されていることを特徴とす
る光電変換装置。
1. A photoelectric conversion device having a photoelectric conversion section, a charge storage section provided corresponding to the photoelectric conversion section, and a switch section on a substrate, wherein the photoelectric conversion section has at least a pair of electrodes. An insulating layer, a semiconductor layer provided on the insulating layer, and an ohmic contact layer provided between the electrode and the semiconductor layer, the charge storage section on the substrate, the electrode, the insulating layer, the insulating layer. A semiconductor layer provided on a layer, a counter electrode provided by sandwiching the electrode and the semiconductor layer and the insulating layer, an ohmic contact layer provided between the semiconductor layer and the counter electrode, the switch unit Has a gate electrode, an insulating layer provided on the gate electrode, a semiconductor layer provided on the insulating layer, and source / drain electrodes provided on the semiconductor layer via an ohmic contact layer, respectively. Each of the insulating layer of the photoelectric conversion unit, the semiconductor layer, and the ohmic contact layer, each of the insulating layer of the charge storage unit, the semiconductor layer, and the ohmic contact layer, and the insulating layer of the switch unit. A photoelectric conversion device, wherein the photoelectric conversion device is formed by using a layer formed simultaneously with each of the semiconductor layer and the ohmic contact layer.
【請求項2】前記半導体層はアモルファスシリコン層で
ある特許請求の範囲第1項に記載の光電変換装置。
2. The photoelectric conversion device according to claim 1, wherein the semiconductor layer is an amorphous silicon layer.
【請求項3】前記オーミックコンタクト層はアモルファ
スシリコンn+層である特許請求の範囲第1項に記載の光
電変換装置。
3. The photoelectric conversion device according to claim 1, wherein the ohmic contact layer is an amorphous silicon n + layer.
JP61144990A 1986-01-24 1986-06-23 Photoelectric conversion device Expired - Fee Related JP2501199B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP61144990A JP2501199B2 (en) 1986-06-23 1986-06-23 Photoelectric conversion device
EP87300566A EP0232083B1 (en) 1986-01-24 1987-01-22 Photoelectric conversion device
DE3751242T DE3751242T2 (en) 1986-01-24 1987-01-22 Photoelectric converter.
US07/412,586 US4931661A (en) 1986-01-24 1989-09-25 Photoelectric conversion device having a common semiconductor layer for a portion of the photoelectric conversion element and a portion of the transfer transistor section
US07/907,287 US5306648A (en) 1986-01-24 1992-07-01 Method of making photoelectric conversion device
US07/912,651 US5338690A (en) 1986-01-24 1992-07-09 Photoelectronic conversion device
US08/128,108 US5627088A (en) 1986-01-24 1993-09-29 Method of making a device having a TFT and a capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61144990A JP2501199B2 (en) 1986-06-23 1986-06-23 Photoelectric conversion device

Publications (2)

Publication Number Publication Date
JPS632377A JPS632377A (en) 1988-01-07
JP2501199B2 true JP2501199B2 (en) 1996-05-29

Family

ID=15374912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61144990A Expired - Fee Related JP2501199B2 (en) 1986-01-24 1986-06-23 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP2501199B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56138968A (en) * 1980-03-31 1981-10-29 Canon Inc Photoelectric converter
JPS5730882A (en) * 1980-07-31 1982-02-19 Suwa Seikosha Kk Active matrix substrate
JPS59138371A (en) * 1983-01-27 1984-08-08 Canon Inc Photo sensor array
JPS59177964A (en) * 1983-03-28 1984-10-08 Fujitsu Ltd Image-sensor
JPS605557A (en) * 1983-06-24 1985-01-12 Canon Inc Photosensor
JPH0624234B2 (en) * 1983-10-25 1994-03-30 松下電器産業株式会社 One-dimensional photoelectric conversion device
JPH0650777B2 (en) * 1984-06-15 1994-06-29 セイコー電子工業株式会社 Substrate for active matrix display device
JP2566130B2 (en) * 1984-08-28 1996-12-25 セイコー電子工業株式会社 Method for manufacturing substrate for active matrix display device

Also Published As

Publication number Publication date
JPS632377A (en) 1988-01-07

Similar Documents

Publication Publication Date Title
US5338690A (en) Photoelectronic conversion device
US5525813A (en) Image sensor having TFT gate electrode surrounding the photoelectric conversion element
US6069393A (en) Photoelectric converter
JPH05160379A (en) Image sensor and image reading device
KR20000048110A (en) Solid imaging device and methdod of manufacturing the same
JPH022304B2 (en)
US5160836A (en) Image sensor including a plurality of light-receiving arrays and method of driving the same
US5073828A (en) Photoelectric conversion device
US4819082A (en) Manuscript reading device
JP3154850B2 (en) Photoelectric conversion device and method of manufacturing the same
JPH0730084A (en) Two-dimensional contact image sensor
JP2501199B2 (en) Photoelectric conversion device
EP0296603A2 (en) Photoelectric converter
JPH0590557A (en) Photoelectric converter and data processor
JPS61263156A (en) Image sensor
JPH0618260B2 (en) Image sensor manufacturing method
EP0523984B1 (en) Solid state image pick-up element
JPH07120766B2 (en) Method for manufacturing photoelectric conversion device
EP0304336B1 (en) Photoelectric conversion device and method for producing the same
JP3029117B2 (en) Thin film semiconductor device for optical sensor
JP3146509B2 (en) 2D contact image sensor
JP2899052B2 (en) Thin film semiconductor device
JPH065834A (en) Image sensor
JP3298259B2 (en) Charge transfer element
JPH04367273A (en) Color picture image reader

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees