JP2024513743A - 適応型の動的クロックおよび電圧スケーリング - Google Patents

適応型の動的クロックおよび電圧スケーリング Download PDF

Info

Publication number
JP2024513743A
JP2024513743A JP2023558210A JP2023558210A JP2024513743A JP 2024513743 A JP2024513743 A JP 2024513743A JP 2023558210 A JP2023558210 A JP 2023558210A JP 2023558210 A JP2023558210 A JP 2023558210A JP 2024513743 A JP2024513743 A JP 2024513743A
Authority
JP
Japan
Prior art keywords
idle
threshold
frequency
processing
subsystem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023558210A
Other languages
English (en)
Other versions
JP7470261B2 (ja
Inventor
ベリッリ、コリン・ビートン
セバーソン、マシュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2024513743A publication Critical patent/JP2024513743A/ja
Application granted granted Critical
Publication of JP7470261B2 publication Critical patent/JP7470261B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

２つ以上のパイプライン化されたサブシステムの各々において、処理コアが遊休である相対的な時間量が決定されてよい。遊休率がしきい値未満である場合は、電力限度に基づいて、動的クロックおよび電圧スケーリング（ＤＣＶＳ）を使用してクロック周波数および電圧が調整されてよい。しかし、遊休率がしきい値を超える場合は、電力限度にかかわらずクロック周波数および電圧が下げられてよい。

Description

[0001]モバイルまたはポータブルコンピューティングデバイス（ＰＣＤ）は、通例、モバイルフォン、ラップトップコンピュータ、パームトップコンピュータ、およびタブレットコンピュータ、ポータブルデジタルアシスタント（ＰＤＡ）、ポータブルゲームコンソール、ならびに他のポータブル電子デバイスを含む。ＰＣＤは通例、共に働いてユーザに機能を送達するように設計された非常に多くのコンポーネントまたはサブシステムを含む、集積回路またはシステムオンチップ（ＳｏＣ）を内蔵する。例えば、ＳｏＣは、中央処理装置（ＣＰＵ）、グラフィカル処理ユニット（ＧＰＵ）、デジタル信号プロセッサ（ＤＳＰ）、ニューラル処理ユニット（ＮＰＵ）、ワイヤレス送受信機ユニット（モデムとも呼ばれる）など、任意の数の処理エンジンを内蔵することがある。
[0002]ＰＣＤはバッテリによって電力供給されるので、電力管理は重要な考慮事項である。「電力管理」とは、ＰＣＤにおいて電力消費と性能とのバランスを取るために、ならびにサーマルエネルギー（すなわち熱）の発生を管理するために使用される技法のことを指す。動的クロックおよび電圧スケーリング（ＤＣＶＳ）は、電力消費と性能レベルとの間の所望のバランスまたはトレードオフをもたらすために、プロセッサが動作させられる際の周波数および電圧が動的に、すなわち動作条件の変化に応答してリアルタイムで、調整される技法である。電力消費を抑えることが性能を高めることよりも優先されるときは、クロック周波数および電圧が下げられてよく、性能を高めることが電力消費を抑えることよりも優先されるときは、クロック周波数および電圧が上げられてよい。
[0003]システムが、パイプライン化されたサブシステムを備えることがあり、この場合、あるサブシステムの出力が、別のサブシステムへの入力としての働きをする。パイプライン化されたサブシステムの潜在的な問題はボトルネックと通例呼ばれるが、これは、あるサブシステムが別のサブシステムよりもかなり速くデータを処理する場合に起こり得る。パイプライン化されたサブシステムにＤＣＶＳを適用することは、様々な難題を提示することがある。
[0004]適応電力制御のためのシステム、方法、コンピュータ可読媒体、および他の例が開示される。適応電力制御の態様は、パイプライン化されたサブシステムにおける適応ＤＣＶＳを含み得る。
[0005]適応電力制御のための例示的な方法は、１つまたは複数の処理コアを有し得る処理サブシステムの遊休頻度を決定することを含んでよい。例示的な方法はまた、遊休頻度をしきい値と比較することを含んでよい。例示的な方法はさらに、遊休頻度がしきい値以上である場合に、第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げることを含んでよい。
[0006]適応電力制御のための例示的なシステムは、遊休モニタシステムと、制限管理コントローラと、ＤＣＶＳ管理コントローラとを含んでよく、これらはすべて、１つまたは複数の処理コアを有し得る処理サブシステムに関連付けられる。制限管理コントローラは、遊休モニタシステムによって提供される情報を使用して処理サブシステムの遊休頻度を決定するように構成されてよい。制限管理コントローラはまた、遊休頻度をしきい値と比較するように構成されてよい。第１のＤＣＶＳ管理コントローラは、遊休頻度がしきい値以上である場合に、処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成されてよい。
[0007]適応電力制御のための別の例示的なシステムは、１つまたは複数の処理コアを有し得る処理サブシステムの遊休頻度を決定するための手段を含んでよい。例示的なシステムはまた、遊休頻度をしきい値と比較するための手段を含んでよい。例示的なシステムはさらに、遊休頻度がしきい値以上である場合に、処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるための手段を含んでよい。
[0008]マルチダイパッケージにおける適応電力制御のための例示的なシステムは、第１の遊休モニタシステムと、第１の制限管理コントローラと、第１のＤＣＶＳ管理コントローラとを含んでよく、これらはすべて、第１の処理サブシステムに関連付けられる第１のダイに含まれる。例示的なシステムはまた、第２の遊休モニタシステムと、第２の制限管理コントローラと、第２のＤＣＶＳ管理コントローラとを含んでよく、これらはすべて、第２の処理システムに関連付けられる第２のダイに含まれる。第１と第２の処理システムは、パイプライン化構成で結合されてよい。第１の処理システムおよび第２の処理システムは各々、１つまたは複数の処理コアを含んでよい。第１の制限管理コントローラは、第１の遊休モニタシステムによって提供される情報を使用して第１の処理サブシステムの第１の遊休頻度を決定するように構成されてよい。第１の制限管理コントローラはまた、第１の遊休頻度をしきい値と比較するように構成されてよい。第１のＤＣＶＳ管理コントローラは、第１の遊休頻度がしきい値以上である場合に、第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成されてよい。同様に、第２の制限管理コントローラは、第２の遊休モニタシステムによって提供される情報を使用して第２の処理サブシステムの第２の遊休頻度を決定するように構成されてよい。第２の制限管理コントローラはまた、第２の遊休頻度をしきい値と比較するように構成されてよい。第２のＤＣＶＳ管理コントローラは、第２の遊休頻度がしきい値以上である場合に、第２の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成されてよい。
[0009]図では、別段の指示がない限り、様々な図を通して、同様の参照番号は同様の部分を指す。「１０２Ａ」や「１０２Ｂ」などの文字記号指定付き参照番号の場合、文字記号指定は、同じ図中にある２つの同様の部分または要素を区別するものであることがある。すべての図中の同じ参照番号を有するすべての部分を包含するように参照番号が意図されるときは、参照番号の文字記号指定は省略されることがある。
[0010]例示的な実施形態による、適応ＤＣＶＳのために構成されたパイプライン化されたサブシステムを有するシステムを示すブロック図。 [0011]例示的な実施形態による、適応ＤＣＶＳのために構成された処理サブシステムを示すブロック図。 [0012]例示的な実施形態による、適応ＤＣＶＳのための方法を示す流れ図。 [0013]ＤＣＶＳのための方法を示す流れ図。 [0014]例示的な実施形態による、適応ＤＣＶＳのための別の方法を示す流れ図。 [0015]例示的な実施形態による、ＰＣＤのブロック図。
[0016]「例示的」という語は、本明細書において、「例、事例、または例証としての働きをする」ことを意味するのに使用される。「例証的」という語は、本明細書において、「例示的」と同じ意味で使用されることがある。「例示的」として本明細書で記述されるどんな態様も、必ずしも他の態様よりも好ましいかまたは有利であると解釈されるとは限らない。
[0017]図１に示されるように、適応電力制御のために構成されたシステム１００は、第１の処理サブシステム１０２と第２の処理サブシステム１０４とを含んでよい。第１と第２の処理サブシステム１０２と１０４とは、パイプライン化構成で結合されてよい。すなわち、データパス１０６が、第１の処理サブシステム１０２の出力を第２の処理サブシステム１０４の入力に結合する。第１の処理サブシステム１０２は、入力データパス１０８を介して入力データを受け取り、この入力データを処理してよい。第１の処理サブシステム１０２によるこの処理の結果として得られたデータは、データパス１０６を介して第２の処理サブシステム１０４に提供され、第２の処理サブシステム１０４はこのデータを処理する。第２の処理サブシステム１０４によるこの処理の結果として得られたデータは、データパス１１０を介して提供され、システム１００の出力を形成する。
[0018]第１および第２の処理サブシステム１０２および１０４は、例えばニューラルネットワークプロセッサなど、任意のタイプのものであってよい。第１の処理サブシステム１０２は、ニューラルネットワークの第１のステージまたはパーティションであってよく、第２の処理サブシステム１０４は、ニューラルネットワークの第２のステージまたはパーティションであってよい。システム１００は、例えば、マルチダイパッケージなど、機械学習アクセラレータデバイスであってよい。第１および第２の処理サブシステム１０２および１０４は、そのようなマルチダイパッケージの、それぞれ第１および第２のダイ（すなわち半導体チップ）であってよい。この例示的な実施形態では、したがってデータパス１０６は、ダイ間接続またはリンクである。
[0019]システム電力コントローラ１１２が、第１の処理サブシステム１０２に電力入力（例えば、電圧レール）１１４とクロック信号入力１１６とを提供してよい。同様に、システム電力コントローラ１１２は、第２の処理サブシステム１０４に電力入力１１８とクロック信号入力１２０とを提供してよい。この例示的な実施形態ではシステム電力コントローラ１１２がシステム１００に含まれているが、他の実施形態（図示せず）では、そのようなシステム電力コントローラがそのようなシステムの外部にあってもよい。例えば、システム１００は、システム電力コントローラチップに結合されたシステムオンチップ（ＳｏＣ）であってもよい。また、他の実施形態では、様々な電力入力およびクロック信号入力は、同じ「システム」電力コントローラによってではなく別々のコントローラによって提供されてもよい。
[0020]システム電力コントローラ１１２と第１の処理サブシステム１０２とは、双方向の第１の通信パス１２２を介して相互と通信するように構成されてよい。同様に、システム電力コントローラ１１２と第２の処理サブシステム１０４とは、双方向の第２の通信パス１２４を介して相互と通信するように構成されてよい。後述されるように、システム電力コントローラ１１２と、第１および第２の処理サブシステム１０２および１０４との間の通信は、システム電力コントローラ１１２が第１および第２の処理サブシステム１０２および１０４にそれぞれの電力入力１１４および１１８を介して提供する電圧を調整することと、システム電力コントローラ１１２が第１および第２の処理サブシステム１０２および１０４にそれぞれのクロック信号入力１１６および１２０を介して提供するクロック信号の周波数を調整することとに関係し得る。例えば、第１の処理システム１０２は、電力入力１１４およびクロック信号入力１１６をそれぞれ介して第１の処理サブシステム１０２に供給されるクロック周波数および電圧を調整するよう求める要求を、第１の通信パス１２２を介してシステム電力コントローラ１１２に送ってよい。同様に、第２の処理システム１０４は、電力入力１１８およびクロック信号入力１２０をそれぞれ介して第２の処理サブシステム１０４に供給されるクロック周波数および電圧を調整するよう求める要求を、第２の通信パス１２４を介してシステム電力コントローラ１１２に送ってよい。
[0021]システム１００は、処理速度（すなわち、入力から出力への単位時間当たりの情報）や電力消費などの様々な特性の点で第１と第２の処理サブシステム１０２と１０４とのバランスが取れているときには、第１と第２の処理サブシステム１０２と１０４とのバランスがそのような点で取れていないときよりも良い結果を生み出し得る。第１および第２の処理サブシステム１０２および１０４の処理構成のせいによるアンバランスに加えて、半導体プロセス変動（例えば、最小電圧、漏れ電流等）などの内在的なアンバランスもあり得る。第１と第２の処理サブシステム１０２と１０４のうちの一方が、他方よりもかなり遅いレートでその処理を実施することになる場合や、他方よりもかなり多くの電力を消費することになる場合などでは、システム１００全体の性能が悪影響を受ける可能性がある。本明細書で記述される例示的な実施形態では、第１および第２の処理サブシステム１０２および１０４は、この潜在的な問題を軽減し得る特徴を含む。
[0022]従来のパイプライン化されたサブシステムにおける前述のアンバランスは、動的クロックおよび電圧スケーリング（ＤＣＶＳ）を適用する際に難題を提示する。例えば、各サブシステムがそれ自体の電力予算（すなわち電力しきい値）を有することになる形で、２つの従来型のパイプライン化されたサブシステムの各々に従来のＤＣＶＳが独立して適用される場合、その作業負荷を最も速く処理できるサブシステムは、そのサブシステムの電力消費がそのサブシステムの電力予算に達するまで、クロック周波数および電圧の増大を要求する傾向があるであろう。より速い方のサブシステムのこの挙動、すなわち、電力しきい値に達するまでそれ自体をますます高い性能に至らせることは、全体としてのシステムの性能に悪影響を及ぼすことがある。というのは、その作業負荷をより遅く処理する方のサブシステムは、事実上、ボトルネックになるからである。後述される例示的な実施形態は、第１と第２のサブシステム１０２と１０４のどちらであれ、他方よりもかなり速いサブシステムの性能レベルを抑制し、第１と第２のサブシステム１０２と１０４との間で分散される総電力予算に基づいてＤＣＶＳを適用し得る、という特徴を含む。
[0023]図２に、前述の第１と第２のサブシステム１０２と１０４（図１）のいずれかまたは両方の例であり得るサブシステム２００が示される。例示的なサブシステム２００は、処理コア２０２Ａ、２０２Ｂ等～２０２Ｎなど、２つ以上の処理コア２０２を含んでよい。サブシステム２００はまた、制限管理コントローラ２０４とＤＣＶＳ管理コントローラ２０６とを含んでよい。制限管理コントローラ２０４およびＤＣＶＳ管理コントローラ２０６は各々、例えば、有限状態機械、ソフトウェアまたはファームウェア等によって構成可能なプロセッサベースの回路など、任意のタイプの回路を備えてよい。サブシステム２００はさらに、１つまたは複数のメモリ２０８を含んでよい。サブシステム２００は、ダイの形であってよい。
[0024]サブシステム２００は、１つまたは複数のダイ間通信リンク２１０を含んでよい。図２には示されていないが、１つまたは複数のダイ間通信リンク２１０は、別のサブシステム中の同様のダイ間通信リンクに結合されてよく、それにより、図１に関して上述されたのと同様にして、サブシステム２００と別のサブシステムとの間の１つまたは複数のデータパスを提供してよい。データ通信相互接続（例えば、１つまたは複数のバスまたは類似のデータパス）２１２は、処理コア２０２、制限管理コントローラ２０４、ＤＣＶＳ管理コントローラ２０６、メモリ２０８、および通信リンク２１０が相互と通信するのを可能にするように構成されてよい。
[0025]各処理コア２０２は、遊休モニタ２１４を含むか、または他の方法で遊休モニタ２１４に関連付けられてよい。各遊休モニタ２１４は、それに関連付けられる処理コア２０２が遊休であるか遊休でないかを決定するように構成されてよい。処理コア２０２が遊休であるかどうかは、例えば、入力データがバッチで処理コア２０２に提供される実施形態、すなわち遊休モニタ２１４に知られている（バッチ）サイズを有する離散的なデータ量で提供される実施形態で、処理コア２０２が「バッチ」の処理を完了したかどうかを決定することによって決定されてよい。代替として、処理コア２０２は、その出力をパイプライン中の次の処理サブシステムに書き込むためにバッファ利用可能性を待機している場合に、遊休であり得る。処理コア２０２は、処理コア２０２が入力データ（例えば、次のバッチ）を待機している状態にあること、および／または処理コア２０２がデータ（すなわち、前のバッチ）の処理を完了したばかりであること、および／または処理コア２０２がバッファ利用可能性を待機していること、を示す標識（図示せず）を提供してよい。代替として、処理コア２０２が遊休であるかどうかは、例えば、ある時間区間にわたって処理コア２０２によって実行される処理サイクルの数を数え、この数をしきい値と比較することによって決定されてもよい。時間区間にわたってしきい値よりも少ない数の処理サイクルを実行する処理コア２０２は、遊休であると見なされてよい。
[0026]各遊休モニタ２１４は、それに関連付けられる処理コア２０２が遊休であるか遊休でないかを示す標識を、制限管理コントローラ２０４に送るように構成されてよい。これらの標識により、制限管理コントローラ２０４は、各処理コア２０２の遊休ステータスを決定することができる。例示的な実施形態に関してさらに詳細に後述されるように、制限管理コントローラ２０４は、各処理コア２０２の遊休ステータスを使用して、ある時間区間にわたって処理コア２０２が集合的に遊休である程度を表す遊休頻度を決定してよい。言い換えれば、遊休頻度は、サブシステム２００がどれくらい遊休であるか（または逆に言えば、どれくらいアクティブであるか）の測定基準を表す。
[0027]図２に示される例示的な実施形態では、各遊休モニタ２１４が処理コア２０２のうちのちょうど１つに関連付けられているが、他の実施形態（図示せず）では、他の任意のタイプの遊休モニタシステムが、１つまたは複数の処理コアを備える処理サブシステムに、他の任意の方式で関連付けられてよい。例えば、他の実施形態では、１つまたは複数の処理コアの遊休頻度を決定するために制限管理コントローラ２０４によって使用される情報を、集中化された遊休モニタシステムが決定することができる。また、例示的な実施形態では、制限管理コントローラ２０４は、様々な遊休モニタ２１４から受け取られる標識を使用して各処理コア２０２の遊休ステータスを決定するが、他の実施形態では、そのような制限管理コントローラが、遊休モニタシステムまたは遊休モニタから受け取られる異なるタイプの情報を使用してもよい。
[0028]ＤＣＶＳ管理コントローラ２０６は、処理コア２０２にＤＣＶＳを適用するように構成されてよい。ＤＣＶＳを適用することは、サブシステム２００に（したがって処理コア２０２に）供給されるクロック周波数、供給電圧、またはクロック周波数と供給電圧の両方の組合せを調整することを指す。例示的な実施形態では、ＤＣＶＳ管理コントローラ２０６は、ＤＣＶＳ調整要求をシステム電力コントローラ１１２（図１）に送ることによってＤＣＶＳを適用するように構成されてよい。要求に応答して、システム電力コントローラ１１２は、引き込まれている電力の量など、１つまたは複数の他の測定値に応じて、要求元ＤＣＶＳ管理コントローラ２０６を有するサブシステム２００に供給されるクロック周波数および電圧を調整してよい。例示的な実施形態では、システム電力コントローラ１１２は、サブシステム１０２および１０４（図１）の各々から受け取られる要求に、他方から受け取られる要求とは独立して応答してよいことに留意されたい。
[0029]例示的な実施形態では、ＤＣＶＳを適用することは、ＤＣＶＳ管理コントローラ２０６とシステム電力コントローラ１１２（図１）との間の協働（例えば、通信の交換）を備え得るが、他の実施形態（図示せず）では、ＤＣＶＳ管理コントローラがＤＣＶＳを１つまたは複数の処理コアに直接に適用してもよい。例えば、ＤＣＶＳ管理コントローラは、処理コア２０２を、システムクロック信号によって動作させられる状態から、サブシステム中のクロック周波数分周器を使用してシステムクロック信号から導出される周波数分周クロック信号によって供給される状態に切り替えることによって、ＤＣＶＳを直接に適用してよい。
[0030]図３に、適応ＤＣＶＳを使用する適応電力制御のための方法３００が、流れ図の形で示される。方法３００は、例えば、ソフトウェアまたはファームウェアによって構成された前述の制限管理コントローラ２０４およびＤＣＶＳ管理コントローラ２０６（図２）によって制御されてよい。ブロック３０２によって示されるように、制限管理コントローラ２０４は、遊休カウントおよびサンプリングカウントをクリア（すなわち、０に初期化）してよい。ブロック３０４によって示されるように、制限管理コントローラ２０４は、１つまたは複数の処理コア２０２（図２）の各々の遊休ステータスの標識を、それらに関連付けられる遊休モニタ２１４から受け取ってよい。遊休モニタ２１４からのこの情報に基づいて、次いで制限管理コントローラ２０４は、ブロック３０６によって示されるように、すべての処理コア２０２が遊休であるかどうかを決定してよい。制限管理コントローラ２０４は、ブロック３０６によって示される決定が行われるたびにサンプリングカウントをインクリメントしてよい。すべての処理コア２０２が同時に遊休である場合、制限管理コントローラ２０４は、上で言及された遊休カウントをインクリメントしてよい。
[0031]ブロック３０８によって示されるように、制限管理コントローラ２０４は、サンプリングカウントが限度またはしきい値に達したかどうかを決定してよい。サンプリングカウントがこのサンプリングカウントしきい値に達していない場合は、方法３００は前述のブロック３０４に戻り、サンプリングカウントがサンプリングカウントしきい値に達するまで、ブロック３０４～３０６に関して上述されたアクションを反復方式またはルーピング方式で繰り返してよい。
[0032]サンプリングカウントがサンプリングカウントしきい値に達したと決定されたときは（ブロック３０８）、制限管理コントローラ２０４は、ブロック３１０によって示されるように、遊休率を決定してよい。この例示的な実施形態では、遊休率は、遊休カウントをサンプリングカウントで割ることによって決定されてよい。方法３００で使用される遊休率は、遊休頻度、またはサブシステム遊休性の測定基準の、例である。他の実施形態では、遊休頻度は他の方式で決定されてもよい。
[0033]制限管理コントローラ２０４は、遊休率を１つまたは複数のしきい値と比較して、ＤＣＶＳを適用するかそれともそのようなＤＣＶＳとは独立してクロック周波数および電圧を下げる（すなわち、サブシステムを抑制する）かを決定してよい。例えば、ブロック３１２によって示されるように、制限管理コントローラ２０４は、遊休率が第１のしきい値未満であるかどうかを決定してよい。遊休率が第１のしきい値未満でないと決定された場合は、ブロック３１４によって示されるように、制限管理コントローラ２０４は、遊休率が第２のしきい値未満であるかどうかを決定してよい。遊休率が第１のしきい値未満または第２のしきい値未満のいずれでもないと決定された場合は、制限管理コントローラ２０４は、ブロック３１６によって示されるように、クロック周波数および電圧を下げるよう求める要求をＤＣＶＳ管理コントローラ２０６に送ってよい。
[0034]第１と第２の両方のしきい値を超える遊休率は、サブシステム２００が非常に頻繁に遊休であることを示す。サブシステム２００は、（図１に関して上述されたような）パイプライン化されたシステム中の別のサブシステムがその処理を完了する前にサブシステム２００がその処理を完了していることが頻繁にあるので、非常に頻繁に遊休であることがある。パイプライン化されたシステム中の別のサブシステムがその処理を完了する前にサブシステム２００がその処理を完了していることが頻繁にある中では、サブシステム２００はまた、別のサブシステムよりもかなり多くの電力を消費していることがある。サブシステム２００が非常に頻繁に遊休であると決定されたときに、サブシステム２００に供給されるクロック周波数および電圧を下げれば、サブシステム２００が抑制（すなわち減速）され得、したがって全体としてのシステムの性能が改善され得る。
[0035]しかし、遊休率が第１のしきい値未満であると決定された場合は（ブロック３１２）、制限管理コントローラ２０４は、ブロック３１８によって示されるように、ＤＣＶＳを適用してよい。ＤＣＶＳは、ブロック３１８に従って適用されてよい。例えば、制限管理コントローラ２０４は、ＤＣＶＳを適用するよう求める要求をＤＣＶＳ管理コントローラ２０６に送ってよい。ＤＣＶＳ管理コントローラ２０６は、制限管理コントローラ２０４からの要求に応答して、ＤＣＶＳを適用するよう求める要求をシステム電力コントローラ１１２（図１）に送ってよい。
[0036]図４に、ＤＣＶＳを適用するための方法４００が、流れ図の形で示される。方法４００は、前述のブロック３１８（図３）に従ってＤＣＶＳを適用する例であり得る。方法４００は、例えば、ソフトウェアまたはファームウェアによって構成された前述のシステム電力コントローラ１１２によって制御されてよい。ブロック４０２によって示されるように、また再び図１を簡単に参照すると、システム電力コントローラ１１２は、総パッケージ電力、すなわち、すべての処理サブシステム１０２や１０４などの動作の結果としてシステム１００全体によって引き込まれる電力の量を測定してよい。総パッケージ電力は、様々な方式で測定され得る。例えば、システム電力コントローラ１１２は、サブシステム１０２および１０４に供給する電圧レール（すなわち、電力入力１１４および１１８）上で引き込まれる総電流を測定してよい。総電流は、総パッケージ電力に関係している。
[0037]ブロック４０４によって示されるように、システム電力コントローラ１１２は、測定された総パッケージ電力を、パッケージ電力限度またはしきい値と比較してよい。総パッケージ電力がパッケージ電力しきい値未満であると決定された場合は（ブロック４０４）、システム電力コントローラ１１２は、ブロック４０６によって示されるように、ＤＣＶＳを要求したサブシステムにシステム電力コントローラ１１２から供給するクロック周波数および電圧を上げてよい。しかし、総パッケージ電力がパッケージ電力しきい値未満でないと決定された場合は（ブロック４０４）、システム電力コントローラ１１２は、ブロック４０８によって示されるように、ＤＣＶＳを要求したサブシステムにシステム電力コントローラ１１２から供給するクロック周波数および電圧を下げてよい。
[0038]方法４００は、クロック周波数および電圧をどのように調整するかの決定が測定電力と電力しきい値との比較に基づく場合の、ＤＣＶＳ方法またはアルゴリズムのわかりやすい例として意図されたものにすぎない。本明細書でＤＣＶＳまたはＤＣＶＳの適用に言及される場合、これは、クロック周波数および／または電圧が、測定電力と１つまたは複数の電力しきい値との比較など、測定電力を伴う比較に基づいて調整されることを意味することを理解されたい。対照的に、ブロック３１６（図３）に関して上述された、クロック周波数および電圧を下げる要求は、測定電力を伴うどんな比較にも関係なく（すなわち、それとは独立して）行われることに留意されたい。測定電力を伴う比較は一般に、ＤＣＶＳアルゴリズムの特性である。そうではなく、ブロック３１６に関して上述された、クロック周波数および電圧を下げる要求は、処理コア２０２の集合的な遊休性の程度のみに基づく。
[0039]ＤＣＶＳ（例えば、方法４００に従うＤＣＶＳ）が、方法３００（図３）のブロック３１２と３１４のうちの一方または両方における決定に条件付けられることなく、パイプライン化されたサブシステムの要求により呼び出されたとすれば、ＤＣＶＳは、より速いサブシステムによって消費される電力がパッケージ電力しきい値に達するまで、より速いサブシステムに適用されるクロック周波数および電圧を上げる可能性が潜在的にあることに留意されよう。しかし、ＤＣＶＳの適用を、遊休率が第１のしきい値未満であること、すなわちサブシステムがごくまれにしか遊休でないことを条件とすれば、この潜在的な問題を回避する助けになり得る。
[0040]再び図３を参照し、遊休率が第１のしきい値未満ではないが第２のしきい値未満であると決定された場合は（それぞれブロック３１２および３１４）、制限管理コントローラ２０４は、これらの決定に応答してどんなアクションも控えてよい。すなわち、この例示的な実施形態では、制限管理コントローラ２０４は、ＤＣＶＳ（すなわち、クロック周波数および電圧が測定電力としきい値との比較に基づいて調整されること）も要求せず、クロック周波数および／または電圧に対する他のどんな調整も要求しない。遊休率が第１のしきい値と第２のしきい値との間にあることは、サブシステム２００が、それがパイプライン接続されている他の１つまたは複数のサブシステムに対して相対的に、非常に頻繁に遊休であることもなく、ごくまれにしか遊休でないこともなく、むしろ、他のサブシステムと実質的に同じくらいの頻度で（すなわち、等しい頻度で、わずかにより高い頻度で、またはわずかにより低い頻度で）遊休であることを示す。この例示的な実施形態では、遊休率が第１のしきい値と第２のしきい値との間にあるときは、サブシステム２００に供給されているクロック周波数および電圧が調整される必要はない。というのは、パイプライン化されたサブシステムはどれも、全体としてのシステムの性能を妨げてはいないからである。
[0041]図５に、適応電力制御のための方法５００が、流れ図の形で示される。ブロック５０２によって示されるように、１つまたは複数の処理コアを備える処理サブシステムの遊休頻度が決定されてよい。ブロック５０４によって示されるように、遊休頻度は、１つまたは複数のしきい値と比較されてよい。ブロック５０６によって示されるように、処理サブシステムの遊休頻度がしきい値以上であると決定された場合は、サブシステムに供給されるクロック周波数および／または電圧が下げられてよい。２つのしきい値を使用する前述の方法３００（図３）は、方法５００の例であり得る。
[0042]いくつかの実施形態では、方法５００は、２つ以上のパイプライン化されたサブシステムの各々に適用されてよい。また、いくつかの実施形態では、１つまたは複数のしきい値との１回または複数回の比較が、ＤＣＶＳが適用されるかどうかを決定してよい。各サブシステム中で、処理コアが遊休である相対的な時間量が決定されてよい。遊休率がしきい値未満である場合は、ＤＣＶＳを使用して、すなわち電力限度に基づいて、クロック周波数および電圧が調整されてよい。しかし、遊休率がしきい値を超える場合は、電力限度にかかわらずクロック周波数および電圧が下げられてよい。
[0043]図６に、適応電力制御のシステム、方法、コンピュータ可読媒体、および他の例の例示的な実施形態がその中で提供され得るＰＣＤ６００の例が示される。明確にするために、図６では、いくつかのデータバス、クロック信号、電源電圧などは示されていない。
[0044]ＰＣＤ６００は、ＳｏＣ６０２を含んでよい。ＳｏＣ６０２は、ＣＰＵ６０４、ＧＰＵ６０６、ＤＳＰ６０７、アナログ信号プロセッサ６０８、または他のプロセッサを含んでよい。ＣＰＵ６０４は、第１のＣＰＵコア６０４Ａ、第２のＣＰＵコア６０４Ｂ等～第ＮのＣＰＵコア６０４Ｎなど、１つまたは複数のＣＰＵコアを含んでよい。ＰＣＤ６００はまた、機械学習（ＭＬ）アクセラレータ６０５を含んでよく、これはマルチダイパッケージであってよい。ＭＬアクセラレータ６０５は、図１に関して上述されたシステム１００の例であり得る。
[0045]ディスプレイコントローラ６１０およびタッチスクリーンコントローラ６１２が、ＣＰＵ６０４に結合されてよい。ＳｏＣ６０２の外部にあるタッチスクリーンディスプレイ６１４が、ディスプレイコントローラ６１０およびタッチスクリーンコントローラ６１２に結合されてよい。ＰＣＤ６００はさらに、ＣＰＵ６０４に結合されたビデオデコーダ６１６を含んでよい。ビデオ増幅器６１８が、ビデオデコーダ６１６およびタッチスクリーンディスプレイ６１４に結合されてよい。ビデオポート６２０が、ビデオ増幅器６１８に結合されてよい。ユニバーサルシリアルバス（ＵＳＢ）コントローラ６２２もまたＣＰＵ６０４に結合されてよく、ＵＳＢポート６２４がＵＳＢコントローラ６２２に結合されてよい。加入者識別モジュール（ＳＩＭ）カード６２６もまた、ＣＰＵ６０４に結合されてよい。
[0046]１つまたは複数のメモリが、ＣＰＵ６０４に結合されてよい。１つまたは複数のメモリは、揮発性と不揮発性の両方のメモリを含み得る。揮発性メモリの例としては、スタティックランダムアクセスメモリ（ＳＲＡＭ）６２８、ならびにダイナミックＲＡＭ（ＤＲＡＭ）６３０および６３１が含まれる。そのようなメモリは、ＤＲＡＭ６３０のようにＳｏＣ６０２の外部にあってもよく、またはＤＲＡＭ６３１のようにＳｏＣ６０２の内部にあってもよい。ＣＰＵ６０４に結合されたＤＲＡＭコントローラ６３２が、ＤＲＡＭ６３０および６３１に対するデータの書込みおよび読取りを制御してよい。他の実施形態では、そのようなＤＲＡＭコントローラは、ＣＰＵ６０４などのプロセッサ内に含まれてもよい。
[0047]ステレオオーディオＣＯＤＥＣ６３４が、アナログ信号プロセッサ６０８に結合されてよい。さらに、オーディオ増幅器６３６が、ステレオオーディオＣＯＤＥＣ６３４に結合されてよい。第１および第２のステレオスピーカ６３８および６４０が、それぞれ、オーディオ増幅器６３６に結合されてよい。加えて、マイクロフォン増幅器６４２がステレオオーディオＣＯＤＥＣ６３４に結合されてよく、マイクロフォン６４４がマイクロフォン増幅器６４２に結合されてよい。周波数変調（ＦＭ）無線チューナ６４６が、ステレオオーディオＣＯＤＥＣ６３４に結合されてよい。ＦＭアンテナ６４８が、ＦＭ無線チューナ６４６に結合されてよい。さらに、ステレオヘッドフォン６５０が、ステレオオーディオＣＯＤＥＣ６３４に結合されてよい。ＣＰＵ６０４に結合され得る他のデバイスとしては、１つまたは複数のデジタル（例えば、ＣＣＤまたはＣＭＯＳ）カメラ６５２が含まれる。
[0048]モデムまたはＲＦ送受信機６５４が、アナログ信号プロセッサ６０８およびＣＰＵ６０４に結合されてよい。ＲＦスイッチ６５６が、ＲＦ送受信機６５４およびＲＦアンテナ６５８に結合されてよい。加えて、キーパッド６６０、マイクロフォン付きモノヘッドセット６６２、およびバイブレータデバイス６６４が、アナログ信号プロセッサ６０８に結合されてよい。
[0049]ＳｏＣ６０２は、１つまたは複数の内部またはオンチップサーマルセンサ６７０Ａを有してよく、１つまたは複数の外部またはオフチップサーマルセンサ６７０Ｂに結合されてよい。アナログデジタルコンバータ（ＡＤＣ）コントローラ６７２が、サーマルセンサ６７０Ａおよび６７０Ｂによって生み出された電圧降下をデジタル信号に変換してよい。電源６７４およびＰＭＩＣ６７６が、ＳｏＣ６０２に電力を供給してよい。
[0050]ＰＣＤ６００は、適応電力制御のシステム、方法、コンピュータ可読媒体の例示的な実施形態、および他の実施形態がその中で提供され得る、デバイスまたはシステムの一例にすぎない。他の例としては、データセンタ中で使用されるものなど、他のタイプのコンピューティングデバイスまたはコンピューティングシステムも含まれ得る。
[0051]ファームウェアまたはソフトウェアが、ＤＲＡＭ６３０もしくは６３１、ＳＲＡＭ６２８など、前述のメモリのいずれかに記憶されてよく、または、プロセッサハードウェアによって直接にアクセス可能なローカルメモリに記憶されてよく、プロセッサハードウェア上でソフトウェアもしくはファームウェアが実行される。そのようなファームウェアまたはソフトウェアを実行することで、前述の方法のうちのいずれかの態様が制御されてよく、または、前述のシステムのうちのいずれかの態様が構成されてよい。プロセッサハードウェアによって実行されるようにファームウェアまたはソフトウェアをコンピュータ可読形式で記憶した、そのようなメモリまたは他の非一過性の記憶媒体はどれも、特許語彙において理解される用語としての「コンピュータ可読媒体」の例であり得る。
[0052]本発明が関係する技術分野の当業者には、代替実施形態が明らかになるであろう。したがって、選択された態様について詳細に図示および記述されたが、これらの態様に様々な代用および改変がなされてもよいことは理解されるであろう。
[0053]次の番号付けされた条項において、実装例が記述される。
[0054]１．適応電力制御のための方法であって、
[0055]１つまたは複数の処理コアを備える第１の処理サブシステムの第１の遊休頻度を決定することと、
[0056]第１の遊休頻度を第１のしきい値と比較することと、
[0057]第１の遊休頻度が第１のしきい値以上である場合に、第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げることと
を備える方法。
[0058]２．第１の遊休頻度を決定することが、
[0059]第１のサブシステムの複数の処理コアの各々の遊休ステータスを決定することと、
[0060]処理コアの各々の遊休ステータスに基づいて第１の遊休頻度を決定することと
を備える、条項１の方法。
[0061]３．第１の遊休頻度を決定することが、
[0062]第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定することと、
[0063]第１のサブシステムのすべての処理コアが同時に遊休である場合に、遊休カウントをインクリメントすることと、
[0064]第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定して遊休カウントをインクリメントすることを複数のサンプリング回数にわたって繰り返すことと
をさらに備え、
[0065]第１の遊休頻度を決定することが、サンプリング回数に対する遊休カウントの比率を決定することを備える、
条項２の方法。
[0066]４．第１の遊休頻度が第１のしきい値未満である場合に、電力に基づいて動的クロックおよび電圧スケーリング（ＤＣＶＳ）を適用することをさらに備える、条項１の方法。
[0067]５．
[0068]第１の遊休頻度が第１のしきい値以上である場合に第１の遊休頻度を第２のしきい値と比較することをさらに備え、第２のしきい値が、第１のしきい値よりも高い遊休頻度を表し、
[0069]第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げることが、第１の遊休頻度が第１のしきい値以上であり第１の遊休頻度が第２のしきい値以上である場合に、第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げることを備える、
条項１の方法。
[0070]６．ＤＣＶＳを適用することが、
[0071]第１の処理サブシステムに関連付けられる電力測定値を決定することと、
[0072]電力測定値が電力しきい値未満である場合に、第１の処理システムに供給されるクロック周波数と電圧とのうちの少なくとも一方を上げることと
を備える、
条項４の方法。
[0073]７．
[0074]第１の処理サブシステムとパイプライン化構成で結合された第２の処理サブシステムの第２の遊休頻度を決定することと、
[0075]第２の遊休頻度を第１のしきい値と比較することと、
[0076]第２の遊休頻度が第１のしきい値以上である場合に、第２の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げることと
をさらに備える、条項１の方法。
[0077]８．適応電力制御のためのシステムであって、
[0078]１つまたは複数の処理コアを備える第１の処理サブシステムに関連付けられる第１の遊休モニタシステムと；
[0079]第１の処理サブシステムに関連付けられる第１の制限管理コントローラと、第１の制限管理コントローラが、
[0080]第１の遊休モニタシステムによって提供される情報を使用して第１の処理サブシステムの第１の遊休頻度を決定することと、
[0081]第１の遊休頻度を第１のしきい値と比較することと
を行うように構成されている；
[0082]第１の遊休頻度が第１のしきい値以上である場合に、第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成された第１の動的クロックおよび電圧スケーリング（ＤＣＶＳ）管理コントローラと
を備えるシステム。
[0083]９．
[0084]第１の遊休モニタシステムが複数の遊休モニタを備え、各遊休モニタが第１のサブシステムの複数の処理コアのうちの１つに関連付けられ、
[0085]第１の制限管理コントローラが、複数の遊休モニタによって提供される情報を使用して第１のサブシステムの複数の処理コアの各々の遊休ステータスを決定するように構成され、
[0086]第１の制限管理コントローラが、第１のサブシステムの処理コアの各々の遊休ステータスに基づいて第１の遊休頻度を決定するように構成された、
条項８のシステム。
[0087]１０．第１の制限管理コントローラが、
[0088]第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定することと、
[0089]第１のサブシステムのすべての処理コアが同時に遊休である場合に、遊休カウントをインクリメントすることと、
[0090]第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定して遊休カウントをインクリメントすることを複数のサンプリング回数にわたって繰り返すことと、
[0091]サンプリング回数に対する遊休カウントの比率を決定することによって第１の遊休頻度を決定することと
を行うようにさらに構成された、条項９のシステム。
[0092]１１．第１のＤＣＶＳ管理コントローラが、第１の遊休頻度が第１のしきい値未満である場合に電力に基づいてＤＣＶＳを適用するように構成された、条項８のシステム。
[0093]１２．
[0094]第１の制限管理コントローラが、遊休頻度が第１のしきい値以上である場合に第１の遊休頻度を第２のしきい値と比較するようにさらに構成され、第２のしきい値が、第１のしきい値よりも高い遊休頻度を表し、
[0095]第１のＤＣＶＳ管理コントローラが、第１の遊休頻度が第１のしきい値以上であり第１の遊休頻度が第２のしきい値以上である場合に、第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成された、
条項８のシステム。
[0096]１３．第１のＤＣＶＳ管理コントローラが、
[0097]第１の処理サブシステムに関連付けられる電力測定値を決定することと、
[0098]電力測定値が電力しきい値未満である場合に、第１の処理システムに供給されるクロック周波数と電圧とのうちの少なくとも一方を上げることと
を行うように構成されることによってＤＣＶＳを適用するように構成された、
条項１１のシステム。
[0099]１４．
[00100]第２の処理サブシステムに関連付けられる第２の遊休モニタシステムと、第２の処理システムが、第１の処理システムとパイプライン化構成で結合されている；
[00101]第２の処理サブシステムに関連付けられる第２の制限管理コントローラと、第２の制限管理コントローラが、
[00102]第２の遊休モニタシステムによって提供される情報を使用して第２の処理サブシステムの第２の遊休頻度を決定することと、
[00103]第２の遊休頻度を第１のしきい値と比較することと
を行うように構成されている；
[00104]第２の遊休頻度が第１のしきい値以上である場合に、第２の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成された第２のＤＣＶＳ管理コントローラと
をさらに備える、条項８のシステム。
[00105]１５．第１の処理システムがマルチダイパッケージの第１の集積回路ダイを備え、第２の処理システムがマルチダイパッケージの第２の集積回路ダイを備える、条項１４のシステム。
[00106]１６．
[00107]第１の処理サブシステムが複数のニューラル処理コアを備え、
[00108]第２の処理サブシステムが複数のニューラル処理コアを備える、
条項１５のシステム。
[00109]１７．適応電力制御のためのシステムであって、
[00110]１つまたは複数の処理コアを備える第１の処理サブシステムの第１の遊休頻度を決定するための手段と、
[00111]第１の遊休頻度を第１のしきい値と比較するための手段と、
[00112]第１の遊休頻度が第１のしきい値以上である場合に、第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるための手段と
を備えるシステム。
[00113]１８．第１の遊休頻度を決定するための手段が、
[00114]第１のサブシステムの複数の処理コアの各々の遊休ステータスを決定するための手段と、
[00115]処理コアの各々の遊休ステータスに基づいて第１の遊休頻度を決定するための手段と
を備える、条項１７のシステム。
[00116]１９．第１の遊休頻度を決定するための手段が、
[00117]第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定するための手段と、
[00118]第１のサブシステムのすべての処理コアが同時に遊休である場合に、遊休カウントをインクリメントするための手段と、
[00119]第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定して遊休カウントをインクリメントすることを複数のサンプリング回数にわたって繰り返すための手段と
をさらに備え、
[00120]遊休頻度を決定するための手段が、サンプリング回数に対する遊休カウントの比率を決定するための手段を備える、
条項１８のシステム。
[00121]２０．第１の遊休頻度が第１のしきい値未満である場合に電力に基づいて動的クロックおよび電圧スケーリング（ＤＣＶＳ）を適用するための手段をさらに備える、条項１７のシステム。
[00122]２１．
[00123]第１の遊休頻度が第１のしきい値以上である場合に第１の遊休頻度を第２のしきい値と比較するための手段をさらに備え、第２のしきい値が、第１のしきい値よりも高い遊休頻度を表し、
[00124]第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるための手段が、第１の遊休頻度が第１のしきい値以上であり第１の遊休頻度が第２のしきい値以上である場合に、第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるための手段を備える、
条項１７のシステム。
[00125]２２．ＤＣＶＳを適用するための手段が、
[00126]第１の処理サブシステムに関連付けられる電力測定値を決定するための手段と、
[00127]電力測定値が電力しきい値未満である場合に、第１の処理システムに供給されるクロック周波数と電圧とのうちの少なくとも一方を上げるための手段と
を備える、条項２０のシステム。
[00128]２３．
[00129]第１の処理サブシステムとパイプライン化構成で結合された第２の処理サブシステムの第２の遊休頻度を決定するための手段と、
[00130]第２の遊休頻度を第１のしきい値と比較するための手段と、
[00131]第２の遊休頻度が第１のしきい値以上である場合に、第２の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるための手段と
をさらに備える、条項１７のシステム。
[00132]２４．マルチダイパッケージにおける適応電力制御のためのシステムであって、
[00133]第１のダイ中の第１の遊休モニタシステムと、第１の遊休モニタシステムが第１のダイ中の第１の処理サブシステムに関連付けられ、第１の処理システムが１つまたは複数の処理コアを備える；
[00134]第１のダイ中の第１の制限管理コントローラと、第１の制限管理コントローラが第１の処理サブシステムに関連付けられ、第１の制限管理コントローラが、
[00135]第１の遊休モニタシステムによって提供される情報を使用して第１の処理サブシステムの第１の遊休頻度を決定することと、
[00136]第１の遊休頻度を第１のしきい値と比較することと
を行うように構成されている；
[00137]第１の遊休頻度が第１のしきい値以上である場合に、第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成された、第１のダイ中の第１の動的クロックおよび電圧スケーリング（ＤＣＶＳ）管理コントローラと；
[00138]第２のダイ中の第２の遊休モニタシステムと、第２のダイが第１のダイとパイプライン化構成で結合され、第２の遊休モニタシステムが第２のダイ中の第２の処理サブシステムに関連付けられ、第２の処理システムが１つまたは複数の処理コアを備える；
[00139]第２のダイ中の第２の制限管理コントローラと、第２の制限管理コントローラが第２の処理サブシステムに関連付けられ、第２の制限管理コントローラが、
[00140]第２の遊休モニタシステムによって提供される情報を使用して第２の処理サブシステムの第２の遊休頻度を決定することと、
[00141]第２の遊休頻度を第１のしきい値と比較することと
を行うように構成されている；
[00142]第２の遊休頻度が第１のしきい値以上である場合に、第２の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成された、第２のダイ中の第２のＤＣＶＳ管理コントローラと
を備えるシステム。
[00143]２５．
[00144]第１の遊休モニタシステムが複数の第１の遊休モニタを備え、各第１の遊休モニタが第１のサブシステムの複数の処理コアのうちの１つに関連付けられ、
[00145]第１の制限管理コントローラが、複数の第１の遊休モニタによって提供される情報を使用して第１のサブシステムの複数の処理コアの各々の遊休ステータスを決定するように構成され、
[00146]第１の制限管理コントローラが、第１の処理サブシステムの処理コアの各々の遊休ステータスに基づいて第１の遊休頻度を決定するように構成され、
[00147]第２の遊休モニタシステムが複数の第２の遊休モニタを備え、各第２の遊休モニタが第２の処理サブシステムの複数の処理コアのうちの１つに関連付けられ、
[00148]第２の制限管理コントローラが、複数の第２の遊休モニタによって提供される情報を使用して第２のサブシステムの複数の処理コアの各々の遊休ステータスを決定するように構成され、
[00149]第２の制限管理コントローラが、第２の処理サブシステムの処理コアの各々の遊休ステータスに基づいて第２の遊休頻度を決定するように構成された、
条項２４のシステム。
[00150]２６．
[00151]第１の制限管理コントローラが、第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定することと、
[00152]第１のサブシステムのすべての処理コアが同時に遊休である場合に、第１の遊休カウントをインクリメントすることと、
[00153]第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定して第１の遊休カウントをインクリメントすることを複数のサンプリング回数にわたって繰り返すことと、
[00154]サンプリング回数に対する遊休カウントの比率を決定することによって第１の遊休頻度を決定することと
を行うようにさらに構成され、
[00155]第２の制限管理コントローラが、
[00156]第２のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定することと、
[00157]第２のサブシステムのすべての処理コアが同時に遊休である場合に、第２の遊休カウントをインクリメントすることと、
[00158]第２のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定して第２の遊休カウントをインクリメントすることを複数のサンプリング回数にわたって繰り返すことと、
[00159]サンプリング回数に対する第２の遊休カウントの比率を決定することによって第２の遊休頻度を決定することと
を行うようにさらに構成された、
条項２５のシステム。
[00160]２７．
[00161]第１のＤＣＶＳ管理コントローラが、第１の遊休頻度が第１のしきい値未満である場合に電力に基づいてＤＣＶＳを適用するように構成され、
[00162]第２のＤＣＶＳ管理コントローラが、第２の遊休頻度が第１のしきい値未満である場合に電力に基づいてＤＣＶＳを適用するように構成された、
条項２４のシステム。
[00163]２８．
[00164]第１の制限管理コントローラが、第１の遊休頻度が第１のしきい値以上である場合に第１の遊休頻度を第２のしきい値と比較するようにさらに構成され、第２のしきい値が、第１のしきい値よりも高い遊休頻度を表し、
[00165]第１のＤＣＶＳ管理コントローラが、第１の遊休頻度が第１のしきい値以上であり第１の遊休頻度が第２のしきい値以上である場合に、第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成され、
[00166]第２の制限管理コントローラが、第２の遊休頻度が第１のしきい値以上である場合に第２の遊休頻度を第２のしきい値と比較するようにさらに構成され、
[00167]第２のＤＣＶＳ管理コントローラが、第２の遊休頻度が第１のしきい値以上であり第２の遊休頻度が第２のしきい値以上である場合に、第２の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成された、
条項２４のシステム。
[00168]２９．
[00169]第１のＤＣＶＳ管理コントローラが、第１の処理サブシステムに関連付けられる第１の電力測定値を決定することと、第１の電力測定値が電力しきい値未満である場合に、第１の処理システムに供給されるクロック周波数と電圧とのうちの少なくとも一方を上げることと、を行うように構成されることによってＤＣＶＳを適用するように構成され、
[00170]第２のＤＣＶＳ管理コントローラが、第２の処理サブシステムに関連付けられる第２の電力測定値を決定することと、第２の電力測定値が電力しきい値未満である場合に、第２の処理システムに供給されるクロック周波数と電圧とのうちの少なくとも一方を上げることと、を行うように構成されることによってＤＣＶＳを適用するように構成された、
条項２７のシステム。
[00171]３０．
[00172]第１の処理サブシステムが複数のニューラル処理コアを備え、
[00173]第２の処理サブシステムが複数のニューラル処理コアを備える、
条項２４のシステム。

Claims (30)

  1. 適応電力制御のための方法であって、
    １つまたは複数の処理コアを備える第１の処理サブシステムの第１の遊休頻度を決定することと、
    前記第１の遊休頻度を第１のしきい値と比較することと、
    前記第１の遊休頻度が前記第１のしきい値以上である場合に、前記第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げることと
    を備える方法。
  2. 前記第１の遊休頻度を決定することが、
    前記第１のサブシステムの複数の処理コアの各々の遊休ステータスを決定することと、
    前記処理コアの各々の前記遊休ステータスに基づいて前記第１の遊休頻度を決定することと
    を備える、請求項１に記載の方法。
  3. 前記第１の遊休頻度を決定することが、
    前記第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定することと、
    前記第１のサブシステムのすべての処理コアが同時に遊休である場合に、遊休カウントをインクリメントすることと、
    前記第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定して前記遊休カウントをインクリメントすることを複数のサンプリング回数にわたって繰り返すことと
    をさらに備え、
    前記第１の遊休頻度を決定することが、前記サンプリング回数に対する前記遊休カウントの比率を決定することを備える、
    請求項２に記載の方法。
  4. 前記第１の遊休頻度が前記第１のしきい値未満である場合に電力に基づいて動的クロックおよび電圧スケーリング（ＤＣＶＳ）を適用することをさらに備える、請求項１に記載の方法。
  5. 前記第１の遊休頻度が前記第１のしきい値以上である場合に前記第１の遊休頻度を第２のしきい値と比較することをさらに備え、前記第２のしきい値が、前記第１のしきい値よりも高い遊休頻度を表し、
    前記第１の処理サブシステムに供給される前記クロック周波数と前記電圧とのうちの少なくとも一方を下げることが、前記第１の遊休頻度が前記第１のしきい値以上であり前記第１の遊休頻度が前記第２のしきい値以上である場合に、前記第１の処理サブシステムに供給される前記クロック周波数と前記電圧とのうちの少なくとも一方を下げることを備える、
    請求項１に記載の方法。
  6. ＤＣＶＳを適用することが、
    前記第１の処理サブシステムに関連付けられる電力測定値を決定することと、
    前記電力測定値が電力しきい値未満である場合に、前記第１の処理システムに供給される前記クロック周波数と前記電圧とのうちの少なくとも一方を上げることと
    を備える、
    請求項４に記載の方法。
  7. 前記第１の処理サブシステムとパイプライン化構成で結合された第２の処理サブシステムの第２の遊休頻度を決定することと、
    前記第２の遊休頻度を前記第１のしきい値と比較することと、
    前記第２の遊休頻度が前記第１のしきい値以上である場合に、前記第２の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げることと
    をさらに備える、請求項１に記載の方法。
  8. 適応電力制御のためのシステムであって、
    １つまたは複数の処理コアを備える第１の処理サブシステムに関連付けられる第１の遊休モニタシステムと、
    前記第１の処理サブシステムに関連付けられる第１の制限管理コントローラと、前記第１の制限管理コントローラが、
    前記第１の遊休モニタシステムによって提供される情報を使用して前記第１の処理サブシステムの第１の遊休頻度を決定することと、
    前記第１の遊休頻度を第１のしきい値と比較することと
    を行うように構成されている、
    前記第１の遊休頻度が前記第１のしきい値以上である場合に、前記第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成された第１の動的クロックおよび電圧スケーリング（ＤＣＶＳ）管理コントローラと
    を備えるシステム。
  9. 前記第１の遊休モニタシステムが複数の遊休モニタを備え、各遊休モニタが前記第１のサブシステムの複数の処理コアのうちの１つに関連付けられ、
    前記第１の制限管理コントローラが、前記複数の遊休モニタによって提供される前記情報を使用して前記第１のサブシステムの前記複数の処理コアの各々の遊休ステータスを決定するように構成され、
    前記第１の制限管理コントローラが、前記第１のサブシステムの前記処理コアの各々の前記遊休ステータスに基づいて前記第１の遊休頻度を決定するように構成された、
    請求項８に記載のシステム。
  10. 前記第１の制限管理コントローラが、
    前記第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定することと、
    前記第１のサブシステムのすべての処理コアが同時に遊休である場合に、遊休カウントをインクリメントすることと、
    前記第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定して前記遊休カウントをインクリメントすることを複数のサンプリング回数にわたって繰り返すことと、
    前記サンプリング回数に対する前記遊休カウントの比率を決定することによって前記第１の遊休頻度を決定することと
    を行うようにさらに構成された、請求項９に記載のシステム。
  11. 前記第１のＤＣＶＳ管理コントローラが、前記第１の遊休頻度が前記第１のしきい値未満である場合に電力に基づいてＤＣＶＳを適用するように構成された、請求項８に記載のシステム。
  12. 前記第１の制限管理コントローラが、前記遊休頻度が前記第１のしきい値以上である場合に前記第１の遊休頻度を第２のしきい値と比較するようにさらに構成され、前記第２のしきい値が、前記第１のしきい値よりも高い遊休頻度を表し、
    前記第１のＤＣＶＳ管理コントローラが、前記第１の遊休頻度が前記第１のしきい値以上であり前記第１の遊休頻度が前記第２のしきい値以上である場合に、前記第１の処理サブシステムに供給される前記クロック周波数と前記電圧とのうちの少なくとも一方を下げるように構成された、
    請求項８に記載のシステム。
  13. 前記第１のＤＣＶＳ管理コントローラが、
    前記第１の処理サブシステムに関連付けられる電力測定値を決定することと、
    前記電力測定値が電力しきい値未満である場合に、前記第１の処理システムに供給される前記クロック周波数と前記電圧とのうちの少なくとも一方を上げることと
    を行うように構成されることによってＤＣＶＳを適用するように構成された、
    請求項１１に記載のシステム。
  14. 第２の処理サブシステムに関連付けられる第２の遊休モニタシステムと、前記第２の処理システムが、前記第１の処理システムとパイプライン化構成で結合されている、
    前記第２の処理サブシステムに関連付けられる第２の制限管理コントローラと、前記第２の制限管理コントローラが、
    前記第２の遊休モニタシステムによって提供される情報を使用して前記第２の処理サブシステムの第２の遊休頻度を決定することと、
    前記第２の遊休頻度を第２のしきい値と比較することと
    を行うように構成されている、
    前記第２の遊休頻度が前記第１のしきい値以上である場合に、前記第２の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成された第２のＤＣＶＳ管理コントローラと
    をさらに備える、請求項８に記載のシステム。
  15. 前記第１の処理システムがマルチダイパッケージの第１の集積回路ダイを備え、前記第２の処理システムが前記マルチダイパッケージの第２の集積回路ダイを備える、請求項１４に記載のシステム。
  16. 前記第１の処理サブシステムが複数のニューラル処理コアを備え、
    前記第２の処理サブシステムが複数のニューラル処理コアを備える、
    請求項１５に記載のシステム。
  17. 適応電力制御のためのシステムであって、
    １つまたは複数の処理コアを備える第１の処理サブシステムの第１の遊休頻度を決定するための手段と、
    前記第１の遊休頻度を第１のしきい値と比較するための手段と、
    前記第１の遊休頻度が前記第１のしきい値以上である場合に、前記第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるための手段と
    を備えるシステム。
  18. 前記第１の遊休頻度を決定するための前記手段が、
    前記第１のサブシステムの複数の処理コアの各々の遊休ステータスを決定するための手段と、
    前記処理コアの各々の前記遊休ステータスに基づいて前記第１の遊休頻度を決定するための手段と
    を備える、請求項１７に記載のシステム。
  19. 前記第１の遊休頻度を決定するための前記手段が、
    前記第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定するための手段と、
    前記第１のサブシステムのすべての処理コアが同時に遊休である場合に、遊休カウントをインクリメントするための手段と、
    前記第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定して前記遊休カウントをインクリメントすることを複数のサンプリング回数にわたって繰り返すための手段と
    をさらに備え、
    前記遊休頻度を決定するための前記手段が、前記サンプリング回数に対する前記遊休カウントの比率を決定するための手段を備える、
    請求項１８に記載のシステム。
  20. 前記第１の遊休頻度が前記第１のしきい値未満である場合に電力に基づいて動的クロックおよび電圧スケーリング（ＤＣＶＳ）を適用するための手段をさらに備える、請求項１７に記載のシステム。
  21. 前記第１の遊休頻度が前記第１のしきい値以上である場合に前記第１の遊休頻度を第２のしきい値と比較するための手段をさらに備え、前記第２のしきい値が、前記第１のしきい値よりも高い遊休頻度を表し、
    前記第１の処理サブシステムに供給される前記クロック周波数と前記電圧とのうちの少なくとも一方を下げるための前記手段が、前記第１の遊休頻度が前記第１のしきい値以上であり前記第１の遊休頻度が前記第２のしきい値以上である場合に、前記第１の処理サブシステムに供給される前記クロック周波数と前記電圧とのうちの少なくとも一方を下げるための手段を備える、
    請求項１７に記載のシステム。
  22. ＤＣＶＳを適用するための前記手段が、
    前記第１の処理サブシステムに関連付けられる電力測定値を決定するための手段と、
    前記電力測定値が電力しきい値未満である場合に、前記第１の処理システムに供給される前記クロック周波数と前記電圧とのうちの少なくとも一方を上げるための手段と
    を備える、請求項２０に記載のシステム。
  23. 前記第１の処理サブシステムとパイプライン化構成で結合された第２の処理サブシステムの第２の遊休頻度を決定するための手段と、
    前記第２の遊休頻度を前記第１のしきい値と比較するための手段と、
    前記第２の遊休頻度が前記第１のしきい値以上である場合に、前記第２の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるための手段と
    をさらに備える、請求項１７に記載のシステム。
  24. マルチダイパッケージにおける適応電力制御のためのシステムであって、
    第１のダイ中の第１の遊休モニタシステムと、前記第１の遊休モニタシステムが前記第１のダイ中の第１の処理サブシステムに関連付けられ、前記第１の処理システムが１つまたは複数の処理コアを備える、
    前記第１のダイ中の第１の制限管理コントローラと、前記第１の制限管理コントローラが前記第１の処理サブシステムに関連付けられ、前記第１の制限管理コントローラが、
    前記第１の遊休モニタシステムによって提供される情報を使用して前記第１の処理サブシステムの第１の遊休頻度を決定することと、
    前記第１の遊休頻度を第１のしきい値と比較することと
    を行うように構成されている、
    前記第１の遊休頻度が前記第１のしきい値以上である場合に、前記第１の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成された、前記第１のダイ中の第１の動的クロックおよび電圧スケーリング（ＤＣＶＳ）管理コントローラと、
    第２のダイ中の第２の遊休モニタシステムと、前記第２のダイが前記第１のダイとパイプライン化構成で結合され、前記第２の遊休モニタシステムが前記第２のダイ中の第２の処理サブシステムに関連付けられ、前記第２の処理システムが１つまたは複数の処理コアを備える、
    前記第２のダイ中の第２の制限管理コントローラと、前記第２の制限管理コントローラが前記第２の処理サブシステムに関連付けられ、前記第２の制限管理コントローラが、
    前記第２の遊休モニタシステムによって提供される情報を使用して前記第２の処理サブシステムの第２の遊休頻度を決定することと、
    前記第２の遊休頻度を前記第１のしきい値と比較することと
    を行うように構成されている、
    前記第２の遊休頻度が前記第１のしきい値以上である場合に、前記第２の処理サブシステムに供給されるクロック周波数と電圧とのうちの少なくとも一方を下げるように構成された、前記第２のダイ中の第２のＤＣＶＳ管理コントローラと
    を備えるシステム。
  25. 前記第１の遊休モニタシステムが複数の第１の遊休モニタを備え、各第１の遊休モニタが前記第１のサブシステムの複数の処理コアのうちの１つに関連付けられ、
    前記第１の制限管理コントローラが、前記複数の第１の遊休モニタによって提供される前記情報を使用して前記第１のサブシステムの前記複数の処理コアの各々の遊休ステータスを決定するように構成され、
    前記第１の制限管理コントローラが、前記第１の処理サブシステムの前記処理コアの各々の前記遊休ステータスに基づいて前記第１の遊休頻度を決定するように構成され、
    前記第２の遊休モニタシステムが複数の第２の遊休モニタを備え、各第２の遊休モニタが前記第２の処理サブシステムの複数の処理コアのうちの１つに関連付けられ、
    前記第２の制限管理コントローラが、前記複数の第２の遊休モニタによって提供される前記情報を使用して前記第２のサブシステムの前記複数の処理コアの各々の遊休ステータスを決定するように構成され、
    前記第２の制限管理コントローラが、前記第２の処理サブシステムの前記処理コアの各々の前記遊休ステータスに基づいて前記第２の遊休頻度を決定するように構成された、
    請求項２４に記載のシステム。
  26. 前記第１の制限管理コントローラが、
    前記第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定することと、
    前記第１のサブシステムのすべての処理コアが同時に遊休である場合に、第１の遊休カウントをインクリメントすることと、
    前記第１のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定して前記第１の遊休カウントをインクリメントすることを複数のサンプリング回数にわたって繰り返すことと、
    前記サンプリング回数に対する前記遊休カウントの比率を決定することによって前記第１の遊休頻度を決定することと
    を行うようにさらに構成され、
    前記第２の制限管理コントローラが、
    前記第２のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定することと、
    前記第２のサブシステムのすべての処理コアが同時に遊休である場合に、第２の遊休カウントをインクリメントすることと、
    前記第２のサブシステムのすべての処理コアが同時に遊休であるかどうかを決定して前記第２の遊休カウントをインクリメントすることを複数のサンプリング回数にわたって繰り返すことと、
    前記サンプリング回数に対する前記第２の遊休カウントの比率を決定することによって前記第２の遊休頻度を決定することと
    を行うようにさらに構成された、
    請求項２５に記載のシステム。
  27. 前記第１のＤＣＶＳ管理コントローラが、前記第１の遊休頻度が前記第１のしきい値未満である場合に電力に基づいてＤＣＶＳを適用するように構成され、
    前記第２のＤＣＶＳ管理コントローラが、前記第２の遊休頻度が前記第１のしきい値未満である場合に電力に基づいて前記ＤＣＶＳを適用するように構成された、
    請求項２４に記載のシステム。
  28. 前記第１の制限管理コントローラが、前記第１の遊休頻度が前記第１のしきい値以上である場合に前記第１の遊休頻度を第２のしきい値と比較するようにさらに構成され、前記第２のしきい値が、前記第１のしきい値よりも高い遊休頻度を表し、
    前記第１のＤＣＶＳ管理コントローラが、前記第１の遊休頻度が前記第１のしきい値以上であり前記第１の遊休頻度が前記第２のしきい値以上である場合に、前記第１の処理サブシステムに供給される前記クロック周波数と前記電圧とのうちの少なくとも一方を下げるように構成され、
    前記第２の制限管理コントローラが、前記第２の遊休頻度が前記第１のしきい値以上である場合に前記第２の遊休頻度を前記第２のしきい値と比較するようにさらに構成され、
    前記第２のＤＣＶＳ管理コントローラが、前記第２の遊休頻度が前記第１のしきい値以上であり前記第２の遊休頻度が前記第２のしきい値以上である場合に、前記第２の処理サブシステムに供給される前記クロック周波数と前記電圧とのうちの少なくとも一方を下げるように構成された、
    請求項２４に記載のシステム。
  29. 前記第１のＤＣＶＳ管理コントローラが、前記第１の処理サブシステムに関連付けられる第１の電力測定値を決定することと、前記第１の電力測定値が電力しきい値未満である場合に、前記第１の処理システムに供給される前記クロック周波数と前記電圧とのうちの少なくとも一方を上げることと、を行うように構成されることによってＤＣＶＳを適用するように構成され、
    前記第２のＤＣＶＳ管理コントローラが、前記第２の処理サブシステムに関連付けられる第２の電力測定値を決定することと、前記第２の電力測定値が前記電力しきい値未満である場合に、前記第２の処理システムに供給される前記クロック周波数と前記電圧とのうちの少なくとも一方を上げることと、を行うように構成されることによってＤＣＶＳを適用するように構成された、
    請求項２７に記載のシステム。
  30. 前記第１の処理サブシステムが複数のニューラル処理コアを備え、
    前記第２の処理サブシステムが複数のニューラル処理コアを備える、
    請求項２４に記載のシステム。
JP2023558210A 2021-04-01 2022-02-16 適応型の動的クロックおよび電圧スケーリング Active JP7470261B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/220,603 US11449125B1 (en) 2021-04-01 2021-04-01 Adaptive dynamic clock and voltage scaling
US17/220,603 2021-04-01
PCT/US2022/016592 WO2022211920A1 (en) 2021-04-01 2022-02-16 Adaptive dynamic clock and voltage scaling

Publications (2)

Publication Number Publication Date
JP2024513743A true JP2024513743A (ja) 2024-03-27
JP7470261B2 JP7470261B2 (ja) 2024-04-17

Family

ID=80595222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023558210A Active JP7470261B2 (ja) 2021-04-01 2022-02-16 適応型の動的クロックおよび電圧スケーリング

Country Status (8)

Country Link
US (1) US11449125B1 (ja)
EP (1) EP4314989A1 (ja)
JP (1) JP7470261B2 (ja)
KR (1) KR102666973B1 (ja)
CN (1) CN117136344A (ja)
BR (1) BR112023019234A2 (ja)
TW (1) TW202307619A (ja)
WO (1) WO2022211920A1 (ja)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6397343B1 (en) * 1999-03-19 2002-05-28 Microsoft Corporation Method and system for dynamic clock frequency adjustment for a graphics subsystem in a computer
US7149909B2 (en) * 2002-05-09 2006-12-12 Intel Corporation Power management for an integrated graphics device
JP2010039802A (ja) * 2008-08-06 2010-02-18 Nec Corp マルチプロセッサシステム、スケジューリング方法およびそのプログラム
JP2011044072A (ja) * 2009-08-24 2011-03-03 Panasonic Corp アイドル状態検出回路、半導体集積回路、信号処理装置、アイドル状態検出方法
US8996330B2 (en) * 2011-01-06 2015-03-31 Qualcomm Incorporated Method and system for managing thermal policies of a portable computing device
US8650423B2 (en) * 2011-10-12 2014-02-11 Qualcomm Incorporated Dynamic voltage and clock scaling control based on running average, variant and trend
JP2013097443A (ja) 2011-10-28 2013-05-20 Hitachi Ltd 標準作業手順書生成装置、標準作業手順書生成方法、及びコンピュータプログラム
US9117508B2 (en) * 2012-01-19 2015-08-25 Rambus Inc. Integrated circuit with adaptive power state management
US20140089699A1 (en) * 2012-09-27 2014-03-27 Advanced Micro Devices Power management system and method for a processor
KR101659705B1 (ko) * 2013-02-05 2016-09-26 퀄컴 인코포레이티드 보장된 과도 데드라인들로 중앙 프로세싱 유닛 전력을 제어하기 위한 시스템 및 방법
JP6221792B2 (ja) * 2014-02-05 2017-11-01 富士通株式会社 情報処理装置、情報処理システム、および情報処理システムの制御方法
US20150355700A1 (en) * 2014-06-10 2015-12-10 Qualcomm Incorporated Systems and methods of managing processor device power consumption
US10296067B2 (en) * 2016-04-08 2019-05-21 Qualcomm Incorporated Enhanced dynamic clock and voltage scaling (DCVS) scheme
US10635159B2 (en) * 2016-05-27 2020-04-28 Qualcomm Incorporated Adaptive voltage modulation circuits for adjusting supply voltage to reduce supply voltage droops and minimize power consumption
US10331195B2 (en) * 2016-06-06 2019-06-25 Qualcomm Incorporated Power and performance aware memory-controller voting mechanism
JP7072640B2 (ja) * 2017-05-19 2022-05-20 モヴィディウス リミテッド 畳み込み効率を向上させる方法、システム、及び装置
CN107239348B (zh) * 2017-06-23 2020-05-15 厦门美图移动科技有限公司 一种多核处理器调度方法、装置及移动终端
WO2020136659A1 (en) * 2018-12-24 2020-07-02 Telefonaktiebolaget Lm Ericsson (Publ) Efficient mechanism for executing software-based switching programs on heterogenous multicore processors

Also Published As

Publication number Publication date
EP4314989A1 (en) 2024-02-07
BR112023019234A2 (pt) 2023-10-17
US20220317758A1 (en) 2022-10-06
TW202307619A (zh) 2023-02-16
US11449125B1 (en) 2022-09-20
KR102666973B1 (ko) 2024-05-20
WO2022211920A1 (en) 2022-10-06
CN117136344A (zh) 2023-11-28
JP7470261B2 (ja) 2024-04-17
KR20230137489A (ko) 2023-10-04

Similar Documents

Publication Publication Date Title
US9377830B2 (en) Data processing device with power management unit and portable device having the same
US8468373B2 (en) Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state
US8848577B2 (en) Bandwidth management
WO2014148174A1 (ja) 電子機器
WO2014133880A1 (en) Thermal management of an electronic device based on sensation model
US10296069B2 (en) Bandwidth-monitored frequency hopping within a selected DRAM operating point
US9454329B2 (en) Mirroring memory commands to memory devices
US11960338B2 (en) Activity smoothener circuit controlling rates of change of localized processing activity in an integrated circuit (IC), and related methods
JP2024513743A (ja) 適応型の動的クロックおよび電圧スケーリング
US20230368832A1 (en) Memory calibration system and method
US20170139469A1 (en) Power-minimizing voltage rail selection in a portable computing device
US9817759B2 (en) Multi-core CPU system for adjusting L2 cache character, method thereof, and devices having the same
US20150161070A1 (en) Method and system for managing bandwidth demand for a variable bandwidth processing element in a portable computing device
US11520628B2 (en) Cooperative dynamic clock and voltage scaling (DCVS) between two processor systems
TWI763158B (zh) 記憶體共享
WO2022154895A1 (en) Core voltage regulator energy-aware task scheduling
US10852807B2 (en) Hybrid powering off of storage component memory cells
WO2024001192A1 (zh) 片上系统、片上系统的电压控制方法及终端

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230921

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240405

R150 Certificate of patent or registration of utility model

Ref document number: 7470261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150