JP2024502717A - 相互接続のための保護された層を作成するためのデバイスおよび方法、およびパッケージ化された量子構造内のデバイス - Google Patents

相互接続のための保護された層を作成するためのデバイスおよび方法、およびパッケージ化された量子構造内のデバイス Download PDF

Info

Publication number
JP2024502717A
JP2024502717A JP2023535864A JP2023535864A JP2024502717A JP 2024502717 A JP2024502717 A JP 2024502717A JP 2023535864 A JP2023535864 A JP 2023535864A JP 2023535864 A JP2023535864 A JP 2023535864A JP 2024502717 A JP2024502717 A JP 2024502717A
Authority
JP
Japan
Prior art keywords
chip layer
qubit
layer
backside
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023535864A
Other languages
English (en)
Inventor
アブラハム、デイビッド
ダイアル、オリバー
コット、ジョン
ショーン ペトラルカ、ケビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/123,350 external-priority patent/US12033981B2/en
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2024502717A publication Critical patent/JP2024502717A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Semiconductor Memories (AREA)

Abstract

半導体デバイスは、第１チップ層前面および第１チップ層裏面を有する第１チップ層、バンプ接合のセットを用いて前記第１チップ層前面に動作可能に結合されたキュビットチップ層前面、およびキュビットチップ層裏面、を有するキュビットチップ層、前記第１チップ層裏面または前記キュビットチップ層裏面のうちの少なくとも一方に接続されたスルーシリコンビア（ＴＳＶ）のセット、および前記キュビットチップ層裏面または前記第１チップ層裏面のうちの少なくとも一方に接合されたキャップウェハ金属を備える。

Description

本開示は、キュビットまたはインタポーザウェハの裏面の高品質表面にアクセスするための超電導スルーシリコンビア（ＴＳＶ）の使用に関する。薄型化されたキュビットウェハの頂部に特殊キャップウェハを取り付けるために金属接合が用いられ、内部に長距離接続が製造された完全に密閉された金属チャネルが形成される。
量子コンピューティングは、概して、コンピューティングおよび情報処理機能を実行するための量子力学現象の利用である。量子コンピュータは、０および１の両方の重ね合わせを含む量子ビット上で動作し、複数の量子ビットをもつれさせて干渉を用いることができる。キュビット（例えば、量子二進数）は、古典的ビットの量子力学版である。超伝導キュビットは、巨視的なレベルで量子力学的な挙動（例えば、量子情報処理の容易化）を示し得るので、完全に動作可能な量子コンピュータへの有望な道を提供する。超伝導キュビットは、マルチレベルシステムであり、２つの最低エネルギーレベル（０および１）がキュビットを構成する。量子コンピューティングにおける課題の１つが、量子情報（例えば、キュビット状態）を保護し、動的な量子計算中の誤差を軽減することである。典型的な量子回路パッケージングは、デバイスおよび信号伝達／読み出しに利用される内向き表面のみを有するバンプ接合により接合された２つのチップを含む。キュビットチップ表面は、キュビット、およびキュビットにもつれさせることを可能にする相互接続のために利用される。これら２つの層の間で機能を混合させることは可能であるが、線の交差パターンは、様々な位置におけるクロスオーバーを提供するためにバンプ接合がしばしば利用されることを意味する。垂直接続を用いて配置された２つの高品質表面のみを有することで、構築され得る構造のタイプが限定される。例えば、１つの非限定的なシナリオにおいて、キュビット表面上に実装された最近傍結合では、より遠くのキュビットに接続の第２セットを追加することは、クロスオーバーを実現するために、インタポーザ表面まで、およびキュビット表面までの結合ラインの転送を必要とする。これにより、結合が潜在的により低い品質になり、レイアウトが大幅に複雑になるので、信号クロストークの増加につながる可能性がある。
以下では、本発明の１つまたは複数の実施形態の基本的な理解を提供するための概要を提示する。この概要は、主要または重要な要素を識別するように、または特定の実施形態の範囲または請求項の範囲を画定するようには意図されていない。その唯一の目的は、後で提示されるより詳細な説明の前置きとして、概念を簡略化された形式で提示することである。本明細書において説明される１つまたは複数の実施形態において、システム、コンピュータ実装方法、装置および／またはコンピュータプログラム製品は、超電導スルーシリコンビアを用いてキュビットまたはインタポーザウェハの裏面上の高品質表面にアクセスすることを容易にする。薄型化されたキュビットウェハの頂部における特殊キャップウェハとして金属接合が利用され、内部に長距離接続が製造された完全に密閉された金属チャネルが形成される。
一実施形態によれば、デバイスは、第１チップ層前面および第１チップ層裏面を使用した第１チップ層；バンプ接合のセットを用いて前記第１チップ層前面に動作可能に結合されたキュビットチップ層前面、およびキュビットチップ層裏面、を使用したキュビットチップ層；前記第１チップ層裏面または前記キュビットチップ層裏面のうちの少なくとも一方に接続されたスルーシリコンビア（ＴＳＶ）のセット；および前記キュビットチップ層裏面または前記第１チップ層裏面のうちの少なくとも一方に接合されたキャップウェハ金属を備える。
任意選択的な態様において、第１チップは、インタポーザチップである。
任意選択的な態様において、前記キュビットチップ層裏面または前記第１チップ層裏面のうちの前記少なくとも一方は、フィルタに動作可能に結合されている。
任意選択的な態様において、前記キュビットチップ層裏面または前記第１チップ層裏面のうちの前記少なくとも一方は、キュビットフィードラインに動作可能に結合されている。
任意選択的な態様において、前記キュビットチップ層裏面または前記第１チップ層裏面のうちの前記少なくとも一方は、共振器に動作可能に結合されている。
任意選択的な態様において、前記キュビットチップ層裏面または前記第１チップ層裏面のうちの前記少なくとも一方は、カプラに動作可能に結合されている。
別の態様において、デバイスの相互接続に関連付けられたＱファクタは、少なくとも１０００００である。
さらに別の態様において、デバイスの相互接続に関連付けられたＱファクタは、約５０００００から２０００００００の範囲内である。
一実施形態によれば、方法は、第１チップ層前面および第１チップ層裏面を有する第１チップ層を形成する段階；前記第１チップ層前面上にバンプ接合のセットを形成する段階；前記バンプ接合のセットを用いて前記第１チップ層前面に動作可能に結合されたキュビットチップ層前面、およびキュビットチップ層裏面、を有するキュビットチップ層を形成する段階；前記第１チップ層裏面または前記キュビットチップ層裏面のうちの少なくとも一方に接続されたスルーシリコンビア（ＴＳＶ）のセットを形成する段階；および前記キュビットチップ層裏面または前記第１チップ層裏面のうちの少なくとも一方に接合されたキャップウェハ金属を形成する段階を備える。
任意選択的な態様において、前記方法は、前記キュビットチップ層裏面または前記第１チップ層裏面のうちの前記少なくとも一方をフィルタに結合させる段階をさらに備える。
任意選択的な態様において、前記方法は、前記キュビットチップ層裏面または前記第１チップ層裏面をキュビットフィードラインに結合させる段階をさらに備える。
任意選択的な態様において、前記方法は、前記キュビットチップ層裏面または前記第１チップ層裏面を共振器に結合させる段階をさらに備える。
任意選択的な態様において、前記方法は、前記キュビットチップ層裏面または前記第１チップ層裏面をカプラに結合させる段階をさらに備える。
実施形態による例示的なシステム実装のブロック図を示す。
実施形態による例示的な量子回路パッケージングを示す。
実施形態による例示的なキュビットチップ表面上面格子を示す。
実施形態による、パッケージ化された構造内の相互接続およびデバイスのための保護された層を作成するための例示的なフローチャートを示す。
実施形態による多層超電導デバイスの例示的な概略図を示す。
本明細書において説明される１つまたは複数の実施形態が容易にされ得る例示的な非限定的な動作環境のブロック図を示す。
本開示の１つまたは複数の実施形態による例示的な非限定的なクラウドコンピューティング環境のブロック図を示す。
本開示の１つまたは複数の実施形態による例示的な非限定的な抽象化モデル層のブロック図を示す。
以下の詳細な説明は、例示に過ぎず、実施形態および／または実施形態の用途または利用を限定するようには意図されていない。さらに、前述の発明の概要の章、または発明を実施するための形態の章において提示されるいかなる明示的または黙示的な情報によっても拘束される意図はない。ここで、全体を通して、同様の要素を指すために同様の参照符号が利用される図面を参照して、１つまたは複数の実施形態を説明する。以下の説明において、１つまたは複数の実施形態のより完全な理解を提供すべく、多くの具体的な詳細が、説明の目的で記載される。しかしながら、様々な場合において、これら特定の詳細なしで１つまたは複数の実施形態が実施され得ることは明白である。
本開示は概して、超電導ＴＳＶを利用してキュビットまたはインタポーザウェハの裏面の高品質表面にアクセスするシステム、デバイスおよび方法に関する。接着剤または酸化ケイ素などの損失物質への近接から新しい表面を保護すべく、薄型化されたキュビットウェハの頂部の特殊キャップウェハ上に金属接合が形成されることで、長距離接続が内部に製造されている完全に密閉された金属チャネルが形成される。
量子計算は、古典的コンピューティングビットの代わりに、本質的な単位としてキュビットを利用する。キュビット（例えば、量子二進数）は、古典的ビットの量子力学版である。古典的ビットが２つの基礎状態（例えば、０または１）のうちの一方のみで使用し得るのに対し、キュビットは、それらの基礎状態の重ね合わせ（例えば、α｜０＞＋β｜１＞。ここで、αおよびβは｜α｜２＋｜β｜２＝１となるような複素スカラである）で使用でき、これにより、いくつかのキュビットが、同じ数の古典的ビットよりも飛躍的に多い情報を理論上保持することが可能になる。したがって、量子コンピュータ（例えば、単なる古典的ビットの代わりにキュビットを使用するコンピュータ）は理論上、古典的コンピュータでは極めて困難であり得る問題を迅速に解決できる。古典的コンピュータのビットは、単純な二進数であり、０または１のいずれかの値である。スイッチ、バルブ、磁石、コイン等の２つの別個の状態を有するほぼ全てのデバイスは、古典的ビットを表すように機能し得る。キュビットは、量子の神秘性を帯びており、０と１の状態の重ね合わせを占め得る。キュビットは０．６３などの中間値を有し得るものではなく、キュビットの状態が測定された場合、結果は０または１のいずれかである。しかし、計算の過程において、キュビットは、例えば、６３パーセントの０の状態および３７パーセントの１の状態の混合であるかのように機能し得る。一般的な量子プログラムは、計算の量子および古典的部分の調整を必要とする。量子プログラムでは、量子アルゴリズムの指定に伴う処理および抽象化を識別すること、アルゴリズムを実行可能な形式へ変換すること、実験またはシミュレーションを実行すること、および結果を分析することは有益である。これらの処理全体にわたる概念は、中間表現を利用している。計算の中間表現（ＩＲ）は、そのソース言語記述でもターゲット機械命令でもなく、その間にある何かである。コンパイラは、プログラムを変換および最適化する処理の最中に、いくつかのＩＲを利用し得る。入力は、量子アルゴリズムを説明するソースコードであり、時間パラメータをコンパイルする。出力は、高レベルＩＲを用いて表される量子／古典的プログラムの組み合わせである。量子および古典的コンピュータの間の差異は、量子コンピュータが確率論的であることであり、したがって、アルゴリズム出力の測定値は、アルゴリズム固有の信頼区間内で適切な解決手段を提供する。次に、計算は、満足できる確からしさの解決手段が実現され得るまで、繰り返される。
量子力学の法則を用いて情報を処理することにより、量子コンピュータは、分子計算、光学的光子、最適化およびさらに多くのものなど、計算タスクを実行するための新規の手段を提供する。そのような計算タスクを効率的に実行するために、多くのアルゴリズムが導入される。また、多様な趣向の超伝導キュビット、スピンキュビットおよび様々な材料システム内の電荷キュビットを含む、キュビットの多くの有望な固体実装が実証されてきた。典型的な量子回路パッケージングは、デバイスおよび信号伝達／読み出しに利用される内向き表面のみを有する２つのチップを含む。キュビットチップ表面は、キュビット、およびキュビットにもつれさせることを可能にする相互接続のために利用される。インタポーザ表面は、読み出し共振器、フィルタ、供給および読み出し線のために利用される。これら２つの層の間で機能を混合させることは可能であるが、それぞれの線の交差パターンは、これらの位置におけるクロスオーバーを提供するためにバンプ接合が利用されることを意味する。垂直接続を用いて配置された２つの高品質表面のみを有することで、構築され得る構造の種類が限定される。例えば、２つの表面のみを用いてより複雑な相互作用スキームを配置すること（例えば、遠くのキュビットが共に結合することを可能にするために）は困難である。キュビット表面上に実装された最近傍結合では、より遠くのキュビットに接続の第２セットを追加することは、クロスオーバーを実現すべく、インタポーザ表面まで、およびキュビット表面までの結合ラインの転送を必要とする。これにより、結合が潜在的により低い品質になり、レイアウトが大幅に複雑になるので、信号クロストークの増加につながる可能性がある。
概して、集積回路（ＩＣ）へとパッケージ化されるマイクロチップを形成するために用いられる様々な処理が存在する。特に、半導体ドーピングは、例えばトランジスタソースおよびドレインを概して拡散および／またはイオン注入によりドーピングすることによる電気特性の修正である。また、導体（例えば、ポリシリコン、アルミニウム、銅等）および絶縁体（例えば、様々な形態の二酸化ケイ素、窒化ケイ素等）の両方の膜が用いられる。これらの様々なコンポーネントの構造を作成することにより様々なトランジスタが共に構築およびワイヤ接続されることで、現代のマイクロ電子デバイスの複雑回路が形成され得る。基本的な製造処理の１つが、基板へのパターンの後続の転送のために半導体基板上のパターンが形成される半導体リソグラフィである。
半導体デバイスは、様々な電子および電気光学用途で用いられる。ＩＣは、典型的には、半導体ウェハ上に形成されたトランジスタ、コンデンサ、抵抗器および導電性相互接続層など、半導体デバイスの様々な回路構成から形成される。半導体製造処理において、導電性相互接続層は、半導体デバイスと共に、単一のウェハ上に製造される。相互接続層は、ＩＣを貫通して形成された穴（またはビア）のネットワークにより接続されている。特に、スルーシリコンビア（ＴＳＶ）は、半導体ウェハを完全に通過する電気コンタクトである。
ＩＣ内の導電性相互接続層およびビアの複雑な構造を製造することは、半導体ＩＣ製造の処理集約的かつコスト影響部分である。したがって、本明細書における実施形態は、超電導ＴＳＶを利用してキュビットまたはインタポーザウェハの裏面上の高品質表面にアクセスすることを提案する。接着剤または酸化ケイ素などの損失物質への近接から新しい表面を保護すべく、薄型化されたキュビットウェハの頂部へ特殊キャップウェハ上に金属接合が形成されることで、長距離接続が内部に製造されている完全に密閉された金属チャネルが形成される。実施形態は、キュビット底面上に既に存在している最近傍接続に加え、長距離バス接続のための第２相互接続層を容易にする。
図１は、本明細書において説明される１つまたは複数の実施形態による、図示された変数計算コンポーネントを用いてデータにアクセスしてそのデータを処理することができる例示的なシステム１００のブロック図を示す。システム１００は、大量の様々な形式のデータを評価および識別し、機械学習を使用し、かつ、ニューラルネットワークまたは他のタイプのモデルをトレーニングする処理を容易化できる。また、システム１００は、本明細書において説明される１つまたは複数の実施形態による文脈で、個々のレベルでの予測的な推奨を生成できる。本開示において説明されるシステム（例えば、システム１００等）、装置または処理の態様は、機械内で具現化される、例えば、１つまたは複数の機械に関連付けられた１つまたは複数のコンピュータ可読媒体（または複数の媒体）において具現化される、機械実行可能なコンポーネントを構成し得る。そのようなコンポーネントは、１つまたは複数の機械、例えば、コンピュータ、コンピューティングデバイス、仮想機械等により実行された場合、本明細書において説明されるオペレーションを機械に実行させ得る。本明細書において説明される１つまたは複数の実施形態において使用される同様の要素の繰り返しの説明は、簡潔さを目的として省略されている。
システム１００は、大量の様々な形式のデータを評価および識別する処理を容易化できる。また、システム１００は、本明細書において説明される１つまたは複数の実施形態による文脈をもたらす個々のレベルでの予測的な推奨を生成できる。本開示において説明されるシステム（例えば、システム１００等）、装置または処理の態様は、機械内で具現化される、例えば、１つまたは複数の機械に関連付けられた１つまたは複数のコンピュータ可読媒体（または複数の媒体）において具現化される、機械実行可能なコンポーネントを構成し得る。そのようなコンポーネントは、１つまたは複数の機械、例えば、コンピュータ、コンピューティングデバイス、仮想機械等により実行された場合、説明されるオペレーションを機械に実行させ得る。本明細書において説明される１つまたは複数の実施形態において使用される同様の要素の繰り返しの説明は、簡潔さを目的として省略されている。
システム１００は、サーバデバイス、１つまたは複数のネットワークおよび１つまたは複数のデバイス（不図示）を任意選択的に含み得る。システム１００は、第１チップ層前面および第１チップ層裏面を使用した第１チップ層、バンプ接合のセットを用いて第１チップ層前面に動作可能に結合されたキュビットチップ層前面およびキュビットチップ層裏面を使用したキュビットチップ層、第１チップ層裏面またはキュビットチップ層裏面のうちの少なくとも一方に接続されたスルーシリコンビア（ＴＳＶ）のセット、およびキュビットチップ層裏面または第１チップ層裏面のうちの少なくとも一方に金属接合されたキャップウェハを含むがこれらに限定されない、図２、図３および図５においてより詳細に示される様々なコンポーネントを動作可能に結合させ得る量子回路パッケージ１０６を組み込んだ量子回路１０４も含んでよく、またはそうでなければ、当該量子回路１０４に関連付けられてよい。
一実装において、量子回路１０４は、図２に示される半導体パッケージ構造２００を組み込んでおり、半導体パッケージ構造２００は、第１チップ層（またはインタポーザチップ２０６）を使用した、前面および第１チップ層裏面を有する第１チップ層２０６を含む。キュビットチップ層１０８は、キュビットチップ層前面およびキュビットチップ層裏面を有し、キュビットチップ層前面は、バンプ接合２０４のセットを用いて第１チップ層前面に動作可能に結合されている。例えば、発振器または共振器に関連して、デバイスの相互接続に関連付けられた品質（Ｑ）ファクタは、およそ１０００００であり、約５０００００から２００００００の範囲内である。相互接続など、他の例では、これは、損失により特徴付けられる。キュビットチップ層裏面または第１チップ層裏面のうちの一方は、フィルタ、キュビットフィードライン、共振器またはカプラ（不図示）に動作可能に結合され得る。スルーシリコンビア（ＴＳＶ）のセットは、第１チップ層裏面またはキュビットチップ層裏面のうちの少なくとも一方に接続されており、キャップウェハ金属は、キュビットチップ層裏面または第１チップ層裏面のうちの少なくとも一方に接合され得る。非限定的なシナリオにおいて、キュビットチップ層の複数のキュビットが、露出面上にある。また、キュビットチップ層のキュビットのセットが、複数の面内バスおよび複数の埋め込み層バスにより接続されてよく、複数の面内バスは、第１キュビットチップ表面上にあり、複数の埋め込み層バスは、第２キュビットチップ表面上にある。キャップウェハは、少なくとも１つのキャビティであって、当該キャビティの内部の金属コーティングを含む、少なくとも１つのキャビティを使用し、金属コーティングは、接合金属と同じまたは異なる金属であり、この金属は、接合金属と接触して固体接地を提供し得る。また、相互接続材料は、ＩｎＳｎ、ＰｂＳｎ、ＳｎＡｇＣｕ、ＩｎＢｉＳｎ、ＩｎＳｎＡｇ、ＳｎＡｇ、ＩｎＡｇまたは任意の適切な材料のうちの少なくとも１つから成り得る。
特定の非限定的な実装では、例えば、所望の位置において半導体ウェハを貫通して開放し、次に、導電性材料を有するビアを充填させることにより、ウェハの前面からウェハの裏面へ延在する固体金属コンタクトを設けることによって、ＴＳＶが形成される。ＴＳＶを形成する際のいくつかの考慮事項は、ビアの導電性金属フィルを含み、導電性金属フィルは、下流処理技術と適合するよう、ウェハの前面およびウェハの裏面と実質的に同一平面上にある。製造の問題を最小化すべく、空隙が存在しないように導電性材料でビアを充填させることが望ましい。また、高純度低空隙導電性材料を利用した、かつ、既知の技術よりもビアのアスペクト比への依存度がより少ないＴＳＶの製造方法および構造を容易化することが望ましい。したがって、実施形態は、相互接続のための保護された層およびパッケージ化された構造内のデバイスを作成するための改良された技術を提供する。これらの実施形態では、２つのウェハ間の金属－金属接合と共に同一平面上の導波路（ＣＰＷ）またはストリップライン接続が上に形成された埋め込み金属化層を通じて、ＴＳＶにより複数のキュビットが接続されている。複数のキュビットは、露出面上にあり、複数の面内バスおよび複数の埋め込み層バスの両方により接続されていることで、複雑さが増している。複数の面内バスは、第１キュビットチップ表面上にあり、一方、複数の埋め込み層バスは、第２キュビットチップ表面上にある。インタポーザ、キュビットチップおよび埋め込み層から成るこの３面構造において、キャビティがシリコンキャップへとエッチングされ、接続線のための空間が容易化される。キャビティにより、バス線または他のデバイスの遮蔽が可能になり、これは、キャビティの内部の金属コーティングにより実現される。これにより、保護されたバスまたはデバイスの周りに完全なファラデーケージが形成されている。
システム１００は、任意の適切なコンピューティングデバイスまたはデバイスに通信可能に結合され得るコンピューティングデバイスのセットであってよく、その非限定的な例は、サーバコンピュータ、コンピュータ、モバイルコンピュータ、メインフレームコンピュータ、自動化試験システム、ネットワークストレージデバイス、通信デバイス、ウェブサーバデバイス、ネットワークスイッチングデバイス、ネットワークルーティングデバイス、ゲートウェイデバイス、ネットワークハブデバイス、ネットワークブリッジデバイス、制御システムまたは任意の他の適切なコンピューティングデバイスを含み得るが、これらに限定されるものではない。デバイスは、システム１００と情報を通信できる任意のデバイス、および／またはシステム１００により提供される情報を使用できる任意の他の適切なデバイスであり得る。システム１００、コンポーネント、モデルまたはデバイスには、１つまたは複数のネットワークを介してシステム、コンポーネント、モデル、デバイス等の間での通信を可能にする通信コンポーネント（不図示）が設けられ得ることが、理解されるべきである。
システム１００の様々なコンポーネントは、直接的に、または１つまたは複数のネットワークを介してのいずれかで、接続され得る。そのようなネットワークは、有線および無線ネットワークを含んでよく、これらは、限定されるわけではないが、セルラネットワーク、ワイドエリアネットワーク（ＷＡＮ）（例えば、インターネット）またはローカルエリアネットワーク（ＬＡＮ）を含み、それらの非限定的な例は、セルラ、ＷＡＮ、無線フィデリティ（Ｗｉ－Ｆｉ（登録商標））、Ｗｉ－Ｍａｘ、ＷＬＡＮ、無線通信、マイクロ波通信、衛星通信、光通信、音波通信または任意の他の適切な通信技術を含む。また、前述のシステムおよび／またはデバイスは、いくつかのコンポーネントの間での相互作用に関して説明された。そのようなシステムおよびコンポーネントは、これらのコンポーネントまたはこれらの内部の指定されたサブコンポーネント、指定されたコンポーネントまたはサブコンポーネントのうちのいくつか、および／または追加のコンポーネントを含み得ると理解され得る。また、サブコンポーネントは、親コンポーネント内に含まれるのではなく、他のコンポーネントに通信可能に結合されたコンポーネントとして実装され得る。なおさらに、１つまたは複数のコンポーネントおよび／またはサブコンポーネントは、集約した機能を提供する単一のコンポーネントへと組み合わされ得る。また、これらのコンポーネントは、簡潔さのために本明細書では具体的に説明されないが当業者には知られている１つまたは複数の他のコンポーネントとインタラクトし得る。
本願のコンピュータ処理システム、方法、装置、および／またはコンピュータプログラム製品は、技術、コンピュータ、ネットワークおよびインターネット等における発展を通じて生じる新しい問題を解決するために使用され得る。
量子回路入力／出力接続については、サイズおよび複雑さの要求が増している。３Ｄ集積および無線周波数パッケージング技術には、継続的な進展がある。また、室温マイクロ波デバイスおよび複雑超電導回路からの回路ＱＥＤの分野では、他の開発された技術がある。既存の回路設計および他の製造技術を適合させた多層マイクロ波集積量子回路アーキテクチャのために実装される多くの提案がある。量子情報処理は、多くの実装、特に超電導量子回路において、急速に発展している。超電導量子回路には、古典的集積回路のものと同様のスケーリング戦略を妨げてしまうという課題がある。キュビット強電磁相互作用により、効率的なもつれおよび制御、および、量子情報の劣化の影響を受けやすくなることが可能になる。結果として生じるクロストークは、量子状態またはデコヒーレンスの望ましくない混合に起因する。したがって、高Ｑキュビット（Ｑ≒１０６～１０９）も読み出し、制御およびフィードバックのために高速の低Ｑ（Ｑ≒１０３）要素に結合され得るので、クロストーク効果を妨げることが望ましい。また、高Ｑは、低損失の観点から、ＴＳＶ自体の品質により制限され得る。
図２の量子回路パッケージング２００に戻ると、概して、電子コンポーネントは、異なる技術を通じて共に接続され得る。そのような方法の１つが、ワイヤ接合を通じたものである。ワイヤ接合は、プリント回路基板（ＰＣＢ）または集積回路（ＩＣ）などの電子コンポーネント間に電気相互接続を形成するための周知の技術である。示されるように、量子回路パッケージ２００は、デバイスおよび信号伝達／読み出しのために利用される内向き表面を有する２つのチップを含む。量子回路は、典型的には、キュビットの２Ｄアレイである。この概略図は、キュビットチップ２０２がインタポーザチップ２０６を通じて配線および信号処理回路チップに接続されている２スタック表現である。キュビットチップ２０２は、キュビットチップ表面は、キュビット、およびキュビットにもつれさせることを可能にする相互接続のために利用される。インタポーザ表面２０６は、読み出し共振器、フィルタ、供給および読み出し線のために利用される。バンプ接合２０４は、キュビットチップ２０２に接続されており、低温はんだ材料から形成されており、接触点において行われる電気接続を可能にするサイズおよび／または形状で設けられている。バンプ接合２０４は、電子コネクタ（例えば、直流（ＤＣ）信号および／または無線周波数（ＲＦ）信号）を機械的にかつ電気的に第１基板に接続するために利用され得る。バンプ接合２０４は、第１基板を第２基板に機械的にかつ電気的に接続するためにも利用され得る。
長距離バスのマッピングは、信号を伝搬させるためにウェハに直接的に堆積した超伝導金属などの高品質表面にアクセスすることが問題である場合の課題である。信号の品質は、Ｑファクタにより特徴付けられ得る。上述のように、例えば、発振器または共振器に関連して、高Ｑは、低損失の観点から、ＴＳＶ自体の品質により制限され得る。Ｑファクタは、共振器については十分に説明されているが、低損失低インピーダンス伝送線については、そうではない。典型的には、キュビットは、４～５ＧＨｚの周波数を有するハーモニック共振器である。公開されている最も大きいデバイスは、＜１００キュビットであり、デバイスの振幅が低減された約４～５ＧＨｚの固有周波数を有する。これによって接続の損失が大きくなることがあり、キュビットコヒーレンス回数が著しく低減し得るので、量子計算における使用が制限され得る。高品質インタフェースには、これらの種類の誘電体材料に関連付けられた固有損失が原因で酸化物が存在しないことがあり、これにより、配線のためのあらゆるＣＭＯＳタイプの構造が排除される。垂直接続を用いて配置された２つの高品質表面のみを有することで、構築され得る構造の種類が限定される。例えば、これら２つの表面のみを用いることによってより複雑な相互作用スキームを配置すること（例えば、遠くのキュビットが共に結合することを可能にするために）は困難である。キュビット表面上に実装された最近傍結合では、遠くのキュビットに接続の第２セットを追加することは、クロスオーバーを実現するために、インタポーザ表面まで、およびキュビット表面までの結合ラインの転送を必要とする。これにより、結合が潜在的により低い品質の信号を有するようになり、レイアウトが複雑になるので、信号クロストークの増加につながる可能性がある。したがって、本明細書における実施形態は、超電導ＴＳＶを利用してキュビットまたはインタポーザウェハの裏面上の高品質表面にアクセスするための効率的な方法を提案する。クロストークが低減され、かつ、高品質接続が生成されることを保証するために、多層トポロジが提案される。また、下方の金属線へのインタポーザウェハ内の接続により、複雑な信号転送が可能になる。
図３は、例示的なキュビットチップ表面上面格子を示す。キュビットチップ表面３００において、キュビットは黒い正方形３０４である。チップが大きくなるほど、この構造は問題になる。キュビットチップ表面３００において、赤い線３０２は読み出し共振器である。これらの共振器は、典型的には、インタポーザチップ２０６上に存在し、これらのワイヤ３０２は、典型的には、キュビットをプログラムすることを可能にする。この格子からのキュビットチップ上のキュビット接続により、キュビットをもつれさせることが可能になる。これら２つの層の間で機能を混合させることは可能であるが、赤および黒の線の交差パターンは、これらの位置におけるクロスオーバーを提供するためにバンプ接合が利用され得ることを意味する。この設計において直面する２つの課題がある、すなわち、量子回路が２Ｄ最近傍格子を有していない場合である。左側のキュビットが右側のキュビットに接続されている場合、または頂部のキュビットが底部のキュビットに接続されている場合、配線の赤および黒の層が問題になる。また、２つの遠くのキュビットの間にそれぞれのバスを走らせることにより、バスは、邪魔になるキュビットを直接的に通り過ぎるように走り得る。これにより、追加のクロストークがもたらされることがあり、意図されていないキュビットに不注意な制御信号が印加されることがあり、したがって、最終的に、量子計算の劣化が生じ得る。隣接物に同時に接続された黒い層の間でもつれさせた長距離接続を有することが困難になる。このタイプのワイヤ交差により、短絡が生じ得る。チップに接続されたバンプ接合を用いて色々と試みられた場合でも、これは、実用的なトポロジ解決手段にはならない。これらの接続は、キュビット間の単一の光子相互作用であり、ここでは、赤い信号は高電力信号であり、キュビット間には非常に低い信号が存在する。例えば、高周波数マイクロ波パルスを有するプログラム信号が選ばれる場合において、共振器３０２が黒い線／キュビット３０４に近接しているときは、対象となる一方のキュビットをプログラムしようと試みられている間、やはり近接している他のキュビットが損なわれる。したがって、これらの接続は、クロストークに非常に影響を受けやすい。一実装において、左下の赤い線の共振器３０２は、キュビット３０４から出ている。これは、信号が出力へ抽出される縁部までキュビット間の道を横断している。チャネルのいずれかの側面上のキュビットと隣り合う高電力線がクロストークを生じさせることがあり、これは、絶え間ない問題とみなされている。
図４は、パッケージ化された構造内の相互接続およびデバイスのための保護された層を作成するための例示的なフローチャート４００を示す。４０２において、第１チップ層前面および第１チップ層裏面を有する第１チップ層が設けられる。４０４において、キュビットチップ層は、キュビットチップ層前面およびキュビットチップ層裏面を有し、キュビットチップ層前面は、バンプ接合のセットを用いて第１チップ層前面に動作可能に結合される。４０６において、スルーシリコンビア（ＴＳＶ）のセットが、第１チップ層裏面またはキュビットチップ層裏面のうちの少なくとも一方に接続される。４０８において、キャップウェハ金属が、キュビットチップ層裏面または第１チップ層裏面のうちの少なくとも一方に接合される。キュビットチップ層のキュビットは、露出面上にある。キュビットチップ層のキュビットのセットが、面内バスおよび埋め込み層バスにより接続される。また、超伝導金属は、信号を伝搬させるために、超電導ウェイバー（ｗａｉｖｅｒ）に直接的に堆積する。信号の品質は、Ｑファクタにより特徴付けられ得る。Ｑファクタは、共振器については十分に説明されているが、低損失低インピーダンス伝送線については、そうではない。上述のように、例えば、発振器または共振器に関連して、高Ｑは、低損失の観点から、ＴＳＶ自体の品質により制限され得る。デバイスの相互接続に関連付けられたＱファクタは、少なくとも１０００００である。デバイスの相互接続に関連付けられたＱファクタは、５０００００から２００００００までの範囲内である。キュビットチップ層裏面または第１チップ層裏面のうちの一方は、フィルタ、キュビットフィードライン、共振器またはカプラに動作可能に結合されている。キャップウェハは、相互接続材料を含む少なくとも１つのキャビティを備える。ワイヤ接合電子コンポーネントにおいて、接続材料は、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）または任意の他の適切な材料のうちの少なくとも１つから成り得る。提案される実施形態における相互接続材料は、ＩｎＳｎ、ＰｂＳｎ、ＳｎＡｇＣｕ、ＩｎＢｉＳｎ、ＩｎＳｎＡｇ、ＳｎＡｇ、ＩｎＡｇまたは任意の適切な材料、という材料のうちの少なくとも１つから成り得る。
図５は、多層超電導デバイス５００の例示的な概略図を示す。示されるように、キュビット５０４またはインタポーザチップ５０８の裏面上の高品質表面にアクセスするために、超電導ＴＳＶが利用される。接着剤または酸化ケイ素などの損失物質への近接から新しい表面を保護すべく、薄型化されたキュビットウェハ５０４の頂部へ特殊キャップウェハ５０２が金属接合されることで、長距離接続が内部に製造されている完全に密閉された金属チャネルが形成される。また、バンプ接合５０６がキュビットチップ５０４に接続される。一例として、これらの実施形態は、キュビット底面上に既に存在している最近傍接続に加え、長距離バス接続のための第２相互接続層を可能にすることを提案する。クロストークを軽減すべく、信号がキュビットからチップ５０４の裏面に至るまで横断でき、かつ、パターン化され、したがって、他方のキュビットまで戻る高品質金属（超伝導金属）相互接続に接触できるように、接続は、キュビットチップ５０４の裏面からになっている。２つの既存のチップ（例えば、キュビットチップ５０４およびインタポーザチップ５０８）の裏面上の追加の層の一方または両方の使用を含む、いくつかの他の可能なジオメトリが存在する。これらの非常に高品質な層は、配置されたフィルタ、キュビット、フィードライン、共振器またはカプラを有する。キャップウェハ５０２を取り付けるために利用される金属接合は、気密性であり得るが、要件に応じて、気密性であってよく、または気密性でなくてよい。これらの実施形態は、ＴＳＶが低損失を有し、キュビットチップ５０４の裏面がクリーンであり、かつ、超伝導金属およびインタフェースが効果的に機能することを想定している。これにより、酸化物を含まない裏面純金属にＴＳＶを接続させることによって高品質相互接続がもたらされる。また、デバイス５００を保護および準備するために、ハンドラまたはキャップウェハ５０２は、キュビットチップ５０４へ恒久的に取り付けられ得る。これらの実施形態において、配線は、互いに、また、ハンドラ内の雑音源により分離されている。インタポーザチップまたはウェハ５０８は、キュビットチップ５０４に接合された金属であり得るので、あらゆる酸化物を回避できる。
キュビットは、２つのウェハ（キュビットチップウェハおよびインタポーザチップウェハ）間の金属－金属接合と共にストリップライン接続が形成された埋め込み金属化層を通じて、ＴＳＶにより接続されている。ストリップラインは、ＴＳＶの裏面に接続している。キャビティは、接続線のための空間を残すために、シリコンキャップへエッチングされている。交差接続ワイヤのための物理空間を残すことは、任意選択的である。また、キュビットは、露出面上にあり、キュビットは、複雑さを上げるために、面内バスおよび埋め込み層バスの両方により接続されている。本明細書における実施形態は、この層がキュビットまたはインタポーザ裏面のいずれかであってよく、および／またはこれらの両方であってよい構造を提案する。従来の設計は主に、キャビティ内の金属－金属接合および３Ｄキャビティへの結合に重点を置いているが、これらの実施形態は、新規な相互接続スキームを提供する。従来の構造は、キャビティ内に密閉されたキュビットにも重点を置いている；しかしながら、本明細書における実施形態は、露出面上にキュビットを残し、ワイヤを用いてキュビットをキュビットに結合させることを提案する。従来の構造は明示的に、３Ｄ共振キャビティを利用しているが、本明細書における実施形態は、同一平面導波路（ＣＰＷ）を利用している。キュビットの従来の構造は、キャビティに埋め込まれた自立薄化基板上にある。本明細書における実施形態は、インピーダンスマッチングのためのＣＰＷおよびＴＳＶの間の遷移を説明でき、バスとしての埋め込み層共振器に重点を置いている。
開示された主題の様々な態様についての文脈を提供すべく、図６および以下の説明は、開示された主題の様々な態様が実装され得る適切な環境の一般的な説明を提供するように意図されている。図６は、本明細書において説明される１つまたは複数の実施形態が容易にされ得る非限定的な動作環境の一例のブロック図を示す。本明細書において説明される他の実施形態において使用される同様の要素の繰り返しの説明は、簡潔さのために省略される。
図６を参照して、本開示の様々な態様を実装するための適切な動作環境６００はまた、コンピュータ６１２を含み得る。コンピュータ６１２はまた、処理ユニット６１４、システムメモリ６１６およびシステムバス６１８を含み得る。システムバス６１８は、限定されるわけではないがシステムメモリ６１６を含むシステムコンポーネントを処理ユニット６１４に結合する。処理ユニット６１４は、様々な利用可能なプロセッサのいずれかであり得る。デュアルマイクロプロセッサおよび他のマルチプロセッサアーキテクチャはまた、処理ユニット６１４として使用され得る。システムバス６１８は、限定されるものではないが、業界標準アーキテクチャ（ＩＳＡ）、マイクロチャネルアーキテクチャ（ＭＳＡ）、拡張ＩＳＡ（ＥＩＳＡ）、インテリジェントドライブエレクトロニクス（ＩＤＥ）、ＶＥＳＡローカルバス（ＶＬＢ）、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）、カードバス、ユニバーサルシリアルバス（ＵＳＢ）、アドバンスドグラフィックスポート（ＡＧＰ）、Ｆｉｒｅｗｉｒｅ（登録商標）（ＩＥＥＥ１３９４）、スモールコンピュータシステムインタフェース（ＳＣＳＩ）を含む任意の様々な利用可能なバスアーキテクチャを用いる、メモリバスまたはメモリコントローラ、ペリフェラルバスまたは外部バスおよび／またはローカルバスを含むいくつかのタイプのバス構造のいずれかであり得る。
システムメモリ６１６はまた、揮発性メモリ６２０および不揮発性メモリ６２２を含み得る。起動中などにコンピュータ６１２内の要素間で情報を転送するための基本ルーチンを含む基本入力／出力システム（ＢＩＯＳ）が不揮発性メモリ６２２に格納される。コンピュータ６１２はまた、取り外し可能／取り外し不可能、揮発性／不揮発性コンピュータ記憶媒体を含み得る。図６は例えばディスクストレージ６２４を示す。ディスクストレージ６２４はまた、限定されるわけではないが、磁気ディスクドライブ、フロッピーディスクドライブ、テープドライブ、Ｊａｚドライブ、Ｚｉｐドライブ、ＬＳ－１００ドライブ、フラッシュメモリカードまたはメモリスティックのようなデバイスを含み得る。ディスクストレージ６２４はまた、他の記憶媒体と別に、または、組み合わせて記憶媒体を含み得る。システムバス６１８へのディスクストレージ６２４の接続を容易にすべく、インタフェース６２６などの取り外し可能または取り外し不可能インタフェースが典型的には用いられる。図６は、ユーザ、および適切な動作環境６００において説明された基本コンピュータリソースの間の仲介として動作するソフトウェアも示す。そのようなソフトウェアはまた、例えば、オペレーティングシステム６２８を含み得る。ディスクストレージ６２４に格納され得るオペレーティングシステム６２８は、コンピュータ６１２のリソースを制御し割り当てるように動作する。
システムアプリケーション６３０は、例えば、システムメモリ６１６またはディスクストレージ６２４のいずれかに格納されたプログラムモジュール６３２およびプログラムデータ６３４を通じて、オペレーティングシステム６２８によるリソースの管理を利用する。本開示は、様々なオペレーティングシステムまたはオペレーティングシステムの組み合わせで実装され得ることを理解されたい。ユーザは、入力デバイス６３６を通じて、コンピュータ６１２にコマンドまたは情報を入力する。入力デバイス６３６は、限定されるわけではないが、例えば、マウス、トラックボール、スタイラス、タッチパッド、キーボード、マイク、ジョイスティック、ゲームパッド、サテライトディッシュ、スキャナ、テレビチューナカード、デジタルカメラ、デジタルビデオカメラおよびウェブカメラ等のポインティングデバイスを含む。これらおよび他の入力デバイスは、インタフェースポート６３８を介し、システムバス６１８を通じて処理ユニット６１４に接続している。インタフェースポート６３８は、例えば、シリアルポート、パラレルポート、ゲームポートおよびユニバーサルシリアルバス（ＵＳＢ）を含む。出力デバイス６４０は、同じタイプのポートのいくつかを入力デバイス６３６として用いる。したがって、例えば、ＵＳＢポートは、入力をコンピュータ６１２に提供するために、および、コンピュータ６１２からの情報を出力デバイス６４０に出力するために用いられ得る。特殊なアダプタを必要とする数ある他の出力デバイス６４０の中でも特にモニタ、スピーカおよびプリンタのようないくつかの出力デバイス６４０があることを示すために、出力アダプタ６４２が提供される。出力アダプタ６４２は、限定ではなく例示として、出力デバイス６４０とシステムバス６１８との間の接続手段を提供するビデオおよびサウンドカードを含む。他のデバイスおよび／またはデバイスのシステムは、リモートコンピュータ６４４など、入力および出力能力の両方を提供することに留意すべきである。
コンピュータ６１２は、リモートコンピュータ６４４などの１つまたは複数のリモートコンピュータへの論理接続を用いて、ネットワーク環境内で動作し得る。リモートコンピュータ６４４は、コンピュータ、サーバ、ルータ、ネットワークＰＣ、ワークステーション、マイクロプロセッサベース機器、ピアデバイスまたは他の共通ネットワークノード等であってよく、典型的には、コンピュータ６１２に関して説明された要素の多くまたは全ても含み得る。簡潔にする目的で、メモリストレージデバイス６４６のみがリモートコンピュータ６４４と共に示される。リモートコンピュータ６４４は、ネットワークインタフェース６４８を通じて論理的にコンピュータ６１２に接続され、次に、通信接続６５０を介して物理的に接続される。ネットワークインタフェース６４８は、ローカルエリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、セルラネットワーク等のような有線および／または無線通信ネットワークを包含する。ＬＡＮ技術は、ファイバ分散データインタフェース（ＦＤＤＩ）、銅線分散データインタフェース（ＣＤＤＩ）、イーサネット（登録商標）およびトークンリング等を含む。ＷＡＮ技術は、限定されるわけではないが、ポイントツーポイントリンク、統合サービスデジタルネットワーク（ＩＳＤＮ（登録商標））およびその変形のような回路交換ネットワーク、パケット交換ネットワーク、およびデジタル加入者線（ＤＳＬ）を含む。通信接続６５０は、ネットワークインタフェース６４８をシステムバス６１８に接続するために使用されるハードウェア／ソフトウェアを指す。明確な例示のために、通信接続６５０がコンピュータ６１２の内部に示されているが、コンピュータ６１２の外部にあってもよい。ネットワークインタフェース６４８に接続するためのハードウェア／ソフトウェアはまた、例示の目的のみで、通常の電話グレードモデム、ケーブルモデム、ＤＳＬモデムを含むモデム、ＩＳＤＮ（登録商標）アダプタ、イーサネット（登録商標）カードなどの内部および外部技術を含み得る。
ここで、図７を参照すると、例示的なクラウドコンピューティング環境７５０が示される。示されるように、クラウドコンピューティング環境７５０は、クラウドコンシューマにより用いられるローカルコンピューティングデバイス（例えば、パーソナルデジタルアシスタント（ＰＤＡ（登録商標））またはセルラ電話７５４Ａ、デスクトップコンピュータ７５４Ｂ、ラップトップコンピュータ７５４Ｃおよび／または自動車コンピュータシステム７５４Ｎなど）が通信し得る１つまたは複数のクラウドコンピューティングノード７１０を含む。図７には示されていないが、クラウドコンピューティングノード７１０は、クラウドコンシューマによって用いられるローカルコンピューティングデバイスが通信できる量子プラットフォーム（例えば、量子コンピュータ、量子ハードウェア、量子ソフトウェア等）をさらに有し得る。ノード７１０は、互いに通信し得る。ノードは、上で説明されたようなプライベートクラウド、コミュニティクラウド、パブリッククラウドまたはハイブリッドクラウドまたはそれらの組み合わせなどの１つまたは複数のネットワークにおいて、物理的または仮想的にグループ化（不図示）されてよい。これにより、クラウドコンピューティング環境７５０は、クラウドコンシューマがローカルコンピューティングデバイス上のリソースを維持する必要がないサービスとしてのインフラストラクチャ、プラットフォーム、および／またはソフトウェアを提供することが可能になる。図７に示されるコンピューティングデバイス７５４Ａ～Ｎのタイプは、例示のみが意図されており、コンピューティングノード７１０およびクラウドコンピューティング環境７５０は、任意のタイプのネットワークおよび／または（例えば、ウェブブラウザを用いる）ネットワークアドレス指定可能な接続を介して任意のタイプのコンピュータ化されたデバイスと通信できることが理解されよう。
ここで図８を参照すると、クラウドコンピューティング環境７５０（図７）によって提供される機能抽象化層のセットが示されている。図８に示されているコンポーネント、層および機能は、例示のみが意図されており、本発明の実施形態はこれらに限定されないことを予め理解すべきである。示されているように、以下の層および対応する機能が提供される。
ハードウェアおよびソフトウェア層８６０には、ハードウェアコンポーネントおよびソフトウェアコンポーネントが含まれている。ハードウェアコンポーネントの例は、メインフレーム８６１；ＲＩＳＣ（縮小命令セットコンピュータ）アーキテクチャベースサーバ８６２；サーバ８６３；ブレードサーバ８６４；ストレージデバイス８６５；およびネットワークおよびネットワーキングコンポーネント８６６を含む。いくつかの実施形態において、ソフトウェアコンポーネントは、ネットワークアプリケーションサーバソフトウェア８６７、量子プラットフォームルーティングソフトウェア８６８および／または量子ソフトウェア（図８には示されていない）を含む。
仮想化層８７０は、仮想サーバ８７１；仮想ストレージ８７２；仮想プライベートネットワークを含む仮想ネットワーク８７３；仮想アプリケーションおよびオペレーティングシステム８７４；および仮想クライアント８７５である、仮想エンティティの例が提供され得る抽象化層を提供する。
１つの例において、管理層８８０は、以下で説明される機能を提供し得る。リソースプロビジョニング８８１は、クラウドコンピューティング環境内でタスクを実行するために利用されるコンピューティングリソースおよび他のリソースの動的な調達を提供する。計測および価格設定８８２は、クラウドコンピューティング環境内でリソースが利用されるときのコスト追跡、およびこれらのリソースの消費に対して請求書作成または請求書送付を提供する。１つの例において、これらのリソースは、アプリケーションソフトウェアライセンスを含み得る。セキュリティは、クラウドコンシューマおよびタスクについての識別情報検証、ならびに、データおよび他のリソースに対する保護を提供する。ユーザポータル８８３は、クラウドコンピューティング環境へのアクセスをコンシューマおよびシステム管理者に提供する。サービスレベル管理８８４は、必要なサービスレベルが満たされるように、クラウドコンピューティングリソースの割り当ておよび管理を提供する。サービスレベルアグリーメント（ＳＬＡ）計画および履行８８５は、将来の要件がＳＬＡに従って予測されるクラウドコンピューティングリソースの事前構成および調達を提供する。
ワークロード層８９０は、クラウドコンピューティング環境が利用され得る機能の例を提供する。この層から提供され得るワークロードおよび機能の非限定的な例は、マッピングおよびナビゲーション８９１；ソフトウェア開発およびライフサイクル管理８９２；仮想クラスルーム教育配信８９３；データ分析処理８９４；トランザクション処理８９５；および量子状態準備ソフトウェア８９６を含む。
本発明は、統合の任意の可能な技術的詳細レベルにおけるシステム、方法、装置および／またはコンピュータプログラム製品であってよい。コンピュータプログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体（または複数の媒体）を含み得る。
コンピュータ可読記憶媒体は、命令実行デバイスにより用いられる命令を保持および格納できる有形のデバイスであり得る。コンピュータ可読記憶媒体は、限定されるわけではないが、例えば、電子ストレージデバイス、磁気ストレージデバイス、光学ストレージデバイス、電磁ストレージデバイス、半導体ストレージデバイス、または前述のものの任意の適切な組み合わせであり得る。コンピュータ可読記憶媒体のより具体的な例の非網羅的リストは、ポータブルコンピュータディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭまたはフラッシュメモリ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ポータブルコンパクトディスクリードオンリメモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリスティック、フロッピーディスク、命令が記録されたパンチカードまたは溝内の隆起構造などの機械的にエンコードされたデバイス、および前述のものの任意の適切な組み合わせも含み得る。本明細書において用いられる場合、コンピュータ可読記憶媒体は、電波または他の自由に伝搬する電磁波、導波路または他の伝送媒体を伝搬する電磁波（例えば、光ファイバケーブルを通過する光パルス）またはワイヤを介して伝送される電気信号などの一時的な信号それ自体であると解釈されるべきではない。
本明細書において説明されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスへ、または、ネットワーク、例えば、インターネット、ローカルエリアネットワーク、ワイドエリアネットワークおよび／または無線ネットワークを介して外部コンピュータまたは外部ストレージデバイスへダウンロードされ得る。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータおよび／またはエッジサーバを含み得る。コンピューティング／処理デバイス内のネットワークアダプタカードまたはネットワークインタフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に格納するためにコンピュータ可読プログラム命令を転送する。本発明のオペレーションを実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、または、Ｓｍａｌｌｔａｌｋ（登録商標）またはＣ＋＋等のオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語などの手続き型プログラミング言語を含む１つまたは複数のプログラミング言語の任意の組み合わせで書かれたソースコードまたはオブジェクトコードのいずれかであり得る。コンピュータ可読プログラム命令は、ユーザのコンピュータ上で全体的に、ユーザのコンピュータ上で部分的に、スタンドアロンのソフトウェアパッケージとして、ユーザのコンピュータ上で部分的かつリモートコンピュータ上で部分的に、または、リモートコンピュータまたはサーバ上で全体的に実行され得る。後者のシナリオにおいて、リモートコンピュータは、ローカルエリアネットワーク（ＬＡＮ）またはワイドエリアネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを通じてユーザのコンピュータに接続されてよく、または、接続は、（例えば、インターネットサービスプロバイダを用いてインターネットを通じて）外部コンピュータに対して行われ得る。いくつかの実施形態において、本発明の態様を実行すべく、例えば、プログラマブルロジック回路、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）またはプログラマブルロジックアレイ（ＰＬＡ）を含む電子回路は、コンピュータ可読プログラム命令の状態情報を利用して電子回路をパーソナライズすることによって、コンピュータ可読プログラム命令を実行し得る。
本発明の態様は、本明細書において、本発明の実施形態による方法、装置（システム）およびコンピュータプログラム製品のフローチャート図および／またはブロック図を参照して説明されている。フローチャート図および／またはブロック図のブロック、および、フローチャート図および／またはブロック図のブロックの組み合わせは、コンピュータ可読プログラム命令によって実装され得ることが理解され得る。これらのコンピュータ可読プログラム命令は、機械を生成するために、汎用コンピュータ、専用コンピュータまたは他のプログラマブルデータ処理装置のプロセッサに提供されてよく、これにより、コンピュータまたは他のプログラマブルデータ処理装置のプロセッサを介して実行される命令は、フローチャートおよび／またはブロック図のブロックまたは複数のブロックにおいて指定される機能／動作を実装するための手段を作成する。これらのコンピュータ可読プログラム命令はまた、コンピュータ、プログラマブルデータ処理装置および／または他のデバイスに、特定の方式で機能するよう指示できるコンピュータ可読記憶媒体に格納されてよく、これにより、命令を格納したコンピュータ可読記憶媒体は、フローチャートおよび／またはブロック図のブロックまたは複数のブロックにおいて指定された機能／動作の態様を実装する命令を含む製造品を含む。コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブルデータ処理装置または他のデバイス上にロードされ得ることにより、一連の動作行為を、コンピュータ、他のプログラマブル装置または他のデバイス上で実行させて、コンピュータ実装処理を生成し、これにより、コンピュータ、他のプログラマブル装置または他のデバイス上で実行される命令が、フローチャートおよび／またはブロック図のブロックまたは複数のブロックにおいて指定される機能／動作を実装する。
図内のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法およびコンピュータプログラム製品の可能な実装のアーキテクチャ、機能および動作を示す。これに関して、フローチャートまたはブロック図におけるブロックは、指定された論理機能を実装するための１つまたは複数の実行可能命令を含むモジュール、セグメント、または命令の部分を表し得る。いくつかの代替的な実装において、ブロックに示される機能は、図に示された順序とは別の順序で行われ得る。例えば、連続して示される２つのブロックは、実際には、実質的に同時に実行されてよく、または、ブロックは、場合によっては、関与する機能に応じて、逆の順序で実行されてよい。また、ブロック図および／またはフローチャート図のブロック、および、ブロック図および／またはフローチャート図におけるブロックの組み合わせは、指定された機能または動作を実行し、または専用ハードウェアおよびコンピュータ命令の組み合わせを実行する専用ハードウェアベースシステムにより実装され得ることが留意され得る。
コンピュータおよび／または複数のコンピュータ上で実行されるコンピュータプログラム製品のコンピュータ実行可能命令の一般的文脈において主題を上で説明したが、当業者であれば、本開示は、他のプログラムモジュールとの組み合わせでも実装され得ることを認識し得る。概して、プログラムモジュールは、特定のタスクを実行し、および／または特定の抽象データタイプを実装するルーチン、プログラム、コンポーネント、データ構造等を含む。また、当業者であれば、本発明のコンピュータ実装方法は、シングルプロセッサまたはマルチプロセッサコンピュータシステム、ミニコンピューティングデバイス、メインフレームコンピュータ、および、コンピュータ、ハンドヘルドコンピューティングデバイス（例えばＰＤＡ（登録商標）、電話）、マイクロプロセッサベースまたはプログラマブルコンシューマ用または産業用電子機器等を含む他のコンピュータシステム構成で実施され得ることを理解し得る。示されている態様は、通信ネットワークを介してリンクされたリモート処理デバイスによりタスクが実行される分散型コンピューティング環境においても実施され得る。しかしながら、本開示の全てではなくいくつかの態様は、スタンドアロンのコンピュータで実施され得る。分散型コンピューティング環境では、プログラムモジュールは、ローカルおよびリモート両方のメモリストレージデバイスに位置し得る。
本願において用いられる場合、「コンポーネント」、「システム」、「プラットフォーム」、「インタフェース」等の用語は、コンピュータ関連エンティティ、または、１つまたは複数の特定の機能を有する動作機械に関連するエンティティを指してよく、および／または含み得る。本明細書において開示されるエンティティは、ハードウェア、ハードウェアおよびソフトウェアの組み合わせ、ソフトウェア、または実行中のソフトウェアのいずれかであり得る。例えば、コンポーネントは、限定されるわけではないが、プロセッサ上で実行される処理、プロセッサ、オブジェクト、実行可能ファイル、実行のスレッド、プログラムおよび／またはコンピュータであり得る。例示として、サーバ上で実行されているアプリケーションおよびサーバの両方が、コンポーネントであり得る。１つまたは複数のコンポーネントは、処理および／または実行のスレッド内に存在してよく、コンポーネントは、１つのコンピュータに局在してよく、および／または、２つまたはそれより多くのコンピュータの間で分散されてよい。別の例において、それぞれのコンポーネントは、様々なデータ構造が格納された様々なコンピュータ可読媒体から実行され得る。コンポーネントは、例えば、１つまたは複数のデータパケット（例えば、ローカルシステム、分散システムにおける別のコンポーネントと、および／または、インターネットなどのネットワーク上で信号を介して他のシステムとインタラクトする１つのコンポーネントからのデータ）を有する信号に従って、ローカルおよび／またはリモートの処理を介して通信し得る。別の例として、コンポーネントは、プロセッサによって実行されるソフトウェアまたはファームウェアアプリケーションにより動作させられる電気または電子回路により動作させられる機械部品により提供される特定の機能を有する装置であり得る。そのような場合において、プロセッサは、装置の内部または外部にあってよく、ソフトウェアまたはファームウェアアプリケーションの少なくとも一部を実行できる。さらに別の例として、コンポーネントは、機械部品なしで電子コンポーネントを通じて特定の機能を提供する装置であってよく、この電子コンポーネントは、電子コンポーネントの機能を少なくとも部分的に与えるソフトウェアまたはファームウェアを実行するためのプロセッサまたは他の手段を含み得る。一態様において、コンポーネントは、例えばクラウドコンピューティングシステム内で、仮想機械を介して電子コンポーネントをエミュレートできる。
加えて、「または」という用語は、排他的な「または」ではなく、包括的な「または」を意味することが意図されている。すなわち、別段の定めがない限り、または、文脈から明らかでない限り、「ＸはＡまたはＢを使用する」は、自然な包括的な入れ替えのいずれかを意味することが意図されている。すなわち、ＸはＡを使用する、ＸはＢを使用する、または、ＸはＡおよびＢの両方を使用する場合、「ＸはＡまたはＢを使用する」が前述の実例のいずれかのもとで満たされる。また、本明細書および添付図面において用いられる「ａ」および「ａｎ」という冠詞は概して、別段の定めがない限り、または単数形を指していることが文脈から明らかではない限り、「１つまたは複数の」を意味すると解釈されるべきである。本明細書において用いられる場合、「例」および／または「例示的」という用語は、例、実例または例示として機能することを意味するために利用される。疑義を回避するために、本明細書において開示される主題は、そのような例に限定されない。加えて、「例」および／または「例示的」として本明細書において説明されるあらゆる態様または設計は、他の態様または設計より好ましい、または有利であると必ずしも解釈されるわけではなく、当業者に知られている同等の例示的な構造および技術を除外するように意図されてもいない。
本明細書において使用される「プロセッサ」という用語は、限定されるわけではないが、シングルコアプロセッサ；ソフトウェアマルチスレッド実行能力を有するシングルプロセッサ；マルチコアプロセッサ；ソフトウェアマルチスレッド実行能力を有するマルチコアプロセッサ；ハードウェアマルチスレッド技術を有するマルチコアプロセッサ；並列プラットフォーム；および分散共有メモリを有する並列プラットフォームを含む実質的に任意のコンピューティング処理ユニットまたはデバイスを指し得る。追加的に、プロセッサは、集積回路、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルロジックコントローラ（ＰＬＣ）、コンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェアコンポーネント、または本明細書において説明される機能を実行するために設計されたそれらの任意の組み合わせを指し得る。さらに、プロセッサは、空間利用を最適化し、または、ユーザ機器の性能を向上させるべく、限定されるわけではないが、分子および量子ドットベースのトランジスタ、スイッチおよびゲートなど、ナノスケールアーキテクチャを利用し得る。プロセッサはまた、コンピューティング処理ユニットの組み合わせとして実装され得る。本開示において、「ストア」、「ストレージ」、「データストア」、「データストレージ」、「データベース」、およびコンポーネントのオペレーションおよび機能に関連する実質的に任意の他の情報ストレージコンポーネントなどの用語は、「メモリ」またはメモリを含むコンポーネントにおいて具現化される「メモリコンポーネント」エンティティを指すために利用される。本明細書において説明されるメモリおよび／またはメモリコンポーネントは、揮発性メモリまたは不揮発性メモリのいずれかであり得るか、または、揮発性および不揮発性メモリの両方を含み得ることが理解されるべきである。限定ではなく例示として、不揮発性メモリは、リードオンリメモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能ＲＯＭ（ＥＥＰＲＯＭ）、フラッシュメモリ、または、不揮発性ランダムアクセスメモリ（ＲＡＭ）（例えば、強誘電体ＲＡＭ（ＦｅＲＡＭ））を含み得る。揮発性メモリは、例えば外部キャッシュメモリとして動作し得るＲＡＭを含み得る。限定ではなく例示として、ＲＡＭは、シンクロナスＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブルデータレートＳＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、拡張ＳＤＲＡＭ（ＥＳＤＲＡＭ）、シンクリンクＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクトＲａｍｂｕｓ ＲＡＭ（ＤＲＲＡＭ）、ダイレクトＲａｍｂｕｓダイナミックＲＡＭ（ＤＲＤＲＡＭ）およびＲａｍｂｕｓダイナミックＲＡＭ（ＲＤＲＡＭ）など、多くの形式で利用可能である。追加的に、本明細書におけるシステムまたはコンピュータ実装方法の開示されるメモリコンポーネントは、これらおよび任意の他の適切なタイプのメモリを含むことに限定されることなく、これらおよび任意の他の適切なタイプのメモリを含むことが意図されている。
上述のものは、システムおよびコンピュータ実装方法の単なる例を含む。当然ながら、本開示を説明する目的で、コンポーネントまたはコンピュータ実装方法の想定されるあらゆる組み合わせを説明することは不可能であるが、当業者であれば、本開示の多くのさらなる組み合わせおよび入れ替えが可能であることを認識し得る。さらに、「含む」、「有する」および「備える」等の用語が詳細な説明、特許請求の範囲、添付書類および図面において用いられる限り、そのような用語は、「備える」という用語が請求項において移行句として使用される場合に解釈されるのと同様の方式で包括的であることが意図されている。
様々な実施形態の説明は、例示の目的で提示されており、網羅的であるように、または開示された実施形態に限定されるようには意図されていない。説明された実施形態の範囲および趣旨から逸脱することなく、当業者には多くの修正および変形が明らかであり得る。本明細書において用いられる専門用語は、実施形態の原理、市場で見られる技術の実際の適用または技術的改善を最も良く説明するように、または、本明細書において開示された実施形態を当業者が理解することを可能にするように選ばれている。

Claims (18)

  1. 第１チップ層前面および第１チップ層裏面を有する第１チップ層；
    バンプ接合のセットを用いて前記第１チップ層前面に動作可能に結合されたキュビットチップ層前面、およびキュビットチップ層裏面、を有するキュビットチップ層；
    前記第１チップ層裏面または前記キュビットチップ層裏面のうちの少なくとも一方に接続されたスルーシリコンビア（ＴＳＶ）のセット；および
    前記キュビットチップ層裏面または前記第１チップ層裏面のうちの少なくとも一方に接合されたキャップウェハ金属
    を備えるデバイス。
  2. 前記キュビットチップ層裏面または前記第１チップ層裏面のうちの前記少なくとも一方は、フィルタに動作可能に結合されている、請求項１に記載のデバイス。
  3. 前記キュビットチップ層裏面または前記第１チップ層裏面のうちの前記少なくとも一方は、キュビットフィードラインに動作可能に結合されている、請求項１または２に記載のデバイス。
  4. 前記キュビットチップ層裏面または前記第１チップ層裏面のうちの前記少なくとも一方は、共振器に動作可能に結合されている、請求項１から３のいずれか一項に記載のデバイス。
  5. 前記キュビットチップ層裏面または前記第１チップ層裏面のうちの前記少なくとも一方は、カプラに動作可能に結合されている、請求項１から４のいずれか一項に記載のデバイス。
  6. 前記キャップウェハ金属は、少なくとも１つのキャビティであって、前記キャビティの内部の金属コーティングを使用した、少なくとも１つのキャビティを有し、前記金属コーティングは、接合金属と同じまたは異なる金属であり、前記金属コーティングは、前記接合金属に接触して接地を形成している、請求項１から５のいずれか一項に記載のデバイス。
  7. 相互接続材料がＩｎＳｎ、ＰｂＳｎ、ＳｎＡｇＣｕ、ＩｎＢｉＳｎ、ＩｎＳｎＡｇ、ＳｎＡｇまたはＩｎＡｇのうちの少なくとも１つから成っている、請求項６に記載のデバイス。
  8. 前記キュビットチップ層の複数のキュビットが露出面上にある、請求項１から７のいずれか一項に記載のデバイス。
  9. 前記キュビットチップ層のキュビットのセットが複数の面内バスおよび複数の埋め込み層バスにより接続されており、ここで、前記複数の面内バスは、第１キュビットチップ表面上にあり、前記複数の埋め込み層バスは、第２キュビットチップ表面上にある、請求項１から８のいずれか一項に記載のデバイス。
  10. 第１チップ層前面および第１チップ層裏面を有する第１チップ層を形成する段階；
    前記第１チップ層前面上にバンプ接合のセットを形成する段階；
    前記バンプ接合のセットを用いて前記第１チップ層前面に動作可能に結合されたキュビットチップ層前面、およびキュビットチップ層裏面、を有するキュビットチップ層を形成する段階；
    前記第１チップ層裏面または前記キュビットチップ層裏面のうちの少なくとも一方に接続されたスルーシリコンビア（ＴＳＶ）のセットを形成する段階；および
    前記キュビットチップ層裏面または前記第１チップ層裏面のうちの少なくとも一方に接合されたキャップウェハ金属を形成する段階
    を備える方法。
  11. 前記キュビットチップ層裏面または前記第１チップ層裏面のうちの前記少なくとも一方をフィルタに結合させる段階をさらに備える、請求項１０に記載の方法。
  12. 前記キュビットチップ層裏面または前記第１チップ層裏面をキュビットフィードラインに結合させる段階をさらに備える、請求項１０または１１に記載の方法。
  13. 前記キュビットチップ層裏面または前記第１チップ層裏面を共振器に結合させる段階をさらに備える、請求項１０から１２のいずれか一項に記載の方法。
  14. 前記キュビットチップ層裏面または前記第１チップ層裏面をカプラに結合させる段階をさらに備える、請求項１０から１３のいずれか一項に記載の方法。
  15. キャビティの内部の金属コーティングを使用した、複数のキャビティを有し、前記金属コーティングは、接合金属と同じまたは異なる金属であり、この金属コーティングは、前記接合金属と接触して接地を形成している、前記キャップウェハ金属を形成する段階をさらに備える、請求項１０から１４のいずれか一項に記載の方法。
  16. 露出面上に複数のキュビットを形成する段階をさらに備える、請求項１０から１５のいずれか一項に記載の方法。
  17. 前記キュビットチップ層のキュビットチップのセットを複数の面内バスおよび複数の埋め込み層バスと接続する段階、ここで、前記複数の面内バスは、第１キュビットチップ表面上にあり、前記複数の埋め込み層バスは、第２キュビットチップ表面上にある、をさらに備える、請求項１６に記載の方法。
  18. 第１チップ層前面および第１チップ層裏面を有する第１チップ層；
    バンプ接合のセットを用いて前記第１チップ層前面に動作可能に結合されたキュビットチップ層前面、およびキュビットチップ層裏面、を有するキュビットチップ層；
    前記第１チップ層裏面または前記キュビットチップ層裏面のうちの少なくとも一方に接続されたスルーシリコンビア（ＴＳＶ）のセット；および
    前記キュビットチップ層裏面または前記第１チップ層裏面のうちの少なくとも一方に接合されたキャップウェハ金属、ここで、前記キャップウェハ金属は、相互接続材料を含む少なくとも１つのキャビティを有する
    を備え、
    前記キュビットチップ層裏面または前記第１チップ層裏面のうちの前記少なくとも一方は、フィルタ、キュビットフィードライン、共振器またはカプラのうちの少なくとも１つに動作可能に結合されている；および
    前記キュビットチップ層のキュビットのセットが露出面上にあり、前記キュビットのセットは、複数の面内バスおよび複数の埋め込み層バスにより接続されている
    デバイス。
JP2023535864A 2020-12-16 2021-12-13 相互接続のための保護された層を作成するためのデバイスおよび方法、およびパッケージ化された量子構造内のデバイス Pending JP2024502717A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/123,350 2020-12-16
US17/123,350 US12033981B2 (en) 2020-12-16 Create a protected layer for interconnects and devices in a packaged quantum structure
PCT/EP2021/085415 WO2022128877A1 (en) 2020-12-16 2021-12-13 Protection of interconnects and devices in a packaged quantum bit structure

Publications (1)

Publication Number Publication Date
JP2024502717A true JP2024502717A (ja) 2024-01-23

Family

ID=79259270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023535864A Pending JP2024502717A (ja) 2020-12-16 2021-12-13 相互接続のための保護された層を作成するためのデバイスおよび方法、およびパッケージ化された量子構造内のデバイス

Country Status (5)

Country Link
EP (1) EP4264671A1 (ja)
JP (1) JP2024502717A (ja)
CN (1) CN116615801A (ja)
AU (1) AU2021399002A1 (ja)
WO (1) WO2022128877A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9971970B1 (en) * 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
CN109075186B (zh) * 2015-12-15 2023-09-05 谷歌有限责任公司 超导凸起接合件

Also Published As

Publication number Publication date
US20220189922A1 (en) 2022-06-16
CN116615801A (zh) 2023-08-18
WO2022128877A1 (en) 2022-06-23
EP4264671A1 (en) 2023-10-25
AU2021399002A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US10833121B2 (en) Vertical silicon-on-metal superconducting quantum interference device
JP7292781B2 (ja) マイクロストリップ導波路を備えた縦型トランスモン・キュービット
US20220058508A1 (en) Multipole filter on a quantum device with multiplexing and signal separation
JP2023554397A (ja) 超伝導量子回路のためのマルチレイヤード・パッケージング
JP7418092B2 (ja) トレンチ形成されたキュービットのための電気リード線
KR101618189B1 (ko) 슬롯형 도파관 변조기 디바이스를 위한 슬롯형 y-커플링 도파관
US10937671B2 (en) Conductive heat spreader and heat sink assembly for optical devices
JP2024502717A (ja) 相互接続のための保護された層を作成するためのデバイスおよび方法、およびパッケージ化された量子構造内のデバイス
US12033981B2 (en) Create a protected layer for interconnects and devices in a packaged quantum structure
AU2021399002A9 (en) Protection of interconnects and devices in a packaged quantum bit structure
AU2021405024B2 (en) Offset embedded ground plane cutout
CN112585772B (zh) 混合凸块下金属化部件
US20220209770A1 (en) Programmable and reprogrammable quantum circuit
Manzalini Edge Intelligence: edge computing meets artificial intelligence