JP2024095597A - 電流センスを有するパワーデバイス - Google Patents

電流センスを有するパワーデバイス Download PDF

Info

Publication number
JP2024095597A
JP2024095597A JP2023217823A JP2023217823A JP2024095597A JP 2024095597 A JP2024095597 A JP 2024095597A JP 2023217823 A JP2023217823 A JP 2023217823A JP 2023217823 A JP2023217823 A JP 2023217823A JP 2024095597 A JP2024095597 A JP 2024095597A
Authority
JP
Japan
Prior art keywords
circuit
transistor
sensing
electronic device
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023217823A
Other languages
English (en)
Inventor
フィル ニーヴス、
Neaves Philip
フロリン ウドレア、
Udrea Florin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Gan Devices Ltd
Original Assignee
Cambridge Gan Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/089,799 external-priority patent/US20240222487A1/en
Priority claimed from LU503269A external-priority patent/LU503269B1/en
Application filed by Cambridge Gan Devices Ltd filed Critical Cambridge Gan Devices Ltd
Publication of JP2024095597A publication Critical patent/JP2024095597A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2644Adaptations of individual semiconductor devices to facilitate the testing thereof
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/27Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0009Devices or circuits for detecting current in a converter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】高い直線性、精度及び高感度を維持し、動的Ron変化にも高い耐性を持つ電流センシング回路を提供する。【解決手段】電子デバイスは、パワートランジスタQ1、抵抗センシング負荷R_S及び抵抗センシング負荷に接続されたドレインを含むセンシングトランジスタQ2を含むパワーデバイス回路10と、フィードバック回路40と、パワーデバイス回路をフィードバック回路に接続するスイッチング回路30と、を含む。オペアンプの第1入力及び抵抗センシング負荷は、スイッチング回路にてパワートランジスタに選択的に接続され、オペアンプ401の第2入力及びトランスコンダクタ402は、スイッチング回路にてセンシングトランジスタに選択的に接続される。パワートランジスタのオン時、トランスコンダクタの出力電流はメインドレインと検出トランジスタのドレインの電位差に比例し、抵抗センシング負荷に生じる電圧はゼロとなる。【選択図】図3

Description

本開示は、パワー半導体デバイス及びパワー半導体デバイスにおける電流センスに関する。特に、本開示は、ヘテロ構造のAlGaN/GaN高電子移動度トランジスタの使用に関するが、これに限定されない。
窒化ガリウム(GaN)は、パワー及びRF半導体デバイスに適したワイドバンドギャップ材料である。
GaN技術により、パワーエレクトロニクスやRFエレクトロニクスの分野で重要性の高い、高い電子移動度と高い飽和速度を持つトランジスタを実現することができる。GaN材料には、パワーデバイスにおいてさらなる利点がある。この材料のワイドバンドギャップ(Eg=3.39eV)は、高い臨界電場(Ec=3.3MV/cm)をもたらし、同じ耐圧のシリコンベースのデバイスと比較した場合、より短いドリフト領域を持つデバイスの設計につながり、その結果、より低いオン抵抗が得られる。
窒化アルミニウムガリウム(AlGaN)/GaNヘテロ構造の使用により、ヘテロ界面に2次元電子ガス(2DEG)を形成することができ、キャリアは非常に高い移動度(μ=2000cm/(Vs))に達することができる。加えて、AlGaN/GaNヘテロ構造に存在するピエゾ分極電荷は、2DEG層に高い電子密度(例えば1e13cm-2)をもたらす。これらの特性は、非常に競争力のある性能パラメータを持つ高電子移動度トランジスタ(HEMT)やショットキーバリアダイオードの開発を可能にする。AlGaN/GaNヘテロ構造を用いたパワーデバイスの開発には、多くの研究が集中している。ノーマリーオン(ショットキーゲートベースの技術)及びノーマリーオフ(絶縁ゲート及びp-GaNゲート技術)のHEMTデバイスを可能にするいくつかの技術がある。
パワーエレクトロニクスでは、保護回路やセンシング回路(電流センシング、過電圧保護、温度センシングなど)を、多くの場合エンハンスメントモードのメインパワースイッチに統合する必要がある。その中でも電流センシングは、パワーデバイスに実装されるべき重要な回路のひとつである。
一部の電流センシング装置では、電流の検出及び/又は測定を補助するためセンシング抵抗が設けられている。センシング抵抗に生じる電流センシング信号(VCS)は、一般に、センシング抵抗を通る電流に比例する。理想的には、センシング抵抗を流れる電流は、意図された電流範囲全体にわたって、また所望の動作温度範囲全体(例えば、-55℃~150℃)にわたって、メインパワーデバイスを流れる電流の一定割合である。
しかしながら、既存の電流センシングデバイスには、一方ではデバイスの感度と、他方では条件の変化に対する電流検出/精度の直線性との間にトレードオフが存在する。これは、高いVcs信号がデバイスの感度を高める一方で、低いVcs信号が電流センシング信号の直線性と温度や製造工程のばらつきに対する電流センシング信号の精度を向上させるからである。直線性と精度の観点から、信号Vcsは理想的にはゼロボルトに近く、電流の全範囲にわたって、センシングHEMTを流れる電流がメインパワーデバイスを流れる電流の一定割合になるようにする。
信号Vcsは、いくつかの理由により温度の影響を受ける可能性がある。例えば、トランジスタや抵抗など、電流センシングデバイスに使用されるいくつかの構成要素の抵抗値は、温度によって変化する可能性がある。さらに、例えばメインHEMTトランジスタと電流センシングHEMTトランジスタ間の正確な電流分担比も温度によって変化する可能性がある。
さらに、シリコンベースのパワーデバイスや他の半導体ベースのパワーデバイスとは異なり、GaN HEMTは動的オン状態抵抗(Ron)として知られる状態に悩まされる。この状態は、事前に高電圧ストレスがメインデバイスに印加されたときのオン状態抵抗の変動として説明することができる。動的オン状態抵抗は、長期動作時のデバイス電力損失の観点から重要であるが、電流センシング動作においても2次的な影響を及ぼす。例えば、高電圧ストレスが印加された場合、GaNデバイスのメインHEMTと電流センシングトランジスタのみが動的Ronの影響を受け、センシング負荷抵抗Rcsはほとんど影響を受けない。これは、電流範囲全体にわたる電流センシングの直線性と、温度に対する電流センシングの精度をさらに悪化させる。
そのため、本出願人は、様々な条件下で感度と測定精度のトレードオフを改善した電流センシング装置の必要性を認識している。
US6433386(B1)は、製造後に多くの利用可能なセンス電流比を達成できるセンス電場効果トランジスタ(FET)と、その製造方法を記載している。センスFETは、並列に接続された金属-酸化膜-半導体電場効果トランジスタ(MOSFET)セルのメインセルアレイと、メインセルのソースに接続されたメインパッドを含む。
US10818786(B1)は、基板上に形成された第1のヘテロ接合トランジスタと、基板上に形成された第2のヘテロ接合トランジスタとを備え、第2のヘテロ接合トランジスタが第1のパワーヘテロ接合トランジスタのセンシング及び保護機能に使用される、III窒化物半導体ベースのヘテロ接合パワーデバイスを記載している。
US2022/0208761(A1)は、基板上に形成された第1のヘテロ接合トランジスタと、基板上に形成された第2のヘテロ接合トランジスタとを含み、第2のヘテロ接合トランジスタが第1のパワーヘテロ接合トランジスタのセンシング及び保護機能に使用される、窒化物半導体ベースのヘテロ接合パワーデバイスを記載している。デバイスはまた、第1のヘテロ接合トランジスタと実質的に同一の構造を有するモノリシックに集積された電流センシングトランジスタを含み、電流センシングトランジスタは、第1のヘテロ接合トランジスタと比較して、より小さい面積又はより短いゲート幅にスケーリングされる。
US11081578(B1)は、空乏モードIII族窒化物半導体ベースのヘテロ接合デバイスを記載しており、基板と、基板上に形成されたIII族窒化物半導体領域と、互いに間隔をあけて配置された少なくとも2つの高濃度ドープ半導体領域とを含む。
US11217687(B1)及びUS11404565(B1)は、しきい値電圧が2Vより高く、ゲートリーク電流が低く、スイッチング性能が向上したノーマリーオフ(E-Mode)GaNトランジスタを実現するための、補助ゲート端子とプルダウンネットワークの統合について述べている。
US6304108B1は、負荷を流れる電流を検知するための基準補正レシオメトリック電流センシング回路と、センスデバイス、センス抵抗、及び変化する基準電流を供給するための可変基準電流源を含む電力制御パスデバイスを記載している。
本開示は、一般に、ワイドバンドギャップ半導体で形成された半導体構造及びデバイスに関し、より具体的には、GaN及びAlxGaN1-x構造などのIII族窒化物、ならびに2次元電子ガス層(2DEG)を用いたヘテロ構造に関する。ヘテロ接合パワーデバイスは高電圧HEMTである。
本開示の第1の側面によれば、(i)メインドレイン端子、メインソース端子、及びメインゲート端子を含むメインパワートランジスタと、(ii)抵抗センシング負荷と、(iii)メインソース端子に接続されたソース、メインゲート端子に接続されたゲート及び抵抗センシング負荷の第1の端子に接続されたドレインを含むセンシングトランジスタとを含むワーデバイス回路を含む電子デバイスが提供される。電子デバイスはさらに、少なくとも一つのオペアンプ及び少なくとも一つのトランスコンダクタを含むフィードバック回路と、パワーデバイス回路をフィードバック回路に接続及び切断するための少なくとも一つのスイッチを含むスイッチング回路とを含む。少なくとも一つのオペアンプの第1の入力及び抵抗センシング負荷の第2の端子は、スイッチング回路を介してメインドレイン端子に選択的に接続される。少なくとも一つのオペアンプの第2の入力及び少なくとも一つのトランスコンダクタの少なくとも一つの出力は、スイッチング回路を介してセンシングトランジスタのドレインに選択的に接続される。メインパワートランジスタは第1の面積又はゲート周囲を有し、センシングトランジスタは第1の面積又はゲート周囲よりも小さい第2の面積又はゲート周囲を有する。メインパワートランジスタのオン状態の間、フィードバック回路のトランスコンダクタの出力電流は、メインドレイン端子とセンシングトランジスタのドレインとの間の電位差に比例し、その結果、抵抗センシング負荷に生じる電圧は実質的にゼロとなる。
任意選択で、メインパワートランジスタのオフ状態の間、スイッチング回路は、フィードバック回路をパワーデバイス回路から切り離すように構成され、その結果、前記電圧がメインパワートランジスタのドレインソース間電圧と実質的に同じになるまで、センシングトランジスタのドレインソース間電圧が上昇する。
任意選択で、フィードバック回路の出力電流は、メインパワートランジスタを流れる電流に正比例する。
任意選択で、オペアンプは、メインドレイン端子とセンシングトランジスタのドレインとの間の電位差を増幅するように構成され、オペアンプの出力は、トランスコンダクタの入力に接続され、トランスコンダクタの出力電流は、オペアンプの出力に比例する。
任意選択で、フィードバック回路は、トランスコンダクタの出力電流をセンシングトランジスタのドレイン端子に供給し、メインドレイン端子とセンシングトランジスタのドレインとの間の電位差を一定値に維持するように構成されたフィードバックループを形成するように構成される。
任意選択で、オペアンプは、ゲート駆動信号が反転、時間シフト又はレベルシフトされた条件付きゲート駆動信号によって、低消費電力モードで動作するように構成される。
任意選択で、少なくとも一つのトランスコンダクタはpチャネルトランジスタである。
任意選択で、スイッチイッチング回路は、(i)パワーデバイス回路のターンオン後の所定の時間に、フィードバック回路をパワーデバイス回路に接続し、(ii)パワーデバイス回路のターンオフ前の所定の時間に、フィードバック回路をパワーデバイス回路から切り離すように構成される。
任意選択で、スイッチング回路は、メインドレイン端子をフィードバック回路のオペアンプの第1の入力に、センシングトランジスタのドレインをオペアンプの第2の入力に、トランスコンダクタの出力をセンシングトランジスタのドレインに、それぞれ接続及び切断するように構成された第1、第2及び第3のスイッチを含む。
任意選択で、第1、第2及び第3のスイッチは、エンハンスメントモードHEMTを含む。
任意選択で、第1、第2及び第3のスイッチは、2つのエンハンスメントモードトランジスタが直列に接続されたT型スイッチを含み、第1、第2及び第3のスイッチのそれぞれのゲート端子は、スイッチイネーブル信号と、それぞれの2つのエンハンスメントモードトランジスタの間に接続された第1の端部及び接地に接続された第2の端部を有する高インピーダンス構成要素とに接続される。
任意選択で、フィードバック回路は、トランジスタの出力電流と同一の出力電流を生成するように構成されたカレントミラー回路を含む。
任意選択で、電子デバイスは、抵抗を用いてカレントミラー回路の出力電流を出力電圧信号に変換するように構成される。
任意選択で、電子デバイスは、デジタルプログラマブルデコーダへの一つ又は複数のデジタル入力に応答してカレントミラー回路のゲインを調整するように構成されたデジタルプログラマブルデコーダを含む。
任意選択で、電子デバイスは、ワイドバンドギャップ半導体ダイ及びシリコン半導体ダイを含み、パワーデバイス回路及びスイッチング回路はワイドバンドギャップ半導体ダイに設けられ、フィードバック回路はシリコン半導体ダイに設けられる。
任意選択で、ワイドバンドギャップ半導体ダイ及びシリコン半導体ダイは、単一のシステムインパッケージに組み込まれる。
任意選択で、シリコン半導体ダイは、ゲート駆動回路、過電流保護回路、過熱検出及び保護回路、低電圧検出又はロックアウト回路、電圧レギュレータ、バンドギャップ基準回路、レベルシフタ、ESD保護回路、起動回路、論理回路、メモリ記憶装置及び/又はスルーレート制御回路のうちの少なくとも一つを含む。
任意選択で、ワイドバンドギャップ半導体ダイは窒化ガリウム(GaN)ダイである。
任意選択で、電子デバイスは、ワイドバンドギャップ半導体ダイ及びシリコン半導体ダイを含み、パワーデバイス回路は、ワイドバンドギャップ半導体ダイ上に設けられ、スイッチング回路及びフィードバック回路は、シリコン半導体ダイ上に設けられる。
任意選択で、メインパワートランジスタは、ミラークランプトランジスタを含むアクティブヘテロ接合トランジスタを含み、ミラークランプトランジスタは、アクティブヘテロ接合トランジスタの駆動回路とモノリシックに集積されている。
一般論として、本開示の電子デバイスは、センシングトランジスタがメインパワートランジスタと常に同じ電圧レベルで駆動されるようにするためにフィードバック回路を使用する。これにより、センシングトランジスタを使用して行われるメインパワートランジスタを流れる電流に関するあらゆる推測は、フィードバック回路の出力により、(そのような推測が行われる)センシングトランジスタがメインパワートランジスタと実質的に同じ動作条件(電圧、温度など)にさらされるため、より正確なものとなる。
より一般的には、センシングトランジスタはメインパワートランジスタと同様のアーキテクチャを有しており、これは、センシングトランジスタとメインパワートランジスタが実質的に同一の構造(すなわち、互いに同一の材料及び層から構成される)及び動作を有することを意味する。しかし、メインパワートランジスタを流れる電流に関する推論を行うために使用されるセンシングトランジスタは、所定のスケールファクターXによって、メインパワートランジスタとは異なる面積又はゲート周囲にスケールされる。スケールファクターXは1より大きくなることが想定されており、これはセンシングトランジスタがメインパワートランジスタよりそのファクターだけ小さいことを意味する。例えば、スケールファクターが2であれば、メインヘテロ接合の面積又はゲート周囲がセンシングトランジスタのサイズの2倍であることを意味する。逆に、スケールファクターが1より小さい場合は、感知トランジスタがメインパワートランジスタより大きいことを意味する。
電流センシング装置の感度Sは、出力(電圧)信号Vcsとメインパワーデバイスを流れる電流Imainの比として定義することができる。
Figure 2024095597000002
電流センシングデバイスの場合、「理想的な」直線性とは、電流センシングの感度が電流範囲全体にわたって直線的であること、すなわち、電流に対する感度の微分値(dS/dImain)がデバイスの電流範囲全体にわたって一定値であるか、又は一定値に近いことを意味する。したがって、信号の直線性は、この導関数が電流範囲全体にわたってどれだけ一定値に近いかを示す尺度として定義することができる。
理想的な直線性があれば、Vcsはメインパワーデバイス19を流れる電流とともに直線的に増加するため、信号Vcsは電流範囲全体にわたってメインパワーデバイス19(図2に図示)を流れる電流の正確な測定値となる。現実には、信号Vcsは多くの理由で完全な線形ではなく、そのうちのいくつかについては後述する。しかし、線形性が一定値に近ければ近いほど、電流に対する電流センシングソリューションの精度が向上する。
電流センシング信号Vcsの直線性に影響を与える要因の一つは温度である。温度に対する信号Vcsの精度は、温度に対する感度の導関数(dS/dT)がどれだけゼロに近いか、すなわち、温度に対する「理想的な」精度とは、この導関数が全温度範囲にわたってゼロであり、(少なくとも、予想又は所望の動作温度範囲にわたって)温度に対する信号Vcsの直線性に変動がないことを意味する。
電流センシング信号Vcsの直線性に影響を与える更なる要因は、(製造)工程変動である。この文脈では、プロセスばらつきとは、金属層間の違い、2DEG電荷、ドーピングプロファイル、異なる半導体層内又は界面でのトラップ分布、同一チップ上、同一ウェハ上、ウェハ間又はバッチ間のデバイス間のゲートリークなど、電流センシングデバイスの構造におけるばらつきを表す一般的なパラメータを指す。プロセスばらつきに対する信号Vcsの精度は、プロセスばらつきに対する感度の導関数(dS/dPV)がどれだけゼロに近いか、すなわち、プロセスばらつきに対する「理想的な」精度とは、この導関数が統計的なプロセスばらつきの全範囲にわたってゼロであり、プロセスばらつきに対する信号Vcsの直線性にばらつきがないことを意味する。
したがって、より優れた動的Rdson耐性を持つ、より温度に依存しない電流センシング方法が必要である。理想的には、電流センシングソリューションの精度を向上させるために、センシング負荷に生じる電圧信号は、ソース端子とドレイン端子間の電圧降下と比較して非常に小さくなければならない(又は、センシング負荷抵抗は、センスHEMTトランジスタの抵抗と比較して小さくなければならない)と結論付けることができる。
一般論として、本開示の目的は、望ましい電流及び温度範囲にわたって高い直線性、精度、及び高感度を維持し、動的Ronの変化に対して高い耐性を提供できる電流センシング回路を提供することである。本開示は、以下に説明するように、フィードバック回路を使用することによって解決策を提供する。
概説したように、オン状態動作時とオフ状態動作時の両方で、メインパワートランジスタとセンシングトランジスタのドレインソース間バイアスをほぼ同一に維持することは、電流センシング回路の性能向上に役立つ。
したがって、上述したように、一実施例では、フィードバック回路は、センシングトランジスタのドレイン電位をメインパワートランジスタのドレイン電位とほぼ同電位に維持するように構成される。上述したように、メインパワートランジスタのドレイン端子は、フィードバック回路への第1の入力として接続されてもよく、センシングトランジスタのドレイン端子は、フィードバック回路への第2の入力として接続されてもよい。一例では、フィードバック回路は、フィードバック回路の電圧信号入力を受け取るオペアンプ(オペアンプ)で構成されることがある。動作において、オペアンプは、オペアンプの電圧入力(すなわち、メイントランジスタのドレイン電位とセンシングトランジスタのドレイン電位との電位差)の増加がオペアンプの出力の増加につながるように構成され得る。オペアンプの出力は、一例として、少なくとも一つのトランジスタで構成されるトランスコンダクタに接続することができる。したがって、オペアンプの出力は、フィードバック回路の出力を制御するトランスコンダクタの少なくとも一つのトランジスタのゲートに接続される。フィードバック回路の出力は、この発明の第1の側面で説明したように、センシングトランジスタのセンシング端子に(間接的に)接続され、メインパワートランジスタとセンシングトランジスタのドレイン電位をほぼ同電位に維持するように構成されたフィードバックループを形成することができる。これは、フィードバック回路の出力電流がIDS/Xの平衡出力電流に落ち着く場合に可能であり、ここで、IDSはオン状態動作におけるメインパワートランジスタを通るドレイン-ソース間電流であり、Xは本明細書で定義されるスケール係数である。
フィードバック回路出力電流IDS/Xは、ミラーリングされ、パワーデバイスの電流センス出力信号として提供されることがある。電流信号は、抵抗を使用して電圧信号に変換することができる。一部の例では、電流ミラーゲインは、デジタルデコーダを使用して調整可能である。
オフ状態の動作モードでは、メインパワートランジスタとセンシングトランジスタのドレイン端子とがフィードバック回路の入力として切り離されることが望ましい場合がある。同様に、フィードバック回路の出力は、センシングトランジスタのドレイン端子から切り離されていてもよい。これは、オフ状態の動作モードではメインパワートランジスタ及びセンシングトランジスタのドレイン端子が高電圧(50V以上など)に達する可能性があるため、オペアンプを保護するために必要な場合がある。これが、この発明の第1の側面で説明するスイッチング回路の機能である。説明したスイッチは、パワートランジスタのオン状態動作モードでは導通し、パワートランジスタのオフ状態動作モードでは遮断する必要がある。したがって、スイッチを制御する信号は、パワートランジスタを駆動する信号とほぼ同様でよい。それにもかかわらず、パワートランジスタのドレインに高電圧が存在するとき、フィードバック回路が常に切断されることが重要であるため、スイッチを制御する信号のエッジは、パワートランジスタを制御する信号のエッジと比較して、時間的にシフトしていてもよい。他の例では、スイッチを制御する信号は、パワートランジスタのゲート駆動信号と比較してレベルシフトされることがある。
オフ状態の動作モードでは、フィードバック回路がパワートランジスタとセンシングトランジスタのドレインから切り離されているため、センシング負荷によってパワートランジスタのドレイン及びセンシングトランジスタのドレインがほぼ同電位になる。この状態ではオフ状態のリーク電流が少ないため、センシング負荷に生じる電圧降下はごくわずかである。オフ状態の間、メイントランジスタとセンシングトランジスタ間のドレインソース間電圧をほぼ同じに保つことで、メイントランジスタとセンシングトランジスタが経験する動的Rdsonの増加はほぼ同じになるはずである。
一部の例では、オペアンプ又はフィードバック回路の消費電力は、メインパワートランジスタのゲート信号に依存する場合がある。ゲート信号の条件付きバージョン(反転、タイムシフト、レベルシフトなど)を使用して、オペアンプ又はフィードバック回路の低消費電力モードを有効又は無効にすることができる。
説明した設計上の考慮点は、温度及び製造プロセスの変動に対する電流センシング信号の直線性及び電流センシング信号の精度を向上させる一方で、動的Ronの変化に対してセンシングを免れるようにすることを意図している。
本開示の上記態様におけるパワーデバイス回路は、ワイドバンドギャップ半導体材料上に設計され得る。一例の材料としては、窒化ガリウム(GaN)、特にAlGaN/GaNヘテロ接合構造に基づくデバイスが考えられる。ワイドバンドギャップ半導体材料の他の例としては、炭化ケイ素、ヒ化ガリウム、リン化インジウム、ダイヤモンドなどが挙げられるが、これらに限定されない。この発明の第1の側面で説明した他の回路も、ワイドバンドギャップ材料で設計してもよいし、全体的な回路が異なる半導体材料で構成された2つのチップに実装されるように、異なる材料で設計してもよい。
本開示の上記態様で説明した電子デバイスは、2つの異なる半導体材料上に実装される場合があるが、同じチップ上に存在する場合もある。一例として、GaN-on-Si技術では、回路の一部がGaN上に実装され(例えば高電圧構成要素)、回路の一部がシリコン上に実装される。
いくつかの例では、フィードバック回路は、メイントランジスタやセンシングトランジスタと同じGaNチップ上にモノリシックに実装されるのではなく、共同パッケージされたシリコンチップに実装されることがある。フィードバック回路をシリコンに実装することは、GaN技術ではかなり早い開発段階にある成熟したpチャネルデバイスをシリコンで利用できるため、消費電力の削減、速度の向上など、いくつかの利点がある。
シリコンチップは、GaNチップと同じパッケージに含めることができる。シリコンチップをパッケージに含めることで、より成熟した技術で追加機能を実装することができる。GaNパワートランジスタの動作を補完するためにシリコン上で設計されるブロックの例としては、ゲートドライブ、バンドギャップリファレンス、過電流保護(OCP)、温度センシング及び過熱保護(OTP)、電圧レギュレータ、スルーレート制御、UVLO、レベルシフタ、ESD保護、論理回路、スタートアップ回路などがある。
ある種の追加構成要素/回路/回路ブロックをGaNで維持する利点はまだあるかもしれない。例えば、メインパワートランジスタに加えて高電圧トランジスタ、メインパワートランジスタへの接続における寄生が重要な構成要素/回路(ミラークランプなど)及び/又はプロセス/温度におけるマッチングが重要な構成要素などである。
ある実施例では、フィードバック回路を接続/切断するスイッチはGaNで設計され、他の実施例ではシリコンで設計される。これらのスイッチをGaNで設計することは、高電圧を遮断することが要求されるため、パワートランジスタと同様の技術とすることができ、好ましい場合がある。
本開示は、添付の図面からより完全に理解されるであろうが、これらの図面は、本開示を図示の特定の実施形態に限定するために取られるべきではなく、説明及び理解を助けるためにのみ提供される。
図1は、センス電場効果トランジスタ(FET)の一例を概略的に示している。 図2は、外部増幅器を備えた電流センシング回路の一例を概略的に示す図である。 図3は、本開示の一態様による電流センシング回路のブロック図の一例を概略的に示す。 図4は、本開示の一態様による電流センシング回路の一例を概略的に示す図である。 図5は、本開示の態様によるパルスシーケンスの一例を示す図である。 図6は、本開示の一側面による外部電流出力を備えた第2の電流センシング回路の例を概略的に示す図である。 図7は、本開示の一態様による外部電流出力を有する第3の電流センシング回路の例を概略的に示す図である。 図8は、本開示の態様による第4の例示的な電流センシング回路を概略的に示す。 図9は、本開示の態様による例示的なスイッチを概略的に示す。 図10は、本開示の態様による第2の例示的なスイッチを概略的に示す。 図11は、本開示の態様による第5の例示的な電流センシング回路を概略的に示す図である。 図12は、本開示の態様による電子デバイスのブロック図を示す。 図13は、本開示の態様による例示的なミラークランプ回路を示す図である。
図1は、センスFETの一例を示す。センスFETはメインFETQmとサブFETQsを含む。メインFETとサブFETは並列に接続されているが、ソースは2つ設けられている。メインFETのメインソースSmは接地され、サブFETのセンスソースSSは外部のセンス抵抗Rs(ext)に接続され、センス抵抗の電圧降下Vsを検出する。Rs(ext)はピンで外部接続される。メインFETとサブFETは、同一構造の多数のセルから作られているため、同一の電流-電圧特性を持っている。しかし、メインFETは、サブFETに比べて何倍(例えば数百倍、数千倍)ものセル数を備えている場合がある。その結果、MOSFETのオン抵抗値はFETのセル数に反比例するため、サブFETはメインFETが流す電流Imの所定の割合である電流Isを流すことになり、サブFETのオン抵抗値はメインFETのオン抵抗値よりもはるかに高くなる。
図2は、メインパワーデバイス又は第1のパワートランジスタ19と電流センシングトランジスタ16とからなるモノリシック集積GaNチップ200の一例を示している。この例では、電流センシングトランジスタ16は、メインパワーデバイス19と構造は同じであるが、メインパワーデバイスと比較したときの表面積又はフィンガー数が既知の比率で縮小されており、例えば、電流センシングトランジスタ16は、メインパワーデバイス19よりも100倍又は1000倍小さくなっている。メインパワーデバイス16はメイン高電圧HEMTであり、電流センシングトランジスタは高電圧センスHEMTである。電流センシングトランジスタ16のソースは、負荷又は電流センシング抵抗15に接続されている。抵抗15は、メインパワーデバイス19及び電流センシングトランジスタ16とモノリシックに一体化されていてもよいし、外部に設けられてもよい。この配置では、センシング信号VCsは、センシング抵抗15を流れる電流に比例する。理想的な条件下では、センシング抵抗15を流れる電流は、電流範囲全体にわたって、また望ましい温度範囲全体(例えば-55℃~150℃)にわたって、メインパワーデバイス19を流れる電流の一定割合となる。
GaNチップ200では、センシング抵抗15の抵抗値Rcsを増減することによってVcsを調整することができる。線形オン状態動作中、メインHEMTデバイス19及びHEMTセンストランジスタ16は、ゲート電位によって制御される抵抗としてモデル化することができる(それぞれ抵抗Ron-main及びRon-senseを有する)。Vcsが低い場合(一般に電流センシングソリューションの線形性が向上する)、RcsとRon-senseの比は理想的には小さい(例えば0.1未満)。なぜなら、このモデルのためである。すなわち、
Figure 2024095597000003
ここで、Vdsは電流センストランジスタ16のドレイン-ソース端子間の電圧降下である。その結果、RCSがRon-senseと比較して小さいことは、電流センストランジスタ16の動的Ronの影響を緩和し、デバイスの電流センシング精度を向上させるのに役立つ。
信号Vcsの感度と直線性の間のトレードオフに対する一つの解決策は、図2に示すように、電流センシングの直線性と精度を向上させるためにVcsを比較的低く保ち(例えば、温度やプロセスの変動に対して)、電流センシングデバイスの感度を向上させるためにVcsノードに接続された外部増幅器50を提供することである。この場合、電流センシングの感度は、出力信号Vo(Vcsと増幅器50の増幅率の積に等しい)とメインパワーデバイス19を流れる電流Imainとの比によって与えられる。しかし、外部増幅器50を設けると、部品表(BOM)が高くなり、製造コストが増加する。さらに、GaNチップ200と増幅器50の外部チップとの間の余分な接続に起因する寄生構成要素(例えば、寄生インダクタンス、寄生キャパシタンス、寄生抵抗)が、特に高い動作周波数において、電流センシングの読み取りに影響を及ぼす可能性がある。増幅器50をGaNチップ200の電力スイッチングデバイス19とモノリシックに統合する試みは、電流センシングノードVcsの電位が非常に低く(ほとんどの場合、エンハンスメントモードトランジスタのしきい値電圧よりも低い)、センシング負荷15が接地レベルに取り付けられているという事実によって著しく複雑になる。
一方、上述のように、センシング負荷に生じる最大電圧を制限することが有利な場合が多い。このセンシング電圧が高すぎる(例えば0.3Vを超える)場合、電流センシングトランジスタを流れる電流はメイントランジスタの電流に比例しなくなり、センシング信号Vcsの直線性が損なわれる可能性がある。さらに、すでに述べたように、直線性と精度は、温度範囲全体にわたって、また動的オン状態抵抗(GaN HEMT 特有)や製造公差などの他の要因が存在する場合には、さらに損なわれる可能性がある。したがって、上記の議論から、センシング負荷に生じる最大電圧降下を可能な限り小さく、例えば0.3Vより小さい、0.2Vより小さい、あるいは0.1Vよりさらに小さく制限することが有利な場合があることが理解されるであろう。センシング負荷及びセンシングトランジスタが直列に設けられている場合(図1及び図2を参照)、センシング負荷及びセンシングトランジスタに生じる電圧の合計(すなわち、センシングトランジスタのドレイン端子とソース端子との間)は、メイントランジスタのドレイン端子とソース端子との間の電圧降下に等しいか又はほぼ等しくなる。通常のオン状態動作中、メイントランジスタのソース-ドレイン端子間の電圧降下は多くの場合2V未満であり、センシング負荷間の電圧降下は0.2V以下のオーダーであることが有利であるため、センシング負荷抵抗はセンシング負荷トランジスタのオン状態抵抗の1/10未満となるように選択することができる。これらの抵抗の典型的な値は、オームの範囲(例えば1~5オーム)である可能性があるが、デバイスが使用される特定の定格及び用途に応じて、上記のすべての値が大幅に変化する可能性があることが理解されるであろう。
その結果、広義には、本開示で説明する電流センシングデバイスでは、電流センシングソリューションの精度を向上させるために、センシングトランジスタのソース-ドレイン端子間の電圧降下と比較して、センシング負荷に生じる電圧信号が小さいことが有利であるが、必須ではない(及び/又は、センシングトランジスタの抵抗と比較して、センシング負荷抵抗が小さいことが望ましい)。これは、図3に示されるように、センシング負荷がメインパワートランジスタとセンシングトランジスタのドレイン端子間に配置される場合にも同様に適用される。
図3は、本開示による電流センスアーキテクチャの概略図であり、フィードバック回路によって提供される利点を高いレベルで示している。このアーキテクチャは、パワーデバイス回路10、スイッチング回路30及びフィードバック回路40から構成される。パワーデバイス回路10は、パワートランジスタQ1、センシングトランジスタQ2及び抵抗センシング負荷R_Sから構成される。スイッチング回路30は、Switch_Enable信号に基づいて、パワーデバイス回路10とフィードバック回路40との接続及び切断を行う。フィードバック回路40は、オペアンプAMP1(401)及びトランスコンダクタ402を含む。
図4に示す例では、フィードバック回路40は、オペアンプAMP1と、トランスコンダクタとして追加のpチャネル型トランジスタQ3とを含む。スイッチング回路30は、3つのスイッチ1、2、3から構成される。パワートランジスタの定常動作中、端子間電圧の点で、センシングトランジスタが常にパワートランジスタに「追従」し、抵抗センシング負荷に生じる電圧降下がほぼゼロであることが保証される。
アクティブ電流センシングモードでは、ゲート信号がHIGHのとき、スイッチ1、2、3が閉じられ、フィードバック回路40が接続される。フィードバック回路40が確実に保護されるように、スイッチ1、2、3を閉じる信号は、ゲート信号がHIGHになるのに比べて遅れてもよい。これは、フィードバック回路40が接続される前に、ターンオン中にメインパワートランジスタ全体のドレインソース間電位が降下するのに十分な時間があることを保証するためである。例示的なパルスシーケンスを図5に示す。
オン状態の動作では、フィードバック回路の動作により、パワートランジスタのVDSもセンシングトランジスタ全体で確立される。VDSは理想的にはVDSSに等しいので、抵抗(R_S)を流れる電流は理想的にはゼロである。
このようにして、メインパワートランジスタを流れる電流の既知の比率である電流信号が、フィードバック回路の出力において回路内に存在する。センシングトランジスタはメインパワートランジスタと同様のアーキテクチャを持つが、センシングトランジスタの測定電流と電力トランジスタの実電流との比を決定する設計比m=Xによって、著しく低い面積、すなわちゲート周囲を持つ。
ゲート信号がLOWで、メインパワートランジスタがオフ状態動作モードで動作するとき、スイッチ1、2、3は開放され、フィードバック回路は切り離される。これにより、ターンオン時やオフ状態時にフィードバック回路の入力に高電圧が発生するのを防ぐ。メインパワートランジスタのドレイン端子電位が上昇する前にフィードバック回路が切り離されるようにするため、図5に示すように、信号切替スイッチ1、2、3はゲート信号よりも短い時間だけ先行させることができる。
パワートランジスタのVDSは、抵抗R_Sによりセンシングトランジスタに生じて確立される。オフ状態のセンシングトランジスタを流れるリーク電流は非常に小さいため(例えば1μA未満)、R_Sに生じる電圧降下は無視できる。したがって、動的Ronの変化はセンスHEMTとパワーHEMTの両方で再現される。
図3の例は、回路において電流IDS/Xがどのように得られるかを示している。図6に示す追加の例では、センス電流IDS/Xは、トランジスタQ4及び/又はQ5を使用してミラーリングすることができる。トランジスタQ5を用いたカレントミラーの場合、センス電流を外部電流出力として供給することができる。トランジスタQ4を用いたカレントミラーの場合、出力電流は外部抵抗を用いて電流センス電圧信号に変換することができる。外部抵抗は、電子デバイスに使用されるコントローラの仕様に合わせて選択することができる。
別の例では、トランジスタQ4及び/又はQ5のサイズを調整することによってカレントミラーのゲインを調整できるデジタルデコーダ501を使用することによって、さらなる柔軟性を提供することができる。これを図7に示す。デジタルデコーダ入力は、カレントミラーの利得をチップ外の信号で調整できるように、外部端子g0、g1として提供されてもよい。
本明細書で概説したように、ゲート信号がLowのとき、フィードバック回路40、ひいてはオペアンプAMP1は切断される。この期間、オペアンプは機能しないため、オペアンプの消費電力を制限することが有益である。これは、ゲート信号がLowの期間にオペアンプにLow_Power_Enable信号を供給することで実現できる。したがって、Low_Power_Enable信号は、図8に示されるように、反転ゲート駆動信号とすることができる。
図9は、スイッチ30a、30b、30cの例を示す。スイッチは、メインパワートランジスタに類似した単純なエンハンスメントモードトランジスタであってもよい(設計上、サイズは異なる)。例えばスイッチ30aの場合、スイッチのドレイン端子はメインパワートランジスタのドレイン端子に接続されている。
図10は、Vdsを本開示によるオペアンプAMP1のIN-入力に接続するSWITCH1の概略図である。他のスイッチSWITCH2及びSWITCH3も同様の構造を有する。これらのスイッチは、パワーデバイス回路のターンオフ時にオペアンプに高電圧が印加されることを回避し、また、トランスコンダクタからのフィードバックをセンシングトランジスタのドレイン端子に供給することを可能にする。
図11は、電流センスアーキテクチャが、ワイドバンドギャップ半導体チップ60上に実装されたパワートランジスタQ1及びセンシングトランジスタQ2からなるパワーデバイス回路10と、シリコンチップ20a上に実装されたフィードバック回路40とを含む、本開示の別の実施例を示す。ワイドバンドギャップ半導体チップ上にパワーデバイス回路を実装することにより、効果的な高電圧動作が可能となる。スイッチング回路30も、スイッチは高電圧を遮断するために必要であり、したがってパワートランジスタと同様の技術であり得るので、好ましくはワイドバンドギャップ半導体チップ60上に実装され得る。スイッチによってオペアンプの入力への信号の選択的な印加が可能になり、オペアンプを高電圧から保護できるため、オペアンプをシリコンチップ上に実装することは有益である。
本実施例の実施態様において、ワイドバンドギャップ半導体チップ60は窒化ガリウム(GaN)で構成されてもよい。ワイドバンドギャップ半導体チップの他の例としては、炭化ケイ素、ヒ化ガリウム、リン化インジウム又はダイヤモンドが挙げられるが、これらに限定されない。GaNチップ上にフィードバック回路をモノリシックに集積するのではなく、シリコンチップ上にフィードバック回路40を実装することは、特にpチャネルデバイスの利用可能性に関して、GaN技術に比べてシリコン技術が成熟しているため、速度、電力損失、設計の柔軟性、歩留まりなどの点で利点を提供することができる。
別の実施例では、電子デバイスは、図12に示されるように、GaN半導体ダイ60と、シリコン半導体ダイ20とからなるシステムインパッケージで構成される。GaN半導体ダイ60にはパワートランジスタとセンストランジスタが含まれ、シリコン半導体ダイには制御回路と保護回路が設けられている。制御及び保護回路には、ゲート駆動、過電流保護、過熱検出及び保護、オペアンプ、電圧レギュレータ、バンドギャップリファレンス、スルーレート制御、UVLO、レベルシフタ、ESD保護、論理回路、スタートアップ回路及び/又はその他の制御及び保護回路が含まれるが、これらに限定されるものではない。ミラークランプ104もGaN半導体ダイ60に含まれることがある。
図13は、図12に示したミラークランプ104の一例を示している。ミラークランプは、同じGaNダイに設けられた駆動回路(例えばインバータ)によって駆動されてもよいし、シリコンダイに設けられた駆動回路によって駆動されてもよい。他の例では、ミラークランプは、分散ミラークランプ、すなわち、メインパワーサブトランジスタの分散ネットワークに接続されるサブトランジスタのネットワークで構成される。これにより、ミラークランプサブトランジスタとそれに関連するメインパワーサブトランジスタをより近接させることができ、それらの間の接続の寄生構成要素が小さくなる。これにより、動作中のデバイスにおける発振及び/又は容量性カップリング効果を抑制することができる。
上記に例示した実施形態は一部の例に過ぎず、本開示は、GaN半導体パッケージ内に全ての回路をモノリシックに集積したもの、単一パッケージ内にGaN半導体デバイスとシリコン半導体デバイスを組み合わせたもの又は単一パッケージ内に炭化ケイ素、ヒ化ガリウム、リン化インジウムもしくはダイヤモンドなどの一つもしくは複数の他の種類の半導体デバイスを集積したものなど、他の実施形態で実施されてもよいことに留意されたい。
当業者であれば、先の説明及び添付の特許請求の範囲において、「上」、「上」、「重なり」、「下」、「横」などの位置用語は、標準的な断面透視図を示すものや添付の図面に示すものなど、装置の概念的な図示を参照してなされていることを理解するであろう。これらの用語は、参照を容易にするために使用されているが、限定的な性質を意図するものではない。したがって、これらの用語は、添付図面に示すような向きにあるときの装置を指すものと理解されたい。
本開示は、上記のように好ましい実施形態の観点から説明されてきたが、これらの実施形態は例示に過ぎず、特許請求の範囲はこれらの実施形態に限定されないことを理解されたい。当業者であれば、添付の特許請求の範囲に含まれるものとして企図される本開示に鑑みて、修正及び代替を行うことができるであろう。本明細書に開示又は図示された各特徴は、単独であっても、本明細書に開示又は図示された他の特徴との適切な組み合わせであっても、本開示に組み込むことができる。
当業者には、他の多くの効果的な代替案が思い浮かぶであろう。本開示は、記載された実施形態に限定されるものではなく、本開示及び添付の特許請求の範囲の範囲内に入る全ての変更を包含することが理解されるであろう。

Claims (20)

  1. パワーデバイス回路であって、
    メインドレイン端子、メインソース端子及びメインゲート端子を含むメインパワートランジスタと、
    抵抗センシング負荷と、
    前記メインソース端子に接続されたソース、前記メインゲート端子に接続されたゲート及び前記抵抗センシング負荷の第1端子に接続されたドレインを含むセンシングトランジスタと
    を含むパワーデバイス回路と、
    少なくとも一つのオペアンプ及び少なくとも一つのトランスコンダクタを含むフィードバック回路と、
    前記パワーデバイス回路を前記フィードバック回路に接続及び切断する少なくとも一つのスイッチを含むスイッチング回路と
    を含み、
    前記少なくとも一つのオペアンプの第1の入力と、前記抵抗センシング負荷の第2の端子とが、前記スイッチング回路を介して前記メインドレイン端子に選択的に接続され、
    前記少なくとも一つのオペアンプの第2の入力と、前記少なくとも一つのトランスコンダクタの少なくとも一つの出力とが、前記スイッチング回路を介して前記センシングトランジスタのドレインに選択的に接続され、
    前記メインパワートランジスタは、第1の面積又はゲート周囲を有し、
    前記センシングトランジスタは、前記第1の面積又はゲート周囲よりも小さい第2の面積又はゲート周囲を有し、
    これにより、前記メインパワートランジスタのオン状態の間、前記フィードバック回路の前記トランスコンダクタの出力電流は、前記メインドレイン端子と前記センシングトランジスタのドレインとの間の電位差に比例し、その結果、前記抵抗センシング負荷に生じる電圧は実質的にゼロとなる電子デバイス。
  2. 前記メインパワートランジスタのオフ状態の間、前記スイッチング回路は、前記フィードバック回路を前記パワーデバイス回路から切り離すように構成され、その結果、前記電圧が前記メインパワートランジスタのドレインソース間電圧と実質的に同じになるまで、前記センシングトランジスタのドレインソース間電圧が上昇する請求項1に記載の電子デバイス。
  3. 前記フィードバック回路の出力電流は、前記メインパワートランジスタを流れる電流に正比例する請求項1又は2に記載の電子デバイス。
  4. 前記オペアンプは、前記メインドレイン端子と前記センシングトランジスタのドレインとの間の電位差を増幅するように構成され、
    前記オペアンプの出力は、前記トランスコンダクタの入力に接続され、
    前記トランスコンダクタの出力電流は、前記オペアンプの出力に比例する
    請求項1から3のいずれか1項に記載の電子デバイス。
  5. 前記フィードバック回路は、前記トランスコンダクタの出力電流を前記センシングトランジスタのドレイン端子に供給し、前記メインドレイン端子と前記センシングトランジスタのドレインとの間の電位差を一定値に維持するように構成されたフィードバックループを生成するように構成された請求項4に記載の電子デバイス。
  6. 前記オペアンプは、条件付きゲート駆動信号によって低消費電力モードで動作するように構成され、前記ゲート駆動信号は反転、時間シフト又はレベルシフトされた請求項1から5のいずれか1項に記載の電子デバイス。
  7. 少なくとも一つのトランスコンダクタは、pチャネルトランジスタである請求項1から6のいずれか1項に記載の電子デバイス。
  8. 前記スイッチング回路は、(i)前記パワーデバイス回路のターンオン後の所定の時間にわたり前記フィードバック回路を前記パワーデバイス回路に接続する、及び(ii)前記パワーデバイス回路のターンオフ前の所定の時間にわたり前記フィードバック回路を前記パワーデバイス回路から切断する、ように構成された請求項1から7のいずれか1項に記載の電子デバイス。
  9. 前記スイッチング回路は、
    前記メインドレイン端子から前記フィードバック回路の前記オペアンプの第1の入力と、
    前記センシングトランジスタのドレインから前記オペアンプの第2の入力と、
    前記トランスコンダクタの出力から前記センシングトランジスタのドレインと
    をそれぞれ接続及び切断するように構成された第1、第2及び第3のスイッチを含む請求項1から8のいずれか1項に記載の電子デバイス。
  10. 前記第1、第2及び第3のスイッチは、エンハンスメントモードHEMTを含む請求項9に記載の電子デバイス。
  11. 前記第1、第2及び第3のスイッチは、2つのエンハンスメントモードトランジスタが直列に接続されたT型スイッチを含み、前記第1、第2及び第3のスイッチのそれぞれのゲート端子は、スイッチイネーブル信号と、前記2つのエンハンスメントモードトランジスタのそれぞれの間に接続された第1の端部及びグランドに接続された第2の端部を有する高インピーダンス構成要素とに接続されていることを特徴とする請求項9記載の電子デバイス。
  12. 前記フィードバック回路は、前記トランジスタの出力電流と同一の出力電流を生成するように構成されたカレントミラー回路を含む請求項1から11のいずれか1項に記載の電子デバイス。
  13. 前記電子デバイスは、抵抗を用いて前記カレントミラー回路の出力電流を出力電圧信号に変換するように構成された請求項12に記載の電子デバイス。
  14. デジタルプログラマブルデコーダへの一つ以上のデジタル入力に応答してカレントミラー回路のゲインを調整するように構成されたデジタルプログラマブルデコーダを含む請求項12記載の電子デバイス。
  15. ワイドバンドギャップ半導体ダイ及びシリコン半導体ダイを含み、前記パワーデバイス回路及び前記スイッチング回路は前記ワイドバンドギャップ半導体ダイ上に設けられ、前記フィードバック回路は前記シリコン半導体ダイ上に設けられた請求項1から14のいずれか1項に記載の電子デバイス。
  16. 前記ワイドバンドギャップ半導体ダイ及び前記シリコン半導体ダイは、単一のシステムインパッケージに組み込まれた請求項15に記載の電子デバイス。
  17. 前記シリコン半導体ダイは、
    ゲート駆動回路;
    過電流保護回路;
    過熱検出及び保護回路;
    低電圧検出回路又はロックアウト回路;
    電圧レギュレータ;
    バンドギャップ基準回路;
    レベルシフタ、ESD保護回路、スタートアップ回路、論理回路、メモリストレージ;及び/又は、
    スルーレート制御回路;
    の少なくとも一つを含む請求項15に記載の電子デバイス。
  18. 前記ワイドバンドギャップ半導体ダイは、窒化ガリウム(GaN)ダイである請求項15に記載の電子デバイス。
  19. ワイドバンドギャップ半導体ダイ及びシリコン半導体ダイを含み、前記パワーデバイス回路は前記ワイドバンドギャップ半導体ダイ上に設けられ、前記スイッチング回路及び前記フィードバック回路は前記シリコン半導体ダイ上に設けられた請求項1から18のいずれか一項に記載の電子デバイス。
  20. 前記メインパワートランジスタはミラークランプトランジスタを含むアクティブヘテロ接合トランジスタを含み、前記ミラークランプトランジスタは前記アクティブヘテロ接合トランジスタの駆動回路とモノリシック集積にされた請求項1から19のいずれか1項に記載の電子デバイス。
JP2023217823A 2022-12-28 2023-12-25 電流センスを有するパワーデバイス Pending JP2024095597A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
LULU503269 2022-12-28
US18/089,799 US20240222487A1 (en) 2022-12-28 2022-12-28 Power Device with Current Sense
US18/089799 2022-12-28
LU503269A LU503269B1 (en) 2022-12-28 2022-12-28 Power Device with Current Sense

Publications (1)

Publication Number Publication Date
JP2024095597A true JP2024095597A (ja) 2024-07-10

Family

ID=89843997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023217823A Pending JP2024095597A (ja) 2022-12-28 2023-12-25 電流センスを有するパワーデバイス

Country Status (3)

Country Link
JP (1) JP2024095597A (ja)
DE (1) DE102023134219A1 (ja)
GB (1) GB2627570A (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100251528B1 (ko) 1997-10-22 2000-04-15 김덕중 복수개의 센스 소오스 패드를 구비한 센스 전계효과 트랜지스터
US6304108B1 (en) 2000-07-14 2001-10-16 Micrel, Incorporated Reference-corrected ratiometric MOS current sensing circuit
JP2005304210A (ja) * 2004-04-14 2005-10-27 Renesas Technology Corp 電源ドライバ装置及びスイッチング電源装置
US7960997B2 (en) * 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
US10818786B1 (en) 2019-05-07 2020-10-27 Cambridge Gan Devices Limited III-V semiconductor device with integrated protection functions
US11081578B2 (en) 2019-05-07 2021-08-03 Cambridge Gan Devices Limited III-V depletion mode semiconductor device
US20240162224A1 (en) * 2022-11-14 2024-05-16 Cambridge Gan Devices Limited Current sensing in power semiconductor devices

Also Published As

Publication number Publication date
GB2627570A (en) 2024-08-28
DE102023134219A1 (de) 2024-07-04
GB202320093D0 (en) 2024-02-14

Similar Documents

Publication Publication Date Title
US10438945B2 (en) Method of manufacturing a semiconductor die
TWI842893B (zh) 具有整合保護功能之三五族半導體裝置
US9685432B2 (en) Compact electrostatic discharge (ESD) protection structure
CN109427772B (zh) 用于衬底电位稳定化的具有无源电网络的双向开关
US7538364B2 (en) Compound semiconductor FET
US7368980B2 (en) Producing reference voltages using transistors
US11088688B2 (en) Configurations of composite devices comprising of a normally-on FET and a normally-off FET
US6503782B2 (en) Complementary accumulation-mode JFET integrated circuit topology using wide (>2eV) bandgap semiconductors
US9305917B1 (en) High electron mobility transistor with RC network integrated into gate structure
US9780738B2 (en) Semiconductor device
US12068408B2 (en) High electron mobility transistor
CN118039641A (zh) 功率半导体器件中的电流感测
JP2024095597A (ja) 電流センスを有するパワーデバイス
LU503269B1 (en) Power Device with Current Sense
US20240222487A1 (en) Power Device with Current Sense
US20240063301A1 (en) Protective structure with depletion-mode and enhancement-mode transistors
KR101873219B1 (ko) 질화갈륨계 전력 스위칭 장치
Chvála et al. Device and circuit models of monolithic InAlN/GaN NAND and NOR logic cells comprising D-and E-mode HEMTs
TW202422883A (zh) 功率半導體器件中的電流感測
Simin et al. High-power switching using III-nitride metal-oxide-semiconductor heterostructures

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240205