JP2024035995A - Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer - Google Patents

Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer Download PDF

Info

Publication number
JP2024035995A
JP2024035995A JP2022140674A JP2022140674A JP2024035995A JP 2024035995 A JP2024035995 A JP 2024035995A JP 2022140674 A JP2022140674 A JP 2022140674A JP 2022140674 A JP2022140674 A JP 2022140674A JP 2024035995 A JP2024035995 A JP 2024035995A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
evaluating
protruding
coating
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022140674A
Other languages
Japanese (ja)
Inventor
崇裕 長澤
基 黒紙
智枝 秀
香織 橋本
敬一朗 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2022140674A priority Critical patent/JP2024035995A/en
Publication of JP2024035995A publication Critical patent/JP2024035995A/en
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体ウェーハ表面に存在する、突起状の微小な欠陥を評価することができる新たな評価方法を提供すること。【解決手段】半導体ウェーハの表面に、この表面に存在する突起状の欠陥を拡張させるための被膜を形成すること、上記被膜の表面を表面欠陥検査装置によって検査すること、及び、上記検査の結果に基づいて上記半導体ウェーハの表面に存在する突起状の欠陥を評価すること、を含み、上記被膜は、波長266nmにおける光の減衰係数が4以上の材質によって構成される被膜である、半導体ウェーハの評価方法。【選択図】なしAn object of the present invention is to provide a new evaluation method capable of evaluating minute protruding defects present on the surface of a semiconductor wafer. [Solution] Forming a coating on the surface of a semiconductor wafer to expand protruding defects existing on the surface, inspecting the surface of the coating using a surface defect inspection device, and results of the inspection. evaluating the protrusion-like defects present on the surface of the semiconductor wafer based on the semiconductor wafer, wherein the coating is a coating made of a material having a light attenuation coefficient of 4 or more at a wavelength of 266 nm. Evaluation method. [Selection diagram] None

Description

本発明は、半導体ウェーハの評価方法、半導体ウェーハの製造方法及び半導体ウェーハに関する。 The present invention relates to a semiconductor wafer evaluation method, a semiconductor wafer manufacturing method, and a semiconductor wafer.

半導体ウェーハの欠陥の評価方法としては、表面欠陥検査装置によって検出される輝点(LPD:Light Point Defect)に基づく方法が広く用いられている(例えば特許文献1参照)。 As a method for evaluating defects in semiconductor wafers, a method based on light point defects (LPD) detected by a surface defect inspection device is widely used (see, for example, Patent Document 1).

特開2016-212009号公報Japanese Patent Application Publication No. 2016-212009

半導体ウェーハの表面には、突起状の欠陥が存在し得る。突起状の欠陥の具体例は、パーティクル及びPID(Process Induced Defect)である。パーティクルは、ウェーハ製造工程においてウェーハ表面に付着した異物である。PIDは、ウェーハ製造工程において実施された加工処理に起因して発生した加工起因欠陥であり、主に研磨加工に起因して発生する欠陥である。これら突起状の欠陥の中には、表面欠陥検査装置の検出限界サイズを下回る微小な欠陥が含まれ得る。かかる微小な欠陥に関する評価を行うことが可能になれば、例えば、その評価結果に基づき、半導体ウェーハの製造条件を微小な欠陥の発生が抑制されるように変更することによって、微小な欠陥が少ない高品質な半導体ウェーハを製造することが可能となる。 Protrusion-like defects may exist on the surface of a semiconductor wafer. Specific examples of protruding defects are particles and PIDs (Process Induced Defects). Particles are foreign substances that adhere to the wafer surface during the wafer manufacturing process. PID is a process-induced defect that occurs due to processing performed in the wafer manufacturing process, and is a defect that mainly occurs due to polishing. These protruding defects may include minute defects that are smaller than the detection limit size of the surface defect inspection device. If it becomes possible to evaluate such micro defects, for example, based on the evaluation results, it is possible to reduce the number of micro defects by changing the manufacturing conditions of semiconductor wafers to suppress the occurrence of micro defects. It becomes possible to manufacture high quality semiconductor wafers.

本発明の一態様は、半導体ウェーハ表面に存在する、突起状の微小な欠陥を評価することができる新たな評価方法を提供することを目的とする。 An object of one aspect of the present invention is to provide a new evaluation method that can evaluate minute protruding defects present on the surface of a semiconductor wafer.

先に示した特開2016-212009号公報(特許文献1)には、ウェーハ表面に存在する突起状の欠陥を拡張させるために、ウェーハ表面に窒化膜を形成し、この窒化膜の表面に形成された突起部を表面欠陥検査装置で検出することが開示されている(特開2016-212009号公報の請求項1、請求項5等参照)。
これに対し、本発明者らは鋭意検討を重ねた結果、ウェーハ表面に存在する突起状の欠陥を拡張させるための被膜としては、波長266nmにおける光の減衰係数が4以上の材質によって構成される被膜が好適であることを新たに見出した。この点について、以下に更に詳細に説明する。
The above-mentioned Japanese Unexamined Patent Publication No. 2016-212009 (Patent Document 1) discloses that a nitride film is formed on the wafer surface, and a nitride film is formed on the surface of this nitride film in order to expand the protruding defects existing on the wafer surface. It has been disclosed that a surface defect inspection device detects the protrusions that have been formed (see claims 1, 5, etc. of JP-A No. 2016-212009).
On the other hand, as a result of extensive studies, the present inventors found that a coating for expanding the protruding defects existing on the wafer surface is made of a material with an optical attenuation coefficient of 4 or more at a wavelength of 266 nm. It has been newly discovered that a coating is suitable. This point will be explained in more detail below.

表面欠陥検査装置は、評価対象の表面に光を入射させ、この表面からの放射光(散乱光又は反射光)を検出する。これにより、表面欠陥検査装置によれば、評価対象の表面に存在する突起を輝点(LPD:Light Point Defect)として検出することができる。しかし本発明者らが鋭意検討を重ねる中で、特開2016-212009号公報(特許文献1)に記載されている窒化膜は表面ヘイズが高いため、窒化膜表面では、表面欠陥検査装置における測定感度が低いことが判明した。窒化膜の表面ヘイズが高くなる理由は、主に膜そのものの光学的な性質にあると考えられる。
詳しくは、窒化膜は、表面欠陥検査装置から照射される光に対する減衰係数(物性値)が小さいため(シリコン窒化物Siの波長266nmにおける光の減衰係数:0.013)、窒化膜に入射した光の多くが窒化膜を透過し、窒化膜と半導体ウェーハとの界面に達して界面で反射する。その結果、界面からの反射光が窒化膜の内部及び表面で散乱することが、窒化膜の表面ヘイズが高い理由と推察される。
これに対し、波長266nmにおける光の減衰係数が4以上の材質によって構成される被膜であれば、表面欠陥検査装置から入射した光が被膜を透過して被膜と半導体ウェーハとの界面で反射することを抑制又は低減することができる。その結果、界面からの反射光による表面ヘイズを低くできるため、表面欠陥検査装置の受光部の最小検出サイズを小さくすることが可能になる。そのため、波長266nmにおける光の減衰係数が4以上の材質によって構成される被膜の表面であれば、表面欠陥検査装置による高感度測定が可能と考えられる。このように、本発明者らは膜固有の減衰係数に着目して鋭意検討を重ねた結果、本発明を完成させた。なお、本発明及び本明細書における「減衰係数」とは、放射した光が媒体中を進行する途中で吸収及び/又は散乱により減衰していく度合を表す係数を意味する。
A surface defect inspection device makes light incident on a surface to be evaluated and detects emitted light (scattered light or reflected light) from this surface. Thereby, according to the surface defect inspection apparatus, the protrusion present on the surface of the evaluation target can be detected as a bright point defect (LPD). However, as the inventors of the present invention conducted extensive studies, we discovered that the nitride film described in JP-A No. 2016-212009 (Patent Document 1) has a high surface haze, so the surface haze of the nitride film cannot be measured using a surface defect inspection device. It was found that the sensitivity was low. The reason why the surface haze of the nitride film becomes high is thought to be mainly due to the optical properties of the film itself.
Specifically, since nitride film has a small attenuation coefficient (physical property value) for light irradiated from a surface defect inspection device (attenuation coefficient of light at a wavelength of 266 nm for silicon nitride Si 3 N 4 : 0.013), nitride film Most of the incident light passes through the nitride film, reaches the interface between the nitride film and the semiconductor wafer, and is reflected at the interface. As a result, it is presumed that the reason why the surface haze of the nitride film is high is that the reflected light from the interface is scattered inside and on the surface of the nitride film.
On the other hand, if the coating is made of a material with a light attenuation coefficient of 4 or more at a wavelength of 266 nm, the light incident from the surface defect inspection device will pass through the coating and be reflected at the interface between the coating and the semiconductor wafer. can be suppressed or reduced. As a result, the surface haze caused by the reflected light from the interface can be reduced, making it possible to reduce the minimum detection size of the light receiving section of the surface defect inspection device. Therefore, if the surface of a coating is made of a material with a light attenuation coefficient of 4 or more at a wavelength of 266 nm, it is considered that high-sensitivity measurement using a surface defect inspection device is possible. As described above, the present inventors have completed the present invention as a result of intensive studies focusing on the attenuation coefficient specific to the membrane. Note that the term "attenuation coefficient" used in the present invention and this specification refers to a coefficient representing the degree to which emitted light is attenuated by absorption and/or scattering while traveling through a medium.

即ち、本発明の一態様は、以下の通りである。
[1]半導体ウェーハ(単に「ウェーハ」とも記載する。)の表面に、この表面に存在する突起状の欠陥を拡張させるための被膜を形成すること、
上記被膜の表面を表面欠陥検査装置によって検査すること、及び、
上記検査の結果に基づいて上記半導体ウェーハの表面に存在する突起状の欠陥を評価すること、
を含み、
上記被膜は、波長266nmにおける光の減衰係数が4以上の材質によって構成される被膜である、半導体ウェーハの評価方法(単に「評価方法」とも記載する)。
[2]上記材質は、アモルファスシリコンである、[1]に記載の半導体ウェーハの評価方法。
[3]半導体ウェーハの表面に被膜を形成すること、
上記被膜の表面を表面欠陥検査装置によって検査すること、及び、
上記検査の結果に基づいて上記半導体ウェーハの表面に存在する突起状の欠陥を評価すること、
を含み、かつ
上記被膜はアモルファスシリコン膜である、半導体ウェーハの評価方法。
[4]上記被膜の表面は、平均ヘイズが0.5ppm以下の表面である、[1]~[3]のいずれかに記載の半導体ウェーハの評価方法。
[5]上記被膜の厚みは、15nm以上500nm以下である、[1]~[4]のいずれかに記載の半導体ウェーハの評価方法。
[6]上記検査の結果に基づいて上記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、
上記検査によって検出されたLPDの個数を上記半導体ウェーハの表面に存在する突起状の欠陥の個数とみなして、上記半導体ウェーハの表面に存在する突起状の欠陥の個数を評価することを含む、[1]~[5]のいずれかに記載の半導体ウェーハの評価方法。
[7]上記検査の結果に基づいて上記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、
上記検査によってLPDが検出された位置において上記被膜表面の突起物の高さを原子間力顕微鏡によって計測し、計測された高さの値を、上記半導体ウェーハ表面において上記突起物の直下に存在する突起状の欠陥のサイズとみなして、上記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価を行うことを含む、[1]~[6]のいずれかに記載の半導体ウェーハの評価方法。
[8]上記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価は、
上記被膜表面の複数の突起物の高さの計測値に基づき作成された高さ分布情報に基づき、上記半導体ウェーハ表面に存在する突起状の欠陥のサイズ分布を評価すること、
を含む、[7]に記載の半導体ウェーハの評価方法。
[9]上記半導体ウェーハの表面に存在する突起状の欠陥は、パーティクル及びPIDからなる群から選択される欠陥である、[1]~[8]のいずれかに記載の半導体ウェーハの評価方法。
[10]上記半導体ウェーハは、シリコンウェーハである、[1]~[9]のいずれかに記載の半導体ウェーハの評価方法。
[11]上記材質は、アモルファスシリコンであり、
上記被膜の表面は、平均ヘイズが0.5ppm以下の表面であり、
上記被膜の厚みは、15nm以上500nm以下であり、
上記半導体ウェーハの表面に存在する突起状の欠陥は、パーティクル及びPIDからなる群から選択される欠陥であり、
上記半導体ウェーハは、シリコンウェーハであり、且つ
上記検査の結果に基づいて上記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、下記(1)及び(2)の少なくとも一方を含む、[1]に記載の半導体ウェーハの評価方法。
(1)上記検査によって検出されたLPDの個数を上記半導体ウェーハの表面に存在する突起状の欠陥の個数とみなして、上記半導体ウェーハの表面に存在する突起状の欠陥の個数を評価すること。
(2)上記検査によってLPDが検出された位置において上記被膜表面の突起物の高さを原子間力顕微鏡によって計測し、計測された高さの値を、上記半導体ウェーハ表面において上記突起物の直下に存在する突起状の欠陥のサイズとみなして、上記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価を行うこと。
[12]上記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価は、
上記被膜表面の複数の突起物の高さの計測値に基づき作成された高さ分布情報に基づき、上記半導体ウェーハ表面に存在する突起状の欠陥のサイズ分布を評価すること、
を含む、[11]に記載の半導体ウェーハの評価方法。
[13]評価対象の製造条件下で半導体ウェーハを製造すること、
上記製造された半導体ウェーハを[1]~[12]のいずれかに記載の半導体ウェーハの評価方法によって評価すること、
上記評価の結果に基づき、上記評価対象の製造条件に変更を加えた製造条件をその後の製造条件として決定するか、又は、上記評価対象の製造条件を引き続き採用する製造条件として決定すること、及び、
上記決定された製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法(単に「製造方法」とも記載する)。
[14][1]~[12]のいずれかに記載の半導体ウェーハの評価方法によって半導体ウェーハを評価した場合に、上記被膜の表面を表面欠陥検査装置によって検査して検出されるLPDの個数が15個/ウェーハ以下である半導体ウェーハ。
That is, one embodiment of the present invention is as follows.
[1] Forming a film on the surface of a semiconductor wafer (also simply referred to as "wafer") for expanding protrusion-like defects existing on this surface,
Inspecting the surface of the coating using a surface defect inspection device, and
evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection;
including;
A method for evaluating a semiconductor wafer (also simply referred to as an "evaluation method"), wherein the film is a film made of a material having a light attenuation coefficient of 4 or more at a wavelength of 266 nm.
[2] The method for evaluating a semiconductor wafer according to [1], wherein the material is amorphous silicon.
[3] Forming a film on the surface of the semiconductor wafer,
Inspecting the surface of the coating using a surface defect inspection device, and
evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection;
and the film is an amorphous silicon film.
[4] The method for evaluating a semiconductor wafer according to any one of [1] to [3], wherein the surface of the coating has an average haze of 0.5 ppm or less.
[5] The method for evaluating a semiconductor wafer according to any one of [1] to [4], wherein the thickness of the coating is 15 nm or more and 500 nm or less.
[6] Evaluating the protruding defects present on the surface of the semiconductor wafer based on the results of the above inspection includes:
Evaluating the number of protruding defects present on the surface of the semiconductor wafer by regarding the number of LPDs detected by the inspection as the number of protruding defects present on the surface of the semiconductor wafer, [ The method for evaluating a semiconductor wafer according to any one of [1] to [5].
[7] Evaluating the protruding defects present on the surface of the semiconductor wafer based on the results of the above inspection includes:
The height of the protrusion on the surface of the coating is measured using an atomic force microscope at the position where LPD is detected by the above inspection, and the measured height value is used to determine the height of the protrusion on the surface of the semiconductor wafer, which is located directly below the protrusion. The method for evaluating a semiconductor wafer according to any one of [1] to [6], which includes evaluating the size of the protruding defect present on the surface of the semiconductor wafer, regarding the size of the protruding defect as being the size of the protruding defect.
[8] Evaluation regarding the size of the protruding defects present on the surface of the semiconductor wafer is as follows:
Evaluating the size distribution of the protrusion-like defects present on the semiconductor wafer surface based on height distribution information created based on the measured values of the heights of the plurality of protrusions on the surface of the film;
The method for evaluating a semiconductor wafer according to [7], comprising:
[9] The method for evaluating a semiconductor wafer according to any one of [1] to [8], wherein the protruding defect present on the surface of the semiconductor wafer is a defect selected from the group consisting of particles and PID.
[10] The semiconductor wafer evaluation method according to any one of [1] to [9], wherein the semiconductor wafer is a silicon wafer.
[11] The above material is amorphous silicon,
The surface of the coating has an average haze of 0.5 ppm or less,
The thickness of the coating is 15 nm or more and 500 nm or less,
The protruding defect present on the surface of the semiconductor wafer is a defect selected from the group consisting of particles and PID,
The semiconductor wafer is a silicon wafer, and evaluating the protruding defects present on the surface of the semiconductor wafer based on the results of the inspection includes at least one of the following (1) and (2). The method for evaluating a semiconductor wafer according to [1].
(1) Evaluating the number of protruding defects present on the surface of the semiconductor wafer by regarding the number of LPDs detected by the above inspection as the number of protruding defects present on the surface of the semiconductor wafer.
(2) Measure the height of the protrusion on the surface of the film using an atomic force microscope at the position where LPD was detected by the above inspection, and set the measured height value directly below the protrusion on the surface of the semiconductor wafer. The size of the protruding defects present on the surface of the semiconductor wafer is evaluated by regarding the size of the protruding defects present on the surface of the semiconductor wafer.
[12] Evaluation regarding the size of the protruding defects present on the surface of the semiconductor wafer is as follows:
Evaluating the size distribution of the protrusion-like defects present on the semiconductor wafer surface based on height distribution information created based on the measured values of the heights of the plurality of protrusions on the surface of the film;
The method for evaluating a semiconductor wafer according to [11], comprising:
[13] Manufacturing a semiconductor wafer under the manufacturing conditions to be evaluated;
Evaluating the semiconductor wafer manufactured above by the semiconductor wafer evaluation method according to any one of [1] to [12];
Based on the results of the above evaluation, the manufacturing conditions that have been modified from the manufacturing conditions to be evaluated are determined as the subsequent manufacturing conditions, or the manufacturing conditions to be evaluated are determined as the manufacturing conditions that will continue to be adopted; ,
manufacturing a semiconductor wafer under the manufacturing conditions determined above;
A method for manufacturing a semiconductor wafer (also simply referred to as a "manufacturing method").
[14] When a semiconductor wafer is evaluated by the semiconductor wafer evaluation method according to any one of [1] to [12], the number of LPDs detected by inspecting the surface of the coating with a surface defect inspection device is Semiconductor wafers of 15 pieces/wafer or less.

本発明の一態様によれば、半導体ウェーハ表面に存在する、突起状の微小な欠陥を評価することが可能になる。 According to one aspect of the present invention, it is possible to evaluate minute protruding defects present on the surface of a semiconductor wafer.

レンズ効果によるサイズ拡張の模式図である。FIG. 3 is a schematic diagram of size expansion due to a lens effect. アモルファスシリコン膜の成膜前後のLPD検出サイズの対比結果を示す。The comparison result of the LPD detection size before and after film formation of an amorphous silicon film is shown. アモルファスシリコン膜及びシリコン窒化膜の表面において測定された平均ヘイズを示す。The average haze measured on the surfaces of an amorphous silicon film and a silicon nitride film is shown. 実施例1について、成膜前にウェーハ表面において求められたLPD個数を示す。Regarding Example 1, the number of LPDs determined on the wafer surface before film formation is shown. 成膜後突起物及び付着パーティクルのSEM像の具体例を示す。A specific example of a SEM image of protrusions and attached particles after film formation is shown. 実施例1について、成膜後にアモルファスシリコン膜の表面において求められたLPD(成膜後突起物)個数を示す。In Example 1, the number of LPDs (post-deposition protrusions) determined on the surface of the amorphous silicon film after film formation is shown. 比較例1及び実施例2について、成膜後にウェーハ表面において求められたLPD個数を示す。For Comparative Example 1 and Example 2, the number of LPDs determined on the wafer surface after film formation is shown. 実施例2で成膜後LPD測定を行った後のウェーハの1つについて、アモルファスシリコン膜表面の突起物全点の高さをAFMによって計測して得られた個数分布(高さ分布情報)を示す。The number distribution (height distribution information) obtained by measuring the heights of all protrusions on the surface of the amorphous silicon film using AFM for one of the wafers after the LPD measurement after film formation in Example 2 was performed. show.

以下、上記評価方法及び上記製造方法について、更に詳細に説明する。 Hereinafter, the above evaluation method and the above manufacturing method will be explained in more detail.

[半導体ウェーハの評価方法]
<評価対象の半導体ウェーハ>
上記評価方法によって評価される半導体ウェーハは、一般に半導体基板として使用される各種半導体ウェーハであることができる。例えば、半導体ウェーハの具体例としては、各種シリコンウェーハを挙げることができる。シリコンウェーハは、例えば、シリコン単結晶インゴットから切り出した後に各種加工工程を経たシリコン単結晶ウェーハ、例えば研磨処理が施されて表面に研磨面を有するポリッシュドウェーハ、エピタキシャル層が形成されたエピタキシャルウェーハ等であることができる。評価対象の半導体ウェーハの直径は、例えば、200mm以下、200mm以上(例えば200mm、300mm又は450mm)であるが、特に限定されるものではない。
[Semiconductor wafer evaluation method]
<Semiconductor wafer to be evaluated>
The semiconductor wafer evaluated by the above evaluation method can be any of various semiconductor wafers commonly used as semiconductor substrates. For example, specific examples of semiconductor wafers include various silicon wafers. Silicon wafers include, for example, silicon single crystal wafers that have undergone various processing steps after being cut from a silicon single crystal ingot, polished wafers that have been subjected to polishing treatment and have a polished surface on their surfaces, epitaxial wafers that have epitaxial layers formed, etc. can be. The diameter of the semiconductor wafer to be evaluated is, for example, 200 mm or less and 200 mm or more (for example, 200 mm, 300 mm, or 450 mm), but is not particularly limited.

評価対象の半導体ウェーハ表面には、突起状の欠陥が存在する。かかる欠陥は、パーティクル及び/又はPIDであることができる。 A protruding defect exists on the surface of the semiconductor wafer to be evaluated. Such defects can be particles and/or PIDs.

<被膜の形成>
上記評価方法では、半導体ウェーハの表面に被膜を形成する。上記被膜としては、波長266nmにおける光の減衰係数(単に「減衰係数」とも記載する。)が4以上の材質によって構成される被膜を形成する。減衰係数が4以上の材質によって構成される被膜であれば、先に詳細に記載したように被膜の表面ヘイズを低くできるため、測定感度向上に寄与し得る。減衰係数が4以上の材質としては、アモルファスシリコン、シリコンゲルマニウム等が挙げられる。なお、本発明では減衰係数を規定する波長として266nmを採用したが、これは材質固有の物性値として減衰係数を特定するためであって、上記評価方法において使用される表面欠陥検査装置が照射する光の波長は266nmに限定されるものではない。各種材質の減衰係数は、文献公知の値であり、又は、公知の方法によって測定できる。一例として、「Edward D Parik、”Handbook of Optical Constants of Solid” Academic press、 1985」に記載されている。例えば、アモルファスシリコンの減衰係数は、4.426であり、シリコン窒化物Siの減衰係数は0.013である。
<Formation of film>
In the above evaluation method, a film is formed on the surface of a semiconductor wafer. As the above-mentioned coating, a coating made of a material having a light attenuation coefficient (also simply referred to as "attenuation coefficient") of 4 or more at a wavelength of 266 nm is formed. If the coating is made of a material with an attenuation coefficient of 4 or more, the surface haze of the coating can be reduced as described in detail above, which can contribute to improving measurement sensitivity. Examples of materials having an attenuation coefficient of 4 or more include amorphous silicon and silicon germanium. In addition, in the present invention, 266 nm is adopted as the wavelength for defining the attenuation coefficient, but this is because the attenuation coefficient is specified as a physical property value specific to the material, and the surface defect inspection device used in the above evaluation method irradiates. The wavelength of light is not limited to 266 nm. The attenuation coefficients of various materials are values known in literature, or can be measured by known methods. An example is described in "Edward D. Parik, "Handbook of Optical Constants of Solid" Academic press, 1985". For example, the damping coefficient of amorphous silicon is 4.426 and the damping coefficient of silicon nitride Si 3 N 4 is 0.013.

上記被膜を構成する材質の減衰係数は、上記理由から4以上であり、例えば4.000以上、4.100以上、4.200以上又は4.300以上であることができる。測定感度向上の観点からは、減衰係数の上限は特に限定されない。被膜を構成する材質の減衰係数が4以上であれば十分な測定感度が得られるため、過度に減衰係数が高い材質を用いなくてもよい。この点からは、例えば、上記被膜を構成する材質の減衰係数は、例えば、10以下、8以下、 6以下、6.000以下、5.500以下又は5.000以下であることができる。 The attenuation coefficient of the material constituting the coating is 4 or more for the above reasons, and can be, for example, 4.000 or more, 4.100 or more, 4.200 or more, or 4.300 or more. From the viewpoint of improving measurement sensitivity, the upper limit of the attenuation coefficient is not particularly limited. If the material constituting the coating has an attenuation coefficient of 4 or more, sufficient measurement sensitivity can be obtained, so there is no need to use a material with an excessively high attenuation coefficient. From this point of view, the attenuation coefficient of the material constituting the coating can be, for example, 10 or less, 8 or less, 6 or less, 6.000 or less, 5.500 or less, or 5.000 or less.

上記被膜の形成は、LP-CVD(Low Pressure Chemical Vapor Deposition)、プラズマCVD又はALD(Atomic Layer Deposition)装置等の公知の成膜装置を使用して行うことができる。 The film can be formed using a known film forming apparatus such as LP-CVD (Low Pressure Chemical Vapor Deposition), plasma CVD, or ALD (Atomic Layer Deposition) apparatus.

上記被膜の材質の具体例としては、アモルファスシリコンを挙げることができる。以下において、アモルファスシリコンによって構成される被膜を、「アモルファスシリコン膜」とも呼ぶ。アモルファスシリコン膜の成膜方法としては、公知の方法を使用することができる。例えば、半導体ウェーハ表面にアミノシランガスを使用してシード層を形成し、このシード層形成に使用したアミノシランと比べて分子量の小さなシランガスを堆積させることによって、半導体ウェーハ表面にアモルファスシリコン膜を形成することができる。シード層は、アモルファスシリコンの成長の起点となる。アモルファスシリコン膜のソースガスとなるシラン系ガスのうち、分子量の大きなアミノシランガスを堆積させることは、高い平滑性の成膜面を形成する観点から好ましい。アモルファスシリコン膜の具体的な成膜プロセスについては、例えば、特開2011-249764号公報及び特開2014-127693号公報を参照できる。 A specific example of the material of the film is amorphous silicon. In the following, a film made of amorphous silicon will also be referred to as an "amorphous silicon film." A known method can be used to form the amorphous silicon film. For example, an amorphous silicon film is formed on the semiconductor wafer surface by forming a seed layer on the semiconductor wafer surface using aminosilane gas and depositing a silane gas with a smaller molecular weight than the aminosilane used to form the seed layer. I can do it. The seed layer serves as a starting point for the growth of amorphous silicon. Among silane-based gases that serve as source gases for the amorphous silicon film, it is preferable to deposit aminosilane gas having a large molecular weight from the viewpoint of forming a highly smooth film-forming surface. For a specific film formation process of an amorphous silicon film, reference can be made to, for example, JP-A No. 2011-249764 and JP-A No. 2014-127693.

上記被膜としてアモルファスシリコン膜を形成することは、以下の観点からも好ましい。
窒化膜の成膜では、反応副生成物である塩化アンモニウムが発塵減となるため、窒化膜表面に付着する異物(付着パーティクル)が多くなる。表面欠陥検査装置による評価では、被膜の表面において、直下に突起状の欠陥が存在することによって被膜表面が盛り上がった部分(突起物(以下、「成膜後突起物」とも呼ぶ。))を、付着パーティクルと区別することができない。そのため、成膜後突起物と付着パーティクルとを分類するために、走査電子顕微鏡(SEM:Scanning Electron Microscope)等を用いた欠陥判別工程を行わなければならない。したがって、表面欠陥検査装置による窒化膜表面の検査結果からは、窒化膜の下に位置する半導体ウェーハ表面の突起状の欠陥の水準間の違いを精度よく評価することは困難である。
これに対し、アモルファスシリコン膜の成膜では、付着パーティクルの発生が少ない。そのため、SEM等による欠陥判別工程を行わずとも、表面欠陥検査装置によるアモルファスシリコン膜表面の検査結果に基づき、アモルファスシリコン膜の下に位置する半導体ウェーハ表面の突起状の欠陥の水準間の違いを精度よく評価することができる。ただし、もちろん、アモルファスシリコン膜表面においてSEM等による欠陥判別工程を行い、付着パーティクルと判定された突起物を、その後の評価から除外することも可能である。
Forming an amorphous silicon film as the above-mentioned film is also preferable from the following viewpoints.
In the formation of a nitride film, ammonium chloride, which is a reaction by-product, reduces dust generation, which increases the number of foreign substances (attached particles) that adhere to the surface of the nitride film. In the evaluation using a surface defect inspection device, on the surface of the film, the part where the film surface is raised due to the presence of a protruding defect directly below (protrusion (hereinafter also referred to as "post-film protrusion")) is Cannot be distinguished from attached particles. Therefore, in order to classify protrusions and attached particles after film formation, a defect discrimination process using a scanning electron microscope (SEM) or the like must be performed. Therefore, it is difficult to accurately evaluate the difference between the levels of protruding defects on the semiconductor wafer surface located under the nitride film from the inspection results of the nitride film surface using the surface defect inspection apparatus.
On the other hand, when forming an amorphous silicon film, fewer adhering particles are generated. Therefore, the difference between the levels of protrusion-like defects on the semiconductor wafer surface located under the amorphous silicon film can be detected based on the inspection results of the amorphous silicon film surface using a surface defect inspection device, without performing a defect discrimination process using SEM or the like. It can be evaluated with high accuracy. However, of course, it is also possible to perform a defect determination process using SEM or the like on the surface of the amorphous silicon film, and to exclude protrusions determined to be attached particles from subsequent evaluation.

先に記載したように、波長266nmにおける減衰係数が4以上の材質によって構成される被膜は、表面ヘイズが低いため好ましい。表面ヘイズの指標としては、平均ヘイズを挙げることができる。本発明及び本明細書において、「平均ヘイズ」とは、KLA-TENCOR社製SurfscanシリーズSP7で測定される、DW1O(Dark-field Wide-1 Oblique) Haze Averageをいうものとする。上記評価方法において半導体ウェーハの表面に形成される被膜は、被膜表面で測定される平均ヘイズが0.5ppm以下であることができる。
図3に、アモルファスシリコン膜及びシリコン窒化膜の表面において測定された平均ヘイズを示す。図3には、アモルファスシリコン膜及びシリコン窒化膜の平均ヘイズの測定結果が示されている。詳しくは、図3には、膜厚120nmのアモルファスシリコン膜及び膜厚120nmのシリコン窒化膜のそれぞれについて、KLA-TENCOR社製SurfscanシリーズSP7で測定された、DW1O Haze Averageの値が示されている。図3中、「SiN」はシリコン窒化膜の略称であり、「a-Si」及び「アモルファスSi膜」はアモルファスシリコン膜の略称である。アモルファスシリコン膜では平均ヘイズが0.5ppm以下であり、表面ヘイズが低いことが確認できる。
例えば、平均ヘイズが0.042の場合、SEMI規格(SEMI M50-1101)の95%Capture Rateによって設定される感度は、KLA-TENCOR社製SurfscanシリーズSP7のDW1Oチャンネルの感度(受光部の最小検出サイズ)として19nmである。これに対し、平均ヘイズが2.067のシリコン窒化膜の場合、同様に設定されるKLA-TENCOR社製SurfscanシリーズSP7のDW1Oチャンネルの感度(受光部の最小検出サイズ)は29nmである。このように、表面ヘイズが低い被膜は、表面欠陥検査装置における測定感度を高める観点から好ましい。
As described above, a coating made of a material having an attenuation coefficient of 4 or more at a wavelength of 266 nm is preferable because it has a low surface haze. Average haze can be cited as an index of surface haze. In the present invention and this specification, "average haze" refers to DW1O (Dark-field Wide-1 Oblique) Haze Average measured with Surfscan series SP7 manufactured by KLA-TENCOR. The coating formed on the surface of the semiconductor wafer in the above evaluation method can have an average haze measured on the coating surface of 0.5 ppm or less.
FIG. 3 shows the average haze measured on the surfaces of the amorphous silicon film and the silicon nitride film. FIG. 3 shows the measurement results of the average haze of an amorphous silicon film and a silicon nitride film. Specifically, FIG. 3 shows the values of DW1O Haze Average measured with Surfscan series SP7 manufactured by KLA-TENCOR for each of a 120 nm thick amorphous silicon film and a 120 nm thick silicon nitride film. . In FIG. 3, "SiN" is an abbreviation for silicon nitride film, and "a-Si" and "amorphous Si film" are abbreviation for amorphous silicon film. The average haze of the amorphous silicon film is 0.5 ppm or less, which confirms that the surface haze is low.
For example, when the average haze is 0.042, the sensitivity set by the 95% Capture Rate of the SEMI standard (SEMI M50-1101) is the sensitivity of the DW1O channel of the Surfscan series SP7 manufactured by KLA-TENCOR (minimum detection of the light receiving part). The size) is 19 nm. On the other hand, in the case of a silicon nitride film with an average haze of 2.067, the sensitivity (minimum detection size of the light receiving part) of the DW1O channel of the Surfscan series SP7 manufactured by KLA-TENCOR, which is similarly set, is 29 nm. As described above, a film with a low surface haze is preferable from the viewpoint of increasing measurement sensitivity in a surface defect inspection device.

上記被膜は、半導体ウェーハ表面に存在する突起状の欠陥を拡張させることができる。「拡張」させることによって、上記被膜表面に、半導体ウェーハ表面における突起状の欠陥のサイズより大きなサイズの突起物が形成される。これは、所謂「レンズ効果」による。「レンズ効果」とは、突起物を起点に、その突起物より数倍大きな径の成膜後突起物が、その直上の被膜表面に形成される現象である。
図1は、レンズ効果によるサイズ拡張の模式図である。図1に示す例では、直径Dの突起物の直上の被膜表面の成膜後突起物は、突起物の直径Dより数倍大きな直径Xを有する。また、レンズ効果によって形成される成膜後突起物は、直下の半導体ウェーハ表面上の突起状の欠陥のサイズ分だけ盛り上がった欠陥である。したがって、図1に示す例では、被膜表面における成膜後突起物の高さは、突起物の直径Dと同じ値になる。この点を利用した評価について、詳細は後述する。
The above coating can expand protruding defects existing on the surface of a semiconductor wafer. By "expanding", protrusions larger in size than the protrusion-like defects on the semiconductor wafer surface are formed on the surface of the coating. This is due to the so-called "lens effect." The "lens effect" is a phenomenon in which, after film formation, a protrusion starting from a protrusion and having a diameter several times larger than the protrusion is formed on the coating surface directly above the protrusion.
FIG. 1 is a schematic diagram of size expansion due to lens effect. In the example shown in FIG. 1, the protrusion after film formation on the coating surface directly above the protrusion of diameter D has a diameter X that is several times larger than the diameter D of the protrusion. Further, the post-film-forming protrusion formed by the lens effect is a defect that is raised by the size of the protrusion-like defect on the surface of the semiconductor wafer directly below. Therefore, in the example shown in FIG. 1, the height of the protrusion after film formation on the coating surface has the same value as the diameter D of the protrusion. Details of evaluation using this point will be described later.

半導体ウェーハ表面に上記被膜を形成することによって、半導体ウェーハ表面の突起状の欠陥の直上の被膜表面に、かかる欠陥より大きなサイズの突起物を形成することができる。したがって、例えば、半導体ウェーハ表面では表面欠陥検査装置の検出限界サイズを下回る微小なサイズの突起状の欠陥について、その直上の被膜表面に検出限界サイズ以上のサイズを有する、表面欠陥検査装置によって検出可能な突起物を形成することができる。
具体例として、図2に、アモルファスシリコン膜の成膜前後のLPD検出サイズの対比結果を示す。図2には、厚み20nm、40nm、70nm、140nmのアモルファスシリコン膜を成膜する前の半導体ウェーハ表面においてLPDが検出された座標点について、半導体ウェーハ表面におけるLPD検出サイズと、アモルファスシリコン膜を成膜した後にアモルファスシリコン膜の表面において検出されたLPD検出サイズとの対比結果が示されている。表面欠陥検査装置としては、KLA-TENCOR社製SurfscanシリーズSP7を使用した。図2に示された結果から、被膜形成によって、半導体ウェーハ表面の突起状の欠陥を拡張させることができることが確認できる。例えば、図2中、厚み140nmの被膜を形成した例では、LPD検出サイズは、被膜成膜前のLPD検出サイズの約3倍である。レンズ効果によれば、成膜した被膜の厚みがより厚いほど、半導体ウェーハ表面上の突起状の欠陥の直上の被膜表面で検出される突起物のサイズはより大きくなる。表面欠陥検査装置では、一般に、欠陥サイズが大きいほど欠陥をLPDとして検出することが容易になる。また、被膜の厚みは、評価対象となる突起状の欠陥のサイズより厚くすることが好ましい。以上の観点から、半導体ウェーハ表面に形成する被膜の厚みは、15nm以上であることが好ましい。例えば、KLA-TENCOR社製SurfscanシリーズSP7では、検出不可サイズは15nm未満であるため、15nm以上の被膜を形成することが好ましい。上記被膜の厚みは、例えば、500nm以下、200nm以下又は140nm以下であることができる。
By forming the above film on the surface of the semiconductor wafer, it is possible to form protrusions larger in size than the defects on the surface of the film directly above the protrusion-like defects on the surface of the semiconductor wafer. Therefore, for example, on the surface of a semiconductor wafer, a microscopic protruding defect that is smaller than the detection limit size of a surface defect inspection device can be detected by a surface defect inspection device that has a size larger than the detection limit size on the coating surface directly above it. It is possible to form a protrusion.
As a specific example, FIG. 2 shows a comparison result of the LPD detection size before and after the formation of an amorphous silicon film. Figure 2 shows the LPD detection size on the semiconductor wafer surface and the coordinate points where LPD was detected on the semiconductor wafer surface before forming an amorphous silicon film with a thickness of 20 nm, 40 nm, 70 nm, and 140 nm. Comparison results with the LPD detection size detected on the surface of the amorphous silicon film after film formation are shown. As the surface defect inspection device, Surfscan series SP7 manufactured by KLA-TENCOR was used. From the results shown in FIG. 2, it can be confirmed that the protrusion-like defects on the surface of the semiconductor wafer can be expanded by forming the film. For example, in the example shown in FIG. 2 in which a film with a thickness of 140 nm is formed, the LPD detection size is about three times the LPD detection size before film formation. According to the lens effect, the thicker the deposited film, the larger the size of the protrusion detected on the film surface directly above the protrusion-like defect on the semiconductor wafer surface. In a surface defect inspection apparatus, generally, the larger the defect size, the easier it is to detect the defect as an LPD. Further, it is preferable that the thickness of the coating is greater than the size of the protruding defect to be evaluated. From the above viewpoint, the thickness of the coating formed on the surface of the semiconductor wafer is preferably 15 nm or more. For example, in the Surfscan series SP7 manufactured by KLA-TENCOR, the undetectable size is less than 15 nm, so it is preferable to form a film with a thickness of 15 nm or more. The thickness of the coating can be, for example, 500 nm or less, 200 nm or less, or 140 nm or less.

<表面欠陥検査装置による表面検査>
表面欠陥検査装置としては、検査対象の表面に光を入射させ、この表面からの放射光(散乱光又は反射光)を検出することが可能な公知の表面欠陥検査装置を用いることができる。かかる表面欠陥検査装置は、一般に、光散乱式表面欠陥検査装置、面検機等とも呼ばれる。表面欠陥検査装置の具体例としては、レーザー表面欠陥検査装置を挙げることができる。レーザー表面欠陥検査装置は、通常、検査対象の表面をレーザー光によって走査し、放射光(散乱光又は反射光)によって、検査対象の表面の突起物を輝点(LPD)として検出する。また、LPDからの放射光を測定することにより、検査対象の表面における突起物の位置(具体的には座標点)及びLPDとして検出されるサイズ(LPD検出サイズ)を求めることができる。かかるLPD検出サイズは、通常、LPDからの放射光の強度を、シリカ粒子等の標準粒子の放射光強度と対比することにより、表面欠陥検査装置の解析部によって出力される。レーザー光としては、紫外光、可視光等を用いることができ、その波長は特に限定されるものではない。紫外光とは、400nm未満の波長域の光をいい、可視光とは、400~600nmの波長域の光をいうものとする。レーザー表面欠陥検査装置の解析部は、通常、検出された複数のLPDのそれぞれについて、検査対象の表面における二次元位置座標(X座標及びY座標)の情報を取得し、取得された二次元位置座標の情報から検査対象の表面におけるLPD面内分布状態を示すLPDマップを作成することができる。市販されているレーザー表面欠陥検査装置の具体例としては、KLA-TENCOR社製SurfscanシリーズSP1、SP2、SP3、SP5、SP7等を挙げることができる。ただし、これら装置は例示であって、その他の各種欠陥表面欠陥検査装置も使用可能である。
<Surface inspection using surface defect inspection device>
As the surface defect inspection device, a known surface defect inspection device that can make light enter the surface of the inspection target and detect emitted light (scattered light or reflected light) from this surface can be used. Such a surface defect inspection device is generally also called a light scattering type surface defect inspection device, a surface inspection device, or the like. A specific example of the surface defect inspection device is a laser surface defect inspection device. A laser surface defect inspection device typically scans the surface of an object to be inspected with laser light, and detects protrusions on the surface of the object as bright spots (LPD) using emitted light (scattered light or reflected light). Furthermore, by measuring the emitted light from the LPD, the position (specifically, the coordinate point) of the protrusion on the surface of the inspection target and the size detected as the LPD (LPD detection size) can be determined. Such an LPD detection size is usually output by an analysis section of a surface defect inspection device by comparing the intensity of emitted light from the LPD with the intensity of emitted light of standard particles such as silica particles. As the laser light, ultraviolet light, visible light, etc. can be used, and the wavelength thereof is not particularly limited. Ultraviolet light refers to light in a wavelength range of less than 400 nm, and visible light refers to light in a wavelength range of 400 to 600 nm. The analysis unit of the laser surface defect inspection device usually acquires information on the two-dimensional position coordinates (X coordinate and Y coordinate) on the surface of the inspection target for each of the plurality of detected LPDs, and calculates the acquired two-dimensional position. An LPD map showing the in-plane LPD distribution state on the surface of the inspection target can be created from the coordinate information. Specific examples of commercially available laser surface defect inspection devices include Surfscan series SP1, SP2, SP3, SP5, and SP7 manufactured by KLA-TENCOR. However, these devices are merely examples, and various other surface defect inspection devices can also be used.

<半導体ウェーハの表面に存在する突起状の欠陥の評価>
上記評価方法では、上記被膜の表面を表面欠陥検査装置によって検査した結果に元ついて、被膜の下に位置する半導体ウェーハの表面に存在する突起状の欠陥を評価する。かかる評価の具体例としては、以下の評価(1)及び(2)を挙げることができる。例えば、評価(1)及び評価(2)の中で、評価(1)又は評価(2)のみを実施してもよく、評価(1)及び評価(2)の両方を実施してもよい。
<Evaluation of protruding defects on the surface of semiconductor wafers>
In the evaluation method, the protrusion-like defects present on the surface of the semiconductor wafer located under the coating are evaluated based on the results of inspecting the surface of the coating using a surface defect inspection device. Specific examples of such evaluations include evaluations (1) and (2) below. For example, among evaluation (1) and evaluation (2), only evaluation (1) or evaluation (2) may be performed, or both evaluation (1) and evaluation (2) may be performed.

(1)上記検査によって検出されたLPDの個数を半導体ウェーハの表面に存在する突起状の欠陥の個数とみなして、半導体ウェーハの表面に存在する突起状の欠陥の個数を評価する。
(2)上記検査によってLPDが検出された位置において上記被膜表面の突起物の高さを原子間力顕微鏡によって計測し、計測された高さの値を、半導体ウェーハ表面においてその突起物の直下に存在する突起状の欠陥のサイズとみなして、半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価を行う。
(1) The number of LPDs detected by the above inspection is regarded as the number of protruding defects present on the surface of the semiconductor wafer, and the number of protruding defects present on the surface of the semiconductor wafer is evaluated.
(2) Measure the height of the protrusion on the surface of the film using an atomic force microscope at the position where LPD was detected by the above inspection, and place the measured height value directly below the protrusion on the semiconductor wafer surface. The size of the protrusion-like defects present on the semiconductor wafer surface is evaluated by regarding the size of the protrusion-like defects as being the size of the protrusion-like defects present.

評価(1)によれば、被膜による拡張(レンズ効果)によって、半導体ウェーハ表面を表面欠陥検査装置で検査することでは検出できない微小な突起状の欠陥の個数も評価することができる。 According to evaluation (1), due to the expansion (lens effect) caused by the film, it is possible to evaluate the number of minute protruding defects that cannot be detected by inspecting the surface of a semiconductor wafer with a surface defect inspection device.

次に、評価(2)について、更に詳細に説明する。 Next, evaluation (2) will be explained in more detail.

図1に示したように、レンズ効果によって被膜表面に形成される成膜後突起物は、直下の半導体ウェーハ表面上の突起状の欠陥のサイズ分だけ盛り上がった欠陥である。したがって、成膜後突起物の高さを、半導体ウェーハ表面において、その突起物の直下に存在する突起状の欠陥のサイズとみなすことができる。例えば、被膜表面で測定される突起物の高さを、半導体ウェーハ表面のパーティクルについてはパーティクルの直径とみなすことができ、半導体ウェーハ表面のPIDについてはPIDの高さとみなすことができる。被膜表面の突起物の高さの測定は、公知の測定装置によって行うことができ、例えば原子間力顕微鏡(AFM:Atomic Force Microscope)によって行うことができる。 As shown in FIG. 1, the post-film-forming protrusion formed on the surface of the film due to the lens effect is a defect that is raised by the size of the protrusion-like defect on the surface of the semiconductor wafer directly below. Therefore, the height of a protrusion after film formation can be regarded as the size of a protrusion-like defect existing directly below the protrusion on the semiconductor wafer surface. For example, the height of a protrusion measured on the coating surface can be regarded as the particle diameter for particles on the semiconductor wafer surface, and can be regarded as the PID height for the PID on the semiconductor wafer surface. The height of the protrusions on the surface of the coating can be measured using a known measuring device, such as an atomic force microscope (AFM).

また、評価(2)の具体的実施形態として、被膜表面の複数の突起物の高さの計測値に基づき作成された高さ分布情報に基づき、半導体ウェーハ表面に存在する突起状の欠陥のサイズ分布を評価することができる。上記評価方法によれば、被膜による拡張(レンズ効果)によって、半導体ウェーハ表面を表面欠陥検査装置で検査することでは検出できない微小な突起状の欠陥のサイズも、被膜表面の突起物の高さとして求めることができる。これにより、半導体ウェーハ表面を表面欠陥検査装置で検査する場合と比べて、半導体ウェーハ表面に存在する突起状の欠陥のサイズ分布を、より精度よく評価することが可能になる。 In addition, as a specific embodiment of evaluation (2), the size of a protrusion-like defect existing on the semiconductor wafer surface is determined based on height distribution information created based on the measured values of the heights of a plurality of protrusions on the surface of the film. The distribution can be evaluated. According to the above evaluation method, due to the expansion (lens effect) caused by the coating, the size of minute protrusion-like defects that cannot be detected by inspecting the semiconductor wafer surface with a surface defect inspection device can be measured as the height of the protrusions on the coating surface. You can ask for it. This makes it possible to evaluate the size distribution of protruding defects present on the semiconductor wafer surface with higher accuracy than when the semiconductor wafer surface is inspected using a surface defect inspection device.

評価(1)及び評価(2)の具体例については、後述の実施例を参照できる。 For specific examples of evaluation (1) and evaluation (2), refer to Examples described below.

[半導体ウェーハの製造方法]
本発明の一態様は、評価対象の製造条件下で半導体ウェーハを製造すること、上記製造された半導体ウェーハを上記半導体ウェーハの評価方法によって評価すること、上記評価の結果に基づき、上記評価対象の製造条件に変更を加えた製造条件をその後の製造条件として決定するか、又は、上記評価対象の製造条件を引き続き採用する製造条件として決定すること、及び、上記決定された製造条件下で半導体ウェーハを製造すること、を含む半導体ウェーハの製造方法に関する。
[Method for manufacturing semiconductor wafers]
One aspect of the present invention is to manufacture a semiconductor wafer under manufacturing conditions to be evaluated, to evaluate the manufactured semiconductor wafer using the semiconductor wafer evaluation method described above, and to evaluate the semiconductor wafer based on the result of the evaluation. Determine the manufacturing conditions with changes to the manufacturing conditions as the subsequent manufacturing conditions, or determine the manufacturing conditions to be evaluated as the manufacturing conditions that will continue to be adopted, and semiconductor wafers under the determined manufacturing conditions. The present invention relates to a method of manufacturing a semiconductor wafer, including manufacturing a semiconductor wafer.

上記製造方法の具体的形態としては、以下を例示できる。
製造条件Aの下で半導体ウェーハの製造を行う。
別途、製造条件Aとは異なる製造条件Bの下で半導体ウェーハの製造を行う。
評価対象の製造条件を、「製造条件B」とする。
製造条件Aの下で製造されたウェーハ群及び製造条件Bの下で製造されたウェーハ群から、それぞれ、評価用ウェーハを抜き取り、先に記載した評価方法によって評価する。
例えば、評価の結果、先に記載した評価方法によって求められた、半導体ウェーハ表面の突起状の欠陥の総数が、製造条件Aの下で製造されたウェーハ群から抜き取った評価用ウェーハにおいて、製造条件Bの下で製造されたウェーハ群から抜き取った評価用ウェーハより少なかった場合、製造条件Aは、製造条件Bと比べて、半導体ウェーハ表面に突起状の欠陥が発生し難い製造条件と判定できる。この場合、製造条件Bを製造条件Aに近づけるように変更し、かかる変更を加えた製造条件を改良製造条件Bとして、その後の半導体ウェーハの製造を行うことができる。
また、例えば、評価の結果、先に記載した評価方法によって求められた、半導体ウェーハ表面の突起状の欠陥のサイズ分布が、製造条件Bの下で製造されたウェーハ群から抜き取った評価用ウェーハにおいて、製造条件Aの下で製造されたウェーハ群から抜き取った評価用ウェーハと比べて、製品に望まれるサイズ分布からより離れていた場合、製造条件Bと比べて、製造条件Aが、より望ましい製造条件と判定できる。この場合、製造条件Bを製造条件Aに近づけるように変更し、かかる変更を加えた製造条件を改良製造条件Bとして、その後の半導体ウェーハの製造を行うことができる。
Specific examples of the above manufacturing method include the following.
Semiconductor wafers are manufactured under manufacturing conditions A.
Separately, semiconductor wafers are manufactured under manufacturing conditions B that are different from manufacturing conditions A.
The manufacturing conditions to be evaluated are referred to as "manufacturing conditions B."
Wafers for evaluation are extracted from each of the wafer group manufactured under manufacturing condition A and the wafer group manufactured under manufacturing condition B, and evaluated by the evaluation method described above.
For example, as a result of the evaluation, the total number of protrusion-like defects on the surface of the semiconductor wafer determined by the evaluation method described above is higher than the total number of protruding defects on the surface of the semiconductor wafer in the evaluation wafer selected from the group of wafers manufactured under manufacturing condition A. If the number is smaller than the number of evaluation wafers extracted from a group of wafers manufactured under B, it can be determined that manufacturing condition A is a manufacturing condition in which protruding defects are less likely to occur on the semiconductor wafer surface compared to manufacturing condition B. In this case, manufacturing conditions B can be changed to be closer to manufacturing conditions A, and subsequent semiconductor wafers can be manufactured using the modified manufacturing conditions as improved manufacturing conditions B.
For example, as a result of the evaluation, the size distribution of protruding defects on the surface of the semiconductor wafer determined by the evaluation method described above may be , compared to the evaluation wafer extracted from a group of wafers manufactured under manufacturing condition A, if the size distribution is further away from the desired product size distribution, manufacturing condition A is more desirable than manufacturing condition B. It can be determined that it is a condition. In this case, manufacturing conditions B can be changed to be closer to manufacturing conditions A, and subsequent semiconductor wafers can be manufactured using the modified manufacturing conditions as improved manufacturing conditions B.

また、上記製造方法の具体的形態としては、以下も例示できる。
実際に製品として出荷する半導体ウェーハを製造するための製造条件(以下、「実製造条件」と記載する。)を決定するために、まず、テスト製造条件を決定する。
このテスト製造条件下で半導体ウェーハを製造する。
テスト製造条件下で製造された半導体ウェーハを、先に記載した評価方法によって評価する。
評価の結果に基づき、テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、又は、テスト製造条件そのものを、実製造条件として決定することができる。そして、決定された実製造条件下で半導体ウェーハを製造することができる。
例えば、評価の結果、テスト製造条件下で製造された半導体ウェーハにおいて、先に記載した評価方法によって求められた、半導体ウェーハ表面の突起状の欠陥の総数が、予め設定した目標値を上回る場合には、突起状の欠陥の発生が抑制されるようにテスト製造条件に変更を加えた製造条件を、実製造条件として決定することができる。
また、例えば、評価の結果、テスト製造条件下で製造された半導体ウェーハにおいて、先に記載した評価方法によって求められた、半導体ウェーハ表面の突起状の欠陥のサイズ分布が、望ましいサイズ分布から大きく離れていた場合にも、突起状の欠陥の発生が抑制されるようにテスト製造条件に変更を加えた製造条件を、実製造条件として決定することができる。
Moreover, the following can also be exemplified as a specific form of the above manufacturing method.
In order to determine manufacturing conditions for manufacturing semiconductor wafers to be actually shipped as products (hereinafter referred to as "actual manufacturing conditions"), test manufacturing conditions are first determined.
Semiconductor wafers are manufactured under these test manufacturing conditions.
Semiconductor wafers manufactured under test manufacturing conditions are evaluated by the evaluation method described above.
Based on the evaluation results, manufacturing conditions obtained by adding changes to the test manufacturing conditions can be determined as the actual manufacturing conditions, or the test manufacturing conditions themselves can be determined as the actual manufacturing conditions. Then, semiconductor wafers can be manufactured under the determined actual manufacturing conditions.
For example, as a result of evaluation, in semiconductor wafers manufactured under test manufacturing conditions, if the total number of protruding defects on the semiconductor wafer surface determined by the evaluation method described above exceeds a preset target value. In this case, manufacturing conditions obtained by adding changes to the test manufacturing conditions so as to suppress the occurrence of protruding defects can be determined as actual manufacturing conditions.
For example, as a result of evaluation, the size distribution of protrusion-like defects on the semiconductor wafer surface determined by the evaluation method described above in semiconductor wafers manufactured under test manufacturing conditions deviates significantly from the desired size distribution. Even in the case where the test manufacturing conditions are changed so as to suppress the occurrence of protruding defects, it is possible to determine the manufacturing conditions as the actual manufacturing conditions.

半導体ウェーハの製造工程について、例えばポリッシュドウェーハの製造工程は、シリコン単結晶インゴット等の半導体インゴットからのウェーハの切断(スライシング)、面取り加工、粗研磨(例えばラッピング)、エッチング、鏡面研磨(仕上げ研磨)、上記加工工程間又は加工工程後に行われる洗浄工程を含む製造工程により製造することができる。突起状の欠陥の一形態であるPIDは、研磨処理において生じ得る欠陥である。したがって、上記変更が加えられる製造条件は、一形態では、半導体ウェーハ表面の研磨処理条件であることができる。具体的には、研磨スラリーの交換、研磨スラリーの組成変更、研磨パッドの交換、研磨パッドの種類の変更、研磨装置の運転条件の変更等の各種の研磨条件の変更を挙げることができる。 Regarding the manufacturing process of semiconductor wafers, for example, the manufacturing process of polished wafers includes cutting (slicing), chamfering, rough polishing (e.g. lapping), etching, and mirror polishing (finish polishing) of the wafer from a semiconductor ingot such as a silicon single crystal ingot. ), it can be manufactured by a manufacturing process including a cleaning process performed between or after the above processing steps. PID, which is a type of protruding defect, is a defect that can occur during polishing processing. Therefore, in one form, the manufacturing conditions to which the above changes are made can be polishing processing conditions for the surface of a semiconductor wafer. Specifically, various polishing conditions can be changed, such as replacing the polishing slurry, changing the composition of the polishing slurry, replacing the polishing pad, changing the type of polishing pad, and changing the operating conditions of the polishing apparatus.

また、半導体ウェーハ表面の突起状の欠陥の一形態であるパーティクルは、ウェーハ表面に付着した異物であるため、洗浄によって除去することができる。したがって、上記変更が加えられる製造条件は、一形態では、洗浄条件であることができる。パーティクルを低減するためには、例えば、洗浄条件を強化すればよい。具体的には、パーティクルを低減するための手段としては、洗浄回数を増やすこと、洗浄時間を長くすること、より洗浄力の高い洗浄剤を使用すること等を挙げることができる。 Furthermore, particles, which are a form of protruding defects on the surface of a semiconductor wafer, are foreign matter attached to the surface of the wafer, and therefore can be removed by cleaning. Therefore, in one form, the manufacturing conditions to which the above changes are made can be cleaning conditions. In order to reduce particles, for example, cleaning conditions may be strengthened. Specifically, measures for reducing particles include increasing the number of times of cleaning, lengthening the cleaning time, and using a cleaning agent with higher cleaning power.

以下に、実施例に基づき本発明を更に説明する。ただし、本発明は、実施例に示す実施形態に限定されるものではない。 The present invention will be further explained below based on Examples. However, the present invention is not limited to the embodiments shown in Examples.

以下において使用した表面欠陥検査装置は、KLA-TENCOR社製SurfscanシリーズSP7である。 The surface defect inspection device used below is Surfscan series SP7 manufactured by KLA-TENCOR.

[実施例1]
(1)成膜前LPD測定
評価対象の半導体ウェーハとして、突起状の欠陥の発生個数に有意差がある異なるプロセス条件(プロセス条件A、プロセス条件B)の下で作製された直径300mmのエピタキシャルウェーハ(シリコン単結晶ウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルウェーハ)を準備した。プロセス条件Aの下で作製されたウェーハをA1~A6と記載し、プロセス条件Bの下で作製されたウェーハをB1~B6と記載する。
上記評価対象ウェーハの表面について、表面欠陥検査装置による検査を行い、面内全域においてLPD検出サイズと座標データを取得した。
[Example 1]
(1) LPD measurement before film formation The semiconductor wafer to be evaluated is an epitaxial wafer with a diameter of 300 mm manufactured under different process conditions (process condition A, process condition B) with a significant difference in the number of protruding defects. (an epitaxial wafer in which a silicon epitaxial layer was formed on a silicon single crystal wafer) was prepared. Wafers manufactured under process condition A are designated as A1 to A6, and wafers manufactured under process condition B are designated as B1 to B6.
The surface of the wafer to be evaluated was inspected using a surface defect inspection device, and the LPD detection size and coordinate data were obtained over the entire surface area.

図4に、評価対象ウェーハの表面において、KLA-TENCOR社製SurfscanシリーズSP7のDW1Oチャンネルによって求められたLPD個数を示す。SEMI規格(SEMI M50-1101)の95%Capture Rateによって設定される感度(最小検出サイズ)は、15nmであった。 FIG. 4 shows the number of LPDs determined by the DW1O channel of the Surfscan series SP7 manufactured by KLA-TENCOR on the surface of the wafer to be evaluated. The sensitivity (minimum detection size) set by the 95% Capture Rate of the SEMI standard (SEMI M50-1101) was 15 nm.

(2)成膜処理
上記評価対象ウェーハについて、上記(1)においてLPD測定を行った表面に、LP-CVDによる装置を用いてアモルファスシリコン膜を成膜した。詳しくは、ウェーハ表面にアミノシランガスを使用してシード層を形成し、このシード層形成に使用したアミノシランと比べて分子量の小さなシランガスを堆積させることによって、厚み120nmのアモルファスシリコン膜を成膜した。
(2) Film Formation Process Regarding the above-mentioned evaluation target wafer, an amorphous silicon film was formed on the surface where the LPD measurement was performed in the above (1) using an LP-CVD apparatus. Specifically, an amorphous silicon film with a thickness of 120 nm was formed by forming a seed layer on the wafer surface using aminosilane gas and depositing a silane gas having a lower molecular weight than the aminosilane used to form the seed layer.

(3)成膜後LPD測定
上記評価対象ウェーハのアモルファスシリコン膜の表面について、表面欠陥検査装置による検査を行い、面内全域においてLPD検出サイズと座標データを取得した。
(3) LPD measurement after film formation The surface of the amorphous silicon film of the wafer to be evaluated was inspected using a surface defect inspection device, and the LPD detection size and coordinate data were obtained over the entire in-plane area.

(4)SEM観察
上記評価対象ウェーハのアモルファスシリコン膜の表面をSEM観察した。詳しくは、上記(3)のLPD測定により取得した座標データを用いて突起物を観察して二次電子像を取得した。二次電子像の形状から、アモルファスシリコン膜の表面の成膜後突起物と付着パーティクルとを分類した。図5に、成膜後突起物及び付着パーティクルのSEM像の具体例を示す。アモルファスシリコン膜表面の付着パーティクルはごくわずかであり、付着パーティクルを除外せずとも、アモルファスシリコン膜表面の突起物のLPD測定結果から、半導体ウェーハ表面の突起状の欠陥を評価できることを確認した。
(4) SEM Observation The surface of the amorphous silicon film of the wafer to be evaluated was observed using SEM. Specifically, the protrusions were observed using the coordinate data obtained by the LPD measurement in (3) above, and a secondary electron image was obtained. Based on the shape of the secondary electron image, post-forming protrusions and attached particles on the surface of the amorphous silicon film were classified. FIG. 5 shows a specific example of a SEM image of protrusions and attached particles after film formation. It was confirmed that there were very few particles attached to the surface of the amorphous silicon film, and that it was possible to evaluate the protrusion-like defects on the surface of the semiconductor wafer from the LPD measurement results of the protrusions on the surface of the amorphous silicon film without excluding the attached particles.

図6に、評価対象ウェーハのアモルファスシリコン膜の表面において、KLA-TENCOR社製SurfscanシリーズSP7のDW1Oチャンネルによって求められたLPD個数を示す。図6には、上記(4)で成膜後突起物と判定されたLPDの結果を示した。SEMI規格(SEMI M50-1101)の95%Capture Rateによって設定される感度(最小欠陥サイズ)は、19nmであった。 FIG. 6 shows the number of LPDs determined by the DW1O channel of Surfscan series SP7 manufactured by KLA-TENCOR on the surface of the amorphous silicon film of the wafer to be evaluated. FIG. 6 shows the results of LPD that was determined to be a protrusion after film formation in (4) above. The sensitivity (minimum defect size) set by the 95% Capture Rate of the SEMI standard (SEMI M50-1101) was 19 nm.

図4に示されているように、成膜前には、プロセス条件Aで作製されたウェーハとプロセス条件Bで作製されたウェーハとの間にはLPD個数に有意差は見られなかった。これに対し、図6に示されているように、アモルファスシリコン膜の成膜後、プロセス条件Aで作製されたウェーハとプロセス条件Bで作製されたウェーハとの間にはLPD個数に有意差が見られた。 As shown in FIG. 4, before film formation, there was no significant difference in the number of LPDs between the wafers manufactured under process conditions A and wafers manufactured under process conditions B. On the other hand, as shown in FIG. 6, after the amorphous silicon film was formed, there was a significant difference in the number of LPDs between the wafers manufactured under process condition A and the wafers manufactured under process condition B. It was seen.

[実施例2、比較例1]
評価対象の半導体ウェーハとして、突起状の欠陥の発生個数に有意差がある異なるプロセス条件(プロセス条件C、プロセス条件D)の下で作製された直径300mmのポリッシュドウェーハ(シリコン単結晶ウェーハ)を準備した。プロセス条件Cの下で作製されたウェーハをC1~C4と記載し、プロセス条件Dの下で作製されたウェーハをD1~D8と記載する。プロセス条件Cはフッ酸及びオゾン水を用いた枚葉洗浄を採用したプロセス条件であり、プロセス条件Dは、SC-1(Standard Cleaning-1)洗浄等を用いたバッチ式洗浄を採用したプロセス条件である。
[Example 2, Comparative Example 1]
The semiconductor wafers to be evaluated were polished wafers (silicon single crystal wafers) with a diameter of 300 mm that were manufactured under different process conditions (process conditions C and process conditions D) that had a significant difference in the number of protruding defects. Got ready. Wafers manufactured under process conditions C are designated as C1 to C4, and wafers manufactured under process conditions D are designated as D1 to D8. Process condition C is a process condition that employs single wafer cleaning using hydrofluoric acid and ozone water, and process condition D is a process condition that employs batch cleaning using SC-1 (Standard Cleaning-1) cleaning, etc. It is.

実施例2については、上記評価対象ウェーハの表面に、LP-CVDによる装置を用いてアモルファスシリコン膜を成膜した。詳しくは、ウェーハ表面にアミノシランガスを使用してシード層を形成し、このシード層形成に使用したアミノシランと比べて分子量の小さなシランガスを堆積させることによって、厚み120nmのアモルファスシリコン膜を成膜した。
比較例1については、上記評価対象ウェーハの表面に、LP-CVDによる装置において、ジクロロシランガス(HSiCl)とアンモニア(NH)とを用いて、厚み120nmのシリコン窒化膜を成膜した。
In Example 2, an amorphous silicon film was formed on the surface of the wafer to be evaluated using an LP-CVD apparatus. Specifically, an amorphous silicon film with a thickness of 120 nm was formed by forming a seed layer on the wafer surface using aminosilane gas and depositing a silane gas having a lower molecular weight than the aminosilane used to form the seed layer.
For Comparative Example 1, a silicon nitride film with a thickness of 120 nm was formed on the surface of the evaluation target wafer using dichlorosilane gas (H 2 SiCl 2 ) and ammonia (NH 3 ) in an LP-CVD apparatus. .

図7に、比較例1及び実施例2について、上記の各被膜(シリコン窒化膜又はアモルファスシリコン膜)の表面において、KLA-TENCOR社製SurfscanシリーズSP7のDW1Oチャンネルによって求められたLPD個数を示す。
比較例1では、プロセス条件Cの下で作製されたウェーハとプロセス条件Dの下で作製されたウェーハとの間にはLPD個数に有意差は見られなかった。
これに対し、実施例2では、プロセス条件Cの下で作製されたウェーハとプロセス条件Dの下で作製されたウェーハとの間には、LPD個数に有意差が見られ、フッ酸及びオゾン水を用いた枚葉洗浄を採用したプロセス条件Cの下で作製されたウェーハC1~C4では、被膜の表面において求められるLPD個数として15個以下を実現できたことが確認された。
以上の結果は、アモルファスシリコン膜表面では、外乱となる付着パーティクル個数が少ないため、SEMによる欠陥判別工程を実施しなくても水準間差が評価できることを示している。
FIG. 7 shows the number of LPDs determined by the DW1O channel of Surfscan series SP7 manufactured by KLA-TENCOR on the surface of each film (silicon nitride film or amorphous silicon film) for Comparative Example 1 and Example 2.
In Comparative Example 1, there was no significant difference in the number of LPDs between the wafers manufactured under process conditions C and the wafers manufactured under process conditions D.
On the other hand, in Example 2, there was a significant difference in the number of LPDs between the wafers manufactured under process conditions C and wafers manufactured under process conditions D. It was confirmed that in the wafers C1 to C4 manufactured under process condition C employing single-wafer cleaning using a wafer, the required number of LPDs on the surface of the film was 15 or less.
The above results indicate that the difference between levels can be evaluated without performing a defect determination process using SEM because the number of attached particles that cause disturbance is small on the surface of an amorphous silicon film.

上記の通り、本発明の一態様によれば、上記半導体ウェーハの評価方法によって評価した場合に、上記被膜の表面を表面欠陥検査装置によって検査して検出されるLPDの個数が15個/ウェーハ以下(即ち、ウェーハ1枚あたり15個以下)である半導体ウェーハを提供することができる。ウェーハ1枚あたりの上記LPDの個数は、例えば、0個以上15個以下又は1個以上15個以下であることができる。 As described above, according to one aspect of the present invention, when evaluated by the semiconductor wafer evaluation method, the number of LPDs detected when the surface of the coating is inspected by a surface defect inspection device is 15 or less per wafer. (That is, 15 or less per wafer) can be provided. The number of LPDs per wafer can be, for example, 0 to 15 or 1 to 15.

実施例2で成膜後LPD測定を行った後のウェーハの1つについて、アモルファスシリコン膜表面の突起物全点の高さをAFMによって計測したところ、図8に示す個数分布(高さ分布情報)が得られた。
先に記載したように、レンズ効果によって被膜表面に形成される成膜後突起物は、直下の半導体ウェーハ表面上の突起状の欠陥のサイズ分だけ盛り上がった欠陥である。そのため、成膜後突起物(被膜表面の突起物)の高さを、半導体ウェーハ表面において、その突起物の直下に存在する突起状の欠陥のサイズとみなすことができる。したがって、上記の個数分布(高さ分布情報)を、アモルファスシリコン膜の下に位置するウェーハの表面に存在する突起状の欠陥のサイズ分布とみなすことができる。
For one of the wafers subjected to LPD measurement after film formation in Example 2, the heights of all protrusions on the surface of the amorphous silicon film were measured by AFM, and the number distribution (height distribution information) shown in FIG. )was gotten.
As described above, the post-film formation protrusions formed on the film surface due to the lens effect are defects that are raised by the size of the protrusion-like defects on the surface of the semiconductor wafer directly below. Therefore, the height of a protrusion after film formation (a protrusion on the surface of a film) can be regarded as the size of a protrusion-like defect existing directly below the protrusion on the semiconductor wafer surface. Therefore, the above-mentioned number distribution (height distribution information) can be regarded as the size distribution of protruding defects present on the surface of the wafer located under the amorphous silicon film.

本発明の一態様は、シリコンウェーハ等の各種半導体ウェーハの製造分野において有用である。 One embodiment of the present invention is useful in the field of manufacturing various semiconductor wafers such as silicon wafers.

Claims (18)

半導体ウェーハの表面に、該表面に存在する突起状の欠陥を拡張させるための被膜を形成すること、
前記被膜の表面を表面欠陥検査装置によって検査すること、及び、
前記検査の結果に基づいて前記半導体ウェーハの表面に存在する突起状の欠陥を評価すること、
を含み、
前記被膜は、波長266nmにおける光の減衰係数が4以上の材質によって構成される被膜である、半導体ウェーハの評価方法。
forming a coating on the surface of a semiconductor wafer for expanding protrusion-like defects existing on the surface;
Inspecting the surface of the coating using a surface defect inspection device, and
evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection;
including;
The method for evaluating a semiconductor wafer, wherein the coating is a coating made of a material having a light attenuation coefficient of 4 or more at a wavelength of 266 nm.
前記材質は、アモルファスシリコンである、請求項1に記載の半導体ウェーハの評価方法。 The semiconductor wafer evaluation method according to claim 1, wherein the material is amorphous silicon. 前記被膜の表面は、平均ヘイズが0.5ppm以下の表面である、請求項1に記載の半導体ウェーハの評価方法。 2. The semiconductor wafer evaluation method according to claim 1, wherein the surface of the coating has an average haze of 0.5 ppm or less. 前記被膜の厚みは、15nm以上500nm以下である、請求項1に記載の半導体ウェーハの評価方法。 The method for evaluating a semiconductor wafer according to claim 1, wherein the thickness of the coating is 15 nm or more and 500 nm or less. 前記検査の結果に基づいて前記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、
前記検査によって検出されたLPDの個数を前記半導体ウェーハの表面に存在する突起状の欠陥の個数とみなして、前記半導体ウェーハの表面に存在する突起状の欠陥の個数を評価することを含む、請求項1に記載の半導体ウェーハの評価方法。
Evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection includes:
A claim comprising evaluating the number of protruding defects present on the surface of the semiconductor wafer by regarding the number of LPDs detected by the inspection as the number of protruding defects present on the surface of the semiconductor wafer. Item 1. The method for evaluating a semiconductor wafer according to Item 1.
前記検査の結果に基づいて前記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、
前記検査によってLPDが検出された位置において前記被膜表面の突起物の高さを原子間力顕微鏡によって計測し、計測された高さの値を、前記半導体ウェーハ表面において前記突起物の直下に存在する突起状の欠陥のサイズとみなして、前記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価を行うことを含む、請求項1に記載の半導体ウェーハの評価方法。
Evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection includes:
The height of the protrusion on the surface of the film is measured using an atomic force microscope at the position where the LPD is detected by the inspection, and the measured height value is calculated as the height of the protrusion on the surface of the semiconductor wafer. 2. The method for evaluating a semiconductor wafer according to claim 1, comprising evaluating the size of the protruding defect present on the surface of the semiconductor wafer by regarding the size of the protruding defect as being the size of the protruding defect.
前記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価は、
前記被膜表面の複数の突起物の高さの計測値に基づき作成された高さ分布情報に基づき、前記半導体ウェーハ表面に存在する突起状の欠陥のサイズ分布を評価すること、
を含む、請求項6に記載の半導体ウェーハの評価方法。
The evaluation regarding the size of the protruding defects existing on the semiconductor wafer surface is as follows:
evaluating the size distribution of protrusion-like defects present on the semiconductor wafer surface based on height distribution information created based on measured values of the heights of the plurality of protrusions on the surface of the coating;
The semiconductor wafer evaluation method according to claim 6, comprising:
前記半導体ウェーハの表面に存在する突起状の欠陥は、パーティクル及びPIDからなる群から選択される欠陥である、請求項1に記載の半導体ウェーハの評価方法。 2. The method for evaluating a semiconductor wafer according to claim 1, wherein the protruding defect existing on the surface of the semiconductor wafer is a defect selected from the group consisting of particles and PID. 前記半導体ウェーハは、シリコンウェーハである、請求項1に記載の半導体ウェーハの評価方法。 The semiconductor wafer evaluation method according to claim 1, wherein the semiconductor wafer is a silicon wafer. 前記材質は、アモルファスシリコンであり、
前記被膜の表面は、平均ヘイズが0.5ppm以下の表面であり、
前記被膜の厚みは、15nm以上500nm以下であり、
前記半導体ウェーハの表面に存在する突起状の欠陥は、パーティクル及びPIDからなる群から選択される欠陥であり、
前記半導体ウェーハは、シリコンウェーハであり、且つ
前記検査の結果に基づいて前記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、下記(1)及び(2)の少なくとも一方を含む、請求項1に記載の半導体ウェーハの評価方法。
(1)前記検査によって検出されたLPDの個数を前記半導体ウェーハの表面に存在する突起状の欠陥の個数とみなして、前記半導体ウェーハの表面に存在する突起状の欠陥の個数を評価すること。
(2)前記検査によってLPDが検出された位置において前記被膜表面の突起物の高さを原子間力顕微鏡によって計測し、計測された高さの値を、前記半導体ウェーハ表面において前記突起物の直下に存在する突起状の欠陥のサイズとみなして、前記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価を行うこと。
The material is amorphous silicon,
The surface of the coating has an average haze of 0.5 ppm or less,
The thickness of the coating is 15 nm or more and 500 nm or less,
The protruding defects present on the surface of the semiconductor wafer are defects selected from the group consisting of particles and PID,
The semiconductor wafer is a silicon wafer, and evaluating the protruding defects present on the surface of the semiconductor wafer based on the inspection results includes at least one of the following (1) and (2). The method for evaluating a semiconductor wafer according to claim 1.
(1) Evaluating the number of protruding defects present on the surface of the semiconductor wafer by regarding the number of LPDs detected by the inspection as the number of protruding defects present on the surface of the semiconductor wafer.
(2) The height of the protrusion on the surface of the film is measured using an atomic force microscope at the position where LPD is detected by the inspection, and the measured height value is set directly below the protrusion on the surface of the semiconductor wafer. evaluating the size of the protruding defects present on the surface of the semiconductor wafer.
前記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価は、
前記被膜表面の複数の突起物の高さの計測値に基づき作成された高さ分布情報に基づき、前記半導体ウェーハ表面に存在する突起状の欠陥のサイズ分布を評価すること、
を含む、請求項10に記載の半導体ウェーハの評価方法。
The evaluation regarding the size of the protruding defects existing on the semiconductor wafer surface is as follows:
evaluating the size distribution of protrusion-like defects present on the semiconductor wafer surface based on height distribution information created based on measured values of the heights of the plurality of protrusions on the surface of the coating;
The method for evaluating a semiconductor wafer according to claim 10, comprising:
半導体ウェーハの表面に被膜を形成すること、
前記被膜の表面を表面欠陥検査装置によって検査すること、及び、
前記検査の結果に基づいて前記半導体ウェーハの表面に存在する突起状の欠陥を評価すること、
を含み、かつ
前記被膜はアモルファスシリコン膜である、半導体ウェーハの評価方法。
forming a film on the surface of a semiconductor wafer;
Inspecting the surface of the coating using a surface defect inspection device, and
evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection;
and the film is an amorphous silicon film.
前記被膜の表面は、平均ヘイズが0.5ppm以下の表面であり、かつ
前記被膜の厚みは、15nm以上500nm以下である、請求項12に記載の半導体ウェーハの評価方法
The method for evaluating a semiconductor wafer according to claim 12, wherein the surface of the coating has an average haze of 0.5 ppm or less, and the thickness of the coating is 15 nm or more and 500 nm or less.
前記半導体ウェーハの表面に存在する突起状の欠陥は、パーティクル及びPIDからなる群から選択される欠陥である、請求項12に記載の半導体ウェーハの評価方法。 13. The method for evaluating a semiconductor wafer according to claim 12, wherein the protruding defect present on the surface of the semiconductor wafer is a defect selected from the group consisting of particles and PID. 前記検査の結果に基づいて前記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、
前記検査によって検出されたLPDの個数を前記半導体ウェーハの表面に存在する突起状の欠陥の個数とみなして、前記半導体ウェーハの表面に存在する突起状の欠陥の個数を評価することを含む、請求項12に記載の半導体ウェーハの評価方法。
Evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection includes:
A claim comprising evaluating the number of protruding defects present on the surface of the semiconductor wafer by regarding the number of LPDs detected by the inspection as the number of protruding defects present on the surface of the semiconductor wafer. Item 13. The method for evaluating a semiconductor wafer according to item 12.
前記検査の結果に基づいて前記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、
前記検査によってLPDが検出された位置において前記被膜表面の突起物の高さを原子間力顕微鏡によって計測し、計測された高さの値を、前記半導体ウェーハ表面において前記突起物の直下に存在する突起状の欠陥のサイズとみなして、前記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価を行うことを含む、請求項12に記載の半導体ウェーハの評価方法。
Evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection includes:
The height of the protrusion on the surface of the film is measured using an atomic force microscope at the position where the LPD is detected by the inspection, and the measured height value is calculated as the height of the protrusion on the surface of the semiconductor wafer. 13. The method for evaluating a semiconductor wafer according to claim 12, comprising evaluating the size of the protruding defect present on the surface of the semiconductor wafer by regarding the size of the protruding defect as being the size of the protruding defect.
評価対象の製造条件下で半導体ウェーハを製造すること、
前記製造された半導体ウェーハを請求項1~16のいずれか1項に記載の半導体ウェーハの評価方法によって評価すること、
前記評価の結果に基づき、前記評価対象の製造条件に変更を加えた製造条件をその後の製造条件として決定するか、又は、前記評価対象の製造条件を引き続き採用する製造条件として決定すること、及び、
前記決定された製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法。
manufacturing semiconductor wafers under the manufacturing conditions to be evaluated;
Evaluating the manufactured semiconductor wafer by the semiconductor wafer evaluation method according to any one of claims 1 to 16;
Based on the results of the evaluation, determining manufacturing conditions with changes to the manufacturing conditions to be evaluated as subsequent manufacturing conditions, or determining manufacturing conditions to continue to adopt the manufacturing conditions to be evaluated; and ,
manufacturing a semiconductor wafer under the determined manufacturing conditions;
A method for manufacturing a semiconductor wafer, including:
請求項1~16のいずれか1項に記載の半導体ウェーハの評価方法によって半導体ウェーハを評価した場合に、前記被膜の表面を表面欠陥検査装置によって検査して検出されるLPDの個数が15個/ウェーハ以下である半導体ウェーハ。 When a semiconductor wafer is evaluated by the semiconductor wafer evaluation method according to any one of claims 1 to 16, the number of LPDs detected when the surface of the coating is inspected by a surface defect inspection device is 15/ A semiconductor wafer that is smaller than a wafer.
JP2022140674A 2022-09-05 2022-09-05 Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer Pending JP2024035995A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022140674A JP2024035995A (en) 2022-09-05 2022-09-05 Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022140674A JP2024035995A (en) 2022-09-05 2022-09-05 Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2024035995A true JP2024035995A (en) 2024-03-15

Family

ID=90198204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022140674A Pending JP2024035995A (en) 2022-09-05 2022-09-05 Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2024035995A (en)

Similar Documents

Publication Publication Date Title
EP3904825B1 (en) Semiconductor wafer evaluation method and semiconductor wafer production method
WO2018061337A1 (en) Silicon wafer evaluation method, silicon wafer manufacturing process evaluation method, silicon wafer manufacturing method, and silicon wafer
KR20180083326A (en) Method of judging defective area
US10261125B2 (en) Semiconductor wafer evaluation standard setting method, semiconductor wafer evaluation method, semiconductor wafer manufacturing process evaluation method, and semiconductor wafer manufacturing method
CN107086184B (en) Epitaxial wafer evaluation method and epitaxial wafer
JP2016519033A (en) Method for manufacturing gallium arsenide substrate, gallium arsenide substrate, and method of using the same
CN109643670B (en) Method for evaluating surface defect of bonding substrate
US6753955B2 (en) Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same
JP2024035995A (en) Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer
TWI745781B (en) Evaluation method and manufacturing method for semiconductor wafer, and manufacturing process management method for semiconductor wafer
TWI797551B (en) Method for evaluating semiconductor wafer
JP5521775B2 (en) Single crystal silicon wafer evaluation method
JP7484808B2 (en) Method for evaluating crystal defects in semiconductor single crystal substrate
KR20210043000A (en) Systems and methods for manufacturing semiconductor wafer features with controlled dimensions
KR102060084B1 (en) A method of measuring a defect of a wafer
JP7251517B2 (en) Method for evaluating pretreatment conditions for epitaxial growth
TWI752683B (en) Method for producing semiconductor wafers
KR20150034351A (en) A method of measuring a demage to the wafer edge
TW202407788A (en) Method for evaluating semiconductor wafer and method for manufacturing semiconductor wafer
US20230260853A1 (en) Method for determining fine particle defects on silicon wafer
JP7457896B2 (en) Evaluation method and evaluation system for process-affected layer
WO2022244304A1 (en) Silicon single crystal ingot evaluation method, silicon epitaxial wafer evaluation method, silicon epitaxial wafer manufacturing method, and silicon mirror surface wafer evaluation method
JP2007180266A (en) Standard silicon wafer used for inspection made by defect inspection device, its manufacturing method, and inspection method using standard silicon wafer
JP2011228478A (en) Wafer evaluation method
CN114450581A (en) Method for calibrating coordinate position recognition accuracy of laser surface inspection apparatus and method for evaluating semiconductor wafer