JP2024032663A - イメージセンサー - Google Patents
イメージセンサー Download PDFInfo
- Publication number
- JP2024032663A JP2024032663A JP2023125495A JP2023125495A JP2024032663A JP 2024032663 A JP2024032663 A JP 2024032663A JP 2023125495 A JP2023125495 A JP 2023125495A JP 2023125495 A JP2023125495 A JP 2023125495A JP 2024032663 A JP2024032663 A JP 2024032663A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- pattern
- image sensor
- grain size
- crystal grain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000002955 isolation Methods 0.000 claims abstract description 67
- 239000010410 layer Substances 0.000 claims description 98
- 239000013078 crystal Substances 0.000 claims description 36
- 238000009413 insulation Methods 0.000 claims description 31
- 238000000926 separation method Methods 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 24
- 230000000903 blocking effect Effects 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 239000011241 protective layer Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000002596 correlated effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 description 2
- 241000519995 Stachys sylvatica Species 0.000 description 2
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910001512 metal fluoride Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 102100032985 CCR4-NOT transcription complex subunit 7 Human genes 0.000 description 1
- 108050006912 CCR4-NOT transcription complex subunit 7 Proteins 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 102100025292 Stress-induced-phosphoprotein 1 Human genes 0.000 description 1
- 101710140918 Stress-induced-phosphoprotein 1 Proteins 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】鮮明な画質を具現化することができるイメージセンサーを提供する。【解決手段】第１面とこれに反対になる第２面を有する基板、及び前記第２面上のマイクロレンズが提供される。前記第１面上の配線及び前記基板内に配置され画素を互いに分離させる画素分離部を含む。前記画素分離部は分離絶縁パターン及び前記分離絶縁パターンを介して前記基板と離隔される導電パターンを含む。前記導電パターンは前記分離絶縁パターンの側壁上に順に提供される第１導電パターン、第２導電パターン、及び第３導電パターンを含む。【選択図】図５Ａ
Description
本発明はイメージセンサー及びその製造方法に関する。
イメージセンサーは、光学映像（Ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気信号に変換する半導体素子である。前記イメージセンサーは、ＣＣＤ（Ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）型及びＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に分類されることができる。前記ＣＭＯＳ型イメージセンサーはＣＩＳ（ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ）と略称される。前記ＣＩＳは２次元的に配列された複数の画素を含む。前記画素の各々はフォトダイオード（ｐｈｏｔｏｄｉｏｄｅ）ＰＤを含む。前記フォトダイオードは、入射される光を電気信号に変換する役割をする。
本発明が解決しようとする課題は、鮮明な画質を具現化することができるイメージセンサーを提供することにある。
本発明が解決しようとする他の課題は、収率を向上させることができるイメージセンサーの製造方法を提供することにある。
本発明が解決しようとする課題は、以上で言及した課題に制限されることなく、言及されないその他の課題は下の記載から当業者に明確に理解されるべきである。
前記課題を達成するための本発明の実施形態によるイメージセンサーは、第１面とこれに反対になる第２面を有する基板と；前記第２面上のマイクロレンズと；前記第１面上の配線と；前記基板内に配置され、画素を互いに分離させる画素分離部と；を含み、前記画素分離部は、分離絶縁パターン及び前記分離絶縁パターンを介して前記基板と離隔される導電パターンを含み、前記導電パターンは、前記分離絶縁パターンの側壁上に順に提供される第１導電パターン、第２導電パターン、及び第３導電パターンを含むことができる。
前記課題を達成するための本発明の実施形態によるイメージセンサーは、第１面とこれに反対になる第２面を有する基板と；前記第２面上のマイクロレンズと；前記第１面上の配線と；前記基板内に配置され画素を互いに分離する画素分離部と；を含み、前記画素分離部は、分離絶縁パターン及び前記分離絶縁パターンを介して前記基板と離隔される導電パターンを含み、前記導電パターンは、前記分離絶縁パターンの側壁上に順に提供される外部導電パターン及び内部導電パターンを含み、前記外部導電パターンは、第１導電型不純物を含む多結晶半導体層を含み、前記内部導電パターンは、実質的に真性である多結晶半導体層を含むことができる。
前記課題を達成するための本発明の実施形態によるイメージセンサーは、第１面とこれに反対になる第２面を有する基板であって、時計回りに沿って配置される第１乃至第４画素を含む基板と；前記第２面と接する背面絶縁膜と；前記第１乃至第４画素の各々で前記基板の前記第１面上に配置される伝送ゲートと；前記第２面上のマイクロレンズと；前記基板の前記第１面を覆う層間絶縁膜と；前記層間絶縁膜内の配線と；前記基板内に配置され、前記第１乃至第４画素の間に介在され、これらを互いに分離させる画素分離部と；を含み、前記画素分離部は、分離絶縁パターン及び前記分離絶縁パターンを介して前記基板と離隔される導電パターンを含み、前記導電パターンは、前記分離絶縁パターンの側壁上に順に提供される第１導電パターン、第２導電パターン、及び第３導電パターンを含み、前記第２導電パターンの結晶粒子サイズは、前記第３導電パターンの結晶粒子サイズより大きくすることができる。
本発明のイメージセンサーでは第１導電パターンＳＰ１、第２導電パターンＳＰ２、及び第３導電パターンＳＰ３を含む画素分離部ＤＴＩを含んでおり、導電パターン内にボイドが形成されないので、負のバイアスを位置にかかわらず、均一に印加することができ、このため、暗電流発生を抑制することができる。また、製品モジュール背面強度が増大されて最終収率（歩留り）が向上されることができる。
以下、本発明をより具体的に説明するために添付図面を参照しながら、本発明による実施形態をより詳細に説明する。
図１は、本発明の実施形態によるイメージセンサーを説明するためのブロック図である。
図１を参照すれば、イメージセンサーはアクティブピクセルセンサーアレイ（Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ ａｒｒａｙ）１００１、行デコーダー（ｒｏｗ ｄｅｃｏｄｅｒ）１００２、行ドライバー（ｒｏｗ ｄｒｉｖｅｒ）１００３、列デコーダー（ｃｏｌｕｍｎ ｄｅｃｏｄｅｒ）１００４、タイミング発生器（ｔｉｍｉｎｇ ｇｅｎｅｒａｔｏｒ）１００５、相関二重サンプラー（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ）１００６、アナログデジタルコンバータ（ＡＤＣ：Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）１００７、及び入出力バッファ（Ｉ／Ｏ ｂｕｆｆｅｒ）１００８を含むことができる。
アクティブピクセルセンサーアレイ１００１は、２次元的に配列された複数の単位ピクセルを含み、光信号を電気的信号に変換することができる。アクティブピクセルセンサーアレイ１００１は、行ドライバー１００３からピクセル選択信号、リセット信号、及び電荷伝送信号のような複数の駆動信号によって駆動されることができる。また、変換された電気的信号は、相関二重サンプラー１００６に提供されることができる。
行ドライバー１００３は、行デコーダー１００２でデコーディングされた結果に応じて多数の単位ピクセルを駆動するための多数の駆動信号をアクティブピクセルセンサーアレイ１００１に提供することができる。単位ピクセルが行列形状に配列された場合には各行別に駆動信号が提供されることができる。
タイミング発生器１００５は、行デコーダー１００２及び列デコーダー１００４にタイミング（ｔｉｍｉｎｇ）信号及び制御信号を提供することができる。
相関二重サンプラー（ＣＤＳ）１００６は、アクティブピクセルセンサーアレイ１００１で生成された電気信号を受信して維持（ｈｏｌｄ）及びサンプリングすることができる。相関二重サンプラー１００６は、特定の雑音レベル（ｎｏｉｓｅ ｌｅｖｅｌ）と電気的信号による信号レベルを二重にサンプリングして、雑音レベルと信号レベルとの差分に該当する差分レベルを出力することができる。
アナログデジタルコンバータ（ＡＤＣ）１００７は、相関二重サンプラー１００６で出力された差分レベルに該当するアナログ信号をデジタル信号に変換して出力することができる。
入出力バッファ１００８は、デジタル信号をラッチ（ｌａｔｃｈ）し、ラッチされた信号は列デコーダー１００４でのデコーディング結果に応じて順次的に映像信号処理部にデジタル信号を出力することができる。
図２は、本発明の実施形態によるイメージセンサーのアクティブピクセルセンサーアレイの回路図である。
図１及び図２を参照すれば、センサーアレイ１００１は複数の単位画素ＵＰを含み、単位画素ＵＰはマトリックス形状に配列されることができる。各々の単位画素ＵＰは、伝送トランジスタＴＸを含むことができる。各々の単位画素ＵＰは、ロジックトランジスタＲＸ、ＳＸ、ＤＸをさらに含むことができる。ロジックトランジスタは、リセットトランジスタＲＸ、選択トランジスタＳＸ、又はソースフォロワートランジスタＤＸであり得る。伝送トランジスタＴＸは伝送ゲートＴＧを含むことができる。各々の単位画素ＵＰは、光電変換部ＰＤ及び浮遊拡散領域ＦＤをさらに含むことができる。ロジックトランジスタＲＸ、ＳＸ、ＤＸは、複数の単位画素ＵＰ同士で互いに共有されることができる。
光電変換部ＰＤは、外部から入射された光の量に比例して光電荷を生成及び蓄積することができる。光電変換部ＰＤは、フォトダイオード、フォトトランジスタ、フォトゲート、ピンドフォトダイオード、及びこれらの組合を含むことができる。伝送トランジスタＴＸは、光電変換部ＰＤで生成された電荷を浮遊拡散領域ＦＤに伝送することができる。浮遊拡散領域ＦＤは、光電変換部ＰＤで生成された電荷が伝送されて累積的に格納することができる。浮遊拡散領域ＦＤに蓄積された光電荷の量に応じてソースフォロワートランジスタＤＸが制御されることができる。
リセットトランジスタＲＸは、浮遊拡散領域ＦＤに蓄積された電荷を周期的にリセットさせることができる。リセットトランジスタＲＸのドレーン電極は浮遊拡散領域ＦＤと連結され、ソース電極は電源電圧ＶＤＤに連結されることができる。リセットトランジスタＲＸがターンオン（ｔｕｒｎ－ｏｎ）されれば、リセットトランジスタＲＸのソース電極と連結された電源電圧ＶＤＤが、浮遊拡散領域ＦＤに印加されることができる。したがって、リセットトランジスタＲＸがターンオンされれば、浮遊拡散領域ＦＤに蓄積された電荷が排出されて、浮遊拡散領域ＦＤがリセットされることができる。
ソースフォロワーゲートＳＦを含むソースフォロワートランジスタＤＸは、ソースフォロワーバッファ増幅器（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｂｕｆｆｅｒ ａｍｐｌｉｆｉｅｒ）の役割をすることができる。ソースフォロワートランジスタＤＸは、浮遊拡散領域ＦＤでの電位変化を増幅し、これを出力ラインＶｏｕｔに出力することができる。
選択ゲートＳＥＬを含む選択トランジスタＳＸは、行単位に読み出す単位画素ＵＰを選択することができる。選択トランジスタＳＸがターンオンされる時、電源電圧ＶＤＤが、ソースフォロワートランジスタＤＸのドレーン電極に印加されることができる。
図３は、本発明の実施形態によるイメージセンサーの平面図である。図４は、図３のＡ－Ａ’線に沿って切断した断面図である。図５Ａ及び図５Ｂは、本発明の実施形態によって図４の‘Ｐ１’部分を拡大した図面である。
図３、図４、及び図５Ａを参照すれば、本発明の実施形態によるイメージセンサー５００は、第１基板１を含む。前記第１基板１は、例えばシリコン単結晶ウエハ、シリコンエピタキシャル層、又はＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板であり得る。前記第１基板１は、例えば第１導電型の不純物でドーピングされることができる。例えば、前記第１導電型はＰ型であり得る。前記第１基板１は互いに反対になる第１面１ａと第２面１ｂを含む。本明細書において、第１面１ａは第１基板１の前面（ｆｒｏｎｔ ｓｉｄｅ）であり得、第２面１ｂは第１基板１の背面（ｂａｃｋｓｉｄｅ）であり得る。第２面１ｂ上には後述されるマイクロレンズが提供されることができ、第１面１ａ上には後述される配線が提供されることができる。
前記第１基板１は、画素アレイ領域ＡＰＳとエッジ領域ＥＧを含むことができる。前記画素アレイ領域ＡＰＳは、複数の単位画素ＵＰを含むことができる。前記エッジ領域ＥＧは、図９の光学ブラック領域ＯＢの一部に対応されることができる。
前記第１基板１内に画素分離部ＤＴＩが配置されて前記画素アレイ領域ＡＰＳで前記単位画素ＵＰを分離及び限定することができる。画素分離部ＤＴＩは、前記エッジ領域ＥＧにまで延長されることができる。画素分離部ＤＴＩは、平面視においてグリッド形状を有することができる。
前記画素分離部ＤＴＩは、前記第１基板１の第１面１ａから第２面１ｂに向かって形成された第１トレンチ２２内に位置する。第１トレンチ２２は、第１方向Ｘ及び第２方向Ｙと交差する第３方向Ｚに延長されることができる。前記画素分離部ＤＴＩは、埋め込み絶縁パターン１２、分離絶縁パターン１４、及び導電パターン１６を含むことができる。前記埋め込み絶縁パターン１２は、前記導電パターン１６と第１層間絶縁膜ＩＬとの間に介在されることができる。前記分離絶縁パターン１４は、前記導電パターン１６と前記第１基板１との間、そして前記埋め込み絶縁パターン１２と前記第１基板１との間に介在されることができる。前記画素分離部ＤＴＩは、図４及び図５Ａに図示されたように前記第１基板１の第１面１ａから第２面１ｂに向かって行くほど、狭い幅を有する。本明細書において、用語‘幅’は、特定方向に用語‘厚さ’とも代替されることができる。
埋め込み絶縁パターン１２及び分離絶縁パターン１４は、前記第１基板１と異なる屈折率を有する絶縁物質で形成されることができる。埋め込み絶縁パターン１２及び分離絶縁パターン１４は、例えばシリコン酸化物、シリコン窒化物、及びシリコン酸化窒化物の中で少なくとも１つを含むことができる。導電パターン１６は、分離絶縁パターン１４を介して前記第１基板１と離隔されることができる。
導電パターン１６と埋め込み絶縁パターン１２は、第１レベルＬＶ１で接することができる。分離絶縁パターン１４の上面と導電パターン１６の上面は、レベルＬＶ２で背面絶縁膜２４の下部面２４＿Ｂと接することができる。
導電パターン１６は、第１導電パターンＳＰ１第２導電パターンＳＰ２、及び第３導電パターンＳＰ３を含むことができる。第１導電パターンＳＰ１は、外部導電パターンで、第２導電パターンＳＰ２及び第３導電パターンＳＰ３は内部導電パターンであると称されることができる。
第１導電パターンＳＰ１、第２導電パターンＳＰ２、及び第３導電パターンＳＰ３は、分離絶縁パターン１４の側壁上に順に提供されることができる。一例として、第１導電パターンＳＰ１は分離絶縁パターン１４の側壁と接し、第２導電パターンＳＰ２は第１導電パターンＳＰ１と第３導電パターンＳＰ３との間に提供されることができる。
第２導電パターンＳＰ２の第２厚さｔ２は、第１導電パターンＳＰ１の第１厚さｔ１より大きくすることができる。第３導電パターンＳＰ３の第３厚さｔ３は、第２厚さｔ２より大きくすることができる。分離絶縁パターン１４の第４厚さｔ４は、第１厚さｔ１より大きく、第２厚さｔ２より大きくすることができる。一例として、第１導電パターンＳＰ１の第１厚さｔ１は、約３ｎｍ乃至約１５ｎｍであり得る。一例として、第２導電パターンＳＰ２の第２厚さｔ２は、約５ｎｍ乃至約４０ｎｍであり得る。一例として、第３導電パターンＳＰ３の第３厚さｔ３は、約５０ｎｍ乃至約１５０ｎｍであり得る。第１乃至第４厚さｔ１－ｔ４は、第１基板１の第１面１ａと平行である第１方向Ｘへの厚さであり得る。第１乃至第４厚さｔ１－ｔ４は、第１レベルＬＶ１と第２レベルＬＶ２の中間レベルでの厚さであり得る。
第１導電パターンＳＰ１、第２導電パターンＳＰ２、及び第３導電パターンＳＰ３の各々の上面は、第１基板１の第２面１ｂと同一レベルである第２レベルＬＶ２で背面絶縁膜２４の下部面２４＿Ｂと接することができる。第２導電パターンＳＰ２及び第３導電パターンＳＰ３の下面は、埋め込み絶縁パターン１２と接することができる。第１導電パターンＳＰ１の下面は、埋め込み絶縁パターン１２と離隔されることができる。即ち、第１導電パターンＳＰ１の下面のレベルである第３レベルＬＶ３は、第１レベルＬＶ１より高くすることができる。第２導電パターンＳＰ２は、第１導電パターンＳＰ１の下面と埋め込み絶縁パターン１２のとの間に延長されて分離絶縁パターン１４と接することができる。第２導電パターンＳＰ２の下部は、埋め込み絶縁パターン１２と近いほど、その厚さが減少されることができる。埋め込み絶縁パターン１２は、分離絶縁パターン１４の内側壁と接することができる。
導電パターン１６は多結晶半導体物質を含むことができる。一例として、導電パターン１６は、ポリシリコン膜やシリコンゲルマニウム膜を含むことができる。第１導電パターンＳＰ１は、第１導電型不純物を含む多結晶半導体層を含むことができる。一例として、第１導電パターンＳＰ１は、ホウ素（Ｂ）でドーピングされたポリシリコン膜であり得る。これとは異なり、第１導電パターンＳＰ１は、第２導電型不純物を含む多結晶半導体層を含むことができる。一例として、第１導電パターンＳＰ１は、リン（Ｐ）又はヒ素（Ａｓ）でドーピングされたポリシリコン膜であり得る。第２導電パターンＳＰ２及び第３導電パターンＳＰ３は、実質的に真性（ｉｎｔｒｉｎｓｉｃ）である多結晶半導体層を含むことができる。
第２導電パターンＳＰ２の結晶粒子サイズ（ｇｒａｉｎ ｓｉｚｅ）は、第３導電パターンＳＰ３の結晶粒子サイズより大きくすることができる。第２導電パターンＳＰ２の結晶粒子サイズは、第３導電パターンＳＰ３の結晶粒子サイズの約２倍乃至約４倍であり得る。第１導電パターンＳＰ１の結晶粒子サイズは、第２導電パターンＳＰ２の結晶粒子サイズより小さくすることができる。即ち、第２導電パターンＳＰ２の結晶粒子サイズは、第１導電パターンＳＰ１の結晶粒子サイズより大きくすることができる。第２導電パターンＳＰ２の結晶粒子サイズは、第１導電パターンＳＰ１の結晶粒子サイズの約１．５倍乃至約６倍であり得る。一例として、第１導電パターンＳＰ１の結晶粒子サイズは、約６ｎｍ乃至約１９ｎｍであり得る。第２導電パターンＳＰ２の結晶粒子サイズは、約１５ｎｍ乃至約５０ｎｍであり得る。第３導電パターンＳＰ３の結晶粒子サイズは、約８ｎｍ乃至約１９ｎｍであり得る。第１導電パターンＳＰ１、第２導電パターンＳＰ２、及び第３導電パターンＳＰ３の結晶粒子サイズは、Ｘ線回折分析の半値幅（Ｆｕｌｌ Ｗｉｄｔｈ Ｈａｌｆ Ｍａｘｉｍｕｍ：ＦＷＨＭ）測定及びこれを利用したＳｃｈｅｒｒｅｒ方程式を通じて算出することができる。
本発明の実施形態によるイメージセンサー５００の第１導電パターンＳＰ１、第２導電パターンＳＰ２、及び第３導電パターンＳＰ３を含む画素分離部ＤＴＩを含んで、画素分離部ＤＴＩ内にボイド（Ｖｏｉｄ）の形成を防止するか、或いは最小化することができる。したがって、導電パターン１６に負のバイアスを位置にかかわらず、均一に印加することができるので、暗電流発生を抑制することができる。また、製品モジュール背面強度が増大されて最終収率が向上されることができる。
前記単位画素ＵＰで前記第１基板１内には光電変換部ＰＤが各々配置されることができる。前記光電変換部ＰＤは、前記第１導電型と反対になる第２導電型の不純物でドーピングされることができる。前記第２導電型はＮ型であり得る。前記光電変換部ＰＤにドーピングされたＮ型の不純物は、周辺の第１基板１にドーピングされたＰ型の不純物とＰＮ接合を成してフォトダイオードを提供することができる。
前記第１基板１内には前記第１面１ａに隣接する素子分離部ＳＴＩが配置されることができる。前記素子分離部ＳＴＩは、画素分離部ＤＴＩによって貫通されることができる。前記素子分離部ＳＴＩは、各単位画素ＵＰで前記第１面１ａに隣接する活性領域ＡＣＴを限定することができる。前記活性領域ＡＣＴは、図２のトランジスタＴＸ、ＲＸ、ＤＸ、ＳＸを形成するために提供されることができる。
各単位画素ＵＰで前記第１基板１の前記第１面１ａ上には伝送ゲートＴＧが配置されることができる。前記伝送ゲートＴＧの一部は、前記第１基板１の内に延長されることができる。前記伝送ゲートＴＧは、Ｖｅｒｔｉｃａｌ（垂直）タイプであり得る。或いは前記伝送ゲートＴＧは、前記第１基板１の内に延長されず、平坦な形状であるＰｌａｎａｒ（平面）タイプであってもよい。前記伝送ゲートＴＧと前記第１基板１との間にはゲート絶縁膜Ｇｏｘが介在されることができる。前記伝送ゲートＴＧの一側で前記第１基板１内には浮遊拡散領域ＦＤが配置されることができる。前記浮遊拡散領域ＦＤには、例えば前記第２導電型の不純物がドーピングされることができる。
前記イメージセンサー５００は、背面受光イメージセンサーであり得る。光は、前記第１基板１の第２面１ｂを通じて前記第１基板１内に入射されることができる。入射された光によって前記ＰＮ接合で電子－正孔対が生成されることができる。このように生成された電子は、前記光電変換部ＰＤに移動されることができる。前記伝送ゲートＴＧに電圧を印加すれば、前記電子は、前記浮遊拡散領域ＦＤに移動されることができる。
図３に図示されたように、単位画素ＵＰは、時計回りに沿って互いに隣接する第１乃至第４単位画素ＵＰ（１）～ＵＰ（４）を含むことができる。第１及び第２画素ＵＰ（１）、ＵＰ（２）は、第１方向Ｘに沿って配列されることができる。第４及び第３画素ＵＰ（４）、ＵＰ（３）は、第１方向Ｘに沿って配列されることができる。第４及び第１画素ＵＰ（４）、ＵＰ（１）は、第１方向Ｘと交差する第２方向Ｙに沿って配列されることができる。第３及び第２画素ＵＰ（３）、ＵＰ（２）は、第２方向Ｙに沿って配列されることができる。
１つの単位画素ＵＰ（３）、ＵＰ（４）において前記第１面１ａ上で伝送ゲートＴＧに隣接してリセットゲートＲＧが配置されることができる。他の単位画素ＵＰ（１）、ＵＰ（２）において前記第１面１ａ上で伝送ゲートＴＧに隣接してソースフォロワーゲートＳＦと選択ゲートＳＥＬが配置されることができる。前記ゲートＴＧ、ＲＧ、ＳＦ、ＳＥＬは、各々図２のトランジスタＴＸ、ＲＸ、ＤＸ、ＳＸのゲートに対応されることができる。前記ゲートＴＧ、ＲＧ、ＳＦ、ＳＥＬは、前記活性領域ＡＣＴと重畳されることができる。本例において、リセットトランジスタＲＸ、選択トランジスタＳＸ、及びソースフォロワートランジスタＤＸは、隣接する２つの単位画素ＵＰ同士で互いに共有されることができる。
前記第１面１ａは第１層間絶縁膜ＩＬで覆われることができる。前記第１層間絶縁膜ＩＬは、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、多孔性低誘電膜の中から選択される少なくとも１つの膜の多層膜で形成されることができる。前記第１層間絶縁膜ＩＬの間又は内には第１配線１５が配置されることができる。前記浮遊拡散領域ＦＤは、第１コンタクトプラグ１７によって前記第１配線１５に連結されることができる。前記第１コンタクトプラグ１７は、前記画素アレイ領域ＡＰＳで前記第１層間絶縁膜ＩＬの中で前記第１面１ａに最も近い（最下層の）第１層間絶縁膜ＩＬを貫通することができる。
前記第１基板１の第２面１ｂ上には背面絶縁膜２４が配置される。前記背面絶縁膜２４は、前記第１基板１の第２面１ｂと接することができる。前記背面絶縁膜２４は、下部反射防止（ｂｏｔｔｏｍ ａｎｔｉｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ（ＢＡＲＣ））層、固定電荷層、接着層、及び保護層の中で少なくとも１つを含むことができる。前記背面絶縁膜２４は、化学量論比より不足する量の酸素又は弗素を含む金属酸化膜又は金属フッ化膜の単一膜又は多重膜で成されることができる。したがって、前記固定電荷膜は負の固定電荷を有することができる。前記背面絶縁膜２４は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、イットリウム、及びランタノイドを含むグループで選択される少なくとも１つの金属を含む金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）又は金属フッ化物（ｍｅｔａｌ ｆｌｕｏｒｉｄｅ）の単一膜又は多重膜で成されることができる。具体的な例として、前記背面絶縁膜２４は、ハフニウム酸化膜及び／又はアルミニウム酸化膜を含むことができる。前記背面絶縁膜２４によって暗電流とホワイトスポットを改善することができる。
背面絶縁膜２４上には第１保護膜４４が積層されることができる。前記第１保護膜４４は、ＰＥＴＥＯＳ、ＳｉＯＣ、ＳｉＯ２、ＳｉＮの中で少なくとも１つを含むことができる。前記第１保護膜４４は、反射防止膜及び／又は平坦化膜として機能することができる。
素子分離部ＳＴＩ、分離絶縁パターン１４、及び埋め込み絶縁パターン１２が互いに同一な物質（ｅｘ、シリコン酸化物）で形成される場合、素子分離部ＳＴＩ、分離絶縁パターン１４、及び埋め込み絶縁パターン１２の間で境界面が区分されないこともあり得る。この場合、素子分離部ＳＴＩ、分離絶縁パターン１４、及び埋め込み絶縁パターン１２が、１つの一体形で見えることがある。即ち、図５Ｂのように、素子分離部ＳＴＩが‘Ｔ’字形状を有するように見えることがある。
分離絶縁パターン１４は、図５Ａのように単一膜の構造を有することができる。或いは分離絶縁パターン１４は、順に積層された第１乃至第３分離絶縁パターンを含むことができる。第２分離絶縁パターンは、第１及び第３分離絶縁パターンと異なる誘電率を有する絶縁材料を含むことができる。例えば、第２分離絶縁パターンはシリコン窒化物を含むことができ、第１及び第３分離絶縁パターンはシリコン酸化物を含むことができる。
図４を参照すれば、前記エッジ領域ＥＧで、連結コンタクトＢＣＡは、前記第１保護膜４４、背面絶縁膜２４、及び前記第１基板１の一部を貫通して前記導電パターン１６及び前記分離絶縁パターン１４と接することができる。前記連結コンタクトＢＣＡは第３トレンチ４６内に位置することができる。前記連結コンタクトＢＣＡは、前記第３トレンチ４６の内部側壁と底面をコンフォーマルに覆う拡散防止パターン４８ｇ、前記拡散防止パターン４８ｇ上の第１金属パターン５２、そして前記第３トレンチ４６を満たす第２金属パターン５４を含むことができる。前記拡散防止パターン４８ｇは、例えばチタニウムを含むことができる。前記第１金属パターン５２は、例えばタングステンを含むことができる。前記第２金属パターン５４は、例えばアルミニウムを含むことができる。前記拡散防止パターン４８ｇと前記第１金属パターン５２は、前記第１保護膜４４上に延長されて他の配線やビア／コンタクトと電気的に連結されることができる。
前記画素アレイ領域ＡＰＳで前記第１保護膜４４上には遮光パターン４８ａが配置されることができる。遮光パターン４８ａ上には低屈折パターン５０ａが各々配置されることができる。遮光パターン４８ａと低屈折パターン５０ａは、画素分離部ＤＴＩと重畳され、平面視においてグリッド形状を有することができる。遮光パターン４８ａは、例えばチタニウムを含むことができる。低屈折パターン５０ａは、互いに同一な厚さを有し、互いに同一な有機物質を含むことができる。低屈折パターン５０ａは、カラーフィルターＣＦ１、ＣＦ２より小さい屈折率を有することができる。例えば低屈折パターン５０ａは約１．３以下の屈折率を有することができる。遮光パターン４８ａと低屈折パターン５０ａは、隣接する単位画素ＵＰの間のクロストークを防止することができる。
前記第１保護膜４４上には第２保護膜５６が積層される。前記第２保護膜５６は、遮光パターン４８ａ、低屈折パターン５０ａ、及び前記連結コンタクトＢＣＡをコンフォーマル（ｃｏｎｆｏｒｍａｌ）に覆うことができる。前記画素アレイ領域ＡＰＳで前記低屈折パターン５０ａの間にカラーフィルターＣＦ１、ＣＦ２が配置されることができる。カラーフィルターＣＦ１、ＣＦ２は、各々青色、緑色、赤色の中で１つの色を有することができる。他の例として、前記カラーフィルターＣＡＦ１、ＣＦ２は、シアン（ｃｙａｎ）、マゼンタ（ｍａｇｅｎｔａ）、又は黄色（ｙｅｌｌｏｗ）等のような他のカラーを含んでもよい。
本例にしたがうイメージセンサーでカラーフィルターＣＦ１、ＣＦ２は、ｂａｙｅｒパターン形状に配列されることができる。他の例において、カラーフィルターＣＦ１、ＣＦ２は、２ｘ２配列のパターン、３ｘ３配列のパターン、又は４ｘ４配列のパターン形状に配列されることができる。
前記エッジ領域ＥＧで前記第２保護膜５６上には第１光学ブラックパターンＣＦＢが配置されることができる。前記第１光学ブラックパターンＣＦＢは、例えば青色のカラーフィルターと同一な物質を含むことができる。
前記画素アレイ領域ＡＰＳで前記カラーフィルターＣＦ１、ＣＦ２上にはマイクロレンズＭＬが配置されることができる。マイクロレンズＭＬの縁は、互いに接し、連結されることができる。
前記エッジ領域ＥＧで第１光学ブラックパターンＣＦＢ上にはレンズ残りの層ＭＬＲが配置されることができる。レンズ残りの層ＭＬＲは、マイクロレンズＭＬと同一な物質を含むことができる。
前記導電パターン１６には前記連結コンタクトＢＣＡによって負のバイアス電圧が印加されることができる。前記導電パターン１６は共通バイアスライン役割をすることができる。したがって、前記画素分離部ＤＴＩと接する第１基板１の表面に存在することができる正孔による暗電流特性を改善させることができる。
図６は、本発明の実施形態によるイメージセンサーの平面図である。図６をＡ－Ａ’船に沿って切断した断面は、図４と同一又は類似であることができる。
図６を参照すれば、本実施形態によるイメージセンサー５０１では時計回りに沿って配置される第１乃至第４単位画素ＵＰ（１）～ＵＰ（４）は、１つの画素グループＧＰを構成する。画素グループＧＰの中心には画素分離部ＤＴＩが配置されない。画素グループＧＰの中心に浮遊拡散領域ＦＤが配置される。浮遊拡散領域ＦＤに隣接して第１乃至第４単位画素ＵＰ（１）～ＵＰ（４）には各々伝送ゲートＴＧが配置される。１つの画素グループＧＰを構成する第１乃至第４単位画素ＵＰ（１）～ＵＰ（４）は、１つの浮遊拡散領域ＦＤを共有する。図示しないが、１つの画素グループＧＰ上には１つのカラーフィルターと１つのマイクロレンズが配置されることができる。その外の構造は、図３乃至図５Ｂを参照して説明したことと同一／類似であることができる。
図７は、本発明の実施形態によるイメージセンサーの製造方法の工程フローチャートである。図８Ａ乃至図８Ｆは、本発明の実施形態によって図４の断面を有するイメージセンサーの製造方法を順次的に示す断面図である。
図７及び図８Ａを参照すれば、画素アレイ領域ＡＰＳとエッジ領域ＥＧを含む第１基板１を準備する。前記第１基板１の第１面１ａに第１マスクパターン３を形成する。前記第１マスクパターン３は、例えばシリコン酸化物を含むことができる。前記第１マスクパターン３は、第１面１ａで活性領域ＡＣＴの位置を限定することができる。前記第１マスクパターン３を蝕刻マスクとして利用して前記第１基板１の第１面１ａを蝕刻して第２トレンチ５を形成する。
前記第１基板１の第１面１ａに第２マスクパターン７を形成する。第２マスクパターン７は、第１マスクパターン３を覆い、第２トレンチ５を一部満たすことができる。第２マスクパターン７は、単位画素ＵＰを分離する画素分離部の位置を限定することができる。第２マスクパターン７は、第２トレンチ５の下部面を露出させることができる。第２マスクパターン７は、シリコン酸化物、ＳｉＮ、ＳｉＣＮ、ＳｉＯＣＮの中で少なくとも１つの単一膜又は多重膜構造を有することができる。第２マスクパターン７を蝕刻マスクとして利用して前記第１基板１を蝕刻して第１トレンチ２２を形成する。
前記第１トレンチ２２が形成された前記第１基板１の第１面１ａ上にＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）方式で分離絶縁膜１４Ｌをコンフォーマルに形成する（Ｓ１）。分離絶縁膜１４Ｌは、シリコン酸化物、シリコン窒化物、シリコン酸化窒化物、シリコン炭化窒化物の中で少なくとも１つの単一膜又は多重膜構造に形成されることができる。一実施形態において、分離絶縁膜１４Ｌを形成する前に、ホウ素ドーピング工程が第１基板１に遂行されて第１トレンチ２２の周囲に不純物領域が形成されることができる。
分離絶縁膜１４Ｌ上に第１導電層ＳＬ１を形成することができる。第１導電層ＳＬ１は、第１導電型不純物を含む半導体層であり得る。一例として、分離絶縁膜１４Ｌ上に第１温度で、化学気相蒸着方法で第１シリコン層が蒸着されることができる。第１温度は、約３５０℃乃至５５０℃であり得る。第１シリコン層の形成する時、同時に第１導電型又は第２導電型の不純物が注入されるか、或いは第１シリコン層の形成が完了された後に別の不純物注入工程が遂行されることができる。第１シリコン層は非晶質状態に蒸着されることができ、後述される第１熱処理工程を通じて結晶化されることができる。
図７及び図８Ｂを参照して、第１導電層ＳＬ１の蝕刻工程が遂行されて第１導電パターンＳＰ１が形成されることができる（Ｓ２）。一例として、第１導電パターンＳＰ１の形成は、湿式蝕刻工程を含むことができる。前記蝕刻工程によって第１導電層ＳＬ１の上部が除去されて分離絶縁膜１４Ｌの一部が露出されることができる。
第１熱処理工程が進行されることができる（Ｓ３）。この第１熱処理工程によって、第１導電パターンＳＰ１が結晶化されることができる。第１熱処理は、約７００℃乃至９００℃で遂行されることができる。これとは異なり、第１熱処理工程は省略され、第１導電パターンＳＰ１は第２導電パターンＳＰ２及び第３導電パターンＳＰ３の形成の間に結晶化されることができる。
第１導電パターンＳＰ１上に第２導電層ＳＬ２が形成されることができる（Ｓ４）。第２導電層ＳＬ２は真性状態の半導体層であり得る。一例として、第１導電パターンＳＰ１上に第２温度で、化学気相蒸着方法で第２シリコン層が蒸着されることができる。第２温度は、約４５０℃乃至５５０℃であり得る。第２導電層ＳＬ２は非晶質状態に蒸着されることができる。
図７及び図８Ｃを参照して、第２導電層ＳＬ２上に第３導電層ＳＬ３が形成されることができる（Ｓ５）。第３導電層ＳＬ３は第１トレンチ２２を満たすことができる。第３導電層ＳＬ３は真性状態の半導体層であり得る。一例として、第２導電層ＳＬ２上に第３温度で、化学気相蒸着方法で第３シリコン層が蒸着されることができる。第３温度は第２温度より高くすることができる。一例として、第３温度は、約５７０℃乃至６７０℃であり得る。第３導電層ＳＬ３は、相対的に高い蒸着温度によって結晶質状態に形成されることができる。第３導電層ＳＬ３の蒸着の間に、第２導電層ＳＬ２の結晶化が進行されることができ、第２導電層ＳＬ２は、第３導電層ＳＬ３に比べて相対的に大きい結晶粒子を有するように成長されることができる。第２導電層ＳＬ２の形成と第３導電層ＳＬ３の形成は、同一工程チャンバーで連続的にインシッツ（ｉｎ－ｓｉｔｕ）に遂行されることができる。
図７及び図８Ｄを参照して第２導電層ＳＬ２及び第３導電層ＳＬ３のエッチバック工程が遂行されて第２導電パターンＳＰ２及び第３導電パターンＳＰ３が形成されることができる（Ｓ６）。その結果、第１導電パターンＳＰ１、第２導電パターンＳＰ２、及び第３導電パターンＳＰ３を含む導電パターン１６が形成されることができる。導電パターン１６上に第１トレンチ２２を満たす埋め込み絶縁膜１２Ｌを形成することができる。一例として、埋め込み絶縁膜１２Ｌはシリコン酸化物で形成されることができる。その後、第２熱処理工程が進行されることができる（Ｓ７）。これとは異なり、第２熱処理工程は省略されることができる。
図８Ｅを参照して、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を進行して前記第１マスクパターン３上の第２マスクパターン７、分離絶縁膜１４Ｌ、及び埋め込み絶縁膜１２Ｌを除去し、前記第１マスクパターン３の表面を露出させる。分離絶縁膜１４Ｌの一部から分離絶縁パターン１４が形成され、埋め込み絶縁膜１２Ｌの一部から埋め込み絶縁パターン１２が形成されることができる。前記埋め込み絶縁パターン１２、前記分離絶縁パターン１４、及び前記導電パターン１６は、画素分離部ＤＴＩを構成することができる。前記画素分離部ＤＴＩは、単位画素ＵＰを限定することがある。
図８Ｆを参照すれば、前記第１マスクパターン３を除去して第１基板１の第１面１ａを露出させる。第１基板１にイオン注入工程等を進行して光電変換部ＰＤを形成する。第１基板１の第１面１ａ上に伝送ゲートＴＧ、ゲート絶縁膜Ｇｏｘ、及び浮遊拡散領域ＦＤを形成する。後続工程によって、図３乃至図５Ｂを参照して他の構成要素を形成することができる。
本発明の実施形態によれば、相対的に低い温度で第２導電パターンＳＰ２が形成されて段差塗布性が増大されることができる。また、その後に相対的に高い温度で第３導電パターンＳＰ３が形成されて蒸着速度を高めることができる。したがって、画素分離部ＤＴＩ内にボイド（Ｖｏｉｄ）の形成を防止するか、或いは最小化することができる。
図９は、本発明の実施形態によるイメージセンサーの断面図である。
図９を参照すれば、本発明の実施形態によるイメージセンサー５０４は、画素アレイ領域ＡＰＳ、光学ブラック領域ＯＢ、及びパッド領域ＰＡＤを有する第１基板１、第１基板１の第１面１ａ上の配線層２００、配線層２００上に第２基板４００を含むことができる。配線層２００は、上部配線層２２１及び下部配線層２２３を含むことができる。画素アレイ領域ＡＰＳは複数の画素ＵＰを含むことができる。画素アレイ領域ＡＰＳに配置される画素ＵＰは、先に図１乃至図８を参照して説明したことと実質的に同一であることができる。
光学ブラック領域ＯＢで第１基板１上に第１連結構造体５０、第１導電パッド８１、及びバルクカラーフィルター９０が提供されることができる。第１連結構造体５０は、第１遮光パターンＷＧ、絶縁パターン５３、及び第１キャッピングパターン５５を含むことができる。
第１遮光パターンＷＧが第１基板１の第２面１ｂ上に提供されることができる。より具体的に、第１遮光パターンＷＧは、第２面１ｂ上の絶縁膜１３６を覆い、第３トレンチＴＲ３及び第４トレンチＴＲ４の内壁をコンフォーマルに覆うことができる。第１遮光パターンＷＧは、光電変換層１５０及び上部配線層２２１を貫通して光電変換層１５０及び配線層２００を連結することができる。より具体的に、第１遮光パターンＷＧは、上部配線層２２１及び下部配線層２２３内の配線及び光電変換層１５０内の画素分離部ＤＴＩの導電パターン１６と接触することができる。したがって、第１連結構造体５０は、配線層２００内の配線と電気的に連結されることができる。第１遮光パターンＷＧは、金属物質、例えばタングステンを含むことができる。第１遮光パターンＷＧは、光学ブラック領域ＯＢ内に入射される光を遮断することができる。
第１導電パッド８１が第３トレンチＴＲ３の内部に提供されて第３トレンチＴＲ３の残りの部分を満たすことができる。第１導電パッド８１は、金属物質、例えばアルミニウムを含むことができる。第１導電パッド８１は導電パターン１６と連結されることができる。前記第１導電パッド８１を通じて前記導電パターン１６に負のバイアス電圧を印加することができる。したがって、ホワイトスポットや暗電流の問題を防止／減少させることができる。
絶縁パターン５３が第４トレンチＴＲ４の残りの部分を満たすことができる。絶縁パターン５３は、光電変換層１５０及び配線層２００を、全部又は一部貫通することができる。絶縁パターン５３の上面上に第１キャッピングパターン５５が提供されることができる。第１キャッピングパターン５５が絶縁パターン５３上に提供されることができる。
バルクカラーフィルター９０が第１導電パッド８１、第１遮光パターンＷＧ、及び第１キャッピングパターン５５上に提供されることができる。バルクカラーフィルター９０は、第１導電パッド８１、第１遮光パターンＷＧ、及び第１キャッピングパターン５５を覆うことができる。第１保護膜７１が、バルクカラーフィルター９０上に提供されてバルクカラーフィルター９０を密封することができる。
第１基板１の光学ブラック領域ＯＢに光電変換部ＰＤ’及びダミー領域ＤＲが提供されることができる。前記光電変換部ＰＤ’は、例えば第１導電型と異なる第２導電型の不純物でドーピングされることができる。第２導電型は、例えばＮ型であり得る。画素アレイ領域ＡＰＳは複数の単位単位画素ＵＰを含むことができる。前記光電変換部ＰＤ’は、光電変換部ＰＤと類似な構造を有するが、光電変換部ＰＤのような動作（即ち、光を受けて電気的信号を発生させる動作）を遂行しないことがあり得る。ダミー領域ＤＲは不純物でドーピングされなくともよい。ダミー領域ＤＲで発生された信号は、その後の工程ノイズを除去する情報として使用されることができる。
パッド領域ＰＡＤで、第１基板１上に第２連結構造体６０、第２導電パッド８３、及び第２保護膜７３が提供されることができる。第２連結構造体６０は、第２遮光パターン６１、絶縁パターン６３、及び第２キャッピングパターン６５を含むことができる。
第２遮光パターン６１が第１基板１の第２面１ｂ上に提供されることができる。より具体的に、第２遮光パターン６１は、第２面１ｂ上の絶縁膜１３６を覆い、第５トレンチＴＲ５及び第６トレンチＴＲ６の内壁をコンフォーマルに覆うことができる。第２遮光パターン６１は、光電変換層１５０及び上部配線層２２１を貫通して光電変換層１５０及び配線層２００を連結することができる。より具体的に、第２遮光パターン６１は、下部配線層２２３内の配線と接触することができる。したがって、第２連結構造体６０は、配線層２００内の配線と電気的に連結されることができる。第２遮光パターン６１は、金属物質、例えばタングステンを含むことができる。
第２導電パッド８３が第５トレンチＴＲ５の内部に提供されて第５トレンチＴＲ５の残りの部分を満たすことができる。第２導電パッド８３は、金属物質、例えばアルミニウムを含むことができる。第２導電パッド８３は、イメージセンサー素子の外部との電気的連結通路の役割をすることができる。絶縁パターン６３が第６トレンチＴＲ６の残りの部分を満たすことができる。絶縁パターン６３は、光電変換層１５０及び配線層２００を、全部又は一部貫通することができる。第２キャッピングパターン６５が絶縁パターン６３上に提供されることができる。第２保護膜が第２遮光パターン６１の一部及び第２キャッピングパターン６５を覆うことができる。
第２導電パッド８３を通じて印加された電流は、第２遮光パターン６１、配線層２００内の配線、第１遮光パターンＷＧを通じて画素分離部ＤＴＩの導電パターン１６に流れることができる。光電変換部ＰＤ、ＰＤ’及びダミー領域ＤＲから発生した電気的信号は、配線層２００内の配線、第２遮光パターン６１、及び第２導電パッド８３を通じて外部に伝送されることができる。
図１０は、本発明の実施形態によるイメージセンサーの断面図である。
図１０を参照すれば、本例にしたがうイメージセンサー５０５は第１乃至第３サブチップＣＨ１～ＣＨ３が順にボンディングされた構造を有することができる。前記第１サブチップＣＨ１は、好ましくはイメージセンシング機能をすることができる。前記第１サブチップＣＨ１は、図３乃至図９を参照して説明したことと同一／類似であることができる。前記第１サブチップＣＨ１は、第１基板１の第１面１ａ上に伝送ゲートＴＧとこれを覆う第１層間絶縁膜ＩＬ１を含むことができる。第１基板１には第１素子分離部ＳＴＩ１が配置されて活性領域を定義する。最下層の第１層間絶縁膜ＩＬ１内には第１導電パッドＣＰ１が配置されることができる。第１導電パッドＣＰ１は銅を含むことができる。
第２サブチップＣＨ２は、第２基板ＳＢ２、この上に配置される選択ゲートＳＥＬ、ソースフォロワーゲートＳＦ、及びリセットゲート（図示せず）そしてこれらを覆う第２層間絶縁膜ＩＬ２を含むことができる。第２基板ＳＢ２には第２素子分離部ＳＴＩ２が配置されて活性領域を定義する。前記第２層間絶縁膜ＩＬ２内には第２コンタクト２１７及び第２配線２１５が配置されることができる。最上層の第２層間絶縁膜ＩＬ２内には第２導電パッドＣＰ２が配置されることができる。第２導電パッドＣＰ２は銅を含むことができる。第２導電パッドＣＰ２は第１導電パッドＣＰ１と接することができる。前記ソースフォロワーゲートＳＦは、第１サブチップＣＨ１の浮遊拡散領域ＦＤと各々連結されることができる。
第３サブチップＣＨ３は、第３基板ＳＢ３、その上に配置される周辺トランジスタＰＴＲ、そしてこれらを覆う第３層間絶縁膜ＩＬ３を含むことができる。第３基板ＳＢ３には第３素子分離部ＳＴＩ３が配置されて活性領域を定義する。前記第３層間絶縁膜ＩＬ３内には第３コンタクト３１７及び第３配線３１５が配置されることができる。最上層の第３層間絶縁膜ＩＬ３は第２基板ＳＢ２と接する。貫通電極ＴＳＶは、第２層間絶縁膜ＩＬ２、第２素子分離部ＳＴＩ２、第２基板ＳＢ２、及び第３層間絶縁膜ＩＬ３を貫通して第２配線２１５と第３配線３１５を連結させることができる。貫通電極ＴＳＶの側壁はビア絶縁膜ＴＶＬで囲まれることができる。第３サブチップＣＨ３は、第１及び／又は第２サブチップＣＨ１、ＣＨ２を駆動するか、或いは、第１及び／又は第２サブチップＣＨ１、ＣＨ２で発生された電気的信号を格納するための回路を含むことができる。
以上、添付された図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明がその技術的思想や必須の特徴を変更しなくとも他の具体的な形態に実施されることができることを理解することができる。したがって、以上で記述した実施形態はすべての面で例示的なものであり、限定的ではないことと理解しなければならない。図３乃至図１０の実施形態の構成は互いに組合されることができる。
１ 基板
１２ 埋め込み絶縁パターン
１４ 分離絶縁パターン
１６ 導電パターン
２４ 背面絶縁膜
５００ イメージセンサー
ＡＣＴ 活性領域
ＡＰＳ 画素アレイ領域
ＢＣＡ 連結コンタクト
ＤＴＩ 画素分離部
ＥＧ エッジ領域
ＦＤ 浮遊拡散領域
Ｇｏｘ ゲート絶縁膜
ＧＰ 画素グループ
ＭＬ マイクロレンズ
ＩＬ 層間絶縁膜
ＯＢ 光学ブラック領域
ＰＤ 光電変換部
ＳＰ１、ＳＰ２、ＳＰ３、導電パターン
１２ 埋め込み絶縁パターン
１４ 分離絶縁パターン
１６ 導電パターン
２４ 背面絶縁膜
５００ イメージセンサー
ＡＣＴ 活性領域
ＡＰＳ 画素アレイ領域
ＢＣＡ 連結コンタクト
ＤＴＩ 画素分離部
ＥＧ エッジ領域
ＦＤ 浮遊拡散領域
Ｇｏｘ ゲート絶縁膜
ＧＰ 画素グループ
ＭＬ マイクロレンズ
ＩＬ 層間絶縁膜
ＯＢ 光学ブラック領域
ＰＤ 光電変換部
ＳＰ１、ＳＰ２、ＳＰ３、導電パターン
Claims (20)
- 第１面とこれに反対になる第２面を有する基板と、
前記第２面上のマイクロレンズと、
前記第１面上の配線と、
前記基板内に配置され、画素を互いに分離させる画素分離部と、を含み、
前記画素分離部は、分離絶縁パターン及び前記分離絶縁パターンを介して前記基板と離隔される導電パターンを含み、
前記導電パターンは、前記分離絶縁パターンの側壁上に順に提供される第１導電パターン、第２導電パターン、及び第３導電パターンを含む、イメージセンサー。 - 前記第２導電パターンの結晶粒子サイズは、前記第１導電パターンの結晶粒子サイズより大きい、請求項１に記載のイメージセンサー。
- 前記第１導電パターンは、第１導電型不純物を含む多結晶半導体物質を含み、
前記第２導電パターン及び第３導電パターンは、実質的に真性である多結晶半導体物質を含む、請求項１に記載のイメージセンサー。 - 前記第２導電パターンの結晶粒子サイズは、第３導電パターンの結晶粒子サイズの約２倍乃至約４倍である、請求項１に記載のイメージセンサー。
- 前記第２導電パターンの結晶粒子サイズは、前記第３導電パターンの結晶粒子サイズより大きい、請求項１に記載のイメージセンサー。
- 前記第２導電パターンの結晶粒子サイズは、前記第１導電パターンの結晶粒子サイズの約１．５倍乃至約６倍である、請求項１に記載のイメージセンサー。
- 前記第１面と平行である第１方向に、前記第２導電パターンの厚さは前記第１導電パターンの厚さより大きい、請求項１に記載のイメージセンサー。
- 前記第１面と平行である第１方向に、前記第３導電パターンの厚さは、前記第２導電パターンの厚さより大きい、請求項７に記載のイメージセンサー。
- 前記画素分離部は、前記導電パターンと前記第１面との間に提供される埋め込み絶縁パターンをさらに含む、請求項１に記載のイメージセンサー。
- 前記埋め込み絶縁パターンの上面は、前記第２導電パターン及び前記第３導電パターンと連結され、前記第１導電パターンと離隔される、請求項９に記載のイメージセンサー。
- 前記画素分離部と前記マイクロレンズとの間の背面絶縁膜をさらに含み、
前記第３導電パターンの上面は、前記背面絶縁膜の下面と接する、請求項１に記載のイメージセンサー。 - 第１面とこれに反対になる第２面を有する基板と、
前記第２面上のマイクロレンズと、
前記第１面上の配線と、
前記基板内に配置され、画素を互いに分離する画素分離部と、を含み、
前記画素分離部は、分離絶縁パターン及び前記分離絶縁パターンを介して前記基板と離隔される導電パターンを含み、
前記導電パターンは、前記分離絶縁パターンの側壁上に順に提供される外部導電パターン及び内部導電パターンを含み、
前記外部導電パターンは、第１導電型不純物を含む多結晶半導体層を含み、
前記内部導電パターンは、実質的に真性である多結晶半導体層を含む、イメージセンサー。 - 前記内部導電パターンの結晶粒子サイズは、前記外部導電パターンの結晶粒子サイズより大きい、請求項１２に記載のイメージセンサー。
- 前記内部導電パターンの結晶粒子サイズは、前記外部導電パターンと近い部分で遠い部分よりサイズが大きい、請求項１２に記載のイメージセンサー。
- 前記外部導電パターンは、第１導電パターンを含み、
前記内部導電パターンは、第２導電パターン及び前記第２導電パターンを介して前記第１導電パターンと離隔される第３導電パターンを含み、
前記第２導電パターンの結晶粒子サイズは、第３導電パターンの結晶粒子サイズより大きい、請求項１４に記載のイメージセンサー。 - 前記第２導電パターンの結晶粒子サイズは、第３導電パターンの結晶粒子サイズの約２倍乃至約４倍である、請求項１４に記載のイメージセンサー。
- 前記第１導電パターンの結晶粒子サイズは、前記第２導電パターンの結晶粒子サイズより小さい、請求項１５に記載のイメージセンサー。
- 前記第２導電パターンの結晶粒子サイズは、前記第１導電パターンの結晶粒子サイズの約１．５倍乃至約６倍である、請求項１７に記載のイメージセンサー。
- 前記第１面と平行である第１方向に、前記第２導電パターンの厚さは、前記第１導電パターンの厚さより大きい、請求項１５に記載のイメージセンサー。
- 第１面とこれに反対になる第２面を有する基板であって、時計回りに沿って配置される第１乃至第４画素を含む基板と、
前記第２面と接する背面絶縁膜と、
前記第１乃至第４画素の各々で前記基板の前記第１面上に配置される伝送ゲートと、
前記第２面上のマイクロレンズと、
前記基板の前記第１面を覆う層間絶縁膜と、
前記層間絶縁膜内の配線と、
前記基板内に配置され、前記第１乃至第４画素の間に介在され、これらを互いに分離させる画素分離部と、を含み、
前記画素分離部は、分離絶縁パターン及び前記分離絶縁パターンを介して前記基板と離隔される導電パターンを含み、
前記導電パターンは、前記分離絶縁パターンの側壁上に順に提供される第１導電パターン、第２導電パターン、及び第３導電パターンを含み、
前記第２導電パターンの結晶粒子サイズは、前記第３導電パターンの結晶粒子サイズより大きい、イメージセンサー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2022-0108618 | 2022-08-29 | ||
| KR1020220108618A KR20240030065A (ko) | 2022-08-29 | 2022-08-29 | 이미지 센서 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024032663A true JP2024032663A (ja) | 2024-03-12 |
Family
ID=89998706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023125495A Pending JP2024032663A (ja) | 2022-08-29 | 2023-08-01 | イメージセンサー |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240072089A1 (ja) |
| JP (1) | JP2024032663A (ja) |
| KR (1) | KR20240030065A (ja) |
| CN (1) | CN117637777A (ja) |
-
2022
- 2022-08-29 KR KR1020220108618A patent/KR20240030065A/ko unknown
-
2023
- 2023-05-01 US US18/310,194 patent/US20240072089A1/en active Pending
- 2023-05-12 CN CN202310540447.7A patent/CN117637777A/zh active Pending
- 2023-08-01 JP JP2023125495A patent/JP2024032663A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN117637777A (zh) | 2024-03-01 |
| US20240072089A1 (en) | 2024-02-29 |
| KR20240030065A (ko) | 2024-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230017156A1 (en) | Image sensor | |
| US20220173143A1 (en) | Image sensor and method of manufacturing the same | |
| KR20220106901A (ko) | 이미지 센서 및 이의 제조 방법 | |
| JP2024032663A (ja) | イメージセンサー | |
| KR102651721B1 (ko) | 이미지 센서 | |
| US20240145513A1 (en) | Image sensor and method of fabricating the same | |
| US20230361142A1 (en) | Image sensor | |
| US20230170373A1 (en) | Image sensor including reflective structure including a reflective structure | |
| US20220406825A1 (en) | Image sensor having increased integration | |
| US20230411422A1 (en) | Image sensor | |
| US20240030263A1 (en) | Image sensor and method of fabricating the same | |
| US20230282667A1 (en) | Image sensor | |
| US20220208818A1 (en) | Image sensor and semiconductor device including asymmetric active region | |
| US20220223636A1 (en) | Image sensors including a photodiode | |
| US20240170521A1 (en) | Image sensor | |
| KR20230155332A (ko) | 이미지 센서 | |
| TW202410436A (zh) | 影像感測器 | |
| TW202418560A (zh) | 包括具有多個曲率的微透鏡的影像感測器 | |
| JP2023036529A (ja) | イメージセンサ及びその製造方法 | |
| JP2024075482A (ja) | イメージセンサー | |
| JP2024060576A (ja) | 複数の曲率を有するマイクロレンズを含むイメージセンサー及びその製造方法 | |
| KR20240072857A (ko) | 이미지 센서 | |
| JP2023129260A (ja) | イメージセンサー | |
| JP2022055356A (ja) | イメージセンサー | |
| KR20230041427A (ko) | 이미지 센서 |