JP2024008472A - レーダー用リミタ回路及びレーダー装置 - Google Patents
レーダー用リミタ回路及びレーダー装置 Download PDFInfo
- Publication number
- JP2024008472A JP2024008472A JP2022110379A JP2022110379A JP2024008472A JP 2024008472 A JP2024008472 A JP 2024008472A JP 2022110379 A JP2022110379 A JP 2022110379A JP 2022110379 A JP2022110379 A JP 2022110379A JP 2024008472 A JP2024008472 A JP 2024008472A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- limiter circuit
- switch
- mode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 76
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 23
- 238000003780 insertion Methods 0.000 description 13
- 230000037431 insertion Effects 0.000 description 13
- 241001125929 Trisopterus luscus Species 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Transceivers (AREA)
Abstract
【課題】レーダー用リミタ回路の特性を改善する。【解決手段】実施形態のレーダー用リミタ回路は、RF信号が入力される入力端子111と、RF信号が出力される出力端子112と、送信モード及び受信モードを示す制御信号MODEが入力される制御端子113と、入力端子111と出力端子112との間に接続され、制御信号MODEに応じて変化するインピーダンスを有するインピーダンス切替回路40と、を含む。送信モードにおけるインピーダンス切替回路40の第1のインピーダンスZ1は、受信モード時におけるインピーダンス切替回路の第2のインピーダンスZ2より高い。【選択図】 図1
Description
本発明の実施形態は、レーダー用リミタ回路及びレーダー装置に関する。
レーダー装置において、受信機及び受信機側の低雑音増幅器の破壊を防ぐために、リミタ回路が、アンテナと低雑音増幅器との間に設けられている。
"PIN Limiter diode in Receiver Protectors", SKYWORK社アプリケーションノート.
レーダー用リミタ回路の特性を改善する。
実施形態のレーダー用リミタ回路は、アンテナを介してRF信号が入力される入力端子と、前記RF信号が出力される出力端子と、前記アンテナの送信モード及び受信モードを示す制御信号が入力される制御端子と、前記入力端子と前記出力端子との間に接続され、前記制御信号に応じて変化するインピーダンスを有するインピーダンス切替回路と、を備え、前記送信モードにおける前記インピーダンス切替回路の第1のインピーダンスは、前記受信モード時における前記インピーダンス切替回路の第2のインピーダンスより高い。
図1乃至図17を参照して、実施形態のレーダー用リミタ回路及びレーダー装置について、説明する。
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付す。
また、以下の各実施形態において、末尾に区別化のための数字/英字を伴った参照符号を付された構成要素(例えば、回路、配線、各種の電圧及び信号など)が、相互に区別されなくとも良い場合、末尾の数字/英字が省略された記載(参照符号)が用いられる。
また、以下の各実施形態において、末尾に区別化のための数字/英字を伴った参照符号を付された構成要素(例えば、回路、配線、各種の電圧及び信号など)が、相互に区別されなくとも良い場合、末尾の数字/英字が省略された記載(参照符号)が用いられる。
[実施形態]
(1)第1の実施形態
図1を参照して、第1の実施形態のレーダー用リミタ回路について、説明する。
以下において、レーダー用リミタ回路は、単にリミタ回路ともよばれる。また、本実施形態のレーダー用リミタ回路は、送受信切替リミタ回路ともよばれる。
(1)第1の実施形態
図1を参照して、第1の実施形態のレーダー用リミタ回路について、説明する。
以下において、レーダー用リミタ回路は、単にリミタ回路ともよばれる。また、本実施形態のレーダー用リミタ回路は、送受信切替リミタ回路ともよばれる。
<構成例>
図1は、本実施形態のレーダー用リミタ回路100の構成例を示す回路図である。
図1は、本実施形態のレーダー用リミタ回路100の構成例を示す回路図である。
図1に示されるように、本実施形態のリミタ回路100は、アンテナ205に接続されている。リミタ回路100は、例えば、半導体回路である。
リミタ回路100は、入力端子111と出力端子112とを含む。入力端子111と出力端子112との間に、リミタ回路100の信号線路1が設けられる。
入力端子111は、前段の他の回路(図示せず)を介して又は直接に、アンテナ205に接続されている。出力端子112は、後段の他の回路(図示せず)に接続されている。
入力端子111は、RF信号RFINを受ける。RF信号RFINは、高周波信号であって、例えば、10kHzから3THzまでのいずれかの周波数(又は周波数帯域)を有する信号である。
リミタ回路100が受けたRF信号(入力RF信号)RFINは、入力端子111から出力端子112に向かって、信号線路1内を伝搬する。
出力端子112は、後段の他の回路に、RF信号(出力RF信号)RFOUTを送る。
リミタ回路100が受けたRF信号(入力RF信号)RFINは、入力端子111から出力端子112に向かって、信号線路1内を伝搬する。
出力端子112は、後段の他の回路に、RF信号(出力RF信号)RFOUTを送る。
リミタ回路100は、1つ以上のインダクタ(誘導素子)20,21及び1つ以上のダイオード回路10,11,12を含む。
インダクタ20,21は、入力端子111と出力端子112との間の信号線路1上に設けられている。インダクタ20は、インダクタ21と直列に接続されている。
インダクタ20の一端は、信号線路1のノードND1を介して、出力端子112に接続されている。インダクタ20の他端は、信号線路1のノードND2に接続されている。インダクタ21の一端は、ノードND2に接続されている。インダクタ21の他端は、信号線路1のノードND3に接続されている。ノードND3は、ノードND2より入力端子111側に設けられている。
インダクタ20の一端は、信号線路1のノードND1を介して、出力端子112に接続されている。インダクタ20の他端は、信号線路1のノードND2に接続されている。インダクタ21の一端は、ノードND2に接続されている。インダクタ21の他端は、信号線路1のノードND3に接続されている。ノードND3は、ノードND2より入力端子111側に設けられている。
信号線路1上のインダクタ20,21は、ダイオード回路10,11,12が接続された信号線路1と後段の回路との間のインピーダンス整合を確保する。
尚、最終段(最も出力端子側)のインダクタ20は、リミタ回路100内に設けられない場合もある。この場合において、インダクタ21の一端は、ノードND1,ND2を介して、出力端子112に接続されている。3つ以上のインダクタが、入力端子111と出力端子112との間に、直列に接続されてもよい。
インダクタ20,21の代わりに、誘導性を有するマイクロストリップラインが、用いられてもよい。
インダクタ20,21の代わりに、誘導性を有するマイクロストリップラインが、用いられてもよい。
ダイオード回路10,11,12は、信号線路1に接続されている。ダイオード回路10,11,12のそれぞれは、アンチパラレル接続された複数のダイオード(ダイオード素子)9を含む。ダイオード回路10,11,12は、アンチパラレル接続ダイオード回路10,11,12ともよばれる。
ダイオード回路10は、出力端子112側に設けられたノードND1に接続されている。ダイオード回路10の一端は、ノードND1に接続されている。ダイオード回路10の他端は、グランドGNDに接続されている。グランドGNDは、グランド電圧が印加された端子である。尚、グランドGNDは、グランド端子、グランド端、又はグランド線ともよばれる。
ダイオード回路11は、ノードND2に接続されている。ダイオード回路11の一端は、ノードND2に接続されている。ダイオード回路11の他端は、グランドGNDに接続されている。
各ダイオード回路10,11は、2つのダイオード9を含む。
2つのダイオード9のうち、一方のダイオード9のアノードは、信号線路1に接続され、一方のダイオード9のカソードは、グランドGNDに接続されている。2つのダイオード9のうち、他方のダイオード9のアノードは、グランドGNDに接続され、他方のダイオード9のカソードは、信号線路1に接続されている。
2つのダイオード9のうち、一方のダイオード9のアノードは、信号線路1に接続され、一方のダイオード9のカソードは、グランドGNDに接続されている。2つのダイオード9のうち、他方のダイオード9のアノードは、グランドGNDに接続され、他方のダイオード9のカソードは、信号線路1に接続されている。
このように、各ダイオード回路10,11において、2つのダイオード9は、順バイアス方向が互いに反対の向きになるように、信号線路1とグランドGNDとの間においてアンチパラレルに接続されている。
ダイオード回路12は、入力端子111側のノードND3に接続されている。ダイオード回路12の一端は、ノードND3に接続されている。ダイオード回路12の他端は、グランドGNDに接続されている。
ダイオード回路12は、N×M個のダイオード9を含む。N及びMのそれぞれは、2以上の整数である。ダイオード回路12の一例において、Nは2であり、Mは4である。
ダイオード回路12において、N個(N段)のダイオード9が、ノードND3(信号線路1)とグランドGNDとの間において、直列に接続されている。このように、N個のダイオード9が、縦積みされている。以下において、縦積みされたN個のダイオード9の集合は、縦積みダイオードSDともよばれる。
ダイオード回路12において、M個の縦積みダイオードSDが、ノードND3とグランドGNDとの間において、並列に接続されている。隣り合う2つの縦積みダイオードSDは、アンチパラレル接続の関係で、ノードND3とグランドGNDとの間に並列に接続されている。アンチパラレル接続された2つの縦積みダイオードSDのうち、一方の縦積みダイオードSDのアノードは、信号線路1に接続され、一方の縦積みダイオードSDのカソードは、グランドGNDに接続されている。アンチパラレル接続された2つの縦積みダイオードSDのうち、他方の縦積みダイオードSDのアノードは、グランドGNDに接続され、一方の縦積みダイオードSDのカソードは、信号線路1に接続されている。
ダイオード回路10,11,12の動作(以下では、リミット動作とよばれる)によって、リミタ回路100の出力RF信号RFOUTのレベル(電圧レベル、電力レベル)が、或るレベルに抑圧される。
例えば、ダイオード回路10,11において、信号線路1の電位とグランドGNDとの間の電位差が、ダイオード9の閾値電圧に達すると、ダイオード9がオンする。この時、信号線路1の電位とグランドGNDとの間の電位差の極性に応じて、アノードが信号線路1に接続されたダイオード9及びカソードが信号線路1に接続されたダイオード9のうちいずれか一方が、オンする。
オン状態のダイオード9は、信号線路1とグランドGNDとの間に、電流を流す。
オン状態のダイオード9は、信号線路1とグランドGNDとの間に、電流を流す。
これと同様に、ダイオード回路12において、信号線路1の電位とグランドGNDとの間の電位差が、縦積みダイオードSDの閾値電圧に達すると、縦積みダイオードSDがオンする。この時、信号線路1の電位とグランドGNDとの間の電位差の極性に応じて、アノードが信号線路1に接続された縦積みダイオードSD及びカソードが信号線路1に接続された縦積みダイオードSDのうちいずれか一方が、オンする。
オン状態の縦積みダイオードSDは、信号線路1とグランドGNDとの間に、電流を流す。
オン状態の縦積みダイオードSDは、信号線路1とグランドGNDとの間に、電流を流す。
縦積みダイオードSDの閾値電圧は、1つのダイオード9の閾値電圧より高い。例えば、2つのダイオード9からなる縦積みダイオードSDの閾値電圧は、1つのダイオード9の閾値電圧の2倍である。
縦積みダイオードSDが、2つのダイオード9から構成される場合、縦積みダイオードSDは、ダイオード9のフォーワード電圧の2倍の電圧で、抑圧される。
縦積みダイオードSDのオン抵抗値は、1つのダイオード9のオン抵抗値より高い。例えば、2つのダイオード9からなる縦積みダイオードSDのオン抵抗値は、1つのダイオード9のオン抵抗値の2倍である。
ここで、同じ順バイアス方向の複数の縦積みダイオードSDが、信号線路1とグランドGNDとの間に並列に接続されることによって、それらの縦積みダイオードSDの集合の電流容量が、増大される。
例えば、2つの縦積みダイオードSDが同じバイアス方向で並列接続された場合、並列接続された2つの縦積みダイオードSDからなる集合の電流容量は、1つの縦積みダイオードSDの電流容量の2倍になる。
例えば、2つの縦積みダイオードSDが同じバイアス方向で並列接続された場合、並列接続された2つの縦積みダイオードSDからなる集合の電流容量は、1つの縦積みダイオードSDの電流容量の2倍になる。
この結果として、同じ順バイアス方向で並列接続された2つの縦積みダイオードSDからなる集合の実効的なオン抵抗値は、1つの縦積みダイオードSDのオン抵抗の半分程度になる。
それゆえ、同じ順バイアス方向で並列接続された2つの縦積みダイオードSDからなる集合のオン抵抗値は、1つのダイオード9のオン抵抗値と実質的に同じ大きさに、設定される。
それゆえ、同じ順バイアス方向で並列接続された2つの縦積みダイオードSDからなる集合のオン抵抗値は、1つのダイオード9のオン抵抗値と実質的に同じ大きさに、設定される。
大きい信号強度(電力レベル、電圧レベル又は電流レベル)のRF信号RFINが入力端子111に供給された場合、ダイオード回路10,11,12のように、多段に接続された複数のダイオード9によって、電流が1つのダイオード9に集中するのを防止できる。さらに、多段に接続された複数のダイオード9によって、RF信号RFINの信号強度は、入力端子111から出力端子112に向かって、徐々に抑圧されていく。
リミタ回路100及びダイオード回路10,11,12は、入力されたRF信号RFINの電力量に応じて、適切に設計できるような構成を有する。
尚、複数のダイオード回路10,11,12のうち、最終段(最も出力端子112側)のダイオード回路10は、設けられない場合もある。
本実施形態のレーダー用リミタ回路100は、インピーダンス切替回路40と制御端子113とを含む。
インピーダンス切替回路40は、入力端子111とインダクタ20との間に接続されている。制御端子113が、インピーダンス切替回路40に接続されている。
制御信号MODEが、制御端子113からインピーダンス切替回路40に供給される。制御信号MODEは、リミタ回路100の動作状態(アンテナ205の動作状態)に応じた信号である。以下において、制御信号MODEは、モード信号MODEとよばれる。以下において、制御端子113は、モード端子113とよばれる。
インピーダンス切替回路40は、リミタ回路100の動作状態(動作モード)に応じて、リミタ回路100のインピーダンスを切り替える。
リミタ回路100の第1のモードの動作時において、第1の信号レベルのモード信号MODEが、モード端子113からインピーダンス切替回路40に供給される。
リミタ回路100の第2のモードの動作時において、第2の信号レベルのモード信号MODEが、モード端子113からインピーダンス切替回路40に供給される。第2の信号レベルは、第1の信号レベルと異なる。
リミタ回路100の第2のモードの動作時において、第2の信号レベルのモード信号MODEが、モード端子113からインピーダンス切替回路40に供給される。第2の信号レベルは、第1の信号レベルと異なる。
例えば、第1のモードは、リミタ回路100を含む装置がアンテナ205を介して装置の内部で生成されたRF信号を装置の外部へ送信している場合のモードである。
例えば、第2のモードは、リミタ回路100を含む装置がアンテナ205を介して装置の外部からのRF信号を受信している場合の動作モードである。
以下において、第1のモードは、送信モード(又はTXモード)とよばれ、第2のモードは、受信モード(又はRXモード)とよばれる。
例えば、第2のモードは、リミタ回路100を含む装置がアンテナ205を介して装置の外部からのRF信号を受信している場合の動作モードである。
以下において、第1のモードは、送信モード(又はTXモード)とよばれ、第2のモードは、受信モード(又はRXモード)とよばれる。
例えば、アンテナ205が装置の外部へRF信号を送る送信モード時において、モード信号MODEの信号レベルは、“H”(High)レベルに設定される。これに対して、アンテナ205が装置の外部からのRF信号を受ける受信モード時において、モード信号MODEの信号レベルは、“L”(Low)レベルに設定される。
但し、動作モードとモード信号MODEの信号レベルとの間の関係は、上述の例に対して逆論理でもよい。すなわち、送信モード時に“L”レベルのモード信号MODEが用いられ、受信モード時に“H”レベルのモード信号MODEが用いられてもよい。
但し、動作モードとモード信号MODEの信号レベルとの間の関係は、上述の例に対して逆論理でもよい。すなわち、送信モード時に“L”レベルのモード信号MODEが用いられ、受信モード時に“H”レベルのモード信号MODEが用いられてもよい。
例えば、モード信号MODEは、レーダー装置内の制御回路(図示せず)によって生成されてもよいし、リミタ回路100内の制御回路(図示せず)によって生成されてもよい。
受信モード時において、リミタ回路100は、RF信号の伝搬経路として用いられる。送信モード時において、リミタ回路100は、RF信号の伝搬経路として用いられない。
本実施形態のレーダー用リミタ回路100において、インピーダンス切替回路40は、アンテナ205の送信モード時、“H”レベルのモード信号に応じて、入力端子111から見たリミタ回路100のインピーダンス(入力インピーダンス)を、第1のインピーダンス(入力インピーダンス値)Z1に設定する。
本実施形態のレーダー用リミタ回路100において、インピーダンス切替回路40は、アンテナ205の受信モード時、“L”レベルのモード信号に応じて、入力端子111から見たリミタ回路100のインピーダンスを、第2のインピーダンス(入力インピーダンス値)Z2に設定する。第2のインピーダンスZ2は、第1のインピーダンスZ1と異なる。本実施形態において、第1のインピーダンスZ1は、第2のインピーダンスZ2より高い。
したがって、本実施形態において、モード信号MODEの信号レベルが“H”レベルである場合における入力端子111から見たリミタ回路100の入力インピーダンスZ1は、モード信号MODEの信号レベルが“L”レベルである場合における入力端子111から見たリミタ回路100の入力インピーダンスZ2より高い。
このように、本実施形態のレーダー用リミタ回路100において、インピーダンス切替回路40に対するモード端子113からのモード信号MODEの供給によって、入力端子111から見たリミタ回路100のインピーダンスが、変化する。
<まとめ>
レーダー装置において、アンテナから外部へRF信号(電波)が送信される送信モード時に、アンテナからの反射電力が受信端に現れる場合がある。
レーダー装置において、アンテナから外部へRF信号(電波)が送信される送信モード時に、アンテナからの反射電力が受信端に現れる場合がある。
過大な反射電力が受信端の入力に直接印加されると、レーダー装置の受信機及び(又は)受信機の低雑音増幅器(LNA)が破壊されてしまう。そのため、一般的にGaAsプロセスなどの低耐圧素子で製造されたLNAは、LNAの前段に設けられたリミタ回路によって保護されることが、望まれる。
レーダー装置の受信機側に設けられたリミタ回路は、過大な振幅の反射電力が受信端に印加された場合に、受信機及びLNAが破壊されるのを防ぐ。
但し、リミタ回路の入力端子のVSWR(Voltage standing wave ratio)の値に応じて、反射波が、リミタ回路の入力端子から送信機側の電力増幅器(PA)の出力端に現れる。このため、PAの出力のVSWRが、悪化する可能性がある。最悪の場合には、PAの出力のVSWRの悪化により、PA及び(又は)レーダー装置の送信機の破壊が、生じる可能性がある。
それゆえ、PA及び(又は)送信機の破壊を防止するために、リミタ回路のリミット動作時に、リミタ回路の入力端子における低いVSWR(大信号に対する低い入力反射損特性)を保つ性能及び制御を有することが、リミタ回路に望まれる。
送信モード時において、或る大きさ以上の電力を有するRF信号が、リミタ回路に供給された場合、リミタ回路内のダイオード回路がオンする。これによって、リミタ回路は、リミット動作によって、グランドに対して電流を流す。このとき、リミタ回路の入力インピーダンスは、入力電力の増加に伴い、リミタ回路に関するスミスチャート上においてショートに向かう軌跡を描く。
リミット動作によって、リミタ回路の出力端子は、抑圧された電力を出力する。この結果として、リミタ回路の後段のLNAは、過大な電力が印加されること無しに、保護される。
しかしながら、従来のリミタ回路において、リミット動作時、大きい入力電力のRF信号の印加時においてVSWRが悪化し(RF信号の入力反射損が大きく低下し)、この結果として、反射波が、PAに、より大きく表れてしまう。
このリミタ回路に起因する反射波の影響を防ぐために、従来のリミタ回路において、入力端子と出力端子との間の信号線路に、挿入損失(例えば、抵抗)が与えられる場合がある。これによって、従来のリミタ回路は、大きい電力信号の印加時においてVSWR(大信号に対する入力反射損)を小さく抑えられる。
しかし、レーダー装置の受信モード時に、追加された挿入損失が、雑音となって受信された信号に加算されるという問題があった。
しかし、レーダー装置の受信モード時に、追加された挿入損失が、雑音となって受信された信号に加算されるという問題があった。
本実施形態のレーダー用リミタ回路100は、インピーダンス切替回路40を、含む。本実施形態において、インピーダンス切替回路40は、送信モード時における入力端子111から見たリミタ回路100の入力インピーダンスが、受信モード時における入力端子111から見たリミタ回路100の入力インピーダンスより高くなるように、リミタ回路100のインピーダンスの大きさを制御する。
これによって、本実施形態のレーダー用リミタ回路100は、送信モード時におけるVSWR及び入力反射損の改善と、受信モード時における挿入損失の改善と、を両立できる。
以上のように、第1の実施形態のレーダー用リミタ回路100は、リミタ回路の特性を改善できる。
(2)第2の実施形態
図2乃至図8を参照して、第2の実施形態のレーダー用リミタ回路について、説明する。
図2乃至図8を参照して、第2の実施形態のレーダー用リミタ回路について、説明する。
<構成例>
図2は、本実施形態のレーザー用リミタ回路の構成例を示す回路図である。
図2は、本実施形態のレーザー用リミタ回路の構成例を示す回路図である。
図2に示されるように、本実施形態のリミタ回路100において、インピーダンス切替回路40は、抵抗体(抵抗素子)41とスイッチ(スイッチ素子)42Aとを含む。
抵抗体41の一端は、入力端子111に接続されている。抵抗体41の他端は、ノードND3に接続されている。抵抗体41は、或る大きさの抵抗値を有している。例えば、抵抗体41の抵抗値は、10Ω以上である。但し、抵抗体41は、送信及び受信されるRF信号の大きさに応じて、10Ωより小さい抵抗値を有していてもよい。
スイッチ42Aは、入力端子111と出力端子112との間において、抵抗体41に並列に接続されている。スイッチ42Aの一端は、入力端子111に接続されている。スイッチ42Aの他端は、ノードND3に接続されている。
スイッチ42Aの制御端子は、モード端子113に接続されている。スイッチ42Aは、モード信号MODEを、モード端子113から受ける。スイッチ42Aは、モード信号MODEに基づいて、オン又はオフされる。
スイッチ42Aのオン抵抗値は、抵抗体41の抵抗値より十分小さい。それゆえ、スイッチ42Aが、オン状態である場合、入力されたRF信号RFINは、抵抗体41を伝搬せずに、スイッチ42Aを伝搬する。例えば、スイッチ42Aのオン抵抗値は、1Ω以下であることが望ましい。
例えば、スイッチ42Aは、GaAs系の材料を用いた電界効果トランジスタ(FET)である。
上述のように、送信モード時において、モード信号MODEの信号レベルは、“H”レベルに設定され、受信モード時において、モード信号MODEの信号レベルは、“L”レベルに設定される。
送信モード時において、スイッチ42Aは、“H”レベルのモード信号MODEによって、オフする。受信モード時において、スイッチ42Aは、“L”レベルのモード信号MODEによって、オンする。
尚、スイッチ42Aは、“L”レベルのモード信号MODEによってオフし、“H”レベルのモード信号MODEによってオンするように、構成されてもよい。
<動作例>
本実施形態のレーダー用リミタ回路100の動作例について、説明する。
本実施形態のレーダー用リミタ回路100の動作例について、説明する。
(a)送信モード
アンテナ(レーダー装置)の送信モードにおいて、リミタ回路100とは異なるデバイス(例えば、送信機側のPA)が、アンテナ205からレーダー装置の外部へRF信号を送信する。
送信モード時において、リミタ回路100は、アンテナ205からのRF信号の送信に寄与しない。但し、反射波がリミタ回路100に供給された場合、リミタ回路100は、反射波の大きさに応じて、リミット動作を行う。
アンテナ(レーダー装置)の送信モードにおいて、リミタ回路100とは異なるデバイス(例えば、送信機側のPA)が、アンテナ205からレーダー装置の外部へRF信号を送信する。
送信モード時において、リミタ回路100は、アンテナ205からのRF信号の送信に寄与しない。但し、反射波がリミタ回路100に供給された場合、リミタ回路100は、反射波の大きさに応じて、リミット動作を行う。
送信モード時、モード信号MODEの信号レベルは、“H”レベルに設定される。これによって、スイッチ42Aは、オフする。
それゆえ、抵抗体41を含む経路が、入力端子111と出力端子112との間において有効になる。送信モードにおける反射波は、抵抗体41に印加される。
それゆえ、抵抗体41を含む経路が、入力端子111と出力端子112との間において有効になる。送信モードにおける反射波は、抵抗体41に印加される。
この結果として、送信モード時において、入力端子111から見たリミタ回路100の入力インピーダンス(インピーダンス値)Z1は、抵抗体41の抵抗値が反映された値を有する。
これによって、送信モード時におけるリミタ回路100からの反射電力の大きさは、低減される。
(b)受信モード
アンテナ(レーダー装置)の受信モードにおいて、リミタ回路100及びリミタ回路100の後段のデバイスは、アンテナ205からのRF信号を受信する。受信モード時において、リミタ回路100は、リミット動作をしつつ、リミタ回路100の後段の回路(例えば、LNA)へ、RF信号を送る。
アンテナ(レーダー装置)の受信モードにおいて、リミタ回路100及びリミタ回路100の後段のデバイスは、アンテナ205からのRF信号を受信する。受信モード時において、リミタ回路100は、リミット動作をしつつ、リミタ回路100の後段の回路(例えば、LNA)へ、RF信号を送る。
受信モード時、モード信号MODEの信号レベルは、“L”レベルに設定される。これによって、スイッチ42Aは、オンする。
上述のように、スイッチ42Aのオン抵抗値は、抵抗体41の抵抗値よりも十分小さくなるように設計されている。
それゆえ、スイッチ42Aを含む経路が、入力端子111と出力端子112との間において有効になる。
それゆえ、スイッチ42Aを含む経路が、入力端子111と出力端子112との間において有効になる。
この結果として、入力端子111に入力されたRF信号RFINは、抵抗体41を経由せずに、スイッチ42Aを経由して、入力端子111から出力端子112へ、伝搬する。
受信モード時において、入力端子111から見たリミタ回路100の入力インピーダンス(インピーダンス値)Z2は、抵抗体41の抵抗値が反映されない値を有する。
このように、RF信号の伝搬経路に対する抵抗体41の有効及び無効に応じて、リミタ回路100のインピーダンス(ここでは、入力インピーダンスに含まれる抵抗性インピーダンス)が、変化する。
それゆえ、本実施形態のリミタ回路100において、送信モード時に入力端子111から見たリミタ回路100の入力インピーダンスZ1は、受信モード時に入力端子111から見たリミタ回路100の入力インピーダンスZ2より高くなる。
<特性及び効果>
図3乃至図8を参照して、本実施形態のレーダー用リミタ回路100の特性について、説明する。
図3乃至図8を参照して、本実施形態のレーダー用リミタ回路100の特性について、説明する。
図3は、受信モードにおける本実施形態のリミタ回路100の入力電力-出力電力特性を示すグラフである。
図3において、グラフの横軸は、本実施形態のリミタ回路100に対する入力電力Pinに対応し、グラフの縦軸は、本実施形態のリミタ回路100からの出力電力Pout(出力RF信号RFOUT)に対応する。図3において、入力電力及び出力電力の周波数が10GHzである場合におけるリミタ回路100の特性が示されている。
図3において、実線で示された特性A1は、本実施形態のリミタ回路100の特性(出力RF信号RFOUT)を示している。尚、点線で示された特性A0は、出力電力が入力電力と等しい場合の特性を示している。
図3に示されるように、受信モード時において、入力電力Pinが10dBmを超えた場合、本実施形態のリミタ回路100のリミット動作により、出力電力Poutが抑圧されている。
例えば、入力電力Pinが30dBmである場合、リミタ回路100は、11.257dBm程度の出力電力Poutを出力する。
このように、本実施形態における、インピーダンス切替回路40を有するリミタ回路100は、リミット動作により、出力電力Poutを或る値に制限できる。
図4及び図5のそれぞれは、受信モードにおける本実施形態のリミタ回路100の特性を示すグラフである。
図4は、本実施形態のリミタ回路100の受信モード時のインピーダンス特性を示すスミスチャートである。
図4に示されるように、受信モード時、入力端子111から見たリミタ回路100の入力インピーダンス(Z2)は、入力電力Pinが0dBmである場合、50Ω付近に存在する。受信モード時におけるリミタ回路の入力インピーダンスは、入力電力Pinの増加に伴い徐々にショート側に向かう。
図5は、本実施形態のリミタ回路100の受信モード時の入力反射特性を示すグラフである。図5において、グラフの横軸は、入力電力Pinに対応し、グラフの縦軸は、Sパラメータ(Scattering パラメータ)における反射損失(S11の特性)に対応する。
図5に示されるように、入力電力Pinの増加とともに、入力反射損が増大(悪化)していく。例えば、入力電力Pinが30dBmである場合、S11の値は、-4.469dB程度である。
但し、受信モードにおいて、送信側の他のデバイスは、動作しない。そのため、受信モード時におけるリミタ回路100の入力反射損の悪化の影響は、実質的に存在しない。
本実施形態のリミタ回路100は、抵抗体41に起因する挿入損失が発生しないため、受信モード時の小信号ロスを低く抑えられる。
それゆえ、本実施形態のリミタ回路100は、受信モード時のリミタ回路の出力の低ノイズ化を実現できる。
図6及び図7は、送信モード時における本実施形態のリミタ回路の特性を示すグラフである。
図6は、本実施形態のリミタ回路100の送信モード時のインピーダンス特性を示すスミスチャートである。
図6に示されるように、送信モード時において入力端子111から見たリミタ回路100の入力インピーダンス(Z1)は、入力電力Pinが0dBmである場合、図4の受信モード時の入力インピーダンスに比較して、50Ωから実部方向においてオープン側にシフトしている。
図4の例と実質的に同じように、入力電力Pinの増加に伴って、入力インピーダンスの値は、ショート側に向かって徐々に変化する。
図4の例と実質的に同じように、入力電力Pinの増加に伴って、入力インピーダンスの値は、ショート側に向かって徐々に変化する。
このように、送信モード時におけるリミタ回路100の入力インピーダンスが、受信モード時におけるリミタ回路100の入力インピーダンスよりも高まっていることが、図6(及び図4)から認識できる。
図7は、本実施形態のリミタ回路100の送信モード時の入力反射特性を示すグラフである。図7において、グラフの横軸は、入力電力Pinに対応し、グラフの縦軸は、Sパラメータにおける反射損失(S11の特性)に対応する。
図7に示されるように、入力電力Pinが30dBmである場合、S11の値は、-7.446dBである。
このように、本実施形態において、受信モード及び送信モードにおける同じ入力電力Pinにおいて、送信モード時のリミタ回路100の入力反射損が、受信モード時のリミタ回路100の入力反射損に比較して、改善している。
図4乃至図7に示されるように、本実施形態のリミタ回路100のVSWR及び入力反射損は、改善される。
図8は、本実施形態のリミタ回路100の挿入損失特性を示すグラフである。図8において、グラフの横軸は、RF信号の周波数(単位:GHz)に対応し、グラフの縦軸は、Sパラメータにおける挿入損失(S21の特性)に対応する。
図8において、実線で示される特性B1は、受信(RX)モード時におけるリミタ回路100の特性に対応し、破線で示される特性B2は、送信(TX)モード時におけるリミタ回路100の特性に対応する。
上述のように、本実施形態のリミタ回路100において、送信モード時の入力インピーダンス(Z1)は、受信モード時の入力インピーダンス(Z2)より高い。
それゆえ、図8に示されるように、送信モード時におけるS21の特性B2は、受信モード時におけるS21の特性B1と異なる。
それゆえ、図8に示されるように、送信モード時におけるS21の特性B2は、受信モード時におけるS21の特性B1と異なる。
図8における実線の特性B1のように、受信モード時のリミタ回路100の挿入損失は、送信モード時のリミタ回路100の挿入損失に比較して、改善される。
<まとめ>
本実施形態のリミタ回路100において、インピーダンス切替回路40は、抵抗体41及びスイッチ42Aを含む。スイッチ42Aは、入力端子111と出力端子112との間において、抵抗体41に対して並列に接続されている。
本実施形態のリミタ回路100において、インピーダンス切替回路40は、抵抗体41及びスイッチ42Aを含む。スイッチ42Aは、入力端子111と出力端子112との間において、抵抗体41に対して並列に接続されている。
受信モード時において、スイッチ42Aがオン状態に設定される。RF信号は、オン状態のスイッチ42Aを経由して、入力端子111から出力端子112へ伝搬する。この場合において、抵抗体41は、リミタ回路100のインピーダンスに実質的に作用しない。
それゆえ、本実施形態のリミタ回路100は、受信モード時における挿入損失を抑制できる。
それゆえ、本実施形態のリミタ回路100は、受信モード時における挿入損失を抑制できる。
送信モード時において、スイッチ42Aがオフ状態に設定される。これによって、抵抗体41が、入力端子111と出力端子112との間の信号線路1に対して有効になる。
それゆえ、抵抗体41が、リミタ回路100の信号線路1のインピーダンスに作用する。
それゆえ、抵抗体41が、リミタ回路100の信号線路1のインピーダンスに作用する。
この結果として、信号線路1に対する抵抗体41の挿入によって、送信モード時のリミタ回路100のスミスチャートにおける特性は、受信モード時のリミタ回路100のスミスチャートにおける特性に比較して、オープン側にシフトする。
これによって、本実施形態のリミタ回路100は、送信モード時おける入力反射損失は、改善される。
以上のように、本実施形態のリミタ回路100は、送信モード時における回路特性の改善と受信モード時における回路特性の改善とを、両立できる。
したがって、第2の実施形態のレーダー用リミタ回路100は、リミタ回路の特性を改善できる。
(3)第3の実施形態
図9乃至図14を参照して、第3の実施形態のレーダー用リミタ回路について、説明する。
図9乃至図14を参照して、第3の実施形態のレーダー用リミタ回路について、説明する。
<構成例>
図9は、本実施形態のリミタ回路100の構成例を示す回路図である。
図9は、本実施形態のリミタ回路100の構成例を示す回路図である。
図9に示されるように、インピーダンス切替回路40は、スイッチ42Bと、キャパシタ(容量素子)43を含む。
スイッチ42Bの一端は、信号線路1上のノードNDaに接続されている。ノードNDaは、入力端子111とノードND3との間に設けられている。スイッチ42Bの他端は、キャパシタ43の一端に接続されている。キャパシタ43の他端は、グランドGNDに接続されている。
スイッチ42Bの制御端子は、モード端子113に接続されている。
モード信号MODEに応じて、スイッチ42Bのオン及びオフが、切り替えられる。
モード信号MODEに応じて、スイッチ42Bのオン及びオフが、切り替えられる。
受信モード時において、スイッチ42Bは、“H”レベルのモード信号MODEによって、オフする。スイッチ42Bがオフしている場合、キャパシタ43は、信号線路1から電気的に分離される。
送信モード時において、スイッチ42Bは、“L”レベルのモード信号MODEによって、オンする。スイッチ42Bがオンしている場合、キャパシタ43は、オン状態のスイッチ42Bを介して、信号線路1に電気的に接続される。この場合において、キャパシタ43は、信号線路1とグランドGNDとの間において、ダイオード回路12と並列にされている。
これによって、送信モード時において、キャパシタ43の容量成分が、信号線路1のインピーダンスに反映される。
このように、RF信号の伝搬経路(信号線路1)に対するキャパシタ43の有効及び無効に応じて、リミタ回路100のインピーダンス(ここでは、入力インピーダンスに含まれる容量性インピーダンス)が、変わる。
この結果として、キャパシタ43に起因する容量性インピーダンスに応じて、入力端子111から見たリミタ回路100の入力インピーダンスが、変化する。
この結果として、キャパシタ43に起因する容量性インピーダンスに応じて、入力端子111から見たリミタ回路100の入力インピーダンスが、変化する。
上述の実施形態と同様に、本実施形態において、送信モード時における入力端子111から見たリミタ回路100の入力インピーダンスZ1は、受信モード時における入力端子111から見たリミタ回路100の入力インピーダンスZ2より高い。
<特性及び効果>
図10乃至図14を参照して、本実施形態のリミタ回路の特性について、説明する。
図10乃至図14を参照して、本実施形態のリミタ回路の特性について、説明する。
図10及び図11のそれぞれは、受信モードにおける本実施形態のリミタ回路100の特性を示すグラフである。
図10は、本実施形態のリミタ回路100の受信モード時のインピーダンス特性を示すスミスチャートである。
上述のように、本実施形態のリミタ回路100において、受信モード時、インピーダンス切替回路40のキャパシタ43は、オフ状態のスイッチ42Bによって、信号線路1から電気的に分離されている。
それゆえ、本実施形態のリミタ回路100の入力インピーダンスは、受信モード時において、図10のようなインピーダンスの軌跡を示す。
図11は、本実施形態のリミタ回路100の受信モード時の入力反射特性を示すグラフである。図11において、グラフの横軸は、入力電力Pinに対応し、グラフの縦軸は、Sパラメータにおける反射損失(S11の特性)に対応する。
図11に示されるように、本実施形態において、入力電力Pinが40dBmである場合、S11の値は、-5.321dB程度である。
図12及び図13のそれぞれは、送信モードにおける本実施形態のリミタ回路100の特性を示すグラフである。
図12は、本実施形態のリミタ回路100の送信モード時のインピーダンス特性を示すスミスチャートである。
上述のように、本実施形態のリミタ回路100において、送信モード時、インピーダンス切替回路40によって、キャパシタ43が、オン状態のスイッチ42Bを介して、信号線路1に電気的に接続される。
それゆえ、図12に示されるように、送信モード時におけるリミタ回路100の入力インピーダンスの軌跡は、図10の入力インピーダンスの軌跡に比較して、キャパシタ43による容量性インピーダンスの増加に起因して、時計回りにシフト(或る度数だけ回転)する。
図13は、本実施形態のリミタ回路100の送信モード時の入力反射特性を示すグラフである。図13において、グラフの横軸は、入力電力Pinに対応し、グラフの縦軸は、Sパラメータにおける反射損失(S11の特性)に対応する。
図13に示されるように、入力電力Pinが40dBmである場合、S11の値は、-6.120dB程度である。
このように、本実施形態において、送信モード時における入力反射損は、容量性インピーダンスの増加に応じて、受信モード時における入力反射損よりも改善される。
このように、本実施形態において、送信モード時における入力反射損は、容量性インピーダンスの増加に応じて、受信モード時における入力反射損よりも改善される。
図14は、本実施形態のリミタ回路100の挿入損失特性を示すグラフである。図8において、グラフの横軸は、RF信号の周波数(単位:GHz)に対応し、グラフの縦軸は、Sパラメータにおける挿入損失(S21の特性)に対応する。
図14において、実線で示される特性B1は、受信(RX)モード時におけるリミタ回路100の特性に対応し、破線で示される特性B2は、送信(TX)モード時におけるリミタ回路100の特性に対応する。
図14に示されるように、受信モード時におけるS21の値は、送信モード時におけるS21の値より低くなる。
したがって、受信モード時におけるリミタ回路100の入力RF信号RFINに対するロス(挿入損失)は、送信モード時におけるリミタ回路100の入力RF信号RFINに対するロスに比較して、改善されている。
<まとめ>
本実施形態のリミタ回路100において、インピーダンス切替回路40のスイッチ42Bは、リミタ回路100の信号線路1とグランドGNDとの間に設けられている。スイッチ42Bは、RF信号の伝搬経路上に存在しない。スイッチ42Bは、キャパシタ43と信号線路1と間の接続及び分離を制御できればよい。
それゆえ、スイッチ42Bは、オン抵抗値が高くてもよい。
本実施形態のリミタ回路100において、インピーダンス切替回路40のスイッチ42Bは、リミタ回路100の信号線路1とグランドGNDとの間に設けられている。スイッチ42Bは、RF信号の伝搬経路上に存在しない。スイッチ42Bは、キャパシタ43と信号線路1と間の接続及び分離を制御できればよい。
それゆえ、スイッチ42Bは、オン抵抗値が高くてもよい。
この結果として、本実施形態のリミタ回路100において、スイッチ42Bのサイズは、上述の実施形態におけるスイッチ42Aのような信号線路1に挿入されるスイッチのサイズに比較して、小さくできる。
上述の実施形態と同様に、本実施形態のリミタ回路100は、受信モード時にリミタ回路100内に生じる損失を、抑えることができる。
また、上述の実施形態と同様に、本実施形態のリミタ回路100は、送信モード時におけるリミタ回路100に起因する入力反射損を改善することができる。
また、上述の実施形態と同様に、本実施形態のリミタ回路100は、送信モード時におけるリミタ回路100に起因する入力反射損を改善することができる。
したがって、第3の実施形態のレーダー用リミタ回路100は、リミタ回路の特性を改善できる。
(4)第4の実施形態
図15を参照して、第4の実施形態のレーダー用リミタ回路について、説明する。
図15を参照して、第4の実施形態のレーダー用リミタ回路について、説明する。
<構成例>
図15は、本実施形態のリミタ回路100の構成例を示す回路図である。
図15は、本実施形態のリミタ回路100の構成例を示す回路図である。
図15に示されるように、本実施形態において、インピーダンス切替回路40は、複数のスイッチ42C,44を含む。
入力端子111と出力端子112との間において、スイッチ44は、スイッチ42Cに対して並列に接続されている。各スイッチ42C,44の制御端子は、モード端子113に接続されている。
本実施形態において、スイッチ42Cのオン抵抗値(R1)が、スイッチ44のオン抵抗値(R2)より大きい。
例えば、スイッチ42C,44が、同種類のFETを用いて構成された場合、スイッチ42Cにおけるゲート幅(W)とゲート長(L)との比(W/L)は、スイッチ44におけるゲート幅とゲート長との比(W/L)よりも小さい。
このようなオン抵抗値の大小関係を有するように、スイッチ42C及びスイッチ44のそれぞれは、設計される。
本実施形態において、スイッチ42C及びスイッチ44は、逆論理で動作する。スイッチ42Cがオンである時、スイッチ44はオフである。スイッチ42Cがオフである時、スイッチ44はオンである。
モード端子113のモード信号MODEに応じて、スイッチ42C,44のオン及びオフが制御される。
例えば、送信モード時、“L”レベルのモード信号MODEによって、スイッチ42Cがオンし、スイッチ44がオフする。
受信モード時、“H”レベルのモード信号MODEによって、スイッチ42Cがオフし、スイッチ44がオンする。
例えば、送信モード時、“L”レベルのモード信号MODEによって、スイッチ42Cがオンし、スイッチ44がオフする。
受信モード時、“H”レベルのモード信号MODEによって、スイッチ42Cがオフし、スイッチ44がオンする。
このように、スイッチ42C及びスイッチ44は、モード信号MODEに応じて、互いに相補の関係で動作する。
本実施形態において、送信モード時において、スイッチ44のオン抵抗値より高いオン抵抗値を有するスイッチ42Cが、オン状態に設定される。
このように、本実施形態のリミタ回路100は、送信モード時の抵抗性インピーダンスが受信モード時の抵抗性インピーダンスよりも高いインピーダンス切替回路40を、含む。
したがって、上述の実施形態と同様に、本実施形態において、送信モード時におけるリミタ回路100の入力端子111から見た入力インピーダンスZ1は、受信モード時におけるリミタ回路100の入力端子111から見た入力インピーダンスZ2よりも高くなる。
<まとめ>
本実施形態のリミタ回路100は、上述の実施形態と同様に、受信モード時のリミタ回路100における損失を、抑制できる。また、本実施形態のリミタ回路100は、上述の実施形態と同様に、送信モード時において、リミタ回路100に起因する入力反射損を、改善できる。
本実施形態のリミタ回路100は、上述の実施形態と同様に、受信モード時のリミタ回路100における損失を、抑制できる。また、本実施形態のリミタ回路100は、上述の実施形態と同様に、送信モード時において、リミタ回路100に起因する入力反射損を、改善できる。
本実施形態のリミタ回路100は、上述の他の実施形態と比較して、インピーダンス切替回路40に用いられる素子の種類を少なくできる。
本実施形態のリミタ回路100は、インピーダンス切替回路40に用いられる素子の特性の微調整を、比較的容易に実行できる。
本実施形態のリミタ回路100は、インピーダンス切替回路40に用いられる素子の特性の微調整を、比較的容易に実行できる。
以上のように、第4の実施形態のレーダー用リミタ回路100は、リミタ回路の特性を改善できる。
(5)第5の実施形態
図16を参照して、第5の実施形態のレーダー用リミタ回路について、説明する。
図16を参照して、第5の実施形態のレーダー用リミタ回路について、説明する。
<構成例>
図16は、本実施形態のリミタ回路100の構成例を示す回路図である。
図16は、本実施形態のリミタ回路100の構成例を示す回路図である。
図16に示されるように、本実施形態において、インピーダンス切替回路40は、アンチパラレル接続ダイオード回路12に接続されている。
例えば、インピーダンス切替回路40は、ノードND3とグランドGNDとの間において、ダイオード回路12に並列に接続されている。
本実施形態において、インピーダンス切替回路40は、スイッチ42Dと、ダイオード回路45と、を含む。ダイオード回路45は、複数(N×K)のダイオード49を含む。
複数のダイオード49は、スイッチ42DとグランドGNDとの間において、縦積みされるともに、アンチパラレルに接続されている。
例えば、N個のダイオード49が、スイッチ42DとグランドGNDとの間において、直列に接続されている。
スイッチ42DとグランドGNDとの間において互いに隣り合う2つの縦積みダイオードSDは、アンチパラレルに接続されている。
例えば、スイッチ42DとグランドGNDとの間において、K個の縦積みダイオードSDが、並列に接続されている。Kは、2以上の整数である。
ダイオード49は、寄生容量(容量成分)を含む。それゆえ、オフ状態のダイオード49は、信号線路1に対する容量成分として、作用する。
オン状態のダイオード49は、リミット動作によって、ダイオード9と共に、或る閾値を超えた余剰の電力を、グランドGNDに排出する。
スイッチ42Dの一端は、ノードND3に接続されている。スイッチ42Dの他端は、ダイオード回路45に接続されている。スイッチ42Dの制御端子は、モード端子113に接続されている。スイッチ42Dのオン及びオフは、モード信号MODEによって制御される。
受信モード時、“H”レベルのモード信号MODEによって、スイッチ42Dは、オフする。これによって、ダイオード回路45は、オフ状態のスイッチ42Dによって信号線路1から電気的に分離される。
送信モード時、“L”レベルのモード信号MODEによって、スイッチ42Dは、オンする。これによって、ダイオード回路45は、オン状態のスイッチ42Dを介して信号線路1に電気的に接続される。
複数のダイオード49は、信号線路1に印加される電力の大きさに応じて、オン又はオフする。送信モード時におけるオフ状態の複数のダイオード49は、容量成分として、信号線路1に作用する。
例えば、ダイオード49は、ダイオード9より高い電力(電圧)でオンするように、ダイオード49の閾値電圧、及び/又は、縦積みされるダイオード49の段数が、適宜設計されてもよい。
このように、本実施形態において、リミタ回路100の入力インピーダンスに含まれる容量性インピーダンスが、ダイオード回路45(複数のダイオード49)の容量成分に応じて、送信モード時と受信モード時とにおいて、変化する。
これによって、本実施形態において、送信モード時におけるリミタ回路100の入力端子111から見た入力インピーダンスZ1は、受信モード時におけるリミタ回路100の入力端子111から見た入力インピーダンスZ2より高くなる。
<まとめ>
本実施形態のリミタ回路100は、上述の実施形態と同様に、受信モード時のリミタ回路100における損失を抑制でき、送信モード時におけるリミタ回路100に起因する入力反射損を、改善できる。
本実施形態のリミタ回路100は、上述の実施形態と同様に、受信モード時のリミタ回路100における損失を抑制でき、送信モード時におけるリミタ回路100に起因する入力反射損を、改善できる。
本実施形態のリミタ回路100は、第4の実施形態と同様に、インピーダンス切替回路40に用いられる素子の種類を少なくできる。また、本実施形態のリミタ回路100は、インピーダンス切替回路40に用いられる素子の特性の微調整を比較的容易にできる。
以上のように、第5の実施形態のレーダー用リミタ回路100は、リミタ回路の特性を改善できる。
(6)適用例
図17を参照して、実施形態のリミタ回路の適用例について、説明する。
図17を参照して、実施形態のリミタ回路の適用例について、説明する。
図17は、実施形態のリミタ回路100を含む装置200を示すブロック図である。
実施形態のリミタ回路100は、例えば、レーダー装置(レーダ送受信回路ともよばれる)200に適用される。
レーダー装置200は、送信機300、受信機301、制御回路302、LNA(低雑音増幅器)201、PA(電力増幅器)202、サーキュレータ203、フィルタ204、アンテナ205、及び実施形態のリミタ回路100を含む。
送信機300は、アンテナ205からレーダー装置200の外部へ送るRF信号RF1を生成するための各種の処理を行う。
受信機301は、レーダー装置200の外部からアンテナ205が受けた信号に応じたRF信号RF2に対して、各種の処理を行う。
制御回路302は、レーダー装置200内の各種の制御を行う。例えば、制御信号CNTが、LNA201及びPA202のそれぞれに、供給される。これによって、LNA201及びPA202の動作が、制御される。
例えば、制御回路302は、モード信号MODEを、実施形態のリミタ回路100、LNA201及びPA202に供給する。
LNA201は、アンテナ205からのRF信号を、増幅する。LNA201は、増幅したRF信号RF2を、受信機301に送る。
LNA201の入力端は、リミタ回路100を介して、サーキュレータ203に接続される。LNA201の出力端は、受信機301に接続される。
LNA201の入力端は、リミタ回路100を介して、サーキュレータ203に接続される。LNA201の出力端は、受信機301に接続される。
PA202は、送信機300からのRF信号RF1を、増幅する。PA202は、増幅した信号を、アンテナ205に送る。
PA202の入力端は、送信機300に接続される。PA202の出力端は、サーキュレータ203に接続される。
PA202の入力端は、送信機300に接続される。PA202の出力端は、サーキュレータ203に接続される。
サーキュレータ203は、送信機300からのRF信号を、アンテナ205に送る。サーキュレータ203は、アンテナ205によって受信されたRF信号を、受信機301に送る。
サーキュレータ203の第1の端子(第1の信号経路)は、PA202を介して、送信機300に接続される。サーキュレータ203の第2の端子(第2の信号経路)は、リミタ回路100及びLNA201を介して、受信機301に接続される。サーキュレータ203の第3の端子(第3の信号経路)は、フィルタ204を介して、アンテナ205に接続される。
フィルタ204は、アンテナ205からLNA201に転送されるRF信号、及び、PA202からアンテナ205に転送されるRF信号を、設定された周波数又は周波数帯域に応じて、フィルタリングする。フィルタ204は、例えば、バンドパスフィルタである。
フィルタ204は、サーキュレータ203とアンテナ205との間に接続されている。
フィルタ204は、サーキュレータ203とアンテナ205との間に接続されている。
アンテナ205は、RF信号を、レーダー装置200の外部へ送る。アンテナ205は、RF信号を、レーダー装置200の外部から受ける。
LNA201及びPA202は、制御回路302からの制御信号CNT及びモード信号MODEを受ける。LNA201及びPA202は、制御信号CNT及びモード信号MODEに応じて、動作する。
例えば、RF信号がアンテナ205からレーダー装置200の外部へ送信される送信モード時において、モード信号MODEに応じて、LNA201は無効状態に設定され、PA202を有効状態に設定される。有効状態のPA202は、制御信号CNTに応じて動作する。実施形態のリミタ回路100において、インピーダンス切替回路40の入力インピーダンスは、モード信号MODEに応じて、インピーダンス値Z1に設定される。
また、RF信号がレーダー装置200の外部からアンテナ205に受信される受信モード時において、モード信号MODEに応じて、LNA201は有効状態に設定され、PA202は無効状態に設定される。有効状態のLNA201は、制御信号CNTに応じて動作する。実施形態のリミタ回路100において、インピーダンス切替回路40の入力インピーダンスは、モード信号MODEに応じて、インピーダンス値Z1より低いインピーダンス値Z2に設定される。
実施形態のレーダー用リミタ回路100は、レーダー装置200の送信機側において、LNA1とサーキュレータ203との間に設けられている。
リミタ回路100は、インピーダンス切替回路40を含む。
リミタ回路100の入力端子111は、サーキュレータ203に接続されている。リミタ回路100の出力端子112は、LNA201に接続されている。リミタ回路100の制御端子113は、制御回路302からのモード信号MODEを受ける。
リミタ回路100の入力端子111は、サーキュレータ203に接続されている。リミタ回路100の出力端子112は、LNA201に接続されている。リミタ回路100の制御端子113は、制御回路302からのモード信号MODEを受ける。
図17のインピーダンス切替回路40を含むリミタ回路100は、上述の第1乃至第5の実施形態のうちいずれ1つの実施形態の構成を有する。
レーダー装置200におけるRF信号の送信モード時、アンテナ205又はサーキュレータ203からの反射電力が、リミタ回路100の受信端である入力端子111に現れることがある。過大な振幅の反射電力が印加された場合、受信機301及び(又は)LNA201が、反射電力によって破壊される可能性がある。
本実施形態のリミタ回路100は、送信モード時に入力端子111に現れた反射電力に起因する受信機301及びLNA201の破壊を防ぐ役割がある。
送信モード時、本実施形態のリミタ回路100は、反射電力が入力端子111に現れ、入力端子111に印加された反射電力がある大きさ以上の電力を有する場合、リミット動作を実行する。
また、送信モード時、リミタ回路100の入力端子111において、入力端子111のVSWRの値に応じて、リミタ回路100に起因する反射波が、サーキュレータ203を介して、PA202の出力端に現れる可能性がある。
このため、PA202の出力のVSWRが、悪化する可能性がある。
このため、PA202の出力のVSWRが、悪化する可能性がある。
実施形態のリミタ回路100は、レーダー装置200の送信モード時における入力端子111から見た入力インピーダンスZ1が、レーダー装置200の受信モード時における入力端子111から見た入力インピーダンスZ2より高い。
それゆえ、本例のレーダー装置200において、リミタ回路100が、上述の実施形態の構成を有することによって、送信モードにおけるリミタ回路100のリミット動作時の入力反射損が、改善されている。
この結果として、本実施形態のリミタ回路100は、リミタ回路100からの反射波がPA202の出力端に現れるのを抑えることができる。
レーダー装置200におけるRF信号の受信モード時、本例のレーダー装置200において、リミタ回路100が、上述の実施形態の構成を有することによって、リミット動作時の入力反射損の改善に伴って生じ得る損失を、回避できる。これによって、レーダー装置200の受信モード時における特性の劣化なしに、リミタ回路100に起因する挿入損失を、改善できる。
以上のように、本適用例において、実施形態のレーダー用リミタ回路100を含むレーダー装置200は、特性を改善できる。
尚、本適用例において、実施形態のリミタ回路100が、レーダー装置200に用いられた例が示されている。但し、実施形態のインピーダンス切替回路40を含むリミタ回路100は、他の無線通信装置に適用されてもよい。
(7) その他
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
100:リミタ回路、111:入力端子、112:出力端子、113:モード端子、20,21:インダクタ、10,11,12:ダイオード回路、40:インピーダンス切替回路、41:抵抗体、42A,42B,42C,42D,44:スイッチ、43:キャパシタ、205:アンテナ。
Claims (9)
- アンテナを介してRF信号が入力される入力端子と、
前記RF信号が出力される出力端子と、
前記アンテナの送信モード及び受信モードを示す制御信号が入力される制御端子と、
前記入力端子と前記出力端子との間に接続され、前記制御信号に応じて変化するインピーダンスを有するインピーダンス切替回路と、
を具備し、
前記送信モードにおける前記インピーダンス切替回路の第1のインピーダンスは、前記受信モード時における前記インピーダンス切替回路の第2のインピーダンスより高い、
レーダー用リミタ回路。 - 前記第1及び第2のインピーダンスのそれぞれは、抵抗性インピーダンスを含み、
前記第1のインピーダンスの前記抵抗性インピーダンスは、前記第2のインピーダンスの前記抵抗性インピーダンスより高い、
請求項1に記載のレーダー用リミタ回路。 - 前記インピーダンス切替回路は、
抵抗体と、
前記抵抗体に並列に接続されたスイッチと、
を含み、
前記送信モード時において、前記スイッチは、前記制御信号によってオフし、
前記受信モード時において、前記スイッチは、前記制御信号によってオンし、
前記スイッチのオン抵抗値は、前記抵抗体の抵抗値より小さい、
請求項2に記載のレーダー用リミタ回路。 - 前記インピーダンス切替回路は、
第1のスイッチと、
前記第1のスイッチに並列に接続された第2のスイッチと、
を含み、
前記送信モード時において、前記第1のスイッチは前記制御信号によってオフし、前記第2のスイッチは前記制御信号によってオンし、
前記受信モード時において、前記第1のスイッチは前記制御信号によってオンし、前記第2のスイッチは前記制御信号によってオフし、
前記第1のスイッチのオン抵抗値は、前記第2のスイッチのオン抵抗値より低い、
請求項2に記載のレーダー用リミタ回路。 - 前記第1及び第2のインピーダンスのそれぞれは、容量性インピーダンスを含み、
前記第1のインピーダンスの前記容量性インピーダンスは、前記第2のインピーダンスの前記容量性インピーダンスより高い、
請求項1に記載のレーダー用リミタ回路。 - 前記入力端子と前記出力端子との間の信号線路に接続され、複数の第1のダイオードを含むダイオード回路を、
前記インピーダンス切替回路は、
キャパシタと、
前記信号線路と前記キャパシタとの間に接続されたスイッチと、
を含み、
前記送信モード時において、前記スイッチは、前記制御信号によってオンし、前記キャパシタは、前記ダイオード回路と並列に前記信号線路に電気的に接続され、
前記受信モード時において、前記スイッチは、前記制御信号によってオフし、前記キャパシタは、前記入力端子から電気的に分離され、
前記インピーダンス切替回路の前記インピーダンスは、前記キャパシタの容量に応じて、変化する、
請求項5に記載のレーダー用リミタ回路。 - 前記入力端子と前記出力端子との間の信号線路に接続され、複数の第1のダイオードを含むダイオード回路を、
さらに具備し、
前記インピーダンス切替回路は、
前記複数の第1のダイオードと同じ構成を有する複数の第2のダイオードと、
前記複数の第2のダイオードと前記信号線路との間に接続されたスイッチと、
を含み、
前記送信モード時において、前記スイッチは、前記制御信号によってオンし、前記複数の第2のダイオードは、前記信号線路に電気的に接続され、
前記受信モード時において、前記スイッチは、前記制御信号によってオフし、前記複数の第2のダイオードは、前記信号線路から電気的に分離され、
前記インピーダンス切替回路の前記インピーダンスは、前記複数の第2のダイオードの容量に応じて、変化する、
請求項5に記載のレーダー用リミタ回路。 - 第1のRF信号を送信し、第2のRF信号を受信する前記アンテナと、
前記アンテナに接続されたサーキュレータと、
前記第1のRF信号を、前記サーキュレータを介して前記アンテナへ送る電力増幅器と、
前記第2のRF信号を、前記サーキュレータを介して前記アンテナから受ける低雑音増幅器と、
前記サーキュレータと前記低雑音増幅器との間に設けられた、請求項1乃至7のうちいずれか1項に記載のレーダー用リミタ回路と、
を具備し、
前記レーダー用リミタ回路は、前記制御信号に基づいて、前記送信モード及び前記受信モードに応じて、動作する
レーダー装置。 - 前記送信モード時において、前記制御信号に基づいて、前記電力増幅器は、有効状態に設定され、前記低雑音増幅器は、無効状態に設定され、
前記受信モード時において、前記制御信号に基づいて、前記電力増幅器は、無効状態に設定され、前記低雑音増幅器は、有効状態に設定される
請求項8に記載のレーダー装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022110379A JP2024008472A (ja) | 2022-07-08 | 2022-07-08 | レーダー用リミタ回路及びレーダー装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022110379A JP2024008472A (ja) | 2022-07-08 | 2022-07-08 | レーダー用リミタ回路及びレーダー装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024008472A true JP2024008472A (ja) | 2024-01-19 |
Family
ID=89544792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022110379A Pending JP2024008472A (ja) | 2022-07-08 | 2022-07-08 | レーダー用リミタ回路及びレーダー装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024008472A (ja) |
-
2022
- 2022-07-08 JP JP2022110379A patent/JP2024008472A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102287445B1 (ko) | 저잡음 증폭기를 바이패스하는 시스템 및 방법 | |
EP1738472A2 (en) | Apparatus, methods and articles of manufacture for output impedance matching using multi-band signal processing | |
US20110234333A1 (en) | Semiconductor switch, transceiver, transmitter, and receiver | |
EP2214311A1 (en) | Multiband matching circuit and multiband power amplifier | |
EP2779439B1 (en) | High-frequency, broadband amplifier circuit | |
US9882601B1 (en) | Power amplifier with ground switch for transmit/receive functionality | |
US20200169255A1 (en) | Single-pole double-throw switch | |
US20210203374A1 (en) | Hybrid Coupler Based T/R Switch | |
WO2014050611A1 (ja) | マイクロ波増幅器 | |
CN110291717B (zh) | 高频放大器 | |
JP7476530B2 (ja) | 増幅回路及び通信装置 | |
WO2018179087A1 (ja) | ダイオードリニアライザ | |
JP2024008472A (ja) | レーダー用リミタ回路及びレーダー装置 | |
US10848197B2 (en) | Hybrid coupler based T/R switch | |
US11323080B2 (en) | Amplification circuit, radio-frequency front end circuit, and communication device | |
EP0942528A2 (en) | Harmonic suppression circuit | |
EP2309642B1 (en) | Bias circuit | |
JPWO2019207700A1 (ja) | 増幅器 | |
US11552608B2 (en) | Wideband distributed power amplifiers and systems and methods thereof | |
JP5610787B2 (ja) | 高周波スイッチ回路 | |
JP2008245081A (ja) | 増幅器、受信モジュール、送受信モジュール及びアンテナ装置 | |
KR101731563B1 (ko) | 모터 드라이버의 반사파 노이즈 제거를 위한 임피던스 매칭 장치 | |
JPWO2018190034A1 (ja) | 高周波スイッチ | |
JP3836044B2 (ja) | スイッチ回路 | |
JP2011199338A (ja) | 増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230105 |