JP2024007633A - 電源システム - Google Patents

Abstract

【課題】リニア電源装置の並列接続の用途において、効果的に並列動作を行うことが可能となる電源システムを提供する。【解決手段】電源システム（５）は、出力トランジスタ（Ｍ１Ａ）の第２主電極と第１帰還抵抗（Ｒ１Ａ）が接続されるノードに電極パッド（Ｐ１Ａ）が接続され、前記電極パッドと出力端子（ＴｏＡ）はワイヤ（Ｗ１Ａ）により接続されるリニア電源装置（１Ａ）を複数備え、前記出力端子が負荷（ＲＬ）に共通接続可能である。【選択図】図３

Description

本開示は、電源システムに関する。

従来、入力電圧から所望の出力電圧を生成することのできるリニア電源装置（リニアレギュレータ）は、様々なアプリケーション（車載機器、産業機器、事務機器、デジタル家電、あるいはポータブル機器など）に搭載されている。

リニア電源装置には、２つのリニア電源装置を用いて、それぞれのリニア電源装置の出力電圧を出力する出力端子を共通の負荷に共通接続するものがある（例えば特許文献１）。すなわち、このようなリニア電源装置は、共通の負荷に対して並列に接続される。このようなリニア電源装置の用途は、負荷電流を出力端子から出力される出力電流に分散することで熱分散を行ったり、各出力端子から出力される出力電流に基づき負荷電流を大電流化することなどを目的とする。

特開２０２０－４２１４号公報

しかしながら、上記のようにリニア電源装置を並列接続した場合、リニア電源装置のばらつきの影響でそれぞれの出力端子から出力される出力電圧に差が生じる場合がある。この場合、低いほうの出力電圧のリニア電源装置から出力電流が出力されず、高いほうの出力電圧のリニア電源装置の出力電流のみにより負荷電流が供給される現象が生じる。これにより、リニア電源装置の並列接続が意味をなさない虞があった。

上記状況に鑑み、本開示は、リニア電源装置の並列接続の用途において、効果的に並列動作を行うことが可能となる電源システムを提供することを目的とする。

例えば、本開示に係る電源システムは、
入力電圧の印加端に接続可能に構成される第１主電極と、直列に接続される第１帰還抵抗および第２帰還抵抗における前記第１帰還抵抗に接続可能に構成される第２主電極と、を有する出力トランジスタと、
前記第１帰還抵抗と前記第２帰還抵抗とが接続されるノードに生じる帰還電圧と、基準電圧とが入力され、前記出力トランジスタの制御端を駆動可能に構成されるエラーアンプと、
出力端子と、
電極パッドと、
を備え、
前記第２主電極と前記第１帰還抵抗が接続されるノードに前記電極パッドが接続され、
前記電極パッドと前記出力端子はワイヤにより接続される、リニア電源装置を複数備え、
前記出力端子が負荷に共通接続可能である構成としている。

本開示に係る電源システムによれば、リニア電源装置の並列接続の用途において、効果的に並列動作を行うことが可能となる。

図１は、比較例に係る電源システムの構成を示す図である。 図２は、参考例に係るリニア電源装置の構成を示す図である。 図３は、本開示の例示的な実施形態に係る電源システムの構成を示す図である。 図４は、一変形例に係るリニア電源装置の構成を示す図である。 図５は、基準電圧調整に関する第１構成例を示す図である。 図６は、基準電圧調整に関する第２構成例を示す図である。

＜１．比較例＞
ここでは、リニア電源装置の新規な実施形態を説明する前に、これと対比される比較例について説明する。

図１は、比較例に係る電源システム５０の構成を示す図である。電源システム５０は、リニア電源装置１０Ａと、リニア電源装置１０Ｂと、バラスト抵抗Ｒａ，Ｒｂと、を備える。電源システム５０は、２つのリニア電源装置１０Ａ，１０Ｂを用いて負荷ＲＬに対して負荷電流Ｉｏｕｔを供給する。

リニア電源装置１０Ａ，１０Ｂは、それぞれ入力電圧Ｖｉｎを降圧して所望の出力電圧ＶｏＡ，ＶｏＢを生成するリニアレギュレータである。なお、リニア電源装置１０Ａとリニア電源装置１０Ｂは、同一の構成の半導体ＩＣ（Integrated Circuit）パッケージであり、それぞれの対応する構成要素には、同一の符号に対して“Ａ”または“Ｂ”を付して図示している。以下では、リニア電源装置１０Ａの構成について代表的に説明する。

図１に示すように、リニア電源装置１０Ａは、出力トランジスタＭ１０Ａと、帰還抵抗Ｒ１１Ａ，１２Ａと、エラーアンプＡＰ１０Ａと、を備え、これらを１チップに集積してパッケージ化される。

ＰＭＯＳトランジスタ（ＰチャネルＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor））として構成される出力トランジスタＭ１０Ａのソースは、入力電圧Ｖｉｎの入力端に接続されている。出力トランジスタＭ１０Ａのドレインと帰還抵抗Ｒ１１Ａの第１端は、出力電圧ＶｏＡを出力するための出力端子ＴoＡに共通接続されている。帰還抵抗Ｒ１１Ａの第２端は、帰還抵抗Ｒ１２Ａの第１端に接続されている。帰還抵抗Ｒ１２Ａの第２端は、接地端に接続されている。エラーアンプＡＰ１０Ａの非反転入力端（＋）は、帰還抵抗Ｒ１１ＡとＲ１２Ａとが接続される接続ノード（＝帰還電圧ＶｆｂＡの印加端）に接続されている。エラーアンプＡＰ１０Ａの反転入力端（－）は、基準電圧ＶｒｅｆＡの印加端に接続されている。エラーアンプＡＰ１０Ａの出力端は、出力トランジスタＭ１０Ａのゲートに接続されている。

上記したエラーアンプＡＰ１０Ａは、出力電圧ＶｏＡに応じた帰還電圧ＶｆｂＡ（＝ＶｏＡ×｛Ｒ１２Ａ／（Ｒ１１Ａ＋Ｒ１２Ａ）｝）が所定の基準電圧ＶｒｅｆＡと一致するように、出力トランジスタＭ１０Ａのゲート制御を行う。すなわち、出力トランジスタＭ１０Ａは、出力電圧ＶｏＡがその目標値（＝ＶｒｅｆＡ×｛（Ｒ１１Ａ＋Ｒ１２Ａ）／Ｒ１２Ａ｝）と一致するように、オン抵抗値が連続的に制御される。

同様に、リニア電源装置１０Ｂにおいては、出力電圧ＶｏＢがその目標値と一致するように出力トランジスタＭ１０Ｂのオン抵抗値が連続的に制御される。

出力端子ＴoＡは、リニア電源装置１０Ａ，１０Ｂの外部に設けられるバラスト抵抗Ｒａの第１端に接続される。出力端ＴｏＢは、リニア電源装置１０Ａ，１０Ｂの外部に設けられるバラスト抵抗Ｒｂの第１端に接続される。バラスト抵抗Ｒａ，Ｒｂのそれぞれの第２端は、負荷ＲＬに共通接続される。従って、リニア電源装置１０Ａ，１０Ｂは、共通の負荷ＲＬに対して並列に接続される。

ここで、リニア電源装置１０Ａ，１０Ｂの出力電圧ＶｏＡ，ＶｏＢの標準値（Typ値）は同じに設定しているが、リニア電源装置のばらつきにより、出力電圧は標準値に対してばらつく可能性がある。例えば、標準値５Ｖに対して±２％ばらつく等である。このようなばらつきは、例えば、基準電圧、帰還電圧、または出力トランジスタの閾値電圧のばらつき、さらにエラーアンプの入力オフセット電圧のばらつきなどによって生じる。

仮に出力端子ＴoＡ，ＴｏＢ間を直接的に接続した構成の場合、ばらつきにより例えば出力電圧ＶｏＡがＶｏＢよりも高い場合、リニア電源装置１０Ｂ側の出力トランジスタＭ１０Ｂはオフを維持され、出力端ＴｏＢから出力電流ＩｏｕｔＢは出力されず、負荷電流Ｉｏｕｔは、リニア電源装置１０Ａにおける出力端子ＴoＡから出力される出力電流ＩｏｕｔＡのみにより供給される。従って、出力電流が片側のリニア電源装置に集中してしまう。

これに対し、図１に示す本比較例に係る構成では、例えば出力電圧ＶｏＡがＶｏＢよりも高い場合、負荷電流Ｉｏｕｔが０Ａより徐々に増加するにつれ、出力電圧ＶｏＡが抵抗Ｒａにより電圧降下され、バラスト抵抗Ｒａ，Ｒｂの各第２端が接続されるノードに発生する出力電圧Ｖｏは、徐々に低下する。そして、出力電圧Ｖｏが出力電圧ＶｏＢに到達すると、リニア電源装置１０Ｂ側の出力トランジスタＭ１０Ｂが動作を開始し、出力端ＴｏＢから出力電流ＩｏｕｔＢの出力が開始される。すなわち、出力電流ＩｏｕｔＡ，ＩｏｕｔＢの両方により負荷電流Ｉｏｕｔが供給される並列動作が開始される。なお、バラスト抵抗Ｒａ，Ｒｂは、抵抗における電圧降下が、出力電圧のばらつきによる最大値と最小値の間の電圧差以上となるような抵抗値に設定すればよい。

このように、本比較例の構成であれば、２つのリニア電源装置を並列接続して用いる場合において、出力電圧のばらつきがある場合でも、並列動作が可能となる。しかしながら、このような本比較例では、バラスト抵抗Ｒａ，Ｒｂの抵抗値が大きく、ロードレギュレーション（負荷電流に対する出力電圧の安定度）が低かった。

＜２．参考例＞
ここで、図２には、参考例に係るリニア電源装置１００の構成を示す。リニア電源装置１００は、出力トランジスタＭ１００と、帰還抵抗Ｒ１１０，Ｒ１２０と、エラーアンプＡＰ１００と、を集積化してパッケージ化した構成である。リニア電源装置１００においては、出力トランジスタＮ１００のドレインが電極パッドＰ１１に接続される。電極パッドＰ１１は、外部端子である出力端子ＴｏにワイヤＷ１１を介して接続される。帰還抵抗Ｒ１１０の第１端は、電極パッドＰ１２に接続される。電極パッドＰ１２は、出力端子ＴｏにワイヤＷ１２を介して接続される。

このような構成により、出力トランジスタＭ１００に流れる電流とワイヤＷ１１のインピーダンスによって生じる電圧降下を加味して出力端子Ｔｏに発生する出力電圧Ｖｏを帰還抵抗Ｒ１１０，Ｒ１２０により帰還して制御を行うため、出力電圧Ｖｏの精度が向上する。

＜３．本開示の実施形態＞
図３は、本開示の例示的な実施形態に係る電源システム５の構成を示す図である。電源システム５は、リニア電源装置１Ａとリニア電源装置１Ｂを有する。リニア電源装置１Ａとリニア電源装置１Ｂは、同一の構成の半導体ＩＣパッケージであり、それぞれの対応する構成要素には、同一の符号に対して“Ａ”または“Ｂ”を付して図示している。以下では、リニア電源装置１Ａの構成について代表的に説明する。

リニア電源装置１Ａは、出力トランジスタＭ１Ａと、帰還抵抗Ｒ１Ａ，Ｒ２Ａと、エラーアンプＡＰ１Ａと、を集積化してパッケージ化した構成である。また、リニア電源装置１Ａは、外部端子として出力端子ＴｏＡと基準電圧端子ＴｒｅｆＡなどを有する。

先述した参考例（図２）との相違点として、リニア電源装置１Ａでは、出力トランジスタＭ１Ａのドレインと帰還抵抗Ｒ１Ａの第１端とが接続されるノードは、電極パッドＰ１Ａに接続される。電極パッドＰ１Ａは、ワイヤＷ１Ａを介して出力端子ＴｏＡに接続される。また、エラーアンプＡＰ１Ａに入力される基準電圧ＶｒｅｆＡの印加端が基準電圧端子ＴｒｅｆＡに接続される。

リニア電源装置１Ａの出力端子ＴｏＡとリニア電源装置１Ｂの出力端子ＴｏＢは、負荷ＲＬに共通接続される。すなわち、リニア電源装置１Ａ，１Ｂは、負荷ＲＬに対して並列接続される。

リニア電源装置１Ａにおいては、電極パッドＰ１Ａに発生する出力電圧ＶｏＡは、その目標値（＝ＶｒｅｆＡ×｛（Ｒ１Ａ＋Ｒ２Ａ）／Ｒ２Ａ｝）と一致するように制御される。リニア電源装置１Ｂにおいては、電極パッドＰ１Ｂに発生する出力電圧ＶｏＢは、その目標値（＝ＶｒｅｆＢ×｛（Ｒ１Ｂ＋Ｒ２Ｂ）／Ｒ２Ｂ｝）と一致するように制御される。

基準電圧ＶｒｅｆＡ，ＶｒｅｆＢのばらつきにより、出力電圧ＶｏＡが出力電圧ＶｏＢよりも高いとする。この場合、負荷電流Ｉｏｕｔが流れ始めた場合に、出力端子ＴｏＢから出力電流ＩｏｕｔＢは出力されず、出力端子ＴｏＡから出力される出力電流ＩｏｕｔＡのみにより負荷電流Ｉｏｕｔが供給される。

負荷電流Ｉｏｕｔが増えるとリニア電源装置１ＡにおけるワイヤＷ１Ａでの電圧降下により出力端子ＴｏＡの電圧が低下する。しかしながら、ワイヤＷ１Ａのインピーダンスは小さいため、ＶｏＡとＶｏＢの差がばらつきにより大きい場合、負荷電流Ｉｏｕｔが定常状態になっても出力端子ＴｏＡの電圧がＶｏＢに到達できない可能性がある。そこで、図３の構成では、基準電圧端子ＴｒｅｆＡ，ＴｒｅｆＢをリニア電源装置１Ａ，１Ｂの外部で接続している。これにより、基準電圧ＶｒｅｆＡ，ＶｒｅｆＢにばらつきがあっても、いずれかが優先されて出力電圧ＶｏＡ，ＶｏＢが制御され、出力電圧ＶｏＡ，ＶｏＢの差を小さくしている。従って、インピーダンスの小さいワイヤＷ１Ａであっても、出力端子ＴｏＡの電圧がＶｏＢに到達することが可能となる。出力端子ＴｏＡの電圧がＶｏＢに到達すれば、出力電流ＩｏｕｔＢが流れ始め、並列動作が開始される。このとき、出力電流ＩｏｕｔＡ，ＩｏｕｔＢは均等に近く制御される。

このように本実施形態によれば、半導体パッケージ内部のワイヤＷ１Ａ，Ｗ１Ｂによる電圧降下を利用して並列動作が可能となり、ワイヤはインピーダンスが小さいため、ロードレギュレーションが向上する。

ワイヤＷ１Ａ，Ｗ１Ｂとしては、Ａｕワイヤを用いれば、ワイヤのインピーダンスが比較的大きくなり、低感度のエラーアンプＡＰ１Ａ，ＡＰ１Ｂを用いることができる。また、ワイヤＷ１Ａ，Ｗ１ＢとしてＣｕワイヤを用いれば、コストを低減することができる。

また、図４に示すように、電極パッドＰ１と出力端子Ｔｏの間において複数のワイヤＷ１を並列接続してもよい。これにより、ワイヤのインピーダンスを小さくすることができ、ロードレギュレーションが向上する。

なお、基準電圧ＶｒｅｆＡ，ＶｒｅｆＢの調整を後述するように行うことができるのであれば、必ずしも基準電圧端子ＴｒｅｆＡ，ＴｒｅｆＢを外部で接続する必要がない。

図５は、ヒューズを用いて基準電圧Ｖｒｅｆの調整を行う構成の一例を示す図である。図５に示すように、可変抵抗Ｒｄは、基準電圧Ｖｒｅｆの引出端と電源端との間に直列接続された抵抗Ｒｄ０～Ｒｄｍと、抵抗Ｒｄ１～Ｒｄｍと各々並列接続されたトリミングヒューズＦｄ１～Ｆｄｍと、を有する。また、可変抵抗Ｒｅは、基準電圧Ｖｒｅｆの引出端と接地端との間に直列接続された抵抗Ｒｅ０～Ｒｅｎと、抵抗Ｒｅ１～Ｒｅｎと各々並列接続されたトリミングヒューズＦｅ１～Ｆｅｎと、を有する。

このような構成とすることにより、ヒューズＦｄ１～Ｆｄｍ、Ｆｅ１～Ｆｅｎを適宜レーザ溶断することで、可変抵抗Ｒｄ、Ｒｅの抵抗比（延いては基準電圧Ｖｒｅｆの電圧値）を調整することが可能となる。

図６は、ＯＴＰ（One Time Programmable）メモリを利用して基準電圧Ｖｒｅｆを調整する構成の一例を示す図である。図６に示すＯＴＰメモリ６は、１回のみ書き込み可能なメモリである。電源端と接地端との間には、複数Ｎ個の抵抗Ｒ１_１～Ｒ１_Ｎが直列接続される。複数Ｎ個のバイパススイッチＭ１_１～Ｍ１_Ｎは、抵抗Ｒ１_１～Ｒ１_Ｎのそれぞれに並列接続される。基準電圧Ｖｒｅｆは、抵抗Ｒ１_１～Ｒ１_ＮおよびバイパススイッチＭ１_１～Ｍ１_Ｎの途中から引き出される。

ＯＴＰ６に書き込まれたデータに応じてバイパススイッチＭ１_１～Ｍ１_Ｎのオン状態／オフ状態が切り替えられ、分圧比の設定により基準電圧Ｖｒｅｆが調整される。

＜４．その他＞
なお、本開示に係る種々の技術的特徴は、上記実施形態の他、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。また、上記の各実施形態は、矛盾のない限り、適宜に組み合わせて実施してもよい。

＜５．付記＞
以上の通り、例えば、本開示に係る電源システム（５）は、
入力電圧（Ｖｉｎ）の印加端に接続可能に構成される第１主電極と、直列に接続される第１帰還抵抗（Ｒ１Ａ）および第２帰還抵抗（Ｒ２Ａ）における前記第１帰還抵抗に接続可能に構成される第２主電極と、を有する出力トランジスタ（Ｍ１Ａ）と、
前記第１帰還抵抗と前記第２帰還抵抗とが接続されるノードに生じる帰還電圧（ＶｆｂＡ）と、基準電圧（ＶｒｅｆＡ）とが入力され、前記出力トランジスタの制御端を駆動可能に構成されるエラーアンプ（ＡＰ１Ａ）と、
出力端子（ＴｏＡ）と、
電極パッド（Ｐ１Ａ）と、
を備え、
前記第２主電極と前記第１帰還抵抗が接続されるノードに前記電極パッドが接続され、
前記電極パッドと前記出力端子はワイヤ（Ｗ１Ａ）により接続される、リニア電源装置（１Ａ）を複数備え、
前記出力端子が負荷（ＲＬ）に共通接続可能である構成としている。

また、上記第１の構成において、前記リニア電源装置（１Ａ）は、前記基準電圧（ＶｒｅｆＡ）の印加端に接続される基準電圧端子（ＴｒｅｆＡ）をさらに備え、
前記基準電圧端子同士は、外部接続可能である構成としてもよい（第２の構成）。

また、上記第１または第２の構成において、前記ワイヤ（Ｗ１Ａ）は、Ａｕワイヤを含む構成としてもよい（第３の構成）。

また、上記第１から第３のいずれかの構成において、前記ワイヤ（Ｗ１Ａ）は、Ｃｕワイヤを含む構成としてもよい（第４の構成）。

また、上記第１から第４のいずれかの構成において、前記ワイヤ（Ｗ１Ａ）は、前記電極パッド（Ｐ１Ａ）と前記出力端子（ＴｏＡ）との間で並列接続される構成としてもよい（第５の構成）。

また、上記第１から第５のいずれかの構成において、前記基準電圧（ＶｒｅｆＡ）は、レーザ溶断可能なヒューズ（Ｆｄ１～Ｆｄｍ、Ｆｅ１～Ｆｅｎ）が並列接続された分圧抵抗（Ｒｄ１～Ｒｄｍ、Ｒｅ１～Ｒｅｎ）を用いて調整可能である構成としてもよい（第６の構成）。

また、上記第１から第５のいずれかの構成において、前記基準電圧（ＶｒｅｆＡ）は、分圧抵抗（Ｒ１_１～Ｒ１_Ｎ）に並列接続されたバイパススイッチ（Ｍ１_１～Ｍ１_Ｎ）をＯＴＰメモリ（６）に書き込まれたデータに基づき切り替えることにより調整可能である構成としてもよい（第７の構成）。

本開示は、各種機器に搭載される電源システムに利用することが可能である。

１Ａ，１Ｂ リニア電源装置
５ 電源システム
６ ＯＴＰメモリ
１０Ａ，１０Ｂ リニア電源装置
５０ 電源システム
１００ リニア電源装置
ＡＰ１００ エラーアンプ
ＡＰ１０Ａ エラーアンプ
ＡＰ１Ａ，ＡＰ１Ｂ エラーアンプ
Ｍ１００ 出力トランジスタ
Ｍ１０Ａ 出力トランジスタ
Ｍ１０Ｂ 出力トランジスタ
Ｍ１Ａ 出力トランジスタ
Ｐ１ 電極パッド
Ｐ１１ 電極パッド
Ｐ１２ 電極パッド
Ｐ１Ａ 電極パッド
Ｐ１Ｂ 電極パッド
Ｒ１ 抵抗
Ｒ１１０，Ｒ１２０ 帰還抵抗
Ｒ１１Ａ 帰還抵抗
Ｒ１１Ａ，１２Ａ 帰還抵抗
Ｒ１Ａ，Ｒ２Ａ 帰還抵抗
ＲＬ 負荷
Ｒａ 抵抗
Ｒａ バラスト抵抗
Ｒａ，Ｒｂ バラスト抵抗
ＴoＡ，ＴｏＢ 出力端子
Ｔｏ 出力端子
ＴｒｅｆＡ，ＴｒｅｆＢ 基準電圧端子
Ｗ１ ワイヤ
Ｗ１１ ワイヤ
Ｗ１２ ワイヤ
Ｗ１Ａ，Ｗ１Ｂ ワイヤ

Claims (7)

1. 入力電圧の印加端に接続可能に構成される第１主電極と、直列に接続される第１帰還抵抗および第２帰還抵抗における前記第１帰還抵抗に接続可能に構成される第２主電極と、を有する出力トランジスタと、
   前記第１帰還抵抗と前記第２帰還抵抗とが接続されるノードに生じる帰還電圧と、基準電圧とが入力され、前記出力トランジスタの制御端を駆動可能に構成されるエラーアンプと、
   出力端子と、
   電極パッドと、
   を備え、
   前記第２主電極と前記第１帰還抵抗が接続されるノードに前記電極パッドが接続され、
   前記電極パッドと前記出力端子はワイヤにより接続される、リニア電源装置を複数備え、
   前記出力端子が負荷に共通接続可能である、電源システム。
2. 前記リニア電源装置は、前記基準電圧の印加端に接続される基準電圧端子をさらに備え、
   前記基準電圧端子同士は、外部接続可能である、請求項１に記載の電源システム。
3. 前記ワイヤは、Ａｕワイヤを含む、請求項１に記載の電源システム。
4. 前記ワイヤは、Ｃｕワイヤを含む、請求項１に記載の電源システム。
5. 前記ワイヤは、前記電極パッドと前記出力端子との間で並列接続される、請求項１に記載の電源システム。
6. 前記基準電圧は、レーザ溶断可能なヒューズが並列接続された分圧抵抗を用いて調整可能である、請求項１に記載の電源システム。
7. 前記基準電圧は、分圧抵抗に並列接続されたバイパススイッチをＯＴＰメモリに書き込まれたデータに基づき切り替えることにより調整可能である、請求項１に記載の電源システム。

Images