JP2024006463A - 電子デバイスの製造方法、及び成膜方法 - Google Patents

電子デバイスの製造方法、及び成膜方法 Download PDF

Info

Publication number
JP2024006463A
JP2024006463A JP2022107340A JP2022107340A JP2024006463A JP 2024006463 A JP2024006463 A JP 2024006463A JP 2022107340 A JP2022107340 A JP 2022107340A JP 2022107340 A JP2022107340 A JP 2022107340A JP 2024006463 A JP2024006463 A JP 2024006463A
Authority
JP
Japan
Prior art keywords
film
mask
forming
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022107340A
Other languages
English (en)
Inventor
章裕 濱野
Akihiro Hamano
行生 松本
Yukio Matsumoto
美悠 山田
Miyu YAMADA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2022107340A priority Critical patent/JP2024006463A/ja
Priority to PCT/JP2023/020412 priority patent/WO2024004502A1/ja
Publication of JP2024006463A publication Critical patent/JP2024006463A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/04Sealing arrangements, e.g. against humidity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/20Metallic electrodes, e.g. using a stack of layers

Abstract

【課題】装置の大型化を抑制すること。【解決手段】電子デバイスの製造方法は、フォトリソグラフィによってパターニングされた第1マスクを形成する第1マスク形成工程と、前記第1マスクを用いて基板に第1発光層を形成する第1成膜工程と、前記第1発光層の上に封止膜を形成する第1封止工程と、前記第1封止工程の後に、フォトリソグラフィによってパターニングされた第2マスクを形成する第2マスク形成工程と、前記第2マスクを用いて基板に第2発光層を形成する第2成膜工程と、を有する。【選択図】図6

Description

本発明は、電子デバイスの製造方法、及び成膜方法に関する。
有機EL表示装置(有機ELディスプレイ)等の製造においては、基板に対して蒸着材料を蒸着させることで、基板に成膜することがある。特許文献1には、インラインで成膜を行う成膜装置が開示されている。特許文献1に開示された成膜装置では、連結された複数の真空チャンバが1つの製造ラインを構成している。
特開2021-145096号公報
特許文献1に記載の技術では、基板とマスクとを重ねて蒸着を行っている。基板とは別にマスクを搬送しているため、装置が大型化する可能性がある。
本発明は、成膜に用いる装置の大型化を抑制する技術を提供することを目的とする。
本発明は、
本発明によれば、
フォトリソグラフィによってパターニングされた第1マスクを形成する第1マスク形成工程と、
前記第1マスクを用いて基板に第1発光層を形成する第1成膜工程と、
前記第1発光層の上に封止膜を形成する第1封止工程と、
前記第1封止工程の後に、フォトリソグラフィによってパターニングされた第2マスクを形成する第2マスク形成工程と、
前記第2マスクを用いて基板に第2発光層を形成する第2成膜工程と、を有する電子デバイスの製造方法が提供される。
本発明によれば、成膜に用いる装置の大型化を抑制することができる。
実施形態に係る成膜装置の構成を示す模式図。 実施形態に係る基板の断面構造を模式的に示す図。 実施形態に係る基板の断面構造を模式的に示す図。 (a)及び(b)は実施形態に係る発光素子の断面構造、及び平面構造を模式的に示す模式図。 (a)~(c)は実施形態に係る発光素子の断面構造を模式的に示す模式図。 (a)及び(b)は実施形態に係る発光素子の断面構造を模式的に示す模式図。 (a)及び(b)は実施形態に係る発光素子の断面構造を模式的に示す模式図。 (a)及び(b)は実施形態に係る発光素子の断面構造を模式的に示す模式図。 (a)及び(b)は実施形態に係る発光素子の断面構造を模式的に示す模式図。
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
また、各図において、X方向及びY方向は水平方向、Z方向は鉛直方向を示す。また、図面の見易さのため、同一の要素が複数示されている場合には参照符号を一部省略することがある。
<成膜装置>
図1は、一つの実施形態に係る成膜装置1の構成を示す模式図である。成膜装置1は、基板100に対して成膜する装置である。成膜装置1では、基板100が成膜ブロック301に順次搬送され、基板100に成膜が行われる。このような成膜装置は、例えば、有機EL表示装置の各素子の製造に用いられる。あるいは、このような成膜装置は、塗装や保護層形成などの表面処理に用いられる。
成膜ブロック301には、平面視で八角形の形状を有する搬送室302の周囲に、基板100に対する処理が行われる複数の処理室303a~303dと、使用前後のマスクが収納されるマスク格納室305とが配置されている。搬送室302には、基板100を搬送する搬送ロボット302aが配置されている。搬送ロボット302aは、基板100を保持するハンドと、ハンドを水平方向に移動する多関節アームとを含む。換言すれば、成膜ブロック301は、搬送ロボット302aの周囲を取り囲むように複数の処理室303a~303dが配置されたクラスタ型の成膜ユニットである。処理室303a~303dは、それぞれ所定の処理を基板に行う。なお、以下の説明において、処理室303a~303dを特に区別しない場合、処理室303と称することがある。各処理室303では、基板に対して1種類または複数種類の処理が行われる。処理室303で行われる処理は、基板とマスクとのアライメント、マスクを介した基板への蒸着材料の蒸着、基板に対するエッチング、基板の洗浄、基板に対する液体の塗布、基板の計測などである。
基板100の搬送方向(矢印方向)で、成膜ブロック301の上流側、下流側には、それぞれ、バッファ室306、旋回室307、受渡室308が配置されている。製造過程において、各室は真空状態に維持される。なお、図1においては成膜ブロック301を1つしか図示していないが、本実施形態に係る成膜装置1は複数の成膜ブロック301を有しており、複数の成膜ブロック301が、バッファ室306、旋回室307及び受渡室308で構成される連結装置で連結された構成を有する。なお、連結装置の構成はこれに限定はされず、例えばバッファ室306又は受渡室308のみで構成されていてもよい。
搬送ロボット302aは、上流側の受渡室308から搬送室302への基板100の搬入、処理室303間での基板100の搬送、マスク格納室305と処理室303との間でのマスクの搬送、及び、搬送室302から下流側のバッファ室306への基板100の搬出を行う。
バッファ室306は、成膜装置1の稼働状況に応じて基板100を一時的に格納するための室である。バッファ室306には、複数枚の基板100を基板100の被処理面(被成膜面)が重力方向下方を向く水平状態を保ったまま収納可能な多段構造の基板収納棚(カセットとも呼ばれる)と、基板100を搬入又は搬出する段を搬送位置に合わせるために基板収納棚を昇降させる昇降機構とが設けられる。これにより、バッファ室306には複数の基板100を一時的に収容し、滞留させることができる。
旋回室307は、基板100の向きを変更する装置を備えている。本実施形態では、旋回室307は、旋回室307に設けられた搬送ロボット307aによって基板100の向きを180度回転させる。旋回室307に設けられた搬送ロボット307aは、バッファ室306で受け取った基板100を支持した状態で180度旋回し受渡室308に引き渡すことで、バッファ室306内と受渡室308とで基板100の搬送方向(矢印方向)における前端と後端が入れ替わる。これにより、成膜室303に基板100を搬入する際の向きが、各成膜ブロック301で同じ向きになるため、基板100に対する成膜のスキャン方向やマスクの向きを各成膜ブロック301において一致させることができる。このような構成とすることで、各成膜ブロック301においてマスク格納室305にマスクを設置する向きを揃えることができ、マスクの管理が簡易化されユーザビリティを高めることができる。
受渡室308は、旋回室307の搬送ロボット307aにより搬入された基板100を下流の成膜ブロック301の搬送ロボット302aに受け渡すための室である。必要に応じて、受渡室308において基板100に成膜された膜の膜厚測定を行ってもよい。すなわち、受渡室308は、基板100に形成された膜を検査する検査室であってもよい。
成膜装置1の制御系は、ホストコンピュータとしてライン全体を制御する上位装置300と、各構成要素を制御する制御装置309、310、311、313a~313dとを含み、これらは有線又は無線の通信回線300aを介して通信可能である。制御装置313a~313dは、成膜室303a~303dに対応して設けられ、後述する成膜装置1を制御する。制御装置309は、搬送ロボット302aを制御する。制御装置310は旋回室307に設けられた搬送ロボットを制御する。制御装置311は、受渡室308においてアライメントや膜厚測定を行う機器を制御する。上位装置300は、基板100に関する情報や搬送タイミング等の指示を各制御装置309、310、311、313a~313dに送信し、各制御装置309、310、311、313a~313dは受信した指示に基づき各構成要素を制御する。
<成膜方法>
図2を用いて本実施形態の成膜方法を説明する。図2(a)は、基板100の上にマスク102を形成する工程を示している。マスク102は、基板100の成膜面に沿って、基板100に対向して形成される。マスク102はフォトリソグラフィを用いたパターニングによって形成される。
図2(b)~(c)は、処理室303において、マスク102を介して基板100に成膜する工程を示している。マスク102は開口を有する。膜を構成する材料がマスク102の開口を通過して基板に付着または堆積することで、基板に膜が形成される。用いられる方法としては、蒸着、スパッタ、CVD(Chemical Vapor Deposition)、PVD(Physical Vapor Deposition)、ADL(Atomic Layer Deposition)や、インクジェット法などの液体塗布が用いられる。
図2(b)に示された工程では、基板100に膜110が形成される。膜110は有機材料によって構成された膜である。図2(c)に示された工程では、基板100に膜112が形成される。膜112は無機材料によって構成された膜である。代表的な無機材料は金属である。膜110を形成する際に用いたマスク102が、膜112を形成する際にも用いられる。すなわち、膜110及び膜112が、共通のマスク102を介して基板に形成される。
このような成膜方法を行うため、成膜装置は、1つのチャンバに複数の異なる材料の成膜源を含んでいるとよい。例えば、蒸着装置であれば、有機材料の蒸発源と金属材料の蒸発源の両方を1つのチャンバに備えているとよい。もちろん、基板100とマスク102とを重ねたまま、複数のチャンバを搬送していく構成でもよい。あるいは、インライン型の成膜装置において、1つのラインに有機成膜源と金属成膜源の両方を配置する構成も採用できる。
<別の成膜方法>
図3を用いて本実施形態の別の成膜方法を説明する。図3において、図2と同様の部分には図2と同じ符号を付し、重複する説明は適宜省略する。
図3(a)~(b)に示された工程は、図2(a)~(b)に示された工程と同じである。そのため、説明は省略する。
図3(c)に示された工程では、基板100に膜114が形成される。膜114は無機材料によって構成された膜である。本成膜方法の例では、膜110と膜114とは共通のマスクを用いて成膜されるが、両者は基板100の互いに異なる位置に形成される。具体的には、膜110の形成された領域の少なくとも一部に膜114が形成されない、あるいは、膜110の形成されていない領域に膜114の少なくとも一部が形成される、または、それらの両方である。このような構成によれば、2つの成膜工程の間から、基板100とマスク102の位置調整の工程を省略することができる。そのため、工程の簡略化が可能である。
膜110と膜114とを異なる位置に形成する方法について具体的に説明する。
(1)まず、成膜方法を変更することができる。膜110の形成に、蒸着、スパッタ、CVD、PVD、ADL、液体塗布のいずれか1つの方法を用い、他方、膜114の形成には上記のうち別の方法を用いる。これらの方法は、マスク102の開口に対する回り込みの程度が互いに異なる。そのため、任意の異なる2つの成膜方法を用いることで、共通のマスクを介して成膜された場合であっても、膜110と膜114とは基板100の互いに異なる位置に形成される。なお、上記以外の成膜方法を用いてもよい。
図3のように基板100とマスク102とが間を空けて配置された場合には、材料の直進性の高い方法では、開口を射影した領域とほぼ同じ範囲に材料が付着、堆積する。対して、材料の直進性が低い方法では、材料が拡散しやすいため、開口を射影した領域の外側にまで広がった膜が形成される。
例えば、膜114を膜110よりも広範囲に形成する場合には、蒸着により膜110を形成し、スパッタにより膜114を形成することができる。スパッタによる成膜においては、蒸着に比べて、材料の回り込みが大きくなる傾向にある。そのため、膜110よりも広い範囲に、膜114を形成することができる。膜114を膜110よりも広範囲に形成する他の例として、蒸着により膜110を形成し、CVDにより膜114を形成することができる。CVDによる成膜においては、蒸着に比べて、材料の回り込みが大きくなる傾向にある。同様に、蒸着により膜110を形成し、ADLにより膜114を形成することができる。ADLによる成膜においては、蒸着に比べて、材料の回り込みが大きくなる傾向にある。これらの例では、材料の直進性の高い方法として、蒸着を例に挙げている。しかし、材料の直進性は相対的なものであり、膜110の形成に蒸着以外の成膜方法を用いてもよい。
基板100とマスク102とが密接している場合でも、先に成膜される膜110の材料は、基板100とマスク102の間に侵入しやすいため、膜110と膜114とは基板100の互いに異なる位置に形成される。
(2)別の方法として、単一の成膜方法を用いつつ、成膜における各種のパラメータを変更することができる。パラメータは、チャンバ内の圧力、基板温度、基板の周囲の温度、材料の放出量などである。
例えば、膜110と膜114とを、いずれも蒸着によって形成する際に、圧力(真空チャンバの真空度)を変更することができる。チャンバ内の圧力が高いほど、換言すると、真空度が低いほど、気体状態の材料の平均自由工程が小さくなる。つまり、材料が拡散しやすくなる。したがって、より高い圧力で蒸着を行うことで、より広い範囲に成膜することができる。具体例として、10-5Pa程度の圧力のチャンバで、蒸着によって膜110を形成し、10-3Pa程度の圧力のチャンバで、蒸着によって膜114を形成すると、膜110より広い範囲に膜114が形成される。なお、膜110と膜114とのいずれを相対的に広範囲に形成するかは、成膜の用途に応じて適宜選択される。
もちろん、膜110の形成と膜114の形成とにおいて、異なる成膜方法を、互いに異なる条件で実施してもよい。具体例として、10-5Pa程度の圧力のチャンバで、蒸着によって膜110を形成し、10-1Pa程度の圧力のチャンバで、スパッタによって膜110を形成する。この例では、さらに広い範囲に膜114を形成することができる。
大気圧でCVDを行う場合などには、チャンバ内の温度の違いによっても材料の拡散の程度が異なる。そのため、異なる温度で成膜を行うことで、膜110と膜114とを互いに異なる領域に形成することができる。そのほかのパラメータについても、適宜、条件を変更して成膜を行うことで、膜110と膜114とを互いに異なる領域に形成することができる。
(3)膜110の形成と膜114の形成とにおいて、同一の成膜方法を同一の条件で用いる場合であっても、平均自由工程の異なる材料を用いることで、膜110と膜114とを互いに異なる領域に形成することができる。分子量の大きい材料を用いることにより、平均自由工程を下げることができる。例えば、金属膜である膜114をより広い範囲に形成したい場合には、アルミニウムやマグネシウムより、銀や金などの原子番号の大きい材料を用いるとよい。
ここまで膜110よりも膜114を広い範囲に形成する例を説明した。上述の方法を入れ替えることで、膜110よりも膜114を狭い範囲に形成することができる。
以上に説明した方法によれば、膜110と膜114とは共通のマスクを介して成膜されるが、両者は基板100の互いに異なる位置に形成される。このような構成により、より多くの用途の膜の形成に対応することができる。
<電子デバイスの製造方法>
続いて、有機EL表示装置などに搭載される発光素子の製造に、先に説明した成膜方法を適用した例を説明する。なお、以下に説明する成膜方法は、発光素子の製造以外の成膜用途にも適用できる。
最初に、製造される発光素子について、図4を用いて説明する。図4(a)は発光素子の断面構造を模式的に示している。図4(b)は発光素子の平面構造を模式的に示している。図1~図3と同じ機能を有する部分には、それらの図と同じ符号を付している。図1~図3と同じ機能を有する部分についての説明は、先の説明と重複するため省略することがある。
基板100は、TFT(Thin Film Transistor)が形成されたガラス基板である。あるいは、基板100は、半導体素子が形成されたシリコンウェハであってもよい。図では基板100は簡略化されているが、基板100には前工程で複数の膜や素子が形成されている。アノード電極401とカソード用コンタクト403は、いずれもタングステンやアルミニウムなどの金属材料で構成される。アノード電極401とカソード用コンタクト403とが同じ材料で構成される場合には、同一のパターニング工程で形成することができる。アノード電極401の材料と、カソード用コンタクト403の材料とが異なっていてもよい。カソード用コンタクト403は、カソード電極409と接続される。アノード電極401とカソード電極409の間に発光層407を含む1層ないし複数層の有機膜(有機材料によって構成された膜)が形成される。このような構成により、発光層407に電流が注入され、発光層407中の発光材料が光を発することができる。バンク403は、発光素子同士、あるいは、発光素子のアノード電極401とカソード電極409とを、電気的に絶縁する。
発光層407は、ホスト材料とドーパント材料とを含み、いずれも公知の有機材料が用いられる。本実施形態では、発光層407は、アノード電極401に接するように形成される。他方、発光層407は、カソード用コンタクト403からは離間している。このような位置に発光層407が形成されるように、成膜方法、及びそこで用いられる条件が選択される。例えば、蒸着を行う場合には、材料の直進性を高めるためにより低い圧力(より高い真空度)とすることが好ましい。これにより、マスク102の開口の形状を射影した領域に、発光層407を形成することができる。マスク102と基板100との間に蒸着材料が回り込むことによって、マスク102の開口の射影の外側にも発光層407が形成されることがある。こうした蒸着材料の回り込みに対しては、バンク405の幅を大きくするなどの対応が考えられる。
なお、必要に応じて、発光層407とは別に1層あるいは複数層の有機層を形成してもよい。典型的な発光素子では、電子注入層、電子輸送層、ホール輸送層、ホール注入層などが形成される。これらの層は、発光層102と同様に、マスク102を介して蒸着によって形成される。
カソード電極409は金属膜である。カソード電極409は、マグネシウム、銀、金、アルミニウム、タンタル、タングステン、モリブデン、ニッケルや、これらの少なくとも1つを含む合金で構成される。本実施形態では、マスク102の開口を射影した領域の外側にも、カソード電極409を形成している。詳細には、カソード電極409は、まず、発光層407を覆う位置に形成される。そして、カソード電極409は、カソード用コンタクト403に接するように延びる。図からわかる通り、カソード用コンタクト403は、マスク102の開口を射影した領域の外側に位置している。発光層407と共通のマスク102を用いつつも、発光層407とは異なる位置にカソード電極409を形成することで、カソード電極409をカソード用コンタクト403に接続することができる。
本実施形態の発光素子は、それぞれ異なる波長の光を発する複数の画素を含む。具体的に、発光層407Rは赤色の光を、発光層407Gは緑色の光を、発光層407Bは青色の光を、それぞれ発する。このような構成により、いわゆるRGBディスプレイを構成することができる。発光素子は、これらの色の画素の他に、白色の光を発する画素をさらに含んでいてもよい。あるいは、発光素子は、1色または2色の画素を含んでいるだけでもよい。
本実施形態の発光素子では、バンク405、及びカソード電極409を覆うようにパッシベーション膜411が形成されている。パッシベーション膜411は、窒化シリコンで構成される。パッシベーション膜は、その下に形成された有機層や電極層への水分の浸透を低減したり、製造工程中のこれらの膜への反応を抑制したりして、これらの膜を保護する。パッシベーション膜411の上には、樹脂層413、保護膜415が形成される。
図4(b)が示すように、平面上では青色の発光層407Bが最も大きい面積を持つ。次いで、緑色の発光層407Gが2番目に大きい面積を持つ。赤色の発光層407Rの面積が、最も小さい。これらの面積の関係は、各色の発光層407の発光効率に応じて、適宜変更されうる。
続いて、図5~図9を用いて本実施形態の成膜方法を説明する。本実施形態の成膜方法では、フォトリソグラフィ法を用いてマスクを形成している点で、実施形態1、実施形態2と相違する。なお、以降の図面については、簡略化のため、図4に示された構成と同じ部分の符号が適宜省略されている。
図5(a)に示された工程では、基板100にパッシベーション膜411が形成される。本実施形態ではCVDによって、パッシベーション膜411が形成される。パッシベーション膜411は、アノード電極401、カソード用コンタクト403、バンク405を覆っている。パッシベーション膜411は、基板100の全面に形成されている。
図5(b)に示された工程では、フォトリソグラフィ用のレジスト701が基板100に塗布される。レジストが塗布された後、必要に応じて乾燥やベーキング処理を行う。
図5(c)に示された工程では、フォトリソグラフィを行い、レジスト701の一部(感光部701a)を感光させる。ここではポジ型のレジスト701を用いているため、感光部701aが後の現像工程で除去される。ネガ型のレジストを用いる場合は、感光させる部分と感光させない部分を入れ替えればよい。
図6(a)に示された工程では、感光されたレジスト701を現像する。現像により、感光部701aが除去される。ここで、レジスト701の除去される部分は、3色の画素のうち1つの画素のアノード電極401の上の部分である。3色の画素の他の2つの画素のアノード電極401は、現像後にもレジスト701で覆われたままとなる。また、現像後のレジスト701は、カソード用コンタクト403を覆っている。
図6(b)に示された工程では、パッシベーション膜411がエッチングされる。パッシベーション膜411がエッチングでは、レジスト701がマスクとして用いられる。つまり、パッシベーション膜411のうち、レジスト701に覆われていない部分が、エッチングで除去される。これにより、アノード電極401が露出する。さらに、本実施形態では、等方性に近いエッチングを行うことにより、レジスト701に覆われていたパッシベーション膜411の一部が除去される。これにより、エッチング後は、レジスト701が平面方向においてパッシベーション膜411から突出する形となる。レジスト701がオーバーハングすることで、パッシベーション膜411はカソード用コンタクト403を露出させている。つまり、上から見たときに、カソード用コンタクト403は、レジスト701には覆われ、他方、パッシベーション膜411には覆われていない状態となる。このような構成とすることで、共通のマスクとしてレジスト701を用いて発光層407とカソード電極409と形成した際に、発光層407はカソード用コンタクト403と接触せず、他方、カソード電極409はカソード用コンタクト403と接触するようにすることができる。なお、パッシベーション膜411は、他の画素のアノード電極401とカソード用コンタクト403とを覆った状態で残っている。
続いて、図7(a)に示された工程では、発光層407が形成される。この実施形態では、蒸着により、発光層407が形成される。この時、レジスト701がマスクとして用いられる。蒸着に限らず、後のカソード電極409の形成工程に対して相対的に材料の直進性の高い方法で、成膜が行われればよい。好適には、レジスト701の開口の射影とほぼ同じ領域に発光層407が形成される。
図7(b)に示された工程では、カソード電極409が形成される。この実施形態では、蒸着により、カソード電極409が形成される。この時、レジスト701がマスクとして用いられる。蒸着に限らず、先の発光層407の形成工程に対して相対的に材料の拡散性の高い方法で、成膜が行われればよい。カソード電極409は、レジスト701の開口の射影よりも広い範囲に形成される。その結果、カソード電極409はカソード用コンタクト403の上にも形成される。
そのための具体的な方法としては、先の実施形態で説明した、(1)成膜方法を変更する、(2)成膜における各種のパラメータを変更する、(3)平均自由工程の異なる材料を用いる、などの方法がいずれも適用できる。
1つの例では、カソード電極409は、蒸着によって基板100に形成される。そして、カソード電極409の蒸着時のチャンバ内の圧力を、発光層407の蒸着時のチャンバ内の圧力よりも高くする。別の例では、発光層407を蒸着によって形成し、他方、カソード電極409をスパッタで形成する。あるいは、同一条件下において、発光層407の材料の平均自由工程が、カソード電極409の材料の平均自由工程よりも長くなるように、それぞれの材料を選択してもよい。材料の平均自由工程の差を利用する場合には、2つの工程の成膜条件は全く同一でもよい。
発光層407を形成する工程と、カソード電極409を形成する工程との間に、アライメントを行わないことで、スループットを向上させることができる。しかし、カソード電極409を形成する領域を変更するために、基板100とマスク102との相対位置を変更する工程やアライメント工程が、発光層407を形成する工程とカソード電極409を形成する工程との間に含まれてもよい。発光層407の一部にはカソード電極409を形成しない場合には、基板100とマスク102との相対位置を変更することが効果的である。
また、カソード電極409をより広い範囲に形成することが容易になるように、発光素子の構造を変更してもよい。別の発光素子の例では、アノード電極401とカソード用コンタクト403との間のバンク405aの高さが、他のバンク405の高さより低い。これにより、バンク405aによる材料拡散の阻害の程度が減少し、より広い範囲にカソード電極409を形成することができる。アノード電極401とカソード用コンタクト403との間にバンクを形成しない構造としてもよい。
ここでは、レジスト701がマスクとして用いられるとして説明した。一部の条件の下では、カソード電極409の外縁がパッシベーション膜411によって規定されることもある。そのため、図7(b)に示された工程では、レジスト701とパッシベーション膜411とが一体的にマスクに用いられていると考えてもよい。
図8(a)に示される工程では、CVDによりパッシベーション膜411aが形成される。パッシベーション膜411aは、先の工程で形成されたカソード電極409を覆うように形成される。パッシベーション膜411aは、図5(a)のパッシベーション膜411の形成工程と同じ方法で形成されることが好ましい。以後は、この工程で形成されたパッシベーション膜411aと先の工程で形成され、エッチング後に残っているパッシベーション膜411とを、まとめてパッシベーション膜411と呼ぶ。
図8(b)に示される工程では、レジスト701が基板100から剥離される。レジスト701の上に形成された発光層407、及びカソード電極409はリフトオフされる。その結果、基板100の表面にはパッシベーション膜411が露出した状態となる。パッシベーション膜411のうち、レジスト701の開口に形成された部分は、他の部分に対する凹部または凸部になっていてもよい。このように表面の形状は異なっていることもあるが、図8(b)の工程を終えた基板100は、図5(a)に示された基板100と同様の状態となっている。
そこで、図5(b)から図8(b)までの工程を、他の色の画素についても繰り返す。繰り返しの説明を省略する。結果として、図9(a)に示されるように、各色の発光層407R、407G、407B、及び、それぞれの上のカソード電極(符号は省略)が形成される。また、各画素のカソード電極は、パッシベーション膜411によって覆われる。
続いて、図9(b)に示されるように、樹脂層413が形成される。樹脂層413は、平坦化などの目的で形成される。適宜、樹脂層413は省略される。その後、保護膜415(図4参照)が形成される。
このように、本実施形態では、種類の異なる複数の膜を単一のマスクを用いて基板に形成している。このような構成によれば、膜の種類ごとに製造ラインを構成する場合に比較して、装置の大型化を抑制することができる。なお、本実施形態の成膜方法を用いる場合であっても、必要に応じて複数の製造ラインを構成してもよい。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
100:基板、102:マスク、110:膜、112:膜

Claims (7)

  1. フォトリソグラフィによってパターニングされた第1マスクを形成する第1マスク形成工程と、
    前記第1マスクを用いて基板に第1発光層を形成する第1成膜工程と、
    前記第1発光層の上に封止膜を形成する第1封止工程と、
    前記第1封止工程の後に、フォトリソグラフィによってパターニングされた第2マスクを形成する第2マスク形成工程と、
    前記第2マスクを用いて基板に第2発光層を形成する第2成膜工程と、を有する
    ことを特徴とする電子デバイスの製造方法。
  2. 前記第1マスク形成工程の前に、前記第1発光層の画素に含まれるアノード電極、及びカソード用コンタクト部を形成する工程と、
    前記第1マスク形成工程の前に、前記第2発光層の画素に含まれるアノード電極、及びカソード用コンタクト部を形成する工程と、
    前記第1マスク形成工程の前に、前記第1発光層の画素の前記アノード電極及びカソード用コンタクト部、並びに、前記第2発光層の画素の前記アノード電極及びカソード用コンタクト部を覆うパッシベーション膜を形成する工程と、
    前記第1マスクを用いて前記パッシベーション膜をエッチングするエッチング工程と、を有する
    ことを特徴とする請求項1に記載の電子デバイスの製造方法。
  3. エッチングされた前記パッシベーション膜に対して、前記第1マスクが平面方向において突出し、
    前記第1マスクは、前記第1発光層の画素のアノード電極の少なくとも一部を露出し、かつ、前記第1発光層の画素のカソード用コンタクト部を覆い、
    エッチングされた前記パッシベーション膜は、前記第1発光層の画素のアノード電極の少なくとも一部、及び前記第1発光層の画素のカソード用コンタクト部の両方を露出する
    ことを特徴とする請求項2に記載の電子デバイスの製造方法。
  4. 前記第1発光層は、前記アノード電極に接し、かつ、前記カソード用コンタクト部に対しては離間している
    ことを特徴とする請求項3に記載の電子デバイスの製造方法。
  5. 前記第1マスクを用いて、前記第1発光層の画素のカソード電極を形成する第3成膜工程を有し、
    前記カソード電極は前記カソード用コンタクト部に接する
    ことを特徴とする請求項4に記載の電子デバイスの製造方法。
  6. 前記第1封止工程の後であって、前記第2マスク形成工程の前に、前記第1マスクを除去することで、前記第1封止工程で形成された封止膜の一部を除去する除去工程を有する
    ことを特徴とする請求項1に記載の電子デバイスの製造方法。
  7. フォトリソグラフィによってパターニングされた第1マスクを形成する第1マスク形成工程と、
    前記第1マスクを用いて基板に第1の膜を形成する第1成膜工程と、
    前記第1の膜の上に封止膜を形成する第1封止工程と、
    前記第1封止工程の後に、フォトリソグラフィによってパターニングされた第2マスクを形成する第2マスク形成工程と、
    前記第2マスクを用いて基板に第2の膜を形成する第2成膜工程と、を有する
    ことを特徴とする成膜方法。
JP2022107340A 2022-07-01 2022-07-01 電子デバイスの製造方法、及び成膜方法 Pending JP2024006463A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022107340A JP2024006463A (ja) 2022-07-01 2022-07-01 電子デバイスの製造方法、及び成膜方法
PCT/JP2023/020412 WO2024004502A1 (ja) 2022-07-01 2023-06-01 電子デバイスの製造方法、及び成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022107340A JP2024006463A (ja) 2022-07-01 2022-07-01 電子デバイスの製造方法、及び成膜方法

Publications (1)

Publication Number Publication Date
JP2024006463A true JP2024006463A (ja) 2024-01-17

Family

ID=89382707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022107340A Pending JP2024006463A (ja) 2022-07-01 2022-07-01 電子デバイスの製造方法、及び成膜方法

Country Status (2)

Country Link
JP (1) JP2024006463A (ja)
WO (1) WO2024004502A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5035010B2 (ja) * 2008-02-21 2012-09-26 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置およびその製造方法
KR20180080416A (ko) * 2017-01-03 2018-07-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Also Published As

Publication number Publication date
WO2024004502A1 (ja) 2024-01-04

Similar Documents

Publication Publication Date Title
US11569487B2 (en) Mask assembly, apparatus and method of manufacturing display device using the same, and display device
US8882922B2 (en) Organic layer deposition apparatus
US20090014412A1 (en) Film forming apparatus and method for manufacturing light emitting element
JP7262212B2 (ja) 成膜装置、成膜方法および電子デバイスを製造する方法
JP2004342455A (ja) フラットパネルディスプレイ製造装置
EP2251906B1 (en) Method of fabricating organic light emitting diode display
US10636969B2 (en) Apparatus and method of directly patterning high resolution active matrix organic light emitting diodes using high-resolution shadow mask
KR102527121B1 (ko) 성막 장치, 유기 디바이스의 제조 장치, 및 유기 디바이스의 제조 방법
US9982339B2 (en) Film-forming mask, film-forming device, and film-forming method
US20130292666A1 (en) Substrate on which film is formed, and organic el display device
US20100175989A1 (en) Deposition apparatus, deposition system and deposition method
WO2024004502A1 (ja) 電子デバイスの製造方法、及び成膜方法
WO2024004501A1 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
KR20210081589A (ko) 성막장치, 전자 디바이스 제조장치, 성막방법, 및 전자 디바이스 제조방법
JP2008038224A (ja) 成膜装置、成膜システムおよび成膜方法
CN113106387B (zh) 成膜装置及电子器件的制造方法
JP2008223067A (ja) 成膜用マスク部材、成膜用マスク部材の製造方法、マスク成膜方法、および成膜装置
US20230052149A1 (en) Equipment For Manufacturing Light-Emitting Device and Light-Receiving Device
US20240107865A1 (en) Manufacturing equipment for light-emitting device
US10790466B2 (en) In-line system for mass production of organic optoelectronic device and manufacturing method using the same system
US20230422592A1 (en) Manufacturing equipment of light-emitting device
KR20210136207A (ko) 증착 시스템
CN117016044A (zh) 发光器件的制造装置
CN117479619A (zh) 显示装置
US20100055816A1 (en) Light Emitting Device Manufacturing Apparatus and Method