JP2023551343A - デジタル予歪および電力増幅器システム自動調整のための対話型オンライン適応 - Google Patents

デジタル予歪および電力増幅器システム自動調整のための対話型オンライン適応 Download PDF

Info

Publication number
JP2023551343A
JP2023551343A JP2023555875A JP2023555875A JP2023551343A JP 2023551343 A JP2023551343 A JP 2023551343A JP 2023555875 A JP2023555875 A JP 2023555875A JP 2023555875 A JP2023555875 A JP 2023555875A JP 2023551343 A JP2023551343 A JP 2023551343A
Authority
JP
Japan
Prior art keywords
dpd
cost function
dda
dpa
learning cost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023555875A
Other languages
English (en)
Inventor
ベノスマン，モウハシン
マ，ルイ
カンタナ，チョアイブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/145,441 external-priority patent/US11843353B2/en
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JP2023551343A publication Critical patent/JP2023551343A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3227—Adaptive predistortion based on amplitude, envelope or power level feedback from the output of the main amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3231—Adaptive predistortion using phase feedback from the output of the main amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

デジタル電力増幅器（ＤＰＡ）の電力効率および線形性を向上させるための自動調整制御装置が提供される。制御装置は、ＤＰＡに接続された入力端子および出力端子を含むインターフェイスを含み、インターフェイスは、入力信号および出力信号を取得するように構成される。制御装置はさらに、デジタル予歪（ＤＰＤ）アルゴリズム、効率向上方法、および学習コスト関数を実行および格納するプロセッサおよびメモリを含むＤＰＤ－ＤＰＡ適応制御装置を含む。ＤＰＤ適応制御装置は、データ駆動型最適化方法の使用によってＤＰＤモデルに基づいて学習コスト関数を定義するようにＤＰＤ係数を計算するステップを行なうように構成され、学習コスト関数は、ＤＤＡ性能およびＤＰＤ性能の双方の変数を含む。ＤＰＤ適応制御装置はさらに、ＤＰＤ性能に基づいて学習コスト関数を更新するステップと、ＤＤＡ性能の変数に対して更新された学習コスト関数を解くことによって、更新された学習コスト関数を最適化するステップと、インターフェイスを介してＤＰＡおよびＤＰＤのための最適パラメータを提供するステップとを行なうように構成される。

Description

本発明は概して電力増幅器システムに関し、より特定的には、デジタルドハティ（Doherty）電力増幅器システムと、無線周波数電力増幅器の性能を高めるためのデジタル予歪（Digital Pre-Distortion：ＤＰＤ）システムおよび電力増幅器システムの学習ベースの自動調整最適化方法とに関する。
無線通信データ量およびレートの急増は、電力増幅器（power amplifier：ＰＡ）がエネルギー消費のための主な構成要素である無線送信機において電力消費を著しく増加させる。エンベロープトラッキング（Envelope Tracking：ＥＴ）、ドハティ電力増幅器（Doherty Power Amplifier：ＤＰＡ）、エンベロープ除去および回復（Envelop Elimination and Restoration：ＥＥＲ）を含むいくつかの先進技術が、ＰＡの電力付加効率（Power Added Efficiency：ＰＡＥ）を向上させるために提案されてきた。これらの技術のうち、ＤＰＡは、その単純な構造が、アクティブ負荷変調に基づく高い平均効率を可能にするため、非常に有望である。
ＤＰＡは効率向上のための多くの利点を示すが、従来のアナログＤＰＡは、エネルギー効率および動作帯域幅に関して性能劣化をもたらす欠点を依然として抱えている。従来のＤＰＡ設計は、アナログ電力分割器（おそらく調整可能）、固定された位相整列、クラスＡＢモード上で実行されるキャリアＰＡおよびクラスＣモード上で実行されるピークＰＡ、ならびに出力電力結合器を含む、単一の入力構成に基づいている。ＤＰＡ効率を向上させるために、ゲートバイアス適応、非対称ＤＰＡ、マルチウェイＤＰＡ、調整可能位相整列、および適応電力分割比を含む、いくつかの方法が研究されている。
最適なデジタル予歪（ＤＰＤ）性能およびＰＡ性能を得るために、設計者は回路動作パラメータを手動で調整する必要があり、調整プロセスは、入力電力、周波数、および信号規格などの固定された動作条件についてのみ有効である。実際のシナリオでは、最適制御パラメータは、変化する入力および回路状態に応じて変化する。補償回路部品も複雑で、最適化するのが難しく、ＤＰＡ設計を煩雑にする。これらはまさしく、純アナログベースの設計からの制限である。
デジタルＤＰＡ（ＤＤＰＡ）などのよりフレキシブルなアーキテクチャが、さまざまな帯域幅、変調フォーマット、電力レベルおよび変調フォーマットのさまざまな回路状態および入力信号のための最適制御パラメータを適応的に見つける必要がある。さらに、この発明で、我々は、双方のシステムがそれらの性能を同調して向上させるように、ＤＰＤ性能の関数として、ＰＡのパラメータを自動調整するだけでなく、ＰＡの学習コスト関数を自動調整することを提案する。
いくつかの実施形態は、デジタル電力増幅器（Digital Power Amplifier：ＤＰＡ）は、それが設計者のための回路調整手順（自動調整）を容易にして、複数経路についての位相遅延などの回路アンバランスと、温度を含む環境変化とについて考慮することができるようにプログラム可能であるという認識に基づいている。したがって、ＤＰＡは、アナログＤＰＡと比較して、フレキシブルであるだけでなく、向上した性能を提供することができる。
また、本発明のいくつかの実施形態は、デジタル電力増幅器（ＤＰＡ）の電力効率および線形性を向上させるための自動調整制御装置が提供され得るという認識に基づいている。自動調整制御装置は、ＤＰＡに接続された入力端子および出力端子を含むインターフェイスを含み得る。インターフェイスは、入力信号および出力信号を取得するように構成される。自動調整制御装置はさらに、デジタル予歪（ＤＰＤ）アルゴリズム、効率向上方法、および学習コスト関数を実行および格納するプロセッサおよびメモリを含むＤＰＤ－ＤＰＡ適応制御装置を含み得る。ＤＰＤ適応制御装置は、データ駆動型最適化方法の使用によってＤＰＤモデルに基づいて学習コスト関数を定義するようにＤＰＤ係数を計算するステップを行なうように構成され得る。学習コスト関数は、ＤＤＡ性能およびＤＰＤ性能の双方の変数を含む。ＤＰＤ適応制御装置はさらに、ＤＰＤ性能に基づいて学習コスト関数を更新するステップと、ＤＤＡ性能の変数に対して更新された学習コスト関数を解くことによって、更新された学習コスト関数を最適化するステップと、インターフェイスを介してＤＰＡおよびＤＰＤのための最適パラメータを提供するステップとを行なうように構成され得る。場合によっては、提供するステップは、最適化された更新された学習コスト関数の変数を、インターフェイスを介してＤＰＡに送信するステップであってもよい。
本発明の実施形態によれば、ＤＰＡシステム、デジタルドハティ電力増幅器（Digital Doherty Power Amplifier：ＤＤＰＡ）システム、デジタル予歪（ＤＰＤ）、および学習ベースの自動調整方法（最適化方法）が提供され、それらは、同時に線形性要件を満たす適応制御によってＰＡシステムとともに動作するＤＰＤの効率およびゲインを特に向上させる。ＤＤＰＡシステムおよび最適化方法は、３Ｇ、４Ｇ ＬＴＥ、５Ｇを含むとともに送信機の基地局無線フロントエンドを超えた広帯域移動通信のために使用され得る。
場合によっては、ＤＤＰＡシステムは、自動調整制御装置と、制御入力と出力信号を生成するための出力とを有するドハティ電力増幅器（ＤＰＡ）回路とを含み得る。自動調整制御装置は、ＤＰＡに接続された入力端子および出力端子を含むインターフェイスを含み得る。インターフェイスは、入力信号および出力信号を取得するように構成される。自動調整制御装置はさらに、デジタル予歪（ＤＰＤ）アルゴリズム、効率向上方法、および学習コスト関数を実行および格納するプロセッサおよびメモリを含むＤＰＤ－ＤＰＡ適応制御装置を含み得る。ＤＰＤ適応制御装置は、データ駆動型最適化方法の使用によってＤＰＤモデルに基づいて学習コスト関数を定義するようにＤＰＤ係数を計算するステップを行なうように構成され得る。学習コスト関数は、ＤＤＡ性能およびＤＰＤ性能の双方の変数を含む。ＤＰＤ適応制御装置はさらに、ＤＰＤ性能に基づいて学習コスト関数を更新するステップと、ＤＤＡ性能の変数に対して更新された学習コスト関数を解くことによって、更新された学習コスト関数を最適化するステップと、インターフェイスを介してＤＰＡおよびＤＰＤのための最適パラメータを提供するステップとを行なうように構成され得る。場合によっては、提供するステップは、最適化された更新された学習コスト関数の変数を、インターフェイスを介してＤＰＡに送信するステップであってもよい。
本発明のいくつかの実施形態は、デバイスパラメータ、環境変動にもかかわらず、複雑な工学調整なしで最適制御パラメータセットを十分に適応的に見つけるＤＰＤおよびデジタルドハティ増幅器（Digital Doherty amplifier：ＤＤＡ）システムを提供し、最適制御は、たとえば、広帯域無線送信機における高効率と妥当なゲインとを目指す。
発明の一実施形態は、ＤＰＡデバイスについての仮定または予備的知識を有していないモデルなしアルゴリズムであり、当該アルゴリズムは、最適構成を探索するためにブラックボックス最適化に基づいており、ＰＡのための最適化学習コスト関数はＤＰＤ性能の関数である。
いくつかの実施形態は、ＤＰＡ効率について最適化するだけでなく、ゲインおよび線形性特性をフレキシブルに向上させ、一方、学習コストにおける線形性特性項は、ＤＰＤ線形化性能に比例する。たとえば、いくつかの実施形態では、システムは、異なる帯域においてゲインと効率とのトレードオフのバランスをとるか、または、ある制約下で効率を最大化することができる。一例は、構成されたしきい値よりも大きいゲインを必要としつつ、効率を最適化することである。変調信号の場合、我々は、同じＤＤＰＡシナリオの下で、隣接チャネル電力比（Adjacent Channel Power Ratio：ＡＣＰＲ）とともに、効率、ゲインを最適化する。ＡＣＰＲは、主チャネルから隣接チャネルへ放出された制限された電力を有するための変調信号における重要な要因である。
本発明の実施形態によれば、デジタル電力増幅器（ＤＰＡ）システムは、制御入力と出力信号を生成するための出力とを有する電力増幅器（ＰＡ）回路と、適応制御回路とを含み、適応制御回路は、入力インターフェイスと、出力インターフェイスと、適応制御アルゴリズムを格納するメモリと、メモリに関連する適応制御アルゴリズムに基づいて命令を行なうプロセッサとから構成され、入力インターフェイスは入力状態信号とＰＡ回路の出力信号とを受信し、適応制御アルゴリズムは、入力状態信号および出力信号に応答して、ＰＡ回路の動作を制御するために出力インターフェイスから制御入力に送信された制御信号の制御パラメータを決定する。
この発明のさらなる理解を提供するために含まれている添付図面は、この発明の実施形態を例示し、説明とともに、この発明の原理を解説するよう機能する。
本発明の実施形態に従ったデジタル電力増幅器（ＤＰＡ）を示す概略図である。 本発明の実施形態に従った、ＤＰＤ（デジタル予歪）プロセスを通して電力増幅器の線形性および効率を向上させる際の段階を示す概略図である。 本発明の実施形態に従った、ＰＡ自動調整のためのアルゴリズムのブロック図を示す概略図である。 本発明の実施形態に従ったデジタル電力増幅器（ＤＰＡ）を示すブロック図である。 本発明の実施形態に従った、ＤＰＤ、ＤＰＡおよび学習コスト更新プロセス間の対話を示すブロック図である。 本発明の実施形態に従ったＤＰＤ／ＤＰＡ調整アルゴリズムのフローチャートである。 本発明の実施形態に従った、ＤＰＤ／ＤＰＡ調整アルゴリズムにおいて使用されるいくつかのデータ駆動型最適化を示すブロック図である。 本発明の実施形態に従った、ＤＰＤ／ＤＰＡ調整アルゴリズムにおいて使用されるいくつかのＤＰＤモデル選択肢を示すブロック図である。 本発明の実施形態に従った、学習コスト関数更新プロセスに対するＤＰＤ性能およびＤＰＡ性能の影響を示すブロック図である。 本発明の実施形態に従った、学習コスト関数を更新するためのアルゴリズムのステップを示す図である。 本発明の実施形態に従った、枝刈り（pruning）プロセスのためのアルゴリズムのステップを示す図である。
本発明のさまざまな実施形態を、図面を参照して以下に説明する。なお、図面は縮尺通りには描かれておらず、同様の構造または機能の要素は図面全体を通して同じ参照番号で表わされる。また、いくつかの部品およびプロセスステップは数字で示される。また、図面は、この発明の特定の実施形態の説明を容易にするよう意図されているに過ぎない。図面は、この発明の網羅的な説明として、またはこの発明の範囲に対する限定として意図されていない。加えて、この発明のある特定の実施形態に関連して説明された局面は、必ずしもその実施形態に限定されず、この発明の任意の他の実施形態において実践され得る。
本発明のいくつかの実施形態は、デジタル電力増幅器（ＤＰＡ）の電力効率および線形性を向上させるための自動調整制御装置が提供され得るという認識に基づいている。自動調整制御装置は、ＤＰＡに接続された入力端子および出力端子を含むインターフェイスを含み得る。インターフェイスは、入力信号および出力信号を取得するように構成される。自動調整制御装置はさらに、デジタル予歪（ＤＰＤ）アルゴリズム、効率向上方法、および学習コスト関数を実行および格納するプロセッサおよびメモリを含むＤＰＤ－ＤＰＡ適応制御装置を含み得る。ＤＰＤ適応制御装置は、データ駆動型最適化方法の使用によってＤＰＤモデルに基づいて学習コスト関数を定義するようにＤＰＤ係数を計算するステップを行なうように構成され得る。学習コスト関数は、ＤＤＡ性能およびＤＰＤ性能の双方の変数を含む。ＤＰＤ適応制御装置はさらに、ＤＰＤ性能に基づいて学習コスト関数を更新するステップと、ＤＤＡ性能の変数に対して更新された学習コスト関数を解くことによって、更新された学習コスト関数を最適化するステップと、最適化された更新された学習コスト関数の変数を、インターフェイスを介してＤＰＡに送信するステップとを行なうように構成され得る。
図１は、本発明のいくつかの実施形態に従ったデジタル電力増幅器（ＤＰＡ）モジュール（ＤＤＰＡシステム）１００のブロック図である。ＤＰＡモジュール１００は、ドハティ電力増幅器、アウトフェージング電力増幅器、平衡型電力増幅器、およびプッシュプル電力増幅器などといったマルチ入力電力増幅器１２０によって構成されるデジタル電力増幅器（ＤＰＡ）モジュールであり得る。一例として、ドハティ電力増幅器が、ＤＰＡモジュールの機能を解説するためにデジタル電力増幅器（ＤＰＡ）モジュール１００において使用される。ＤＰＡモジュール１００は、ＤＤＰＡ（デジタルドハティ電力増幅器）モジュール１００と呼ばれ得る。しかしながら、回路設計のバリエーションに依存して、アウトフェージング電力増幅器回路、平衡型電力増幅器回路、またはプッシュプル電力増幅器回路も使用され得る。
ＤＤＰＡモジュール１００は、ベースバンド処理モジュール１０１と、デジタル予歪（ＤＰＤ）およびデジタルドハティ増幅器（ＤＤＡ）適応制御モジュール１０２と、振幅比／位相制御モジュール（振幅（Amp）－位相モジュール）１０３と、信号変換器１１０と、デュアル入力ＤＰＡモジュール（ＤＰＡモジュールであるがデュアル入力に限定されない）１２０と、ＤＤＡ適応制御モジュール１０２によって生成された最適制御パラメータ（または制御パラメータ）３１３に従ってバイアス条件（電圧および／または電流）をＤＰＡユニット１２０に提供するための電力供給器１０４とを含み得る。ＤＰＡモジュール１２０は、主ＰＡ（キャリアＰＡ）１２１と、ピークＰＡ１２２と、出力結合器１２３とを含む。信号変換器１１０は、デジタルアナログ変換器（digital-to-analogue convertor：ＤＡＣ）１１１および１１２と、アップコンバータ１１３および１１４とを含む。ＰＡの出力および入力インピーダンス整合ネットワークは、この図において省略される。
デュアル入力ＤＰＡ１２０は、キャリア信号を制御するためのキャリア電力増幅器（ＰＡ）１２１と、ピーク信号を制御するためのピーク電力増幅器（ＰＡ）１２２と、キャリアＰＡ１２１およびピークＰＡ１２２からの信号を結合させるための出力結合器１２３とを含む。デジタルドハティの構成は、３つ以上のＰＡが１００で説明された同様のトポロジと関連するマルチウェイドハティまで拡張され得ることが明らかである。
ＤＰＤおよびＤＤＡ適応制御モジュール１０２は、デジタル電力増幅器（ＤＰＡ）の線形性および電力効率を向上させるための自動調整制御装置と呼ばれ、または、アウトフェージングＰＡおよび平衡型ＰＡといった、ドハティ増幅器以外の電力増幅器がモジュール１００において使用される場合には、デジタル適応（digital adaptive：ＤＡ）制御モジュール１０２と呼ばれ得る。ＤＰＤおよびＤＤＡ適応制御モジュール１０２は、図面に示されていない部品を含む。たとえば、ＤＰＤおよびＤＤＡ適応制御モジュール１０２は、ＤＰＡに接続された入力端子および出力端子を含むインターフェイスを含む。インターフェイスは、ベースバンド処理モジュール１０１からの入力信号と、デュアル入力ＤＰＡ１２０からの出力信号とを取得するように構成され、最適制御パラメータ（最適制御パラメータ信号）３１３および１０４を送信するように構成される。自動調整制御装置１０２はさらに、デジタル予歪（ＤＰＤ）－ＤＰＡ適応制御装置を含む。デジタル予歪（ＤＰＤ）－ＤＰＡ適応制御装置は、ＤＰＤアルゴリズム、効率向上方法、および学習コスト関数を実行および格納するプロセッサおよびメモリを含む。この場合、ＤＰＤ適応制御装置は、データ駆動型最適化方法の使用によってＤＰＤモデルに基づいて学習コスト関数を定義するようにＤＰＤ係数を計算するステップを行なうように構成され、学習コスト関数は、ＤＤＡ性能およびＤＰＤ性能の変数の双方を含む。ＤＰＤ適応制御装置はさらに、ＤＰＤ性能に基づいて学習コスト関数を更新するステップと、ＤＤＡ性能の変数に対して更新された学習コスト関数を解くことによって、更新された学習コスト関数を最適化するステップと、インターフェイスを介してＤＰＡおよびＤＰＤのための最適パラメータを提供するステップとを行なうように構成される。
入力信号３０１は、インターフェイスを介してＤＡ適応制御モジュール１０２に送信される。ＤＡ適応制御モジュール１０２は、入力信号３０１とＤＰＡモジュール１２０からの出力信号３００とを使用して、データ駆動型最適化を行ない、ＰＡ１２１およびＰＡ１２２間の位相差とＰＡ１２１およびＰＡ１２２のための入力電力比とに関する最適制御パラメータ３１３を生成する。場合によっては、制御パラメータ３１３は、更新されたＤＤＰＡパラメータと呼ばれ得る。更新されたＤＤＰＡパラメータ３１３は、振幅－位相モジュール１０３に提供される。また、上述の最適化は、電力増幅器システムの学習ベースの自動調整方法と呼ばれ得る。
この場合、制御パラメータ３１３は、ＰＡ１２１およびＰＡ１２２のゲートバイアスパラメータ（Ｖｇ１、Ｖｇ２）と、ＰＡ１２１およびＰＡ１２２間の入力信号位相差と、ＰＡ１２１およびＰＡ１２２のための入力電力分配（比）とを含む。また、電力供給器１０４は、ＤＤＡ適応制御モジュール１０２からゲートバイアスパラメータを受信し、ゲートバイアスパラメータ（Ｖｇ１、Ｖｇ２）に従ってゲートバイアス電圧をＰＡ１２１およびＰＡ１２２に印加する。振幅－位相モジュール１０３が、制御パラメータ３１３の一部として、ＰＡ１２１およびＰＡ１２２間の位相差と、ＰＡ１２１およびＰＡ１２２のための入力電力比とを、ＤＤＡ適応制御モジュール１０２から受信すると、振幅－位相モジュール１０３は、ＰＡ１２１およびＰＡ１２２にそれぞれ印加されるべき信号Ｓ１およびＳ２を生成する。この場合、信号Ｓ１およびＳ２は、信号Ｓ１およびＳ２の振幅比と、信号Ｓ１およびＳ２間の位相差とが、ＤＤＡ適応制御モジュール１０２によって計算された最適制御パラメータ３１３によって示された値を満たすように形成される。
場合によっては、ＤＤＡ適応制御モジュール１０２は電力供給器１０４を含んでいてもよく、ＰＡ１２１およびＰＡ１２２は、窒化ガリウム（ＧａＮ）系材料または他の異なる半導体装置技術を使用して作製された電界効果トランジスタ（field-effect-transistor：ＦＥＴ）であってもよい。また、ＰＡ１２１およびＰＡ１２２は、バイポーラトランジスタ（bipolar transistor：ＢＰＴ）であってもよい。この場合、ゲートバイアスは、バイポーラトランジスタのベース電流バイアスと置き換えられる。ＢＰＴは、ＧａＮ系材料または他の異なる半導体装置技術によって形成され得る。
出力結合器１２３の出力信号（たとえば、４分の１波長伝送線が出力結合ネットワークとして使用され得る。また、キャパシタベースの、集中素子インダクタなどの他のフォーマットも、同じ結合機能を行なうために使用され得る）は、アンテナ（図示せず）から予め定められたバンドパスフィルタ（図示せず）を介して送信され得る。他のいくつかの場合、出力結合ネットワークは、たとえば３ＧＰＰ標準仕様 ３ＧＰＰ ＴＳ ３８．１０４ バージョン１５．２．０ リリース１５に定義されるような、５Ｇで使用される大規模ＭＩＭＯ位相配列の場合などにおける、物理的なコンポーネントまたは回路がない空間結合であり得る。また、出力結合器１２３の出力信号は、キャリアＰＡ１２１およびピークＰＡ１２２をそれぞれ制御する制御パラメータ３１３を計算するために、ＤＤＡ制御モジュール１０２の入力インターフェイス（図示せず）によって受信される（検出される）。場合によっては、制御パラメータ３１３は、調整パラメータと呼ばれ得る。
キャリアＰＡ１２１およびピークＰＡ１２２の各々は、ゲートバイアスと位相と入力信号電力とを示す制御パラメータ３１３によって制御され得る。位相信号および入力電力信号は、振幅－位相モジュール１０３に印加される。振幅－位相モジュール１０３は、ＤＤＡ適応制御モジュール１０２によって生成された制御パラメータ３１３に従って、キャリアＰＡ１２１およびピークＰＡ１２２の信号の振幅比と位相とを調節する。
この場合、信号変換器１１０は、適切に位相化された信号および入力電力信号を生成し、必要であればキャリアＰＡ１２１およびピークＰＡ１２２を駆動する駆動増幅器（図示せず）を介して、キャリアＰＡ１２１およびピークＰＡ１２２に提供する。
ＤＰＤおよびＤＤＡ適応制御モジュール１０２は、適応制御アルゴリズムを格納する１つ以上のメモリ（図示せず）に関連するプロセッサ（図示せず）を含み、プロセッサは、予め定められた適応制御アルゴリズムに従って命令を実行する。また、適応制御アルゴリズムは、適応調整制御と呼ばれるモデルなし最適化に基づいている。
制御パラメータ３１３は、適応最適化制御によって制御パラメータ３１３の値を計算するＤＤＡ適応制御モジュール１０２によって生成される。場合によっては、制御パラメータ３１３は、データ駆動型最適化パラメータと呼ばれ得る。
さらに、ＤＤＡ適応制御モジュール１０２はまた、入力信号３０１とデュアル入力ＤＰＡモジュール１２０の出力信号３００とを受信するための入力インターフェイス（図示せず）と、デュアル入力ＤＰＡ１２０とキャリアＰＡ１０４およびピークＰＡ１０５とを制御するための位相制御信号、電力比制御信号、およびバイアス信号を含む制御パラメータ３１３を生成する出力インターフェイス（図示せず）とを含む。
ＤＤＡ適応制御モジュール１０２は、ベースバンド処理モジュール１０１からベースバンド信号を受信し、入力インターフェイスを介して出力結合器１０６の出力信号３００を検出して、データ駆動型最適化パラメータ３１３と呼ばれ得る制御パラメータ３１３を、適応制御アルゴリズムに基づいて生成する。この場合、データ駆動型最適化パラメータ３１３の一部は、ＰＡ１２１およびＰＡ１２２の位相および電力比を制御するために、出力インターフェイスを介して振幅－位相制御モジュール１０３に提供される。また、データ駆動型最適化パラメータ３１３の別の一部は、ＰＡ１２１およびＰＡ１２２のゲートバイアスを制御するために、電力供給器１０４を介してＰＡ１２１およびＰＡ１２２にそれぞれ供給されるゲートバイアスに変換される。
図１では、ＤＤＰＡモジュール１００は、それが設計者のための回路調整手順を容易にして、複数経路についての回路アンバランスおよび欠点について十分に考慮することができるようにプログラム可能である。したがって、ＤＤＰＡモジュール１００は、アナログＤＰＡと比較して、フレキシブルで低コストであるだけでなく、よりよい性能を提供する。本発明の一実施形態に従った設計は、制御ポートがアルゴリズムを通して最適性能に到達するよう適応され得るように、ソフトウェアによって設計された原理から利益を得る。
ＲＦ電力増幅器をより効率的にすることは、それを、その飽和点近くの点まで駆動することを意味する。そのような場合、変調波形は歪みがちである（ＡＣＰＲ（隣接チャネル電力比によって特徴付けられる非線形性を招く）。このため、設計目標は、高ゲインおよび良好な線形性（ＡＣＰＲ）を維持しつつ、電力付加効率（ＰＡＥ）を最大化することである。場合によっては、デジタル線形性は、デジタル予歪（ＤＰＤ）を通して達成され得る。
図２は、ＤＰＤ（デジタル予歪）プロセス２０１および効率向上プロセス２０２をそれぞれ通してＰＡ１２１およびＰＡ１２２の線形性および効率を向上させる際の段階を示す。これらのプロセスでは、ステップ２０１で入力信号のデジタル予歪が行なわれ、ステップ２０２で効率向上が行なわれ、ステップ２０３で、デジタル予歪（ＤＰＤ）および効率向上を通したプロセスによって取得された入力信号がＰＡ１２１およびＰＡ１２１に提供される。
図３Ａは、入力信号（入力状態信号）３０１が異なる状態を含む入力状態として使用される、ＰＡ自動調整のための我々のアルゴリズムの詳細なブロック図を示す。当該異なる状態は、周波数および入力電力レベルを示すものの、これら２つの状態に限定されず、信号変調フォーマットといった他の状態も含まれ得る。周波数および入力信号電力レベルを示す入力状態信号３０１は、ＤＤＡ適応制御モジュール１０２に送り込まれ、入力信号３０１とデュアル入力ＤＰＡモジュール１２０の出力信号３３０とを使用することによって、ゲートバイアス３０３、主増幅器とピーク増幅器との間の位相差３０４、および入力電力分配３０５といったＤＤＰＡ１２０の制御パラメータ３１３を適応的に調整する。最後に、調整されたパラメータは、デュアル入力ＤＰＡモジュール１２０に送り込まれる。
回路設計のバリエーションに従って、ＤＰＡモジュール１２０は、３つまたは４つ以上の電力増幅器（ＰＡ）を含み得る。たとえば、図３Ｂを参照されたい。そのような場合、ＤＤＡ適応制御モジュール１０２は、３つまたは４つ以上の電力増幅器の各々について制御パラメータ３１３を提供する。
図３Ｂは、本発明の実施形態に従った、ＤＰＡモジュールの自動調整プロセスを行なうマルチ入力デジタル電力増幅器モジュール３５０を例示するブロック図である。
図では、部品の機能が図１での機能と同様である場合、当該部品について、図１における同じ部品番号が使用される。また、同じ部品番号についての説明は省略される。
マルチ入力デジタル電力増幅器モジュール３５０は、ベースバンド処理モジュール１０１と、ＤＰＤおよびＤＤＡ適応制御モジュール１０２と、振幅比／位相制御モジュール１０３と、信号変換器１１０と、マルチ入力ＰＡモジュール１２０とを含む。この場合、信号変換器１１０は、デジタルアナログ変換器（ＤＡＣ）１１１、１１２および１１２ｎと、アップコンバータ１１３、１１４および１１４ｎとを含む。
マルチ入力ＰＡモジュール１２０は、キャリア信号を制御するためのキャリア電力増幅器（ＰＡ）１２１と、ピーク信号を制御するためのピーク電力増幅器（ＰＡ）１２２と、第２のピーク信号を制御するための第２のピーク電力増幅器（ＰＡ）１２２ｎと、ＰＡ１２１、１２２および１２２ｎからの信号を結合させるための出力結合器１２３とを含む。この場合、信号変換器１１０は、３つまたは４つ以上のＤＡＣと３つまたは４つ以上のアップコンバータとを含み、マルチ入力ＰＡモジュール１２０は、３つまたは４つ以上の電力増幅器１２１、１２２および１２２ｎを含む。
ＤＡ適応制御モジュール１０２は、入力信号３０１とマルチ入力ＰＡモジュール１２０の出力信号３００とを使用して、更新されたＤＰＡパラメータ３１３を生成し、更新されたＤＰＡパラメータ３１３を振幅－位相モジュール１０３に提供する。次に、振幅－位相モジュール１０３は、信号変換が、ＰＡ１２１、ＰＡ１２２およびＰＡ１２２ｎにそれぞれ印加されるべきＳ１、Ｓ２およびＳ２ｎを生成するように、信号を信号変換器１１０に提供する。
上述のように、最適制御パラメータ３１３は、ＤＰＤおよびＤＤＡ適応制御モジュール１０２を使用して計算される。最適制御パラメータに関する詳細な説明を以下に提供する。
図４のように、この発明の主な実施形態は、ＤＰＤおよびＤＤＡ適応制御モジュール１０２で行なわれる、ＤＰＤ適応とＤＤＡ適応との間の対話ループ４５０の設計である。この対話ループ４５０の一部は、ＤＰＤ性能４０１への学習コスト関数４１０の適応に基づいている。学習コスト関数はＤＰＤ性能に基づいて調節され、次にそれは、ＤＤＡ４０５の適応制御（ＤＤＡ適応４０５）を行なうために使用される。システムは結合され、ＤＤＡ４０５の適応はＤＰＤ性能４０１にも影響を及ぼす。相互影響のこのループは、問題を難易度の高いものにする。
図５Ａに示されるように、この発明のいくつかの実施形態では、我々は、対話ループ４５０が以下のように実現され得ることを提案する。システム最適化プロセスは、まずＤＤＡが別々に適応される最適化前段階５６０から始まる。この最適化前段階５６０では、ＤＤＡの最適化変数が定義され（５６１）、次に、ＤＤＡのための部分的学習コスト関数のみが定義される（５６２）。この部分的ＤＤＡ学習コスト関数は次に、データ駆動型最適化方法５６６を使用して最適化される（５６３）。図５Ｂでのように、たとえば、極値探索法５７６、シミュレーテッド・アニーリング法５６７、ベイズ最適化５７７、山登り法５７９、その他５９７を使用することができる。この最適化前段階５６０の後で、アルゴリズムは、ユーザ（ユーザインターフェイスからの入力）がＤＰＤ調整を含む（５６４）か否かをチェックする。ＤＰＤ調整が必要とされない場合、アルゴリズムは終了し、ＤＰＤ調整が必要とされる場合、アルゴリズムは次の段階に進む。それは、この発明の主な実施形態を構成する、ＤＰＤ調整とＤＤＡ調整との間の対話ループ４５０である。
このＤＰＤ－ＤＤＡ対話ループでは、まず、ＤＰＤモデルが選択される（５８１）。たとえば、一実施形態では、多項式モデルが選択され、別の実施形態では、非線形三角法モデルが選ばれ、さらに別の実施形態では、ディープニューラルネットワークモデルがＤＰＤモデルとして選択される。次に、ＤＰＤ反復５８２の段階で、ＤＰＤ係数が最適化方法を使用して計算される。たとえば、最小二乗（least squares：ＬＳ）最適化が使用される（５８３）。他の実施形態では、この段階５８２で、他の非線形最適化方法を使用することができる。次に、全体的学習コスト関数（cost function：ＣＦ）が測定される（５８４）。この全体的コスト関数は、それがＤＤＡ性能４０５およびＤＰＤ性能４０１からの双方の要素を含むという点で、部分的学習コスト関数５６２とは異なっている。この学習コスト関数は、所望のコスト関数しきい値と比較される（５８４）。学習コストの値が十分に高い場合、アルゴリズムは停止し、そうではない場合、アルゴリズムは学習コスト更新段階４１０に進む。
この段階では、ＤＰＤの性能４０１に基づいて、学習コストの係数が更新される（４１０）。この段階は後に図６で、この発明の主な一実施形態として詳述される。
次に、更新された学習コスト関数４１０が最適化される（５９６）。この最適化は、ＤＤＡ変数３１３に対して更新された学習コスト関数４１０を最大化して解くことによって実現される。これらの変数は、以下のように定義され得る。
Figure 2023551343000002
式中、ＡＣＲ，ｄＢはＰＡＰＲ低減のしきい値であり、αは電力比であり、θは位相差であり、ＰｈｉＡｔｔは減衰差であり、ＶＧＳ，ｍは電力増幅器の主バイアス電圧であり、ＶＧＳ，ｐは電力増幅器のピークバイアス電圧である。
しかしながら、我々は、この最適化問題が、最適化される必要があるＤＤＡ係数を枝刈りすること（５８０）によって単純化され得ることに気付いた。このプロセス５８０は、枝刈り５８０の結果に基づいて、全体的または部分的最適化５９６をもたらし得る。実際、枝刈り５８０が、最適化プロセスで最も敏感なＤＤＡ変数の部分集合を選択する場合、５９６については部分的最適化が解かれる。一方、すべてのＤＤＡ変数は最適化において等しく重要であることを枝刈りプロセス５８０が発見した場合、５９６については全体的最適化が解かれる。
この発明のいくつかの実施形態では、我々は、アルゴリズムの異なる段階で枝刈りプロセスを開始することを提案する。たとえば、一実施形態では、我々は、ユーザがＤＰＤ調整を含む（５６４）ことを望む場合には、最適化前段階５６０の後で枝刈りプロセス５８０を開始することを提案する。その場合、枝刈りプロセス５８０は、ＤＰＤモデルを定義する（５８１）ことおよびアルゴリズムのその後の段階と並行して開始される（５９９）。別の実施形態では、我々は、学習コスト関数が更新された（４１０）後でのみ、枝刈りプロセス５８０を開始する（５９１）ことを提案する。枝刈りプロセスの詳細は後に図８で提示される。
最適化５９６の解は次に、５８４でのコスト関数の値と比べて向上した、すなわちより高い、またはそうではない、学習コスト関数の値をもたらす。学習コスト関数値の向上がある場合、すなわち、学習コスト関数値がより高い場合、アルゴリズムはＤＰＤ最適化反復５８２にループバックする。向上がない場合、アルゴリズムは５８８で、ＤＰＤの性能４０１およびＤＤＡ性能４０５がユーザによって設定された所望のしきい値性能内にあるかどうかをテストする。ある場合、アルゴリズムは、最良のＤＰＤ係数およびＤＤＡ係数のその学習を終了する。ない場合、学習コスト関数５８４の向上をもたらし得るよりよいＤＰＤモデルを探すために、ＤＰＤモデルは修正される（５８７）。
ＤＰＤモデル修正５８７は、この発明の異なる実施形態のために異なるやり方で行なわれ得る。たとえば、我々は、ＤＰＤモデルのサイズ（５８７１）のみを修正することができる。ＤＰＤモデルサイズ変更としても知られているこのサイズ修正は、山登り法または他の最適化方法を使用して行なわれ得る。我々は、たとえば多項式非線形性の代わりに三角法非線形性を実現することによって、ＤＰＤモデル非線形性５８７２を修正することもできる。我々はまた、ＤＰＤをモデル化するためのディープニューラルネットワーク５８７３、その他５８７４を使用することができる。
図６でのように、この発明の実施形態のうちの１つでは、我々は、学習コスト４１０が以下のように定義され得ることに気付いた。
Figure 2023551343000003
式中、ＡＣＰＲｔ、ＥＶＭｔ、Ｐｏｕｔ，ｔ、およびＰＡＥｔはそれぞれ、ＡＣＰＲ目標、ＥＶＭ目標、出力電力目標、および効率目標である。同様に、ＡＣＰＲ、ＥＶＭ、Ｐｏｕｔ、およびＰＡＥはそれぞれ、測定されたＡＣＰＲ６１０、ＥＶＭ６４０、出力電力６２０、および効率６３０である。ｗ１６３１は、第１のＤＰＤ性能ＡＣＰＲ６１０に関連付けられた重みであり、ｗ２６３２は、第２のＤＰＤ性能ＥＶＭ６４０に関連付けられた重みであり、ｗ３６３３は、第１のＤＰＡ電力性能６２０に関連付けられた重みであり、ｗ４６３４は、第２のＤＰＡ効率性能６３０に関連付けられた重みである。
我々の提案するアプローチの目的は、Ｊ４１０を１に最大化すること、すなわち、ユーザ仕様目標が満たされることである。重み係数の決定は、学習コスト関数の設計における重要な局面である。
たとえば、等しい重みのアプローチは、同等の重要性を各目的関数に帰する。この原理は、最適化プロセスにおいて線形化プロセスが使用されない場合に重み係数を決定するために使用され得る。しかしながら、ＤＰＤは線形性を著しく向上させ、それにより我々は、ＤＰＡ線形性性能がＤＰＤによって向上されるであろうと仮定することによって、線形性のＤＰＤ性能６０１の重みを減少できるようになる。そのような場合、我々は、電力および効率のＤＰＡ性能６０２に注目することを望む。一方、ＤＰＤを適用することは、出力電力および電力効率を劇的に減少させる、動作電力レベルに関するバックオフを招く。したがって、それは、ＤＰＤを適用する前のその値と比べて劣化するであろうコスト関数に対して効果を有する。
このため、我々は、最適化プロセスの進展に従って重み係数が適応される適応コスト関数を設計することを提案する。重み係数の更新は、ＤＰＤが性能指数ＡＣＰＲ６１０およびＥＶＭ６４０を前の反復と比べてどれくらい向上させるかに関して行なわれる。
係数ｗｉ，ｉ＝１、２、３、４の更新は、図７に示されるようなアルゴリズム７０１で説明される。本発明の一実施形態では、重みｗ１６３１、ｗ２６３２、ｗ３６３３、およびｗ４６３４は、以下のように適応される。これらの重みは、それらの合計が１と等しくなるように、一定の値に初期化される（７１１）。これらの一定の重みを使用して学習コスト関数を最適化するために最適化が実行され（７２１）、次に、結果として生じるＡＣＰＲ、ＥＶＭ、および学習コスト値Ｊが計算される（７３１）。最大学習反復の数が設定される（７３１）。次に、ＤＰＤがシステムに適用され、その性能６０１が測定される。次に、ＤＰＤ性能ＡＣＰＲ６１０および性能ＥＶＭ６４０が所望の性能目標ＡＣＰＲｔおよびＥＶＭｔからどれくらい離れているかを評価することによって、重み適応が主としてｗ１、ｗ２に対して行なわれる。次に、連続する２つのＡＣＰＲ性能と目標ＡＣＰＲｔ性能との間の距離の比によって、ｗ１の適応値が与えられる（７７１）。同様に、連続する２つのＥＶＭ性能と目標ＥＶＭｔ性能との間の距離の比によって、ｗ２の適応値が与えられる（７８１）。これらの適応値は次に、ｗ１（７０２）およびｗ２（７０３）を適応させるために使用される。残りの重みは、すべての重みの合計が１と等しいままであるように、簡単に調節される（７０４、７０６）。
次に、更新された重みを用いて学習コストＪの最適化が再度行なわれ（７０７）、関連付けられた学習コストＪが取得される（７０８）。この学習コスト値が前の学習反復での前の学習コストよりも大きい場合（７０９）、重みの適応アルゴリズムは終了する。そうではない場合、学習反復カウンタｉがインクリメントされ（７５５）、重み適応ループは再実行される（７０５）。学習コストが向上した場合（７１０、７０９）、または、学習反復カウンタがその最大数Ｎに到達した場合、アルゴリズムは終了する。
別の実施形態では、我々は、以下のように重みｗ１およびｗ２を更新することを提案する。
Figure 2023551343000004
次に、７０４、７０６でのように、残りの重みは、重みの総合計を１に維持するように更新され得る。
さらに別の実施形態では、我々は、すべての重みをＤＰＤ性能６０１の一般関数として更新することを提案する。たとえば、我々は、重みを以下のように書くことができる。
Figure 2023551343000005
式中、ｆｉ，Ｉ＝１、２、３、４は、ＤＰＤ性能ＡＣＰＲ６１０、ＥＶＭ６４０と所望の性能ＡＣＰＲｔ、ＥＶＭｔとの間の距離を評価するために定義された関数である。
図８でのように、この発明のいくつかの実施形態では、我々は、以下の枝刈りプロセス５８０を提案する。枝刈りプロセスは、ＤＤＡの係数の最後に取得された値から始まり（５９９、５９１）、敏感な係数の指数がＩ＝１に初期化される（５８０１）。次に、指数ｉの係数は、小さい調査値を加算および減算することによって、その右および左へ乱される（５８０２）。この調査５８０２はＤＤＡ係数のための２つの新しい値をもたらし、それらについて学習コストが評価される（５８０３）。学習コストについて取得された値は次に、メモリに保存される（５８０４）。ＤＤＡ係数指数は次に、１だけ増加される（５８０５）。新しい指数がＤＤＡ係数の総数（＝６）未満である場合、アルゴリズムは、ＤＤＡ係数値の新しい指数に小さい調査値を加算および減算することによってＤＤＡ係数の値を乱すこと（５８０２）にループバックする。指数がＤＤＡ係数の総数（＝６）と等しい場合、保存されたすべての学習コスト関数値のうちの最大値が取得され、対応する値はＤＤＡ係数の新しい値であり、対応する係数指数は敏感な係数のうちの１つであり、それは次にメモリに格納される（５８０７）。次に、ＤＤＡ係数の新しい値を使用し、指数をｉ＝１に再初期化することによって、枝刈りプロセスは続く。学習コストの向上がなくなるまで、枝刈りプロセスは続く。最後に、メモリに格納された、見出されたすべての指数は、ＤＤＡ係数の敏感な係数である（５８１１）。
本発明の上述の実施形態は、多くのやり方のうちのいずれかで実現され得る。たとえば、実施形態は、ハードウェア、ソフトウェア、またはそれらの組合せを使用して実現されてもよい。ソフトウェアで実現される場合、ソフトウェアコードが、任意の好適なプロセッサまたはプロセッサの集合上で、当該プロセッサが単一のコンピュータにおいて提供されようと複数のコンピュータ中に分散されようと、実行され得る。そのようなプロセッサは、集積回路コンポーネント内に１つ以上のプロセッサを有する集積回路として実現されてもよい。しかしながら、プロセッサは、任意の好適なフォーマットの回路を使用して実現されてもよい。
また、この発明の実施形態は、その例が提供された方法として具現化されてもよい。当該方法の一部として実行される動作は、任意の好適なやり方で順序付けられてもよい。したがって、例示的な実施形態では連続的な動作として示されていても、動作が例示とは異なる順序で実行される実施形態が構築されてもよい。この場合、いくつかの動作を同時に実行することも含まれていてもよい。
請求項要素を修飾するための、請求項における「第１」、「第２」などの序数用語の使用は、それ自体、ある請求項要素の、別の請求項要素に対する優先順位、優位性、または順序、あるいは、方法の動作が行なわれる時間的順序を何ら暗示しておらず、単に、ある名前を有するある請求項要素を、（序数用語の使用を除き）同じ名前を有する別の要素から区別するために、これらの請求項要素を区別するラベルとして使用されているに過ぎない。
この発明を、好ましい実施形態の例を介して説明してきたが、この発明の精神および範囲内で他のさまざまな適応および変更が実施可能であることが理解されるはずである。
したがって、添付された請求項の目的は、この発明の真の精神および範囲内に収まるようにそのようなすべての変形および変更を網羅することである。
さらに、ＤＤＡ適応制御モジュール１０２はまた、入力信号３０１とデュアル入力ＤＰＡモジュール１２０の出力信号３００とを受信するための入力インターフェイス（図示せず）と、デュアル入力ＤＰＡ１２０とキャリアＰＡ１２１およびピークＰＡ１２２とを制御するための位相制御信号、電力比制御信号、およびバイアス信号を含む制御パラメータ３１３を生成する出力インターフェイス（図示せず）とを含む。
ＤＤＡ適応制御モジュール１０２は、ベースバンド処理モジュール１０１からベースバンド信号を受信し、入力インターフェイスを介して出力結合器１２３の出力信号３００を検出して、データ駆動型最適化パラメータ３１３と呼ばれ得る制御パラメータ３１３を、適応制御アルゴリズムに基づいて生成する。この場合、データ駆動型最適化パラメータ３１３の一部は、ＰＡ１２１およびＰＡ１２２の位相および電力比を制御するために、出力インターフェイスを介して振幅－位相制御モジュール１０３に提供される。また、データ駆動型最適化パラメータ３１３の別の一部は、ＰＡ１２１およびＰＡ１２２のゲートバイアスを制御するために、電力供給器１０４を介してＰＡ１２１およびＰＡ１２２にそれぞれ供給されるゲートバイアスに変換される。
図２は、ＤＰＤ（デジタル予歪）プロセス２０１および効率向上プロセス２０２をそれぞれ通してＰＡ１２１およびＰＡ１２２の線形性および効率を向上させる際の段階を示す。これらのプロセスでは、ステップ２０１で入力信号のデジタル予歪が行なわれ、ステップ２０２で効率向上が行なわれ、ステップ２０３で、デジタル予歪（ＤＰＤ）および効率向上を通したプロセスによって取得された入力信号がＰＡ１２１およびＰＡ１２２に提供される。
図３Ａは、入力信号（入力状態信号）３０１が異なる状態を含む入力状態として使用される、ＰＡ自動調整のための我々のアルゴリズムの詳細なブロック図を示す。当該異なる状態は、周波数および入力電力レベルを示すものの、これら２つの状態に限定されず、信号変調フォーマットといった他の状態も含まれ得る。周波数および入力信号電力レベルを示す入力状態信号３０１は、ＤＤＡ適応制御モジュール１０２に送り込まれ、入力信号３０１とデュアル入力ＤＰＡモジュール１２０の出力信号３００とを使用することによって、ゲートバイアス３０３、主増幅器とピーク増幅器との間の位相差３０４、および入力電力分配３０５といったＤＤＰＡ１２０の制御パラメータ３１３を適応的に調整する。最後に、調整されたパラメータは、デュアル入力ＤＰＡモジュール１２０に送り込まれる。
ＤＡ適応制御モジュール１０２は、入力信号３０１とマルチ入力ＰＡモジュール１２０の出力信号３００とを使用して、更新されたＤＰＡパラメータ３１３を生成し、更新されたＤＰＡパラメータ３１３を振幅－位相モジュール１０３に提供する。次に、振幅－位相モジュール１０３は、信号変換が、ＰＡ１２１、ＰＡ１２２およびＰＡ１２２ｎにそれぞれ印加されるべきＳ１、Ｓ２およびＳｎを生成するように、信号を信号変換器１１０に提供する。
このＤＰＤ－ＤＤＡ対話ループでは、まず、ＤＰＤモデルが選択される（５８１）。たとえば、一実施形態では、多項式モデルが選択され、別の実施形態では、非線形三角法モデルが選ばれ、さらに別の実施形態では、ディープニューラルネットワークモデルがＤＰＤモデルとして選択される。次に、ＤＰＤ反復５８２の段階で、ＤＰＤ係数が最適化方法を使用して計算される。たとえば、最小二乗（least squares：ＬＳ）最適化が使用される（５８３）。他の実施形態では、この段階５８２で、他の非線形最適化方法を使用することができる。次に、全体的学習コスト関数（cost function：ＣＦ）が測定される（５８４）。この全体的コスト関数は、それがＤＤＡ性能４０５およびＤＰＤ性能４０１からの双方の要素を含むという点で、部分的学習コスト関数５６２とは異なっている。この学習コスト関数は、所望のコスト関数しきい値と比較される（５８５）。学習コストの値が十分に高い場合、アルゴリズムは停止し、そうではない場合、アルゴリズムは学習コスト更新段階４１０に進む。
係数ｗｉ，ｉ＝１、２、３、４の更新は、図７に示されるようなアルゴリズム７０１で説明される。本発明の一実施形態では、重みｗ１６３１、ｗ２６３２、ｗ３６３３、およびｗ４６３４は、以下のように適応される。これらの重みは、それらの合計が１と等しくなるように、一定の値に初期化される（７１１）。これらの一定の重みを使用して学習コスト関数を最適化するために最適化が実行され（７２１）、次に、結果として生じるＡＣＰＲ、ＥＶＭ、および学習コスト値Ｊが計算される（７３１）。最大学習反復の数が設定される（７４１）。次に、ＤＰＤがシステムに適用され、その性能６０１が測定される。次に、ＤＰＤ性能ＡＣＰＲ６１０および性能ＥＶＭ６４０が所望の性能目標ＡＣＰＲｔおよびＥＶＭｔからどれくらい離れているかを評価することによって、重み適応が主としてｗ１、ｗ２に対して行なわれる。次に、連続する２つのＡＣＰＲ性能と目標ＡＣＰＲｔ性能との間の距離の比によって、ｗ１の適応値が与えられる（７７１）。同様に、連続する２つのＥＶＭ性能と目標ＥＶＭｔ性能との間の距離の比によって、ｗ２の適応値が与えられる（７８１）。これらの適応値は次に、ｗ１およびｗ２を適応させる（７０２、７０３）ために使用される。残りの重みは、すべての重みの合計が１と等しいままであるように、簡単に調節される（７０４、７０６）。

Claims (20)

  1. デジタル電力増幅器（ＤＰＡ）の電力効率および線形性を向上させるための自動調整制御装置であって、
    前記ＤＰＡに接続された入力端子および出力端子を含むインターフェイスを含み、前記インターフェイスは、入力信号および出力信号を取得するように構成され、前記自動調整制御装置はさらに、
    デジタル予歪（ＤＰＤ）アルゴリズム、効率向上方法、および学習コスト関数を実行および格納するプロセッサおよびメモリを含むＤＰＤ－ＤＰＡ適応制御装置を含み、前記ＤＰＤ適応制御装置は、
    データ駆動型最適化方法の使用によってＤＰＤモデルに基づいて学習コスト関数を定義するようにＤＰＤ係数を計算するステップを行なうように構成され、前記学習コスト関数は、ＤＤＡ性能およびＤＰＤ性能の双方の変数を含み、前記ＤＰＤ適応制御装置はさらに、
    前記ＤＰＤ性能に基づいて前記学習コスト関数を更新するステップと、
    前記ＤＤＡ性能の前記変数に対して更新された前記学習コスト関数を解くことによって、更新された前記学習コスト関数を最適化するステップと、
    前記インターフェイスを介してＤＰＡおよびＤＰＤのための最適パラメータを提供するステップとを行なうように構成される、自動調整制御装置。
  2. 前記学習コスト関数は、前記ＤＤＡ性能および前記ＤＰＤ性能の前記変数の感度に基づいて定義される、請求項１に記載の自動調整制御装置。
  3. 前記学習コスト関数は、ＰＡＰＲ低減のしきい値、電力比、位相差、減衰差、前記電力増幅器の主バイアス電圧、および前記電力増幅器のピークバイアス電圧によって定義される、請求項１に記載の自動調整制御装置。
  4. 前記データ駆動型最適化方法は、極値探索法、シミュレーテッド・アニーリング法、ベイズ最適化、遺伝進化、または山登り法である、請求項１に記載の自動調整制御装置。
  5. 前記学習コスト関数を更新するステップは、前記ＤＰＤ性能に基づいてリアルタイムで行なわれる、請求項１に記載の自動調整制御装置。
  6. ユーザからの要求に応答して、前記ＤＰＡ係数の枝刈りが、迅速な学習のために行なわれる、請求項１に記載の自動調整制御装置。
  7. 前記学習コスト関数の値が所望のコスト関数の値以上である場合、前記更新するステップは回避される、請求項１に記載の自動調整制御装置。
  8. 前記学習コスト関数は、前記ＤＰＤ適応および前記ＤＤＡ適応を含む対話ループで適応される、請求項１に記載の自動調整制御装置。
  9. 前記ＤＤＡはまず、前記ＤＤＡの変数を定義するように別々に適応される、請求項８に記載の自動調整制御装置。
  10. 前記ＤＰＡ適応および前記ＤＰＤ適応は、リアルタイムで同時に行なわれる、請求項１に記載の自動調整制御装置。
  11. 請求項１に記載の自動調整制御装置と、
    制御入力と出力信号を生成するための出力とを有するドハティ電力増幅器（ＤＰＡ）回路とを含む、デジタルドハティ電力増幅器（ＤＤＰＡ）システム。
  12. 前記オフライン訓練は、前の最適点から行なわれる、請求項１１に記載のＤＤＰＡシステム。
  13. 前記最適化変数は、ピーク対平均電力比低減（ＰＡＰＲ）のしきい値、電力比、位相差、減衰差、前記ＰＡの主バイアス電圧、前記ＰＡのピークバイアス電圧を含む、請求項１１に記載のＤＤＰＡシステム。
  14. 前記オフライン訓練は、アダム法、勾配降下法、または確率的勾配降下法によって行なわれる、請求項１１に記載のＤＤＰＡシステム。
  15. 前記入力信号条件は、ＰＡの周波数、信号電力レベル、および信号変調フォーマットを少なくとも含む、請求項１１に記載のＤＤＰＡシステム。
  16. 前記ニューラルネットワークは、畳み込みニューラルネットワーク（ＣＮＮ）、ディープニューラルネットワーク（ＤＮＮ）、またはロバストＤＮＮである、請求項１１に記載のＤＤＰＡシステム。
  17. 訓練された前記ＤＤＡ－ＤＰＤ ＮＮは、前記入力信号条件と前記最適化されたＤＰＤおよびＤＤＡ係数との双方に基づいて、オフラインで訓練されたものである、請求項１１に記載のＤＤＰＡシステム。
  18. 前記予め定められた最適化方法は、極値探索最適化、シミュレーテッド・アニーリング、ベイズ最適化、山登り法、遺伝進化、または最小二乗法である、請求項１１に記載のＤＤＰＡシステム。
  19. あるＤＤＡユニットについて得られた前記ＤＤＡ－ＤＰＤ ＮＮは、異なるＤＤＡユニットへ転移されることができ、転移は、新しいＤＤＡユニットからの疎データを使用して前記ＤＤＡ－ＤＰＤ ＮＮを微調整することによって行なわれる、請求項１１に記載のＤＤＰＡシステム。
  20. 前記インターフェイスは、少なくとも２つの電力トランジスタに接続するように構成される、請求項１１に記載のＤＤＰＡシステム。
JP2023555875A 2020-12-23 2021-08-17 デジタル予歪および電力増幅器システム自動調整のための対話型オンライン適応 Pending JP2023551343A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063129814P 2020-12-23 2020-12-23
US63/129,814 2020-12-23
US17/145,441 US11843353B2 (en) 2020-12-23 2021-01-11 Interactive online adaptation for digital pre-distortion and power amplifier system auto-tuning
US17/145,441 2021-01-11
PCT/JP2021/030702 WO2022137645A1 (en) 2020-12-23 2021-08-17 Interactive online adaptation for digital pre-distortion and power amplifier system auto-tuning

Publications (1)

Publication Number Publication Date
JP2023551343A true JP2023551343A (ja) 2023-12-07

Family

ID=77821972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023555875A Pending JP2023551343A (ja) 2020-12-23 2021-08-17 デジタル予歪および電力増幅器システム自動調整のための対話型オンライン適応

Country Status (3)

Country Link
EP (1) EP4154398A1 (ja)
JP (1) JP2023551343A (ja)
WO (1) WO2022137645A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755429B2 (en) * 2007-02-16 2010-07-13 Microelectronics Technology Inc. System and method for dynamic drain voltage adjustment to control linearity, output power, and efficiency in RF power amplifiers
US8374282B2 (en) * 2008-07-24 2013-02-12 Motorola Mobility Llc Method and apparatus for improving digital predistortion correction with amplifier device biasing
US10454427B2 (en) * 2017-11-01 2019-10-22 Mitsubishi Electric Research Laboratories, Inc. Power amplifier system and learning-based autotuning method thereof

Also Published As

Publication number Publication date
EP4154398A1 (en) 2023-03-29
WO2022137645A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
JP6793871B2 (ja) デジタル電力増幅器（ｄｐａ）システム及びデジタルドハティ電力増幅器（ｄｄｐａ）システム
CN101040502B (zh) 宽带增强型数字注射预失真系统和方法
WO2020220715A1 (zh) 信号失真预校正方法、装置、系统及复合系统
US11948071B2 (en) Deep learning-based online adaptation of digital pre-distortion and power amplifier systems
CA2817801A1 (en) Configurable basis-function generation for nonlinear modeling
CN103916093A (zh) 校正包络跟踪系统的方法、通信单元及集成电路
CN101741787B (zh) 一种预失真快速收敛的训练数据采集方法及系统
WO2003092154A1 (fr) Procede permettant d'ameliorer l'efficacite d'un amplificateur de puissance radiofrequence par une technique de pre-distorsion numerique en bande de base
Sanchez-Perez et al. Dynamic load modulation with a reconfigurable matching network for efficiency improvement under antenna mismatch
US11843353B2 (en) Interactive online adaptation for digital pre-distortion and power amplifier system auto-tuning
Xu et al. In-field performance optimization for mm-wave mixed-signal Doherty power amplifiers: A bandit approach
JP2023551343A (ja) デジタル予歪および電力増幅器システム自動調整のための対話型オンライン適応
Pham et al. Dynamic selection and update of digital predistorter coefficients for power amplifier linearization
JP7471462B2 (ja) 電力増幅器システムおよびその転移学習ベースの自動調整最適化方法
KR20060068065A (ko) 씨디엠에이 기지국의 디지털 송수신 장치 및 그 방법
CN116648853A (zh) 针对数字预失真与功率放大器系统自动调谐的交互式在线自适应
JP2023550570A (ja) デジタル予歪システムおよび電力増幅器システムの深層学習ベースのオンライン適応
Pham Contribution to dimensionality reduction of digital predistorter behavioral models for RF power amplifier linearization
CN103532499A (zh) 失真补偿装置和失真补偿方法
WO2023070438A1 (en) Digital predistortion method and digital predistortion apparatus
CN116648852A (zh) 数字预失真和功率放大器系统的基于深度学习的在线适配
CN115913140B (zh) 运算精度控制的分段多项式数字预失真装置和方法
Wang et al. A New Functional Link Neural Network Model with Extended Legendre Polynomials for Digital Predistortion for LTE Applications
Pham Recent Advances in Power Amplifier Behavioral Modeling and Digital Predistortion using Neural Networks
WO2021168385A1 (en) Power amplifiers and methods of controlling same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240523