JP2023550561A - パワー半導体とヒートシンクとの間の熱抵抗の劣化を測定する方法、及びパワー半導体に対する制御装置 - Google Patents

Abstract

パワーモジュールアセンブリ内のパワー半導体であって、内部ゲート抵抗を有するパワー半導体と、パワーモジュールアセンブリのヒートシンクとの間の熱抵抗の劣化を測定する方法であって、安定した動作温度におけるパワー半導体の接合部温度に関連する第１の初期パラメーターを測定し、内部ゲート抵抗を加熱して、加熱後の接合部温度に関連する第２の初期パラメーターを測定し、パワーモジュールアセンブリの寿命中の別個の時間間隔の後に、安定した動作温度におけるパワー半導体の接合部温度に関連する第１の後続パラメーターを測定し、内部ゲート抵抗を加熱して、加熱後の接合部温度に関連する第２の後続パラメーターを測定し、接合部温度に関連する後続パラメーターとメモリから読み出した初期パラメーターとによって熱抵抗劣化ΔＲＴｈを計算し、ΔＲＴｈが限界値を超えた場合にフォールトフラグを立てることを含む方法。

Description

本発明は、電力変換装置のスイッチング半導体等のパワー半導体とそのヒートシンクとの間の熱抵抗の劣化を、そのようなパワー半導体とそのヒートシンクとの間の熱抵抗の測定を通してモニタリングすることに関する。このような劣化は、電力変換装置等のパワーデバイスの過熱に対する頑強性を高め、当該パワーデバイスのパワーモジュールに状態モニタリング機能を適用するために当該パワーデバイスの動作中に測定すべき重要なパラメーターである。

熱抵抗変化を特定するための現時点で利用可能な方法は主に、オフライン測定に基づいている。

このような測定では、パワー半導体モジュールとそのヒートシンク端子との間の熱抵抗を、ＡＳＴＭ Ｅ１２２５－１３等の一般的な熱抵抗測定規格を用いて測定することができる。ここでは、高温源が熱抵抗の第１の端子上に配置され、熱流束プローブが熱抵抗の第２の端子上に配置される。この手法は、不均質構造の熱抵抗を測定するのには十分であるが、モジュールの異なるコンポーネントの熱抵抗寄与等の内部構造の詳細についての情報は得られない。さらに、熱源及び熱流束測定が必要であるために、パワー半導体モジュール上には、当該モジュールの動作下での熱抵抗測定には適合しない更なるデバイスが必要である。

第２の手法は、既知のドレイン／ソース又はエミッタ／コレクタ電力散逸損失の下でパワー半導体を動作させ、パワー半導体と当該パワー半導体のベースプレートとの間の温度差を測定することにある。パワー半導体の主な電気経路（ドレインソース又はコレクタエミッタ）を用いて熱が生成され、パワー半導体上での散逸損失は電源によって供給される電力に関連する。電力は正確な電力測定機器を用いて測定する必要があり、動作条件は安定していなければならない。このため、測定をいつ実行できるかに制約が課され、動作条件及び接合部温度をモニタリングするために用いる回路に制約が課され、正確な電力及び温度測定システムが必要となる。さらに、この方法は、パワー半導体モジュールが電力変換装置上に取り付けられている場合のオンラインモニタリング、又はダイが平行に設けられたパワー半導体モジュールには転用できない。散逸電力は、パワー半導体の電気的特性を用いて推定することができるが、これは、製造ラインにおける各パワー半導体の温度依存性電気的特性を、チップ間変動が著しいために、正確に較正する必要がある。

半導体デバイスとそのヒートシンク端子との間の熱抵抗を測定する別の手法は、パワー半導体の接合部温度の過渡応答を測定することにある。半導体の温度を、半導体内で散逸される電力を用いて或る特定の値まで上昇させ、そして過渡温度信号を、デバイスをターンオフした後に速いサンプリングレートで記録する。この方法によって、パワー半導体モジュールの不均質構造の詳細を特定することができるが、この測定は、モジュール動作中のオンライン熱抵抗推定には適合しない特定の制御手順及び測定時間スケールが必要である。さらに、半導体温度を上昇させるために必要な熱は、用途に応じて、いつも利用可能とは限らない高電流が必要である。

そして従来技術によれば、熱抵抗劣化の測定を、オンライン状態で又はパワー半導体モジュールが既に電力変換装置上に取り付けられている場合に行うためには、正確な電力及び接合部温度測定を行うために更なる正確なセンサが必要であり、及び／又は予め較正した熱感度電気パラメーター（ＴＳＥＰ）が必要である。加えて、ＴＳＥＰに関しては、製造ばらつきに起因するパワー半導体モジュール間のミラープラトー又は内部ゲート抵抗等の電気パラメーターの広がりを考慮すると、単一のデバイスごとに較正が必要である。

動作中の測定に関しては、特許文献１に、ＩＧＢＴパワーモジュール等の動作中のパワー半導体デバイスに収容された半導体チップの温度を推定する方法が記載されている。この方法には、パワー半導体デバイスが動作中の間に、印加された負荷電流の値に対するパワー半導体デバイス上での電圧降下を決定するステップと、半導体チップ温度モデルに基づいて、決定した電圧降下と印加した負荷電流の値との間の関係を評価することによって、半導体の温度チップを推定するステップとが含まれる。

経年変化の測定に関しては、特許文献２に、励起信号を用いて励起電流を発生させてパワー半導体を通して流して、当該パワー半導体内に電力損失を導入し、温度信号を読み取ってパワー半導体の経年変化を決定する方法が示されている。

上記文献では、励起電流は、当該パワー半導体のコレクタエミッタ接合部又はソースドレイン接合部の間を流れる。

米国特許第９６８９７５４号 国際公開２０１７／１０２２６２号

従来技術を考慮して、本発明の目的は、パワー半導体とそのヒートシンクとの間の熱抵抗の劣化に対するオンライン測定方法であって、パワー半導体の動作中の当該パワー半導体デバイスとヒートシンクとの間の熱抵抗の進展を、パワー半導体の電気的特性を事前に較正することなく、また更なる温度センサを必要とすることなく、測定することができる、方法を提供することである。

より詳細には、本発明は、パワーモジュールアセンブリ内のパワー半導体であって、内部ゲート抵抗を有する、パワー半導体と、上記パワーモジュールアセンブリのヒートシンクとの間の熱抵抗Ｒ_Ｔｈの劣化を測定する方法であって、
安定した動作温度におけるパワー半導体の接合部温度に関連する第１の初期パラメーターＫ０を測定することと、
上記パワー半導体のゲート／ソース接合部に、周波数ｆ１を伴うＡＣ源のＡＣ電圧Ｖ_ＡＣを印加することを通して内部ゲート抵抗を加熱し、上記加熱後の接合部温度に関連する第２の初期パラメーターＫ１を測定することと、
第１の初期パラメーターＫ０及び第２の初期パラメーターＫ１をメモリに保存することと、
を含み、
パワーモジュールアセンブリの寿命中の少なくとも１つの別個の時間間隔ｄ∈｛ｄ１，．．．，ｄｎ｝の後に、
安定した動作温度Ｔ０_ｄ∈｛Ｔ０_ｄ１，．．．Ｔ０_ｄｎ｝におけるパワー半導体の接合部温度に関連する第１の後続パラメーターＫ０_ｄ∈｛Ｋ０_ｄ１，．．．，Ｋ０_ｄｎ｝を測定することと、
上記パワー半導体のゲート／ソース接合部に、周波数ｆ１を伴うＡＣ電圧ＶＡＣを印加することを通して内部ゲート抵抗を加熱し、上記加熱後の接合部温度Ｔ１_ｄ∈｛Ｔ１_ｄ１，．．．Ｔ１_ｄｎ｝に関連する第２の後続パラメーターＫ１_ｄ∈｛Ｋ１_ｄ１，．．．，Ｋ１_ｄｎ｝を測定することと、
を含み、
上記方法は、
接合部温度に関連する後続パラメーターＫ０ｄ∈｛Ｋ０ｄ１，．．．，Ｋ０ｄｎ｝及びＫ１_ｄ∈｛Ｋ１_ｄ１，．．．，Ｋ１_ｄｎ｝と、メモリから読み出した初期パラメーターＫ０及びＫ１とによって、熱抵抗劣化ΔＲ_Ｔｈを計算することであって、
であり、Ｒ_Ｔｈ＝（Ｋ１_０－Ｋ０_０）／Ｐ_Ｒであり、
であり、ｄ＝ｄ１，．．．，ｄｎであり、Ｐ_Ｒは上記ＡＣ電圧Ｖ_ＡＣの下で内部ゲート抵抗によって散逸される電力であることと、
ΔＲ_Ｔｈを限界値ΔＲ_Ｔｈｍａｘと比較することと、
ΔＲ_Ｔｈが上記限界値を超えた場合にフォールトフラグを立てることと、
を含む、方法に関する。

提案した方法により、パワーモジュール内の利用可能なセンサ及び回路の他に更なるセンサ及び回路を使用することなく又は限定的に使用することにより、パワー半導体の健全性を調べるための容易な方法が提供される。さらに、ゲート抵抗によりパワー半導体上で散逸される電力は、パワー半導体の寿命全体にわたって同じである。さらに、電力端子を用いて半導体内で熱を生成することはしていないので、半導体デバイスの制御パッドのみを用いて半導体デバイス及び任意の更なる寄生要素上で熱を生成することを考えれば、加熱システムの複雑さが減り、したがって、パワー半導体デバイスのスイッチング挙動を劣化させる場合がある配線された寄生インダクタは導入されない。

一実施の形態において、熱抵抗の測定間の時間間隔ｄ∈｛ｄ１，．．．，ｄｎ｝を、第１のパラメーターＫ０ｄがＫ０に対する指定範囲Ｋ０＋／－ｋ内に留まるように選択する。

本方法は、動作中の該パワー半導体のいくつかの安定した接合部温度Ｔ１．．．Ｔｎに対するパワー半導体の寿命の指定した初期部分における初期の第１のパラメーターＫ０_（Ｔ）及び第２のパラメーターＫ１_（Ｔ）のテーブルを記憶することを含むことができ、初期値Ｋ０_ｄは、間隔ｄの終わりにおける測定値に対して最も近いＫ０_（Ｔ）の規定範囲内で選択される。

これにより、動作中のパワー半導体のいくつかの温度に対する基準値が得られる。さらに、Ｒｔｈの劣化が、パワー半導体デバイスの任意の動作温度において測定され得るので、十分な動作中熱抵抗劣化モニタリングが可能になる。

パワー半導体の寿命の指定した初期部分は、半導体の動作時間の最初の１０００時間～１５００時間より前に取ることができる。

これにより、大きな参照寿命が得られる。

テーブルは加熱継続時間ｈを含むことができ、第１の初期パラメーターＫ０_{（Ｔ，ｈ）}と第２の初期パラメーターＫ１_{（Ｔ，ｈ）}とを、上記パワー半導体と上記ヒートシンクとの間の異なる時定数の層に関する上記加熱継続時間ｈのうちのいくつかに対して測定することができる。

これにより、ダイとヒートシンクとの間の劣化の深さを検出するのに有用な参照測定が行われる。

ＡＣ電圧は、パワー半導体のソースに対してゲートを分極させるためのＤＣ成分を有することができ、パワー半導体のフラットバンド電圧以下のピーク電圧を有する。

これにより、ＶＧＥ又はＶＧＳをドレイン／ソース又はコレクタ／エミッタ非導通状態に限定して、パワー半導体デバイスの負荷動作条件に依存しないようにし、各動作パワー半導体デバイスの動作点に対して本方法を事前較正することを回避することができ得る。

周波数ｆ１は、パワー半導体の近似したゲート入力パワー半導体電気時定数の逆数よりも低くてもよい。

そのような場合、Ｆ１の近似値はｆ１＝（２・π・Ｃｉｎ・Ｒ）^－１であってもよい。周波数ｆ１はパワー半導体の入力共振周波数として選択してもよい。そのような場合、ｆ１の近似値はｆ１＝（２・π・Ｌｉｎ・Ｃｉｎ）^－２であってもよい。

これにより、熱抵抗劣化を寄生要素Ｃｉｎ及びＬｉｎとは無関係に低い相対誤差で計算することができ得る。

十分な信号／雑音比を得るために、周波数ｆ１は０，１・（２・π・Ｃｉｎ・Ｒ）^－１より高くてもよい。

パワー半導体の接合部温度に関連するパラメーターＫＸｙは、上記パワー半導体の内部ゲート抵抗ＲＸｙとすることができ、ここで、Ｘは０又は１に等しく、ｙはヌル又はｄである。

これにより、熱抵抗劣化をパワー半導体の制御端子のみを用いて決定することができる。さらに、差分値を用いて熱抵抗劣化を計算し、パラメーターＫＸｙは接合部温度に依存して変化するため、ＴＳＥＰベースの方法の予備較正は必要ではない。

本方法は、上記ＡＣ電圧を印加することなく上記パワー半導体の内部ゲート抵抗を通して方形ＤＣ電流を注入して、内部ゲート抵抗の情報を取得することを含むことができる。

これによって、内部ゲート抵抗を加熱しない上記抵抗に対する測定手段が提供され、測定精度が増加する。さらに、接合部温度測定を加熱手段から切り離して、過温度保護等の他の提案に対して独立に用いることができる。

この場合、第１のピーク間レベルを伴う第１のＡＣ電圧Ｖａｃ１を印加してＲ０値又はＲ０ｄ値を取得することができ、第１のピーク間値よりも大きい第２のピーク間値を伴う第２のＡＣ電圧Ｖ_ＡＣを印加して上記パワー半導体のゲート抵抗を加熱し、Ｒ１値又はＲ１ｄ値を取得する。

本方法は、パワー半導体のゲート／エミッタ又はゲート／ソースとＡＣ源とを含む回路内に値Ｒｍｅａｓを伴う抵抗を設けることと、上記ＡＣ電圧Ｖ_ＡＣを５Ｖ～４０Ｖのパルスとして注入して内部ゲート抵抗を加熱することと、上記抵抗の端における第１の電圧ＶｍｅａｓをＡＣ源の第１のピークレベルにおける第１のパラメーターＫｖ０として測定して、Ｒ０値をＲ０＝Ｒｍｅａｓ・（Ｖ_ＡＣ／Ｋ_ｖ０－１）として計算することと、上記抵抗の端における第２の電圧ＶｍｅａｓをＡＣ源の最後のピークレベルにおける第２のパラメーターＫｖ１として測定して、Ｒ１値をＲ１＝Ｒｍｅａｓ・（Ｖ_ＡＣ／Ｋ_ｖ１－１）として計算することと、上記測定及び計算を繰り返してＲ０ｄ値及びＲ１ｄ値を取得することとを含むことができる。

パワー半導体の接合部温度に関連する上記パラメーターＫＸｙは、上記パワー半導体の接合部温度ＴＸｙとすることができ、ここで、Ｘは０又は１に等しく、ｙはヌル又はｄである。

電圧Ｖ_ＡＣは、加熱信号によって変調された電力成分の制御信号から発せられ得る。

これにより、ゲートドライバーの古典的構造を変えることなく熱抵抗劣化を計算する手段が提供される。

本発明はまた、パワー半導体に対する制御装置であって、上記パワー半導体のゲート／ソース接合部又はゲート／エミッタ接合部での上記パワー半導体の整流を可能にする周波数よりも高い周波数ｆ１を伴うＡＣ電圧Ｖ_ＡＣを生成及び注入する手段と、パワー半導体の寿命の選択した時点における上記半導体の温度又は熱感度パラメーターを測定する手段と、結果として生じる熱抵抗変化ΔＲ_Ｔｈを、本発明の方法により、上記半導体の寿命にわたって計算するコンピューター手段とを備える、パワー半導体に対する制御装置に関する。

好都合な実現モードにおいて、上記熱感度パラメーターは、上記パワー半導体の内部ゲート抵抗であり、上記制御装置は、上記ＡＣ電圧Ｖ_ＡＣ注入回路の供給源分岐において電圧検知手段を含む。

本発明の例示的な実施形態の詳細な説明を、添付図面を参照して下記に論述する。

熱抵抗が劣化したパワーモジュールアセンブリの例を示す図である。 熱測定手段の概略図である。 熱測定手段の概略図である。 ＴＳＥＰ測定回路の簡略化した概略図である。 結合されたゲートドライバー及び熱抵抗測定回路の簡略化した概略図である。 図４の実施形態における信号の波形を示す図である。 図４の実施形態における信号の波形を示す図である。 代替的な実施形態の波形を示す図である。 説明したプロセスにおいて用いる波形の例を示す図である。 説明したプロセスにおいて用いる波形の例を示す図である。 ＴＳＥＰ測定実施形態の簡略化した概略図である。 ＴＳＥＰ測定実施形態の簡略化した概略図である。 ＴＳＥＰ測定実施形態の簡略化した概略図である。 開示した方法の実施形態のフローチャートである。 初期測定の実施形態のフローチャートである。

本発明は、パワー半導体アセンブリ又はパワーモジュールアセンブリにおけるパワー半導体とそのヒートシンクとの間の熱抵抗をモニタリングして、当該熱抵抗の劣化を検出する方法及びデバイスに関する。図１に、ＭＯＳ型トランジスタ、ＩＧＢＴ、ＭＯＳＦＥＴ等のパワー半導体１の概略図を示す。パワー半導体アセンブリは、パワー半導体１と、次の要素、すなわち、ダイ取付け層３ａ、金属構造４と電気絶縁構造５と別の金属構造６とによって構成される基板、基板取付け層３ｂ、ベースプレート７、熱インターフェース３ｃ、及びヒートシンク８のうちの少なくとも２つとの積み重ねによって構成される。

このような積み重ねの熱抵抗の劣化が、パワー半導体とヒートシンク８との間の熱流を制限する、ダイ取付け層３ａ、取付け層３ｂ、又は熱インターフェース３ｃにおけるクラック３ｋによって主に生じ得る。

本開示では、本方法の第１の実施形態において、第１のダイ取付け層３ａとのパワー半導体接合部における熱抵抗の第１の端子における直接温度測定を用いる。この実施形態の原理を図２Ａに示す。この原理では、ゲート端子Ｇとソース又はエミッタ端子Ｓ／Ｅとに接続された交流電圧源Ｖ_ＡＣ１１と、コンピューター化された計算手段１３に接続された温度センサ１２とを用いて、電圧Ｖ_ＡＣを印加する前の温度測定と、当該電圧を印加した後の測定とを行い、パワーモジュールの寿命中の温度差Ｔ１－Ｔ０を計算して、熱抵抗劣化ΔＲ_Ｔｈを計算する。

ＡＣ源は、低電圧又は低電流ＡＣ源であり、すなわち、５Ｖ～４０Ｖのピーク間電圧振幅Ｖ_ＡＣ、又は２Ａ～１０Ａのピーク間電流振幅ＩＡＣ、及び４００ｋＨｚ～８ＭＨｚに含まれる周波数によって特徴付けられる正弦波形又は方形波形である。この周波数は、ソース／ドレイン又はエミッタ／コレクタ接合部の導通を引き起こすことも変更することも伴わずに、ゲート／ソース又はゲート／エミッタ接合部内に電流を注入するのに十分である。ＡＣ源はＤＣ電圧成分を有していてもよい。ＡＣ源は、ＰＷＭ信号によって生成される方形波形を用いて作成してもよい。古典的なゲート駆動回路を用いてＡＣ源を作成してもよい。古典的なゲート駆動には、ＤＣ電源とＰＷＭ信号を増幅するプッシュプル増幅器とが含まれる。

熱感度電気パラメーター（以後ＴＳＥＰ）の測定に基づく間接温度測定を用いた本方法の第２の実施形態を、図２Ｂに示す。この実施形態では、ＡＣ源１１はやはり、ゲートとソース又はエミッタとに接続されているが、後で説明する測定モジュール１４を用いて、コンピューター化されたモジュール１５とともに、熱感度電気パラメーターを測定し、劣化ΔＲ_Ｔｈの測定を行う。

図２Ａ、図２Ｂの埋め込み温度センサ１２又はＴＳＥＰ法ブロック１４によって、パワー半導体の接合部温度に関連するパラメーターＫが取得される。当該パラメーターは直接、熱抵抗を計算するための温度Ｔ又は熱感度電気パラメーターである。

接合部温度Ｔ１及びＴ０を考慮して、初期熱抵抗を以下の式によって計算することができる。ここで、Ｐ_Ｒは、ＡＣ励起下で内部ゲート抵抗によって散逸される電力である。

測定を、パワー半導体の寿命の間、規定された間隔ｄで行い、熱抵抗劣化を以下の式のように規定することができる。

したがって、測定の全体を通してＰ_Ｒを一定に保つことによって、以下の式が得られる。

図６Ａ及び図６Ｂに、時間に対する接合部温度Ｔｊの温度波形１００、ゲート／エミッタ接合部に前述したＡＣ電圧Ｖ_ＡＣを印加することによって内部ゲート抵抗を加熱するために用いたＡＣ源の波形１１０、１２０を示す。

温度に関しては、パワー半導体の寿命中の第１の測定Ｍ０及び後続の測定Ｍ１，．．．Ｍｎにおいて、Ｔｊの直接測定を、波形信号１１０若しくは１２０を印加する前に行って初期温度Ｔ０を取得し、又は当該波形信号の印加後若しくは印加中に行って、温度Ｔ１を取得する。

ＴＳＥＰ法の場合、ＡＣ電圧を印加する原理は同じであるが、測定は、温度Ｔｊに応じた熱感度パラメーターＫの振幅の測定に依拠する。

第１の測定Ｍ０において、温度に関連する第１のパラメーターＫ０を、ＡＣ源を作動させる前か又は接合部温度がプラトー状態１０１（熱定常状態）にあるＡＣ源の第１の期間において取得し、ＡＣ源を作動させた後に第２のパラメーターＫ１を取得する。ＡＣ源を作動させる前は、パワー半導体内で電力は散逸されないか、又はエミッタとコレクタとの間に電流を流すことによってパワー半導体内で一定の電力が散逸される。

図６Ａに示すＴＳＥＰ法では、図７Ａのｄｃ電流源１４２及びスイッチ１４１を用いた電流ステップによって生成される振幅が低減された電圧パルス１１１を生成して、第１のＫ０を取得してもよい。Ｋ０は、パルスの最初の瞬間に対応するＴＳＥＰ電圧とみなされる。

そして、ＡＣ電圧Ｖ_ＡＣ１１０を印加し、散逸電力がパワー半導体の内部ゲート抵抗を加熱し始めて、ゲート温度１００が或る特定のレベル１０２まで上昇する。或る特定の継続時間ｈの後に、パワー半導体温度Ｔ１に関連するパラメーターＫ１を、電気パラメーターを取得するためにパルス１１２を有してＫ０と同じ方法で取得してもよい。

この継続時間ｈを１００μｓ～２秒の間で選択することによって、不均質構造の特定の層の劣化を特定することができる。重要なことに、パワー半導体は、内部ゲート抵抗によって生じる損失以外の何らの電力損失も散逸しないか、又はこの第１の測定段階の間にエミッタ又はソースとコレクタ又はドレインとの間で一定の電力損失を散逸する。

温度測定又はＴＳＥＰ法の両方において、測定をパワー半導体の初期寿命期間中に複数回繰り返して、パワー半導体のいくつかの動作状態において継続時間ｈの間、Ｔ０及びＴ１又はＫ０及びＫ１のいくつかの値を取得することができる。用途に依存して、例えば１００時間又は２０００時間とすることができる時間間隔ｄ１の後に、測定を測定段階Ｍｄ１において繰り返して、直接温度測定によりＴ０ｄ１及びＴ１ｄ１を取得するか、又はＴＳＥＰ測定によりＫ０ｄ１及びＫ１ｄ１を取得する。接合部温度は、初期測定の場合とは異なるプラトー状態であり得る。測定をパワー半導体の寿命にわたって繰り返す。差分である熱劣化測定は、周囲温度又は半導体電力損失レベル等の外部因子には依存しない。全体の熱抵抗の第１の値、又はパワー半導体のダイとヒートシンクとの間の下部構造のうちの１つ、例えば、はんだ層等の熱抵抗を、この段階の終わりに出力することができる。この段階を、熱抵抗劣化測定をリフレッシュするために、用途ニーズにより繰り返す。

以下の説明は、内部ゲート抵抗を熱感度電気パラメーターＴＳＥＰとして用いることに関する。内部ゲート抵抗は、ＩＧＢＴ又はＭＯＳＦＥＴの内部ゲート抵抗等の、第１の端子がパワー半導体のゲートパッドに接続され、第２の端子がＭＯＳ半導体型ダイのゲート電極に接続された抵抗である。

内部ゲート抵抗は、パワーデバイスの動作点（電圧、強度、周波数）に依存せず、温度に一意に依存するパラメーターである。さらに、内部ゲート抵抗は、好都合なことにパワー半導体デバイスの表面又はパワーモジュールアセンブリの表面に位置し得るため、大きさが制御された熱量を、内部ゲート抵抗において散逸される電力を通して生成することができる。熱抵抗の第１の端子を通って流れる熱を、別個の時間間隔で生成して、電力が散逸されたときの当該内部ゲート抵抗の温度の上昇に応じた当該抵抗の変化を与えることができる。重要な点は、内部ゲート抵抗がパワーモジュールの寿命中に劣化を被ることがなく、したがって、半導体モジュール製品寿命の始まりから半導体モジュールの寿命の終わりまで同じＡＣ電圧又は電流を印加して、結果として生じる温度上昇の測定を抵抗値の測定を通して行うことによって、熱抵抗を通る制御された電力散逸及び熱流を実現できることである。

したがって、内部ゲート抵抗によって散逸される電力がパワーモジュールアセンブリの寿命全体にわたって同じままであるため、有利なことに、更なる電力又は熱流束測定プローブは必要ではない。前述したように、測定を行うために、例えばパワー半導体トランジスタのゲート及びソース／エミッタ端子等のパワー半導体の利用可能な制御端子を用いるだけで、熱を生成することができる。したがって、測定システムは、高電圧又は高電流接合部（コレクタ／エミッタ又はドレイン／ソース接合部）を扱う必要がない。結局、Ｒ_Ｔｈ劣化は、パワー半導体の任意の温度動作に対して測定し得るため、オンライン熱抵抗劣化モニタリングが可能である。

図６Ａに戻って、ＴＳＥＰベースの方法はさらに、半導体のゲートを通るパルス電流１１０と、内部ゲート抵抗に依存し、したがって接合部温度に依存する電圧進展を測定する電圧測定回路との組み合わせであり得る。図６Ａにおいて、電圧測定を、ＡＣ電圧１１０を印加する前後に台形パルス１１１、１１２を用いて行う。この実施形態では、図７Ａに開示した電流発生器を用いて、台形パルス１１１、１１２を生成し得る。台形パルスは、図７Ｂの等価回路を通して電流ステップ信号を注入する方形電流発生器の結果である。

図６Ｂ及び図７Ｃによる代替的な実施形態において、ＴＳＥＰ法は、測定抵抗器と直列にＡＣ電圧源を有し、測定抵抗器両端の電圧を取得することにあることができる。当該電圧は、内部ゲート抵抗に依存し、したがって接合部温度に依存する。そして測定を、信号１２０の最初のピークレベル１２１及び最後のピークレベル１２３において行ってもよい。この実施態様によって、Ｒ_Ｔｈ劣化測定に対して要求される追加のデバイスの数が減る。

後に示すように、典型的に内部ゲート抵抗の場合のように、ＴＳＥＰが接合部温度と直線関係を有するため、熱抵抗劣化を測定するために正確な接合部温度を事前に較正する必要はない。この方法を用いれば、接合部温度センサの必要性がなくなる。

ＴＳＥＰ法では、内部ゲート抵抗は温度感度電気パラメーターであり、熱源でもある。内部ゲート抵抗の接合部温度Ｔｊとの依存関係を、以下の式のように書くことができる。

ここで、δＲ_ｇは温度による線形抵抗変化であり、通常は０．５ｍΩ／℃～５０ｍΩ／℃である。Ｒ_ｇ０は０℃における内部ゲート抵抗であり、例えば０．５Ω～５０Ωである。請求項２では、パワー半導体の接合部温度Ｔｘ（ｘ＝０、１、０ｄ、１ｄ）に関連するパラメーターをＲｘとする。したがって、Ｔｊ_ｘはＲｘに比例し、Ｒｘはまた、Ｋｘ又はＫｖｘに比例する。これはＴＳＥＰベースの方法によって測定される通りである。

更に例を挙げると、ＡＣ源は、ＲＭＳ値がＶ_ＡＣの電圧源とみなされる。内部ゲート抵抗上で散逸される電力Ｐ_Ｒは、以下の等式によって表される。

ここで、ω＝２・π・ｆ１である。

一例として、Ｒ_Ｔｈ＝（Ｔｊ_１－Ｔｊ_０）／Ｐ_Ｒとし、ＲｘはＫｘ又はＫｖｘに比例する。したがって、Ｒ_Ｔｈは以下の等式のように計算することができる。

熱抵抗を構成する１つ又は複数の下部構造の劣化により、熱抵抗は値Ｒ_Ｔｈから値Ｒ_Ｔｈｄに変化する。したがって、
として以前に規定した熱抵抗劣化は、以下の等式のように表すことができる。

要素Ｌｉｎ及びＣｉｎの値は、パワー半導体の種類ごとに測定することができる。それらは通常、パワー半導体パワーモジュールのデータシートに記載されている。この等式には較正パラメーターδＲが含まれていないことに注意されたい。これは、熱抵抗の変化を測定するのにＴＳＥＰ較正手順は必要ないことを示す。

ＡＣ源の作成に関して、図３に、ＡＣ源を、ＰＷＭ信号２１によって生成される方形波形、２つの電圧源２０ａ及び２０ｂによって構成されるバイポーラＤＣ電源、及びＰＷＭ信号を増幅するプッシュプル増幅器２２、２３を用いて行う可能な実施態様を示す。この実施態様では、測定をオフラインで又はパワー半導体の非導通状態の間に行うときに、ゲート／ソース又はゲート／エミッタ電圧を１Ｖ未満に保ってドレイン／ソース又はエミッタ／コレクタ接合部の導通を回避するために、ＤＣ電源２０ａ、２０ｂを参照し得る。

ＡＣ源の作成に関して、図４に、ＡＣ源を、ゲートドライバースイッチ２２、２３の正３７及び負３８分極を伴う古典的なゲート駆動回路を用いて行う可能な実施態様を示す。高周波ｆ１を有する三角信号発生器３１を伴う加熱ＰＷＭ発生器を、通常は０．０５～０．２に含まれる加熱デューティサイクル３０と、比較器３２を通して比較する。比較器出力は、ＡＣ信号３４を、ＯＲゲート３６を通してユーザーの制御信号３３と結合される加熱コマンドとして生成する。

取得される信号を図５Ａ及び図５Ｂに示す。図５Ａに、ユーザーの制御信号３３の波形５１、比較器３２の出力であるＶｈｅａｔｉｎｇ信号３２の波形５２、ゲートからソース／エミッタへの半導体端子におけるドライバー出力信号の波形５３、ゲートからソース／エミッタへの電圧Ｖｇｓ又はＶｇｅの波形５４、及び内部ゲート抵抗において散逸される電力であるＰｏｗｅｒＲｇの波形５５を示す。

図５Ｂに、図５Ａの拡大したＷ窓における同じ信号を示し、Ｖｃｏｎｔｒｏｌ５６の低ロジックの間に、Ｖｈｅａｔｉｎｇパルス５７によってＶｄｒｉｖｅｒパルス５８が与えられることを示す。Ｖｄｒｉｖｅｒパルス５８によって、Ｖｇｓ又はＶｇｅパルス５９は十分に狭くなって加熱デューティサイクル３０によって制御され、ドレイン／ソース又はエミッタ／コレクタ接合部の導通が回避され、その結果、パワー半導体の内部ゲート抵抗における電力散逸のみが可能になる。さらに、ユーザーの制御信号３３によって要求されるパワー半導体のオフ状態が考慮される。好都合なことに、加熱段階はユーザーにとって透明である。

ＯＲゲートの代わりにＸＯＲゲートを用いる設計も可能であり、そのような場合には、図５Ｃに示すように、同じユーザーの制御５１にＶｈｅａｔｉｎｇ信号５２を重ね合わせて、Ｖｄｒｉｖｅｒ信号５３’を得る。ｆ１の高周波パルス列がＶｇｓ５４’の正値及び負値で存在する結果、パルス列の上部５４’ａにはドレインソース導通段階が示され、下部パルス列５４’ｂにはドレイン／ソース導通は示されていない。波形５５’において、ゲート抵抗において散逸される電力は、セグメント全部にわたって散逸されているが、ドレイン／ソース接合部において散逸される電力とは無関係のままである。さらに、ユーザーの制御信号３３によって要求される半導体の状態は、オン状態及びオフ状態において考慮される。Ｖｇｓ電圧を個々のレベルに保つために、オン状態及びオフ状態の間に加熱デューティサイクル３０に対して調整を行うことができる。好都合なことに、加熱段階はユーザーにとって透明である。

埋め込み温度センサ又はＴＳＥＰ法ブロックによって、パワー半導体の接合部温度に関連するパラメーターが取得される。

内部ゲート抵抗に依存し、したがってＴＳＥＰベースの方法において接合部温度に依存する電圧進展を測定する電圧測定回路に関して、測定回路の例を図７Ａ及び図７Ｃに示し、一方で、図７Ｂは、図７Ａの回路に対する等価ゲート入力回路である。

図７Ａにおいて、ｄｃ電流源１４２がスイッチ１４１と並列に接続されている。ＡＣ源１１が加熱コマンド３０を通して作動停止される一方で、スイッチ１４１が測定コマンド１４３を通して開いて、ピーク間電流振幅Ｉ_ｍで、ステップ電流波形の形状の電流を、パワー半導体のゲート／ソースパッド内に、そして内部ゲート抵抗まで注入する。ＡＣ源が作動停止されているため、電流源の両端で測定した電圧Ｋ０及びＫ１は、内部ゲート抵抗×注入した電流ピーク間振幅Ｉ_ｍである。

ＭＯＳゲート入力インピーダンスの等価入力回路を、寄生インダクタンスＬｉｎ、内部ゲート抵抗Ｒ、ＭＯＳの寄生入力容量Ｃｉｎとともに、図７Ｂに示す。

図７Ｃにおいて、値Ｒｍｅａｓを有する抵抗器１４４が、パワートランジスタのソース／エミッタとＡＣ源１１との間に接続されている。ゲートエミッタ接合部上での図６Ｂにおけるパルス１２０としての５Ｖ～４０Ｖの高レベルＶ_ＡＣを用いて、内部ゲート抵抗を加熱する。このようなパルスによって、Ｖｍｅａｓ１２２からサンプリングされた測定電圧Ｋｖ０及びＫｖ１が得られる。図６Ｂのパルス１２０の間、ＡＣ源の第１のピークレベル１２１であるＶ_ＡＣを最初に用いて、Ｋｖ０値と、Ｒ０＝Ｒｍｅａｓ・（Ｖ_ＡＣ／Ｋｖ０－１）として計算される関連するゲート抵抗とを取り込む。Ｋｖ０は値Ｖｍｅａｓ１２２を取る。そして、最後のピークレベル１２３を用いて、Ｋｖ１値と、Ｒ１＝Ｒｍｅａｓ・（Ｖ_ＡＣ／Ｋｖ１－１）として計算される関連するゲート抵抗とを取り込む。Ｋｖ１は値Ｖｍｅａｓ１２４を取る。同じ手順を後続の測定において用いて、以前の式で説明したように、ΔＲ_Ｔｈを決定する。この例では、中間のパラメーターＫｖ０及びＫｖ１によって、熱感度パラメーターである抵抗Ｒ０、Ｒ１を取得することができる。この実施態様によって、Ｒ_Ｔｈ劣化測定に対して要求される追加のデバイスの数が減る。

ＡＣ源の周波数及び図７Ｂの等価ゲート入力回路に関して、いくつかの実施形態によって利点が得られ得る。

ｆ１＜０．３３・（２・π・Ｃｉｎ・Ｒ）^－１等の周波数を選択することによって、熱抵抗劣化を以下の式のように書くことができる。

この式を用いて、パワー半導体の全温度範囲において、熱抵抗劣化を、推定誤差が相対的に５％未満で計算することができる（δＲ／Ｒ０＜１０００ｐｐｍ／℃等の典型的な値を用いて）。

この式に示すように、熱抵抗劣化を決定するために測定する必要があるのは、内部ゲート抵抗の絶対値のみである。このように、接合部温度の測定も推定も必要ではなく、ＴＳＥＰ較正手順は必要ではない。

別の実施形態では、周波数ｆ１をパワー半導体の入力共振周波数ｆ１＝（２・π・Ｌｉｎ・Ｃｉｎ）^－２として選択する。

したがって、測定値は、寄生接続インダクタンス等の電圧源に関連する寄生インピーダンスの悪影響を受けることがなく、温度に関連するパラメーターの感度は最大限に増加する。

そして熱抵抗劣化は以下の等式によって推定することができる。

（２＊π＊Ｌｉｎ＊Ｃｉｎ）^－２に等しい周波数の場合、熱抵抗劣化は以下の式によって表すことができる。

別の実施形態では、周波数が小さくなると、内部ゲート抵抗において散逸される電力が減るため、所与のＶ_ＡＣに対する温度上昇が小さくなり、最終的にＲ_Ｔｈ劣化測定に対する信号／雑音比が低下する。十分な信号／雑音比に留まるために、値ｆ１を、内部ゲート抵抗に対する信号／雑音比が指定の検出限界よりも高くなるように選択してもよい。例では、ｆ１は、例えばｆ１＞Ｍ・（２・π・Ｃｉｎ・Ｒ）^－１であってもよい。ここで、Ｍは０．１である。

熱抵抗劣化計算を、モジュール１３、１５であって、プログラムメモリ、計算メモリ、及び記憶メモリを含むメモリと通信手段とを伴うＣＰＵ又は特定のＦＰＧＡを有し、Ｔｊセンサ値又はＴＳＥＰ値等のパワー半導体の接合部温度に関連するパラメーターを取得する十分な処理パワーを有する、モジュール１３、１５において行って、差を計算し、測定値を比較し、熱抵抗変化を出力してもよい。

図８に、パワーモジュールアセンブリ内のパワー半導体であって、内部ゲート抵抗を有する、パワー半導体と、上記パワーモジュールアセンブリのヒートシンクとの間の熱抵抗Ｒ_Ｔｈの劣化を測定する方法の原理を示す。

本方法は、パワー半導体寿命の初期部分において、
安定した動作温度におけるパワー半導体の接合部温度１０１に関連する第１の初期パラメーターＫ０を測定すること（２００）と、
上記パワー半導体のゲート／ソース接合部に、周波数ｆ１を伴うＡＣ源のＡＣ電圧Ｖ_ＡＣ１１、１１０、１２０を印加することを通して内部ゲート抵抗を加熱し（２１０）、上記加熱後の接合部温度１０２に関連する第２の初期パラメーターＫ１を測定すること（２２０）と、
第１の初期パラメーターＫ０及び第２の初期パラメーターＫ１をメモリに保存すること（２３０）とを含む。

これによって、温度又は温度感度電気パラメーターであり得る初期パラメーターに対する基準値を取得することができる。これを複数回行って、後述するように複数の基準値を取得してもよい。前述の初期段階の後に、本方法は、パワーモジュールアセンブリ２４０の寿命中の少なくとも１つの別個の時間間隔ｄ∈｛ｄ１，．．．，ｄｎ｝の後に、後続プロセスとして、
安定した動作温度Ｔ０_ｄ∈｛Ｔ０_ｄ１，．．．Ｔ０_ｄｎ｝（１０１ｄ１，．．．，１０１ｄｎ）におけるパワー半導体の接合部温度に関連する第１の後続パラメーターＫ０_ｄ∈｛Ｋ０_ｄ１，．．．，Ｋ０_ｄｎ｝を測定すること（２５０）と、
上記パワー半導体のゲート／ソース接合部に、周波数ｆ１を伴うＡＣ電圧Ｖ_ＡＣを印加することを通して内部ゲート抵抗を加熱し（２６０）、上記加熱後の接合部温度Ｔ１_ｄ∈｛Ｔ１_ｄ１，．．．Ｔ１_ｄｎ｝（１０２ｄ１，．．．，１０２ｄｎ）に関連する第２の後続パラメーターＫ１_ｄ∈｛Ｋ１_ｄ１，．．．，Ｋ１_ｄｎ｝を測定すること（２７０）と、
を含んでいてもよい。

これにより、パワー半導体の寿命の間に同じパラメーターの測定が行われ、それにより、接合部温度に関連する後続パラメーターＫ０_ｄ∈｛Ｋ０_ｄ１，．．．，Ｋ０_ｄｎ｝及びＫ１_ｄ∈｛Ｋ１_ｄ１，．．．，Ｋ１_ｄｎ｝と、メモリから読み出した初期パラメーターＫ０及びＫ１とによって、熱抵抗劣化ΔＲ_Ｔｈを計算することであって、
であり、Ｒ_Ｔｈ＝（Ｋ１_０－Ｋ０_０）／Ｐ_Ｒであり、
であり、ｄ＝ｄ１，．．．，ｄｎであり、Ｐ_Ｒは上記ＡＣ電圧Ｖ_ＡＣの下で内部ゲート抵抗によって散逸される電力であることを行うことができる。

計算を行ったら、本方法は、ΔＲ_Ｔｈを限界値ΔＲ_Ｔｈｍａｘと比較することを含んでいてもよく、ΔＲ_Ｔｈが上記限界値を超えた場合にフォールトフラグ３１０を立てることを含む。

ΔＲ_Ｔｈが上記限界値未満のままである場合には、本方法は、同じｄ時間間隔又は新しいｄ時間間隔によって上記後続プロセスを繰り返すことを含む。

例では、ｄをΔＲ_Ｔｈ値に適合させてもよい。例えば、ΔＲ_Ｔｈが＋１０％未満である場合には、ｄ間隔を大きくしてもよく、一方で、ΔＲ_Ｔｈが増加して、例えば＋１０％を超えた場合には、ｄ間隔を小さくしてもよい。

フォールトフラグが立ったら、ゲート／ソース又はゲート／コレクタ接合部を加熱するための異なる継続時間ｈによる測定を通して、ダイとヒートシンクとの間の層における障害の位置を検出するためのテスト等の更なるテストを行ってもよい。

前述したように、測定を温度センサを通して行ったとき、パワー半導体の接合部温度に関連するパラメーターＫＸ_ｙは、上記パワー半導体の接合部温度ＴＸ_ｙに比例し、ここで、Ｘは０又は１に等しく、ｙはヌル又はｄであり、測定が内部ゲート抵抗測定に基づくＴＳＥＰ法であるとき、パワー半導体の接合部温度に関連するパラメーターＫＸ_ｙは、上記パワー半導体の内部ゲート抵抗ＲＸ_ｙであり、ここで、Ｘは０又は１に等しく、ｙはヌル又はｄである。

特定の実施形態では、後続の測定を、初期内部ゲート抵抗Ｒ０に特定の範囲＋／－ｋ内で等しい内部ゲート抵抗値Ｒ０_ｄを有するように適合された時間間隔で行ってもよい。こうして、熱接合部抵抗劣化を、パワー半導体パラメーターを事前に何ら知らなくても、任意の周波数ｆ１に対して、５％を下回る誤差で推定することができる。

例えば、ｋは０．１^＊Ｒ０である。

更なる実施形態では、測定を開始するために特定の温度を待つことを回避するために、温度Ｔ０_（Ｔ）又は抵抗Ｒ０_（Ｔ）を表す初期パラメーターＫ０_（Ｔ）と、温度Ｔ１_（Ｔ）又は抵抗Ｒ１_（Ｔ）を表す対応する初期の第２のパラメーターＫ１_（Ｔ）とのテーブルを、パワー半導体の寿命の初期部分の間に構築することができる。これは、後続のＴ０ｄ又はＲ０ｄ及びＴ１ｄ又はＲ１ｄ測定を行ったときに、テーブルの最も近い初期温度Ｔ０_（Ｔ）又は初期抵抗Ｒ０_（Ｔ）を取ってΔＴ又はΔＲ値を計算し、それを初期値と比較して熱抵抗の劣化を判定するためである。

この実施態様の一例として、下記の温度テーブルＴ０_（Ｔ）、Ｔ１_（Ｔ）を、パワーモジュールアセンブリの使用が１０００時間を下回るときに構築し、種々の負荷及び動作温度の下で動作中_（Ｔ）の当該パワー半導体のいくつかの安定した接合部温度Ｔ１．．．Ｔｎに対してメモリに保存する。

このようなテーブルは、温度を用いて下表のように表すことができる。

このようなテーブルを用いて、熱抵抗劣化を計算するために加熱後の温度Ｔ１_ｄを初期Ｔ１_（Ｔ）と比較するための基礎として、遅延ｄの後の測定温度Ｔ０_ｄを最も近いＴ０_（Ｔ）と比較する。これにより、パワー半導体を種々の負荷の下でテストするときに測定が簡単になる。例では、テーブルを、周囲～１５０℃の温度に対して１０℃刻み又はそれ以上を用いて構築してもよい。テーブルを、パワー半導体の動作の最初の１０００ｈの間に構築してもよい。

そのような実施形態を図９に示す。ここでは、測定温度Ｔの代わりに汎用パラメーターｐを用いている。プロセスは、各ｐ値４００に対して、Ｋ０（ｐ）を測定すること（４１０）、電圧ＶＡＣを用いて加熱すること（４２０）、Ｋ１（ｐ）を測定すること（４３０）、及び４４０において、パラメーターｐ１，．．．，ｐｎのリストに対してＫ０値及びＫ１値のテーブルを形成することを含む。

テーブルを形成したら、プロセスは図８のステップ２４０に戻り、Ｋ０ｄとの差が最小値を下回る等、Ｋ０（ｐ）及びＫ１（ｐ）を与えるｐの値を選択するステップ２７５を、測定２５０、加熱２６０、及び測定２７０の順序の後で、ΔＲ_Ｔｈの計算２８０の前に導入する。

同様の方法で、パワー半導体のダイとヒートシンクとの間のパワーモジュールアセンブリのどの層を検出する能力を向上させるために、上記パワー半導体と上記ヒートシンクとの間の異なる時定数の層に関するいくつかの加熱継続時間ｈを含み、上記加熱継続時間ｈに対して測定した初期の第１のパラメーターＫ０_{（Ｔ，ｈ）}及び第２のパラメーターＫ１_{（Ｔ，ｈ）}を含む第２のテーブル。このような場合、期間ｄの後の測定をテーブルの最大のｈ継続時間を用いて行って、ΔＲ_Ｔｈが指定値よりも大きいと検出されたときには、ｈの値を小さくしたテストを行って、どの層がＲ_Ｔｈの最大の増加を示すかを検出する。

ＡＣ源に関しては、ＡＣ電圧源は好ましくは、最大のＶｇｅ又はＶｇｓ電圧値がパワー半導体のフラットバンド電圧よりも高くならないようにするために、ＤＣ電圧成分又は分極である。例えば、図５ＡでＶｇｓに対して－３Ｖである。

したがって、測定によってパワー半導体の電流スイッチ状態が変化することはなく、ゲート容量Ｃｉｎはバス電圧に依存しない。有利に、測定をさらに、パワー半導体デバイスのソース／ドレイン又はエミッタ／コレクタ間にバス電圧が印加されている間、又はより一般的には、パワー半導体デバイスが取り付けられている電力変換装置端子上にバス電圧が印加されている間に、行ってもよい。

温度センサの位置決めに関しては、半導体アセンブリに含まれる重要な層が不均一な形で劣化することはめったにないことに注意されたい。例えば、場合によっては、クラックが層の縁から層の中心まで伝播することがあり、別の場合では、層は好ましくは、最も高温の位置、通常は半導体チップの下の層の中心で劣化する。これらの劣化メカニズムは、材料の選択に関連し、通常はモジュール設計に固有のものである。

さらに、測定方法の感度を向上させ、モジュール寿命中の初期段階における劣化を検出するために、劣化の開始位置が実装した温度センサとヒートシンクとの間の熱経路内にあるように、実装した温度センサを位置決めすることが好ましい。したがって劣化の伝播タイプを、実験室でのテストによって前もって知ることができる。実験室でのテストでは、劣化の開始位置が実装した温度センサとヒートシンクとの間の熱経路内に位置するように、実装した温度センサの最適な位置を選択する。例えば、半導体チップの下の相互接続層の劣化が、モニタリングすべき最も重要な層であるとき、この位置は、劣化が、半導体の縁の下の位置から半導体の中心の下の位置まで伝播するクラック又は半導体チップの中心にあるクラック内にあるとき、劣化が最も高温の位置、すなわち半導体の中心の下の位置において開始するとき、半導体チップの縁であり得る。

本発明は、説明した例には限定されず、更なる実施形態では、図７Ｃの実施形態における直列抵抗の位置は、パワー半導体のゲート側の直列抵抗、すなわちダイの境界上又はダイの中心部分の直列抵抗に対して変えてもよく、ダイ上の様々な場所に配置されたいくつかの直列又は並列抵抗で形成してもよい。

Claims (17)

1. パワーモジュールアセンブリ内のパワー半導体であって、内部ゲート抵抗を有する、パワー半導体と、前記パワーモジュールアセンブリのヒートシンクとの間の熱抵抗Ｒ_Ｔｈの劣化を測定する方法であって、
   安定した動作温度における前記パワー半導体の接合部温度に関連する第１の初期パラメーターＫ０を測定することと、
   前記パワー半導体の前記ゲート／ソース接合部に、周波数ｆ１を伴うＡＣ源のＡＣ電圧Ｖ_ＡＣを印加することを通して前記内部ゲート抵抗を加熱し、前記加熱後の前記接合部温度に関連する第２の初期パラメーターＫ１を測定することと、
   前記第１の初期パラメーターＫ０及び前記第２の初期パラメーターＫ１をメモリに保存することと、
   を含み、
   前記パワーモジュールアセンブリの寿命中の少なくとも１つの別個の時間間隔ｄ∈｛ｄ１，．．．，ｄｎ｝の後に、後続プロセスとして、
   安定した動作温度Ｔ０_ｄ∈｛Ｔ０_ｄ１，．．．Ｔ０_ｄｎ｝における前記パワー半導体の接合部温度に関連する第１の後続パラメーターＫ０_ｄ∈｛Ｋ０_ｄ１，．．．，Ｋ０_ｄｎ｝を測定することと、
   前記パワー半導体の前記ゲート／ソース接合部に、周波数ｆ１を伴う前記ＡＣ電圧Ｖ_ＡＣを印加することを通して前記内部ゲート抵抗を加熱し、前記加熱後の前記接合部温度Ｔ１_ｄ∈｛Ｔ１_ｄ１，．．．Ｔ１_ｄｎ｝に関連する第２の後続パラメーターＫ１_ｄ∈｛Ｋ１_ｄ１，．．．，Ｋ１_ｄｎ｝を測定することと、
   接合部温度に関連する前記後続パラメーターＫ０_ｄ∈｛Ｋ０_ｄ１，．．．，Ｋ０_ｄｎ｝及びＫ１_ｄ∈｛Ｋ１_ｄ１，．．．，Ｋ１_ｄｎ｝と、前記メモリから読み出した前記初期パラメーターＫ０及びＫ１とによって、熱抵抗劣化ΔＲ_Ｔｈを計算することであって、
   であり、Ｒ_Ｔｈ＝（Ｋ１_０－Ｋ０_０）／Ｐ_Ｒであり、
   であり、ｄ＝ｄ１，．．．，ｄｎであり、Ｐ_Ｒは前記ＡＣ電圧Ｖ_ＡＣの下で前記内部ゲート抵抗によって散逸される電力であることと、
   ΔＲ_Ｔｈを限界値ΔＲ_Ｔｈｍａｘと比較することと、
   ΔＲ_Ｔｈが前記限界値を超えた場合にフォールトフラグを立てるか、又はΔＲ_Ｔｈが前記限界値未満のままである場合に前記後続プロセスを繰り返すことと、
   を含む、方法。
2. 前記熱抵抗の測定間の前記時間間隔ｄ∈｛ｄ１，．．．，ｄｎ｝を、前記第１のパラメーターＫ０_ｄがＫ０に対する指定範囲Ｋ０＋／－ｋ内に留まるように選択する、請求項１に記載の方法。
3. 動作中の前記パワー半導体のいくつかの安定した接合部温度Ｔ１．．．Ｔｎに対する前記パワー半導体の寿命の指定した初期部分における初期の第１のパラメーターＫ０_（Ｔ）及び第２のパラメーターＫ１_（Ｔ）のテーブルを記憶することであって、初期値Ｋ０_（Ｔ）及びＫ１_（Ｔ）は、間隔ｄの終わりにおける測定値に対して最も近いＫ０_ｄ（Ｔ）の規定範囲内で選択することを含む、請求項１又は２に記載の方法。
4. 前記パワー半導体の寿命の前記指定した初期部分は、前記半導体の動作時間の最初の１０００時間～１５００時間より前である、請求項３に記載の方法。
5. 前記テーブルは加熱継続時間ｈを含み、前記第１の初期パラメーターＫ０_{（Ｔ，ｈ）}と前記第２の初期パラメーターＫ１_{（Ｔ，ｈ）}とを、前記パワー半導体と前記ヒートシンクとの間の異なる時定数の層に関する前記加熱継続時間ｈのうちのいくつかに対して測定する、請求項３又は４に記載の方法。
6. 前記ＡＣ電圧は、前記パワー半導体の前記ソース又はエミッタに対して前記ゲートを分極させるためのＤＣ成分を有し、前記パワー半導体の前記フラットバンド電圧以下のピーク電圧を有する、請求項１～５のいずれか１項に記載の方法。
7. 前記周波数ｆ１は、前記パワー半導体の近似したゲート入力パワー半導体電気時定数の逆数（２・π・Ｃｉｎ・Ｒ）^－１よりも低い、請求項１～６のいずれか１項に記載の方法。
8. 前記周波数ｆ１を、前記パワー半導体の入力共振周波数ｆ１＝（２・π・Ｌｉｎ・Ｃｉｎ）^－２として選択する、請求項１～６のいずれか１項に記載の方法。
9. 前記周波数ｆ１は、０，１・（２・π・Ｃｉｎ・Ｒ）^－１よりも高い、請求項１～６のいずれか１項に記載の方法。
10. 前記パワー半導体の接合部温度に関連する前記パラメーターＫＸｙは、前記パワー半導体の前記内部ゲート抵抗ＲＸｙであり、ここで、Ｘは０又は１に等しく、ｙはヌル又はｄである、請求項１～９のいずれか１項に記載の方法。
11. 前記ＡＣ電圧を印加することなく前記パワー半導体の前記内部ゲート抵抗を通して方形ＤＣ電流を注入して、前記内部ゲート抵抗の情報を取得することを含む、請求項１０に記載の方法。
12. 第１のピーク間レベルを伴う第１のＡＣ電圧Ｖａｃ１を印加して前記Ｒ０値又はＲ０ｄ値を取得し、前記第１のピーク間値よりも大きい第２のピーク間値を伴う第２のＡＣ電圧Ｖ_ＡＣを印加して前記パワー半導体の前記ゲート抵抗を加熱し、前記Ｒ１値又はＲ１ｄ値を取得する、請求項１１に記載の方法。
13. 前記パワー半導体の前記ゲート／エミッタ又はゲート／ソースと前記ＡＣ源とを含む回路内に値Ｒｍｅａｓを伴う抵抗を設けることと、前記ＡＣ電圧Ｖ_ＡＣを５Ｖ～４０Ｖのパルスとして注入して前記内部ゲート抵抗を加熱することと、前記抵抗の端における第１の電圧Ｖｍｅａｓを前記ＡＣ源の第１のピークレベルにおける第１のパラメーターＫｖ０として測定して、Ｒ０値をＲ０＝Ｒｍｅａｓ・（Ｖ_ＡＣ／Ｋ_ｖ０－１）として計算することと、前記抵抗の端における第２の電圧Ｖｍｅａｓを前記ＡＣ源の最後のピークレベルにおける第２のパラメーターＫｖ１として測定して、Ｒ１値をＲ１＝Ｒｍｅａｓ・（Ｖ_ＡＣ／Ｋ_ｖ１－１）として計算することと、前記測定及び計算を繰り返してＲ０ｄ値及びＲ１ｄ値を取得することとを含む、請求項１０に記載の方法。
14. 前記パワー半導体の接合部温度に関連する前記パラメーターＫＸｙは、前記パワー半導体の前記接合部温度ＴＸｙであり、ここで、Ｘは０又は１に等しく、ｙはヌル又はｄである、請求項１～９のいずれか１項に記載の方法。
15. 前記電圧Ｖ_ＡＣは、加熱信号によって変調された前記電力成分の制御信号から発せられる、請求項１～１４のいずれか１項に記載の方法。
16. パワー半導体に対する制御装置であって、前記パワー半導体の前記ゲート／ソース接合部又はゲート／エミッタ接合部での前記パワー半導体の整流を可能にする周波数よりも高い周波数ｆ１を伴うＡＣ電圧Ｖ_ＡＣを生成及び注入する手段と、前記パワー半導体の寿命の選択した時点における前記半導体の温度又は熱感度パラメーターを測定する手段と、結果として生じる熱抵抗変化ΔＲ_Ｔｈを、請求項１～１５のいずれか１項に記載の方法により、前記半導体の寿命にわたって計算するコンピューター手段とを備える、パワー半導体に対する制御装置。
17. 前記熱感度パラメーターは、前記パワー半導体の内部ゲート抵抗であり、前記制御装置は、前記ＡＣ電圧Ｖ_ＡＣ注入回路の供給源分岐において電圧検知手段を含む、請求項１６に記載のパワー半導体に対する制御装置。