JP2023549566A - シリアルバスシステム用の加入者局およびシリアルバスシステムでの通信方法 - Google Patents

Abstract

シリアルバスシステム（１）用の加入者局（１０；３０）およびシリアルバスシステム（１）での通信方法が提供される。加入者局（１０；３０）は、前記バスシステム（１）の加入者局（１０；２０；３０）と少なくとも１つの他の加入者局（１０；２０；３０）との通信を制御するため、および前記バスシステム（１）のバス（４０）から受信された信号（ＶＤＩＦＦ）を評価するための通信制御デバイス（１１；３１）であり、第１の通信フェーズ（４５１）におけるビット時間（ｔ＿ｂｔ１）が、第２の通信フェーズ（４５２）におけるビット時間（ｔ＿ｂｔ２）とは異なり得る、通信制御デバイス（１１；３１）を備え、前記通信制御デバイス（１１；３１）が、他の加入者局（１０；２０；３０）によって生成された送信信号（ＴｘＤ＿ＴＣ）に基づく、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）を、所定のフレーム（４５０；４５０Ａ）に従ってサンプリングして評価するように設計されている。

Description

本発明は、高いデータレート、高い融通性、および高いエラーロバスト性で動作するシリアルバスシステム用の加入者局およびシリアルバスシステムでの通信方法に関する。

例えば車両でのセンサと制御機器との間の通信用バスシステムは、技術的設備または車両の機能の数に応じて、大きいデータ量の伝送を可能にすべきである。ここで、多くの場合、データを送信側から受信側に従来よりも速く伝送することができ、必要に応じて大きなデータパケットも伝送可能であることが求められる。

現在、車両ではバスシステムが導入段階であり、このバスシステムでは、ＣＡＮ ＦＤを使用したＣＡＮプロトコル仕様として、規格ＩＳＯ１１８９８－１：２０１５でのメッセージとしてデータが伝送される。メッセージは、センサ、制御機器、送信機などのバスシステムのバス加入者間で伝送される。このために、メッセージは、２つの通信フェーズ間で切り替えられるフレームでバスに送信される。第１の通信フェーズ（調停）では、バスシステムのどの加入者局が、後続の第２の通信フェーズ（データフェーズまたは使用データの送信）でフレームをバスに送信してよいかが交渉される。ＣＡＮ ＦＤは、多くの製造業者によって、車両において最初の段階では５００ｋｂｉｔ／ｓの調停ビットレートおよび２Ｍｂｉｔ／ｓのデータビットレートで使用される。したがって、バスでの伝送中に、低速の動作モードと高速の動作モードとを切り替えなければならない。

第２の通信フェーズでさらに高いデータレートを可能にするために、ＣＡＮ ＦＤ用の後継バスシステムが現在開発されており、これは、ＣＡＮ ＸＬと呼ばれ、現在、組織ＣＡＮ ｉｎ Ａｕｔｏｍａｔｉｏｎ（ＣｉＡ）において標準化されている。ＣＡＮ ＸＬは、ＣＡＮバスを介する純粋なデータ輸送に加えて、機能的安全性（Ｓａｆｅｔｙ）、データセキュリティ（Ｓｅｃｕｒｉｔｙ）、サービス品質（ＱｏＳ＝Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ）など他の機能もサポートすべきである。これらは、自律走行車で必要とされる基本的な特性である。

ＣＡＮ ＸＬは、データフェーズにおいて、高いビットレート、例えば最大１５Ｍｂｉｔ／ｓまたはさらには２０Ｍｂｉｔ／ｓをサポートすべきである。これを達成するために、動作モードを切り替えることができる送信／受信デバイスが使用されて、データフェーズにおいて必要な高いビットレートを達成する。一方、調停フェーズでのビットレートは、調停を可能にするために約５００ｋｂｉｔ／ｓのままである。データフェーズで特に高いビットレートを使用できるようにするために、現在ＣＡＮ ＸＬ用に標準化されている送信／受信デバイスは、それらの動作モードを切り替えることができる。動作モード切替えの通知のためにさらなるポート（ピン）が必要とされないように、ＭＩＣＩモジュール（ＭＩＣＩ＝Ｍｅｄｉａ Ｉｎｄｅｐｅｎｄｅｎｔ ＣＡＮ Ｉｎｔｅｒｆａｃｅ）が、通信制御デバイス、特にそのプロトコルコントローラと送信／受信デバイスとの間で使用される。

ＣＡＮ ＸＬでは、通信制御デバイス、特にそのプロトコルコントローラは、送信／受信デバイスに、送信／受信デバイスがその動作モードを低速から高速、または高速から低速に切り替えなければならないことを通知する。通知のために、通信制御デバイス、特にそのプロトコルコントローラ、またはダウンストリームのＭＩＣＩモジュールは、ＰＷＭ符号化とも呼ばれるパルス幅変調による符号化を使用する。送信／受信デバイスは、ＣＡＮバス上で差分電圧として個々のビットをドライブできるようにするためにＰＷＭ復号化を実行する。

問題は、通信制御デバイスでのＰＷＭ符号化、および送信／受信デバイスでの対応するＰＷＭ復号化に時間がかかることである。したがって、送信を行う通信制御デバイスから受信を行う通信制御デバイスまでの伝播時間は、調停フェーズ中よりもデータフェーズ中およびデータフェーズの末尾でのＡＤＨビットにおいて長い。ＣＡＮ ＸＬフレームでのデータフェーズから調停フェーズへの遷移時に提供されるＤＡＳフィールド中、現在はバスを介して伝送されるメッセージの受信側（受信ノード）にすぎない加入者局は、送信を行う加入者局（送信ノード）と受信ノードとの間での短縮された伝播時間に同期しなければならない。しかし、ＤＡＳフィールドでこのために提供されるビットは、伝播時間の短縮により早期に終了することがある。それにより、受信ノードはあらゆる状況下でこのビットを確実にサンプリングできるわけではなく、したがって正しく同期することもできない。

その結果、データフェーズから調停フェーズに切り替わるときの短縮された伝播時間により生じる受信ノードでの位相誤差が残る。それにより、ＣＡＮ ＸＬプロトコルは機能しない、または高い信頼性でありロバストな通信は可能でない。

さらに、受信ノードが、ＤＡＳフィールドでのＡＨ１ビットを０としてサンプリングしたときに、現在送信されているフレームのフォーマットエラーを認識することが可能である。これにより、フレームは、受信ノードで無効として破棄される。これは系統的なエラーであり、特定のビットレート設定はＣＡＮ ＸＬでは可能でなく、他のビットレート設定はロバストに機能しないことを意味する。

したがって、本発明の課題は、前述した問題を解決するシリアルバスシステム用の加入者局およびシリアルバスシステムでの通信方法を提供することである。特に、特定のビットレートに関する例外なく高いデータレートにおいておよびフレーム当たりの使用データ量の増加時にも通信の高いエラーロバスト性を実現可能である、シリアルバスシステム用の加入者局およびシリアルバスシステムでの通信方法が提供される。

この課題は、請求項１の特徴を備えるシリアルバスシステム用の加入者局によって達成される。加入者局は、バスシステムの加入者局と少なくとも１つの他の加入者局との通信を制御するため、およびバスシステムのバスから受信された信号を評価するための通信制御デバイスであり、第１の通信フェーズにおけるビット時間が、第２の通信フェーズにおけるビット時間とは異なり得る、通信制御デバイスを備え、通信制御デバイスが、他の加入者局によって生成された送信信号に基づく、バスから受信された信号を、所定のフレームに従ってサンプリングして評価するように設計されており、所定のフレーム内で、第２の通信フェーズから第１の通信フェーズへの遷移を示す所定のフィールドが、所定のフィールドの開始とそれに続く立ち下がりエッジとの間に、論理値１を有する２つまたは３つのビットを有し、通信制御デバイスが、バスから受信された信号からサンプリングしたフレームを、フィールドの開始とそれに続く立ち下がりエッジとの間で論理値１を有する１つのビットのみがサンプリングされたか２つの連続するビットがサンプリングされたかに関係なく、所定のフレームとして、したがって所定のフィールドに関して有効として評価するように設計されており、通信制御デバイスが、所定のフィールドの立ち下がりエッジで同期を実行するように設計されている。

加入者局では、ＤＡＳフィールドに関するサンプリング規則がデータフェーズの最後に実装され、それにより、ＤＡＳフィールドでのＣＡＮ ＸＬ受信ノードがロバストに同期することができる。したがって、同期は、ビットタイミング構成または送信信号のパルス幅変調（ＰＷＭ）の構成に依存しなくなる。ここで、第２の通信フェーズ（データフェーズ）後のビットレート切替えは、第２の通信フェーズ（データフェーズ）から第１の通信フェーズ（調停フェーズ）への遷移時にも非常に高い信頼性で機能する。

したがって、加入者局で、ＣＡＮ ＸＬでの高い信頼性でありロバストな通信が可能にされる。これは、クロック許容差、ＰＷＭシンボル長、ビットタイミング設定、またはバスシステムの他のパラメータなどのシステムパラメータの極端な設定においても当てはまる。

さらに、有利には、前述の課題を解決するための加入者局の上述した構成は、複雑ではなく、したがって安価に実現可能である。
したがって、バスシステムにおける加入者局により、第１の通信フェーズで、ＣＡＮから知られている調停を維持し、しかしＣＡＮまたはＣＡＮ ＦＤに比べて伝送レートをさらに大幅に向上させることが可能である。

加入者局によって実施される方法は、バスシステム内にさらに少なくとも１つのＣＡＮ加入者局および／または少なくとも１つのＣＡＮ ＦＤ加入者局があり、これらがＣＡＮプロトコルおよび／またはＣＡＮ ＦＤプロトコルに従ってメッセージを送信する場合にも使用することができる。

加入者局の有利なさらなる形態は、従属請求項に記載されている。
一実施形態によれば、所定のフィールドは、第１の通信フェーズのビット時間を有する４つのビットを有し、所定のフィールドは、論理値１１０１を有するビットシーケンスを有し、通信制御デバイスは、バスから受信された信号内の論理値１を有するビットをサンプリングした後、フィールドの開始とそれに続く立ち下がりエッジとの間で、バスから受信された信号内で論理値０でサンプリングされ、予想されるビットシーケンス１１０１の遅くとも第３のビットに関してサンプリングされる次のビットを、予想されるビットシーケンス１１０１の第３のビットとして評価するように設計されている。

ここで、通信制御デバイスは、所定のフィールドの第１のビットが論理的な１としてサンプリングされなかった場合、バスから受信された信号からサンプリングしたフレームを誤りとして評価するように設計されていてもよい。さらに、通信制御デバイスは、所定のフィールドの第１のビットが論理的な１としてサンプリングされる場合、ハード同期をアクティブにするように設計されていてもよい。

さらに、通信制御デバイスは、所定のフィールドの第１のビットも第２のビットも論理的な１としてサンプリングされなかった場合、バスから受信された信号からサンプリングしたフレームを誤りとして評価するように設計されていてもよい。ここで、通信制御デバイスは、所定のフィールドの第１のビットが論理的な０としてサンプリングされ、所定のフィールドの第２のビットが論理的な１としてサンプリングされた場合、または所定のフィールドの第１のビットが論理的な１としてサンプリングされ、所定のフィールドの第２のビットが論理的な０としてサンプリングされた場合、バスから受信された信号からサンプリングしたフレームを、所定のフィールドに関して誤りとしてではなく有効として評価するように設計されていてもよい。ここで、通信制御デバイスは、所定のフィールドの第１のビットが論理的な１としてサンプリングされる場合、または所定のフィールドの第２のビットが論理的な１としてサンプリングされる場合、ハード同期または同期をアクティブにするように設計されていてもよい。

別の形態によれば、所定のフィールドは、第１の通信フェーズのビット時間を有する５つのビットを有する。ここで、所定のフィールドは、可能であれば論理値１１１０１を有するビットシーケンスを有し、通信制御デバイス（１１；３１）は、バスから受信された信号内のビットシーケンスの第２のビットに関して論理値１を有するビットをサンプリングした後、バスから受信された信号内で論理値０でサンプリングされ、予想されるビットシーケンスの遅くとも第４のビットに関してサンプリングされる次のビットを、予想されるビットシーケンスの第４のビットとして評価するように設計されている。

さらに、通信制御デバイスは、バスから受信された信号からサンプリングしたフレームにおいて、所定のフィールドの第１のビットのサンプリングされた値を無視し、所定のフィールドの第３のビットに関して任意の値を誤りでないと評価するように設計されていてもよく、通信制御デバイスは、所定のフィールドの第２のビットが論理的な０としてサンプリングされた場合、バスから受信された信号からサンプリングしたフレームを誤りとして評価するように設計されている。さらに、通信制御デバイスは、所定のフィールドの第２のビットが論理的な１としてサンプリングされる場合、ハード同期をアクティブにするように設計されていてもよい。

可能であれば、加入者局は、バスシステムのバスに送信信号を送信するため、および／またはバスシステムのバスから信号を受信するための送信／受信デバイスをさらに備える。ここで、通信制御デバイスは、送信信号を生成するように設計されていてもよく、通信制御デバイスは、送信信号でのパルス幅変調によって、送信／受信デバイスがその動作モードを第１の通信フェーズで送信するための動作モードに、または第２の通信フェーズで送信するための動作モードに切り替えなければならないことを送信／受信デバイスに通知するように設計されている。

さらに、加入者局は、第１の通信フェーズにおいて、ドミナントバスレベルから、ドミナントバスレベルによって上書き可能であるレセシブバスレベルへのバスでの遷移を加速するための信号改良モジュールをさらに備えることができ、加入者局がバス上への送信信号の送信側であり、送信／受信デバイスが、通信制御デバイスが第２の通信フェーズで送信信号をバスシステムのバスに送信する動作モードから、通信制御デバイスが第１の通信フェーズで送信信号をバスシステムのバスに送信する動作モードに切り替わる場合、送信／受信デバイスは、第２の通信フェーズのバスレベルの１つから第１の通信フェーズのレセシブレベルへの遷移を加速するために信号改良モジュールをさらにアクティブにするように設計されていてもよい。

所定のフレームが、ＣＡＮ ＦＤと互換性があるように構成されていることが可能であり、第１の通信フェーズにおいて、バスシステムの加入者局のどれが、後続の第２の通信フェーズでバスへの少なくとも一時的に排他的で衝突のないアクセスを得るかが交渉される。

前述した加入者局はバスシステムの一部でよく、バスシステムは、バスと、バスを介して相互にシリアル通信することができるように互いに接続されている少なくとも２つの加入者局とを含む。ここで、少なくとも２つの加入者局のうちの少なくとも１つは、前述した加入者局である。

前述の課題は、請求項１６に記載のシリアルバスシステムでの通信方法によっても達成される。方法は、バスシステムの加入者局によって実施され、加入者局が、通信制御デバイスを有し、方法が、通信制御デバイスによって、バスシステムの加入者局と少なくとも１つの他の加入者局との通信を制御するステップと、バスシステムのバスから受信された信号を評価するステップであり、第１の通信フェーズにおけるビット時間が、第２の通信フェーズにおけるビット時間とは異なり得る、ステップとを含み、通信制御デバイスが、他の加入者局によって生成された送信信号に基づく、バスから受信された信号を、所定のフレームに従ってサンプリングして評価し、所定のフレーム内で、第２の通信フェーズから第１の通信フェーズへの遷移を示す所定のフィールドが、所定のフィールドの開始とその後の立ち下がりエッジとの間に、論理値１を有する２つまたは３つのビットを有し、通信制御デバイスが、バスから受信された信号からサンプリングしたフレームを、バスから受信された信号においてフィールドの開始とそれに続く立ち下がりエッジとの間で論理値１を有する１つのみのビットがサンプリングされたか２つの連続するビットがサンプリングされたかに関係なく、所定のフレームとして、したがって所定のフィールドに関して有効として評価するように設計されており、通信制御デバイスが、所定のフィールドの立ち下がりエッジで同期を実行する。

方法は、加入者局に関して上述したものと同じ利点を提供する。
本発明のさらなる可能な実装形態は、例示的実施形態に関して上述もしくは後述する特徴または実施形態の明示的に言及していない組合せも含む。ここで、当業者は、本発明のそれぞれの基本形態への改良または補完として個別の態様を追加することもできる。

以下、添付図面を参照し、例示的実施形態に基づいて、本発明をより詳細に述べる。

第１の例示的実施形態によるバスシステムの簡略ブロック図である。 第１の例示的実施形態による、バスシステムの加入者局が送信することができるメッセージの構造を説明するための図である。 第１の例示的実施形態によるバスシステムの加入者局の簡略的な概略ブロック図である。 第１の例示的実施形態による、加入者局におけるバス信号ＣＡＮ－ＸＬ＿ＨおよびＣＡＮ－ＸＬ＿Ｌの時間プロファイルを示す図である。 第１の例示的実施形態による、加入者局におけるバス信号ＣＡＮ－ＸＬ＿ＨおよびＣＡＮ－ＸＬ＿Ｌの差分電圧ＶＤＩＦＦの時間プロファイルを示す図である。 加入者局がメッセージの送信側であるときの、第１の例示的実施形態による加入者局のポートへのフレームの送信時に生じる信号の時間プロファイルを示し、メッセージの送信時に第１の通信フェーズから第２の通信フェーズへの送信／受信デバイスの動作モードの切替えが行われている図である。 加入者局がメッセージの送信側であるときの、第１の例示的実施形態による加入者局のポートへのフレームの送信時に生じる信号の時間プロファイルを示し、メッセージの送信時に第１の通信フェーズから第２の通信フェーズへの送信／受信デバイスの動作モードの切替えが行われている図である。 加入者局がメッセージの送信側であるときの、第１の例示的実施形態による加入者局のポートへのフレームの送信時に生じる信号の時間プロファイルを示し、メッセージの送信時に第１の通信フェーズから第２の通信フェーズへの送信／受信デバイスの動作モードの切替えが行われている図である。 加入者局がメッセージの送信側であるときの、第１の例示的実施形態による加入者局のポートへのフレームの送信時に生じる信号の時間プロファイルを示し、メッセージの送信時に第２の通信フェーズから第１の通信フェーズへの送信／受信デバイスの動作モードの切替えが行われている図である。 加入者局がメッセージの送信側であるときの、第１の例示的実施形態による加入者局のポートへのフレームの送信時に生じる信号の時間プロファイルを示し、メッセージの送信時に第２の通信フェーズから第１の通信フェーズへの送信／受信デバイスの動作モードの切替えが行われている図である。 加入者局がメッセージの送信側であるときの、第１の例示的実施形態による加入者局のポートへのフレームの送信時に生じる信号の時間プロファイルを示し、メッセージの送信時に第２の通信フェーズから第１の通信フェーズへの送信／受信デバイスの動作モードの切替えが行われている図である。 別の加入者局がメッセージの送信側であり、ここで図９～図１１に従って信号を生成する場合、受信ノードがその受信ポートで受信信号として見る信号状態の時間プロファイルを示す図である。 別の加入者局がメッセージの送信側であり、ここで図９～図１１に従って信号を生成する場合、受信ノードがその受信ポートで受信信号として予想する信号状態の時間プロファイルを示す図である。 第２の例示的実施形態によるバスシステムの加入者局の概略ブロック図である。 第３の例示的実施形態によるバスシステムの加入者局の概略ブロック図である。 第３の例示的実施形態によるバスシステムの加入者局によって送信することができるメッセージの構造を具体的に説明するための図である。

図面中、特に指示のない限り、同一の要素または機能的に同一の要素には同じ参照符号が付されている。
図１は、例としてバスシステム１を示し、バスシステム１は、特に基本的には、以下に述べるように、ＣＡＮバスシステム、ＣＡＮ ＦＤバスシステム、ＣＡＮ ＸＬバスシステム、および／またはそれらの変形システムのために設計されている。バスシステム１は、特に自動車や航空機などの車両、または病院などで使用することができる。

図１では、バスシステム１は、多数の加入者局１０、２０、３０を有し、多数の加入者局１０、２０、３０は、それぞれが、第１のバスワイヤ４１および第２のバスワイヤ４２を備えたバス４０に接続されている。バスワイヤ４１、４２は、ＣＡＮ＿ＨおよびＣＡＮ＿ＬまたはＣＡＮ－ＸＬ＿ＨおよびＣＡＮ－ＸＬ＿Ｌと呼ばれてもよく、送信状態での信号に関して、ドミナントレベルのカップリング後またはレセシブレベルもしくは他のレベルの生成後に電気信号伝送に使用される。バス４０を介して、信号の形式でのメッセージ４５、４６を個々の加入者局１０、２０、３０間でシリアル伝送可能である。図１のギザギザの黒いブロック矢印によって示されるように、バス４０での通信中にエラーが発生した場合、任意選択でエラーフレーム４７（エラーフラグ）が送信されてもよい。加入者局１０、２０、３０は、例えば自動車の制御機器、センサ、表示装置などである。

図１に示されるように、加入者局１０は、通信制御デバイス１１、送信／受信デバイス１２、および位相誤差補償モジュール１５を有する。加入者局２０は、通信制御デバイス２１、送信／受信デバイス２２、および任意選択で位相誤差補償モジュール２５を有する。加入者局３０は、通信制御デバイス３１、送信／受信デバイス３２、および位相誤差補償モジュール３５を有する。加入者局１０、２０、３０の送信／受信デバイス１２、２２、３２は、図１には図示されていないが、それぞれバス４０に直接接続されている。

通信制御デバイス１１、２１、３１は、それぞれの加入者局１０、２０、３０と、バス４０に接続されている加入者局１０、２０、３０のうちの少なくとも１つの他の加入者局とのバス４０を介した通信をそれぞれ制御する働きをする。

通信制御デバイス１１、３１は、例えば修正されたＣＡＮメッセージ４５である第１のメッセージ４５の作成および読取りを行う。ここで、修正されたＣＡＮメッセージ４５は、図２を参照してより詳細に述べるＣＡＮ ＸＬフォーマットに基づいて構成されており、ＣＡＮ ＸＬフォーマットでは、それぞれの位相誤差補償モジュール１５、３５が使用される。さらに、通信制御デバイス１１、３１は、必要に応じて、ＣＡＮ ＸＬメッセージ４５またはＣＡＮ ＦＤメッセージ４６を送信／受信デバイス３２に対して提供する、または送信／受信デバイス３２から受信するように実装されていてもよい。この場合にも、それぞれの位相誤差補償モジュール１５、３５が使用される。したがって、通信制御デバイス１１、３１は、第１のメッセージ４５または第２のメッセージ４６の作成および読取りを行い、ここで、第１および第２のメッセージ４５、４６は、それらのデータ伝送規格が異なり、すなわちこの場合にはＣＡＮ ＸＬまたはＣＡＮ ＦＤである。

通信制御デバイス２１は、ＩＳＯ１１８９８－１：２０１５に準拠した従来のＣＡＮコントローラのように、すなわちＣＡＮ ＦＤ許容の従来型ＣＡＮコントローラまたはＣＡＮ ＦＤコントローラのように実装されていてもよい。さらに、任意選択で位相誤差補償モジュール２５があり、位相誤差補償モジュール１５、３５と同じ機能を有する。通信制御デバイス２１は、第２のメッセージ４６、例えばＣＡＮ ＦＤメッセージ４６の作成および読取りを行う。ＣＡＮ ＦＤメッセージ４６には、０～６４データバイトが含まれていることがあり、これらはさらに、従来型ＣＡＮメッセージよりも明らかに速いデータレートで伝送される。特に、通信制御デバイス２１は、従来のＣＡＮ ＦＤコントローラのように実装されている。

送信／受信デバイス２２は、ＩＳＯ１１８９８－１：２０１５に準拠した従来のＣＡＮトランシーバ、またはＣＡＮ ＦＤトランシーバのように実装されていてもよい。送信／受信デバイス１２、３２は、必要に応じて、関連する通信制御デバイス１１、３１に対してＣＡＮ ＸＬフォーマットに従ってメッセージ４５を提供する、もしくは現在のＣＡＮ ＦＤフォーマットに従ってメッセージ４６を提供するように、または関連する通信制御デバイス１１、３１からメッセージを受信するように実装されていてもよい。

２つの加入者局１０、３０を用いて、ＣＡＮ ＸＬフォーマットでのメッセージ４５の作成および伝送、ならびにそのようなメッセージ４５の受信を実現可能である。
図２は、メッセージ４５に関してＣＡＮ ＸＬフレーム４５０を示し、ＣＡＮ ＸＬフレーム４５０は、通信制御デバイス１１によって送信／受信デバイス１２のために、バス４０への送信用に提供される。この場合、通信制御デバイス１１は、図２にも示されているように、この例示的実施形態ではＣＡＮ ＦＤと互換性があるものとしてフレーム４５０を作成する。同じことが、加入者局３０の通信制御デバイス３１および送信／受信デバイス３２にも同様に当てはまる。

図２によれば、バス４０でのＣＡＮ通信のためのＣＡＮ ＸＬフレーム４５０は、異なる通信フェーズ４５１、４５２、すなわち調停フェーズ４５１およびデータフェーズ４５２に分割されている。フレーム４５０は、スタートビット（ＳＯＦ）の後に、調停フィールド４５３、通信フェーズ４５１、４５２間の切替えのためのＡＤＳフィールド１５１０を有する制御フィールド４５４、データフィールド４５５、チェックサムフィールド４５６、ならびに通信フェーズ４５２、４５１間の切替えのためのＤＡＳフィールド１５２０があるフレーム終端フィールド４５７を有する。その後、フレーム終了フィールドＥＯＦが続く。

調停フェーズ４５１において、調停フィールド４５３での例えばビットＩＤ２８～ＩＤ１８を有する識別子（ＩＤ）を用いて、どの加入者局１０、２０、３０がメッセージ４５、４６を最高の優先順位で送信したいか、したがって後続の時間に関して後続のデータフェーズ４５２で送信するためにバスシステム１のバス４０への排他的なアクセスを得るかが、ビット毎に加入者局１０、２０、３０間で交渉される。調停フェーズ４５１では、ＣＡＮおよびＣＡＮ－ＦＤと同様に物理層が使用される。物理層は、既知のＯＳＩモデル（オープンシステム相互接続モデル）のビット伝送層または層１に対応する。

フェーズ４５１中の重要な点は、既知のＣＳＭＡ／ＣＲ法が使用されることであり、ＣＳＭＡ／ＣＲ法は、より優先順位の高いメッセージ４５、４６が破壊されることなく、加入者局１０、２０、３０がバス４０に同時にアクセスすることを許可する。これにより、さらなるバス加入者局１０、２０、３０がバスシステム１に比較的容易に追加され得、これは非常に有利である。

ＣＳＭＡ／ＣＲ法により、バス４０にいわゆるレセシブ状態が存在することになり、このレセシブ状態は、バス４０で他の加入者局１０、２０、３０がドミナント状態で上書きされ得る。レセシブ状態では、個々の加入者局１０、２０、３０で高抵抗挙動が生じており、これは、バス回路の寄生と組み合わさって、より長い時定数をもたらす。これは、今日のＣＡＮ－ＦＤ物理層の最大ビットレートに対する、実際の車両での使用において現在約２メガビット／秒の制限を導く。

データフェーズ４５２では、制御フィールド４５４の一部に加えて、データフィールド４５５からのＣＡＮ－ＸＬフレームの使用データまたはメッセージ４５、ならびにチェックサムフィールド４５６が送信される。その後、ＤＡＳフィールド１５２０が続き、ＤＡＳフィールド１５２０は、データフェーズ４５２からデータフェーズ４５１に切り替えて戻すために使用される。

加入者局１０が送信側として調停に勝ち、したがって加入者局１０が送信側として送信のためにバスシステム１のバス４０への排他的アクセスを有したときに初めて、メッセージ４５の送信側は、バス４０へのデータフェーズ４５２のビットの送信を開始する。

ごく一般に、ＣＡＮまたはＣＡＮ ＦＤと比較して、ＣＡＮ ＸＬを用いるバスシステムでは以下：
ａ）ＣＡＮおよびＣＡＮ ＦＤのロバスト性および使いやすさに寄与する実証済みの特性、特に識別子を用いたフレーム構造およびＣＳＭＡ／ＣＲ法による調停の採用および場合によっては適応、
ｂ）特に毎秒約１０メガビットへの正味データ伝送レートの増加、
ｃ）特に約２キロバイトまたは任意の他の値への、フレーム当たりの使用データのサイズの増加、
の異なる特性が実現され得る。

図２に示されるように、加入者局１０は、第１の通信フェーズとしての調停フェーズ４５１において、部分的に、特にＦＤＦビット（これを含む）まで、ＩＳＯ１１８９８－１：２０１５に従ってＣＡＮ／ＣＡＮ－ＦＤから知られているフォーマットを使用する。それに対し、加入者局１０は、ＦＤＦビット以降、第１の通信フェーズと、第２の通信フェーズであるデータフェーズ４５２とにおいて、以下で述べるＣＡＮ ＸＬフォーマットを使用する。

この例示的実施形態では、ＣＡＮ ＸＬとＣＡＮ ＦＤとに互換性がある。ここで、ＣＡＮ ＦＤから知られている、以下でＸＬＦビットと呼ばれるｒｅｓビットが、ＣＡＮ ＦＤフォーマットからＣＡＮ ＸＬフォーマットに切り替えるために使用される。したがって、ＣＡＮ ＦＤとＣＡＮ ＸＬとのフレームフォーマットは、ｒｅｓビットまたはＸＬＦビットまで同じである。受信側は、ｒｅｓビットにおいて初めて、どのフォーマットでフレーム４５０が送信されるかを認識する。ＣＡＮ ＸＬ加入者局、すなわちここでは加入者局１０、３０は、ＣＡＮ ＦＤもサポートする。

１１ビットの識別子ＩＤ２８～ＩＤ１８が使用される図２に示されるフレーム４５０の代替として、任意選択で、２９ビットの識別子が使用されるＣＡＮ ＸＬ拡張フレームフォーマットも可能である。ＣＡＮ ＸＬ拡張フレームフォーマットは、ＦＤＦビットまでは、ＩＳＯ１１８９８－１：２０１５からの既知のＣＡＮ ＦＤ拡張フレームフォーマットと同一である。

図２によれば、フレーム４５０は、ＳＯＦビットからＦＤＦビット（これを含む）まで、ＩＳＯ１１８９８－１：２０１５に準拠したＣＡＮ ＦＤベースフレームフォーマットと同一である。したがって、既知の構造は、本明細書でさらには説明しない。図２において下側の線が太い線分で示されているビットは、フレーム４５０でドミナントまたは「０」として送信される。図２において上側の線が太い線分で示されているビットは、フレーム４５０でレセシブまたは「１」として送信される。ＣＡＮ ＸＬデータフェーズ４５２では、レセシブレベルとドミナントレベルの代わりに対称的な「１」と「０」のレベルが使用される。

一般に、フレーム４５０の生成には２つの異なるスタッフィング規則が使用される。調停フィールド４５３でのＦＤＦビットの前まではＣＡＮ ＦＤの動的ビットスタッフィング規則が適用され、したがって、連続する５つの同一のビットの後に反転スタッフビットが挿入されている。データフェーズ４５２で、ＦＣＰフィールドの前までは固定スタッフィング規則が適用され、したがって、固定数のビットの後に固定スタッフビットが挿入されている。代替として、ただ１つのスタッフビットの代わりに、２つ以上のビットが固定スタッフビットとして挿入されてもよい。

フレーム４５０では、ＦＤＦビットの直後にＸＬＦビットが続き、ＸＬＦビットは、その位置から、前述したようにＣＡＮ ＦＤベースフレームフォーマットでの「ｒｅｓビット」に対応する。ＸＬＦビットは、１、すなわちレセシブとして送信されるとき、それによりフレーム４５０をＣＡＮ ＸＬフレームとして識別する。ＣＡＮ ＦＤフレームの場合、通信制御デバイス１１は、ＸＬＦビットを０、すなわちドミナントとして設定する。

ＸＬＦビットの後、フレーム４５０でｒｅｓＸＬビットが続き、ｒｅｓＸＬビットは、将来の使用のためのドミナントビットである。ｒｅｓＸＬは、フレーム４５０に関して、０、すなわちドミナントとして送信されなければならない。しかし、加入者局１０がｒｅｓＸＬビットを１、すなわちレセシブとして受信した場合、受信を行う加入者局１０は、ＣＡＮ ＦＤメッセージ４６でｒｅｓ＝１に関して行われるのと同様に、例えばプロトコル例外状態になる。代替として、ｒｅｓＸＬビットは正反対に定義されていてもよく、すなわち、１、すなわちレセシブとして送信されることになる。この場合、受信を行う加入者局は、ドミナントｒｅｓＸＬビットでプロトコル例外状態になる。

ｒｅｓＸＬビットの後、フレーム４５０で、所定のビットシーケンスが符号化されるシーケンスＡＤＳ（調停データスイッチ）が続く。このビットシーケンスは、調停フェーズ４５１のビットレート（調停ビットレート）からデータフェーズ４５２のビットレート（データビットレート）への単純で確実な切替えを可能にする。ＡＤＳフィールド１５１０の第１のビットは、ＡＤＨビットである。任意選択で、ＡＤＨビット内で送信／受信デバイス１２、３２の動作モードが切り替えられる。送信／受信デバイスの任意選択の動作モードの切替え、およびＡＤＨビット中のそれに関連するレベル変動にも関わらず、ＡＤＨビットは、少なくともその最後の部分、例えば最後の５０％のビットでは論理的な１としてバスに送信される。ＡＤＨビットは、調停フェーズ４５１の最後のビットである。次の３つのビットＤＨ１、ＤＨ２、およびＤＬ１は、すでにデータビットレートで送信される。したがって、ＣＡＮ ＸＬでのビットＤＨ１、ＤＨ２、およびＤＬ１は、データフェーズ４５２の時間的に短いビットである。ビットＤＨ１とＤＨ２は、それぞれ論理値１を有する。最後のビットは、論理値０を有するビットＤＬ１である。受信ノードは、ビットレート切替え後、ビットＤＬ１の開始時の立ち下がりエッジに同期する。ＡＤＳフィールド１５１０は、第１の通信フェーズ４５１から第２の通信フェーズ４５２に遷移するために使用される。

シーケンスＡＤＳの後に、フレーム４５０で、データフィールド４５５の内容を特徴付けるＳＤＴフィールドが続く。ＳＤＴフィールドの内容は、データフィールド４５５に含まれている情報のタイプを提示する。例えば、ＳＤＴフィールドは、データフィールド４５５に「インターネットプロトコル」（ＩＰ）フレーム、またはトンネルされたイーサネットフレームもしくは他のフレームがあるかどうかを提示する。

ＳＤＴフィールドにＳＥＣフィールドが続き、ＳＥＣフィールドは、フレーム４５０がＣＡＮセキュリティプロトコルで保護されているか否かを提示する。ＳＥＣフィールドは１ビット幅であり、ＳＤＴフィールドと同様に、データフィールド４５５に含まれている情報のタイプを提示する機能を有する。

ＳＥＣフィールドの後にＤＬＣフィールドが続く。ＤＬＣフィールドにはデータ長コード（ＤＬＣ＝Ｄａｔａ Ｌｅｎｇｔｈ Ｃｏｄｅ）が挿入され、データ長コードは、フレーム４５０のデータフィールド４５５内のデータバイト数を提示する。データフィールド４５５内のデータバイト数は、１からデータフィールド４５５の最大バイト数またはデータフィールド長までの任意の値を取ることができる。最大データフィールド長が特に２０４８ビットである場合、ＤＬＣ＝０が１バイトのデータフィールド長を意味し、ＤＬＣ＝２０４７が２０４８バイトのデータフィールド長を意味すると仮定して、データ長コード（ＤＬＣ）は１１ビットを必要とする。代替として、例えばＣＡＮの場合のように、長さ０のデータフィールド４５５が許可されていてもよい。この場合、ＤＬＣ＝０は、例えば、０バイトを有するデータフィールド長を符号化する。符号化可能な最大データフィールド長は、例えば１１ビットでは、（２^１１）－１＝２０４７である。

ＤＬＣフィールドの後、フレーム４５０でＳＢＣビットカウンタフィールド（Ｓｔｕｆｆ－Ｂｉｔ－Ｃｏｕｎｔ）が続く。このフィールドでは、調停フィールド４５３で送信された動的スタッフビットの数が提示されている。受信ノードは、ＳＢＣビットカウンタフィールドの情報を使用して、受信ノードが正しい数の動的スタッフビットを受信したかどうかをチェックする。

ＳＢＣビットカウンタフィールドの後には、プリフェイスＣＲＣとも呼ばれるプリアンブルチェックサムＰＣＲＣが続く。プリアンブルチェックサムＰＣＲＣは、フレーム４５０のフレームフォーマット、すなわち、プリアンブルチェックサムＰＣＲＣの開始までのすべての動的スタッフビットおよび任意選択で固定スタッフビットを含む、プリアンブルチェックサムＰＣＲＣの開始までのＳＯＦビットを備えた、フレーム４５０の開始からのすべての可変ビットを保護するためのチェックサムである。プリアンブルチェックサムＰＣＲＣの長さ、したがって巡回冗長検査（ＣＲＣ）に従ったチェックサム多項式の長さは、所望のハミング距離に対応して選択することができる。

プリアンブルチェックサムＰＣＲＣの後に、フレーム４５０で、フィールドＶＣＩＤ（Ｖｉｒｔｕａｌ ＣＡＮ Ｂｕｓ ＩＤ）が続く。ＶＣＩＤフィールドは、１バイトの長さを有する。ＶＣＩＤフィールドには、仮想ＣＡＮバスの番号が含まれている。

フィールドＶＣＩＤの後、フレーム４５０で、フィールドＡＦ（Ａｃｃｅｐｔａｎｃｅ Ｆｉｅｌｄ）が続く。ＡＦフィールドは、３２ビットの長さを有する。ＡＦフィールドには、アクセプタンスフィルタリング用のアドレスまたは他の値が含まれる。

フィールドＡＦの後に、フレーム４５０で、データフィールド４５５（Ｄａｔａ Ｆｉｅｌｄ）が続く。データフィールド４５５はＰバイトＢからなり、ここで、Ｐは、前述したようにＤＬＣフィールドに符号化されている。Ｐは、１以上の自然数である。

データフィールド４５５の後に、フレーム４５０で、フレームチェックサムＦＣＲＣおよびＦＣＰフィールドを備えたチェックサムフィールド４５６が続く。フレームチェックサムＦＣＲＣは、例えば３２ビットを有するフレームチェックサムＦＣＲＣのビットからなる。フレームチェックサムＦＣＲＣ、したがってＣＲＣ多項式の長さは、所望のハミング距離に対応して選択することができる。フレームチェックサムＦＣＲＣは、フレーム４５０全体を保護する。代替として、任意選択で、データフィールド４５５のみがフレームチェックサムＦＣＲＣによって保護されている。

フレームチェックサムＦＣＲＣの後に、フレーム４５０でＦＣＰフィールドが続き、ここで、ＦＣＰ＝フレームチェックパターンである。ＦＣＰフィールドは、特にビットシーケンス１１００を備えた４つのビットからなる。受信ノードは、ＦＣＰフィールドを用いて、受信ノードが送信データストリームとビット同期しているかどうかをチェックする。さらに、受信ノードは、ＦＣＰフィールドの立ち下がりエッジに同期する。

ＦＣＰフィールドの後に、フレーム終端フィールド４５７が続く。フレーム終端フィールド４５７は、２つのフィールド、すなわち、ＤＡＳフィールド１５２０と、少なくとも１つのビットＡＣＫおよびビットＡＣＫ－Ｄｌｍを備えた確認フィールドまたはＡＣＫフィールドとからなる。

ＤＡＳフィールド１５２０は、シーケンスＤＡＳ（Ｄａｔａ Ａｒｂｉｔｒａｔｉｏｎ Ｓｗｉｔｃｈ；データ調停スイッチ）を含み、シーケンスＤＡＳに所定のビットシーケンスが符号化される。ビットシーケンスＤＡＨ、ＡＨ１、ＡＬ１は、データフェーズ４５２のデータビットレートから調停フェーズ４５１の調停ビットレートへの簡単で安全な切替えを可能にする。さらに、ＤＡＳフィールド１５２０中、送信／受信デバイス１２、３２の動作モードは、任意選択で動作モードＦＡＳＴから動作モードＳＬＯＷに切り替えられる。ＤＡＳフィールド１５２０は、図２では、ビットＤＡＨ、ＡＨ１、ＡＬ１、ＡＨ２を有する。ビットＡＨ２は、確認フィールド（ＡＣＫ）に対するスペースホルダとして働く。ＤＡＳフィールドは、少なくとも３つのビットを有する。図２の例では、シーケンスＤＡＳのビットシーケンスは、それぞれ論理値１を有する調停ビットＤＡＨおよび調停ビットＡＨ１を有する。ＤＡＨビット内で、物理層、すなわち送信／受信デバイス１２、３２の動作モードは、ＦＡＳＴ＿ＴＸまたはＦＡＳＴ＿ＲＸからＳＬＯＷに切り替えられる。ビットＡＨ１には、ビットＡＬ１（論理的な０）およびビットＡＨ２（論理的な１）が続く。２つのビットＤＡＨおよびＡＨ１により、送信／受信デバイス１１の動作モード切替えに十分な時間があり、すべての加入者局１０、３０がＡＬ２ビット（論理的な０）の開始時のエッジの前に１調停ビット時間よりも大幅に長いレセシブレベルを見ることが保証される。これにより、現在バスでの通信に再統合されているバスシステムの加入者局の確実な同期が保証される。

フレーム終端フィールド４５７では、ＤＡＳフィールド１５２０のシーケンス後に確認フィールド（ＡＣＫ）が続く。確認フィールドで、フレーム４５０の正しい受信の肯定応答または否定応答のためのビットが設けられている。図２の例では、代替としてＡＣＫスロットとも呼ぶことができ、任意選択で複数のビットを有するＡＣＫビットと、ＡＣＫｄｌｍビットとが設けられている。任意選択で、さらに、ＮＡＣＫビットおよびＮＡＣＫ－ｄｌｍビットもあり得る。受信を行う加入者局１０、３０は、フレーム４５０を正しく受信した場合、ＡＣＫビットをドミナントとして送信する。送信を行う加入者局は、ＡＣＫビットをレセシブとして送信する。したがって、ＡＣＫビットまたはＡＣＫスロットは、受信ノードからのフィードバックのためのプレースホルダである。したがって、フレーム４５０でバス４０に元々送信されたビットが、受信を行う加入者局１０、３０によって上書きされ得る。ＡＣＫ－ｄｌｍビットは、他のフィールドから分離するために使用されるレセシブビットとして送信される。ＮＡＣＫビットおよびＮＡＣＫ－ｄｌｍビットは、受信を行う加入者局がフレーム４５０の正しくない受信をバス４０で通知できるようにするために使用される。これらのビットの機能は、ＡＣＫビットおよびＡＣＫ－ｄｌｍビットの機能と同様である。

フレーム終端フィールド４５７の後に、フレーム４５０で、終了フィールド（ＥＯＦ＝Ｅｎｄ ｏｆ Ｆｒａｍｅ）が続く。終了フィールド（ＥＯＦ）のビットシーケンスは、フレーム４５０の最後を特徴付けるために使用される。終了フィールド（ＥＯＦ）は、フレーム４５０の最後に８つのレセシブビットが送信されるようにする。これは、フレーム４５０内で生じ得ないビットシーケンスである。それにより、加入者局１０、２０、３０によってフレーム４５０の終了が確実に認識され得る。

終了フィールド（ＥＯＦ）は、ＡＣＫビットでドミナントビットが見られたか、それともレセシブビットが見られたかに応じて異なる長さを有する。送信を行う加入者局がＡＣＫビットをドミナントとして受信したとき、終了フィールド（ＥＯＦ）は７つのレセシブビットを有する。そうでない場合には、終了フィールド（ＥＯＦ）は、５つだけのレセシブビットの長さである。

終了フィールド（ＥＯＦ）の後、フレーム４５０で、図２には図示されていないフレーム間スペース（ＩＦＳ－Ｉｎｔｅｒ Ｆｒａｍｅ Ｓｐａｃｅ）が続く。このフレーム間スペース（ＩＦＳ）は、ＩＳＯ１１８９８－１：２０１５に対応したＣＡＮ ＦＤの場合と同様に設計されている。

図３は、通信制御デバイス１１、送信／受信デバイス１２、および通信制御デバイス１１の一部である位相誤差補償モジュール１５を備えた加入者局１０の基本構造を示す。加入者局３０は、図３に示されるのと同様に構成されているが、図１による位相誤差補償モジュール３５は、通信制御デバイス３１および送信／受信デバイス３２から独立して配置されている。したがって、加入者局３０について個別には述べない。

図３によれば、加入者局１０は、通信制御デバイス１１および送信／受信デバイス１２に加えて、通信制御デバイス１１が割り当てられているマイクロコントローラ１３と、システムＡＳＩＣ１６（ＡＳＩＣ＝特定用途向け集積回路）とを有する。システムＡＳＩＣ１６は、代替として、加入者局１０の電子回路アセンブリに必要な複数の機能が組み合わされたシステムベースチップ（ＳＢＣ）であってもよい。システムＡＳＩＣ１６には、送信／受信デバイス１２に加えて、送信／受信デバイス１２に電気エネルギーを供給するエネルギー供給デバイス１７が設置される。通常、エネルギー供給デバイス１７は、５Ｖの電圧ＣＡＮ＿Ｓｕｐｐｌｙを送達する。しかし、要件に応じて、エネルギー供給デバイス１７は、異なる値を有する異なる電圧を送達することができる。追加または代替として、エネルギー供給デバイス１７は、電源として設計されていてもよい。

位相誤差補償モジュール１５は、所定のＤＡＳフィールド１５２０および任意選択でさらに図２のＡＤＳフィールド１５１０をフレーム４５０に挿入する挿入ブロック１５１と、通知ブロック１５２とを有する。ブロック１５１、１５２については以下でより詳細に述べる。

送信／受信デバイス１２は、送信モジュール１２１および受信モジュール１２２、ならびに任意選択で信号改良モジュール１２５をさらに有する。以下では常に送信／受信デバイス１２に言及するが、代替として、送信モジュール１２１の外部の別個のデバイスに受信モジュール１２２を設けることも可能である。送信モジュール１２１および受信モジュール１２２は、従来の送信／受信デバイス２２と同様に構成されていてもよい。送信モジュール１２１は、特に、少なくとも１つの演算増幅器および／または少なくとも１つのトランジスタを有することができる。受信モジュール１２２は、特に、少なくとも１つの演算増幅器および／または少なくとも１つのトランジスタを有することができる。

送信／受信デバイス１２は、バス４０、より正確に言うとＣＡＮ＿ＨまたはＣＡＮ－ＸＬ＿Ｈ用のバス４０の第１のバスワイヤ４１、およびＣＡＮ＿ＬまたはＣＡＮ－ＸＬ＿Ｌ用のバス４０の第２のバスワイヤ４２に接続されている。第１および第２のバスワイヤ４１、４２に電気エネルギー、特に電圧ＣＡＮ－Ｓｕｐｐｌｙを供給するためのエネルギー供給デバイス１７用の電圧供給が、少なくとも１つのポート４３を介して行われる。接地またはＣＡＮ＿ＧＮＤとの接続は、ポート４４を介して実現されている。第１および第２のバスワイヤ４１、４２は、終端抵抗４９で終端されている。

第１および第２のバスワイヤ４１、４２は、見やすくするために図３にはこの接続を示していないが、送信／受信デバイス１２において、送信機とも呼ばれる送信モジュール１２１だけでなく、受信機とも呼ばれる受信モジュール１２２にも接続されている。

バスシステム１の動作時、送信モジュール１２１は、通信制御デバイス１１の送信信号ＴＸＤまたはＴｘＤを、バスワイヤ４１、４２に関する対応する信号ＣＡＮ－ＸＬ＿ＨおよびＣＡＮ－ＸＬ＿Ｌに変換し、これらの信号ＣＡＮ－ＸＬ＿ＨおよびＣＡＮ－ＸＬ＿Ｌを、バス４０でＣＡＮ＿ＨおよびＣＡＮ＿Ｌ用のポートに送信する。

受信モジュール１２２は、図４によるバス４０から受信された信号ＣＡＮ－ＸＬ＿ＨおよびＣＡＮ－ＸＬ＿Ｌから、受信信号ＲＸＤまたはＲｘＤを生成し、図３に示されるように、これを通信制御デバイス１１に転送する。アイドルまたはスタンバイ状態（ＩｄｌｅまたはＳｔａｎｄｂｙ）を除いて、受信モジュール１２２を備えた送信／受信デバイス１２は、通常動作では、送信／受信デバイス１２がメッセージ４５の送信側であるか否かに関係なく、バス４０でのデータまたはメッセージ４５、４６の伝送を常にリッスンする。

図４の例によれば、信号ＣＡＮ－ＸＬ＿ＨおよびＣＡＮ－ＸＬ＿Ｌは、少なくとも調停フェーズ４５１において、ＣＡＮから知られているようにドミナントおよびレセシブバスレベル４０１、４０２を有する。バス４０に差分信号ＶＤＩＦＦ＝ＣＡＮ－ＸＬ＿Ｈ－ＣＡＮ－ＸＬ＿Ｌが生じ、これは、調停フェーズ４５１に関して図５に示されている。ビット時間ｔ＿ｂｔ１を有する信号ＶＤＩＦＦの個々のビットは、調停フェーズ４５１では例えば０．７Ｖの受信閾値Ｔ＿ａで認識され得る。データフェーズ４５２では、信号ＣＡＮ－ＸＬ＿ＨおよびＣＡＮ－ＸＬ＿Ｌのビットは、調停フェーズ４５１よりも速く、すなわち短いビット時間ｔ＿ｂｔ２で送信される。これは、図６～図９に基づいてより詳細に説明されている。したがって、データフェーズ４５２における信号ＣＡＮ－ＸＬ＿ＨおよびＣＡＮ－ＸＬ＿Ｌは、少なくともそれらのビットレートがより速いという点において、従来の信号ＣＡＮ＿ＨおよびＣＡＮ＿Ｌとは異なる。

図４での信号ＣＡＮ－ＸＬ＿Ｈ、ＣＡＮ－ＸＬ＿Ｌに関する状態４０１、４０２のシーケンス、およびそこから得られる図５の電圧ＶＤＩＦＦのプロファイルは、加入者局１０の機能を説明する目的のものにすぎない。バス状態４０１、４０２に関するデータ状態のシーケンスは、必要に応じて選択可能である。

任意選択で存在する信号改良モジュール１２５は、ＳＩＣ機能（ＳＩＣ＝Ｓｉｇｎａｌ Ｉｍｐｒｏｖｅｍｅｎｔ Ｃａｐａｂｉｌｉｔｙ；信号改良機能）を実行するように設計されている。ＳＩＣ機能は、調停フェーズ４５１で、ドミナント（図５の４０１）からレセシブ（図５の４０２）へのバスワイヤ上の差分電圧ＶＤＩＦＦの遷移が加速されるようにする。信号改良モジュール１２５は、送信／受信デバイス１２のＴＸＤ入力における０から１への遷移時にＳＩＣ機能をトリガする。ＳＩＣ機能（ＳＩＣ＝Ｓｉｇｎａｌ Ｉｍｐｒｏｖｅｍｅｎｔ Ｃａｐａｂｉｌｉｔｙ；信号改良機能）は、ドミナントおよびレセシブ信号状態を有する第１の動作モードＢ＿４５１（ＳＬＯＷ）中にのみアクティブである。

言い換えると、送信モジュール１２１は、第１の動作モードＢ＿４５１（ＳＬＯＷ）に切り替えられているとき、図４に従って、バス４０のバスラインの２つのバスワイヤ４１、４２に関して異なるバスレベルを備えたバス状態４０２として第１のデータ状態を生成し、バス４０のバスラインの２つのバスワイヤ４１、４２に関して同じバスレベルを備えたバス状態４０１として第２のデータ状態を生成する。

さらに、送信モジュール１２１は、データフェーズ４５２を含む第２の動作モードＢ＿４５２＿ＴＸ（ＦＡＳＴ＿ＴＸ）における信号ＣＡＮ－ＸＬ＿Ｈ、ＣＡＮ－ＸＬ＿Ｌの時間プロファイルのために、より高いビットレートでビットをバス４０に送信する。ＣＡＮ－ＸＬ＿ＨおよびＣＡＮ－ＸＬ＿Ｌ信号は、データフェーズ４５２でさらに、ＣＡＮ ＦＤの場合とは異なる物理層を用いて生成され得る。それにより、データフェーズ４５２でのビットレートは、ＣＡＮ ＦＤの場合よりもさらに増加させることができる。データフェーズ４５２でフレーム４５０の送信側ではない加入者局は、その送信／受信デバイスで第３の動作モードＢ＿４５２＿ＲＸ（ＦＡＳＴ＿ＲＸ）を設定する。

動作モードＢ＿４５１から動作モードＢ＿４５２＿ＴＸ（ＦＡＳＴ＿ＴＸ）または動作モードＢ＿４５２＿ＲＸ（ＦＡＳＴ＿ＲＸ）への切替えを通知するために、通信制御デバイス１１は、送信信号ＴｘＤのパルス幅変調（ＰＷＭ）を行う。この目的のために、通信制御デバイス１１は、ＣＡＮ ＸＬフレーム４５０の論理ビット毎に１つ以上のＰＷＭシンボルを使用する。基本的に、ＰＷＭシンボルは２つのフェーズ、すなわち０フェーズと１フェーズとからなる。さらに、ＰＷＭシンボルは２つの等しいエッジ（例えば、２つの立ち上がりエッジ）によって区切られる。

図３の位相誤差補償モジュール１５、特にその挿入ブロック１５１は、加入者局１０がフレーム４５０の送信側として動作するときに、ＤＡＳフィールド１５２０および任意選択でさらに図２のＡＤＳフィールド１５１０をフレーム４５０に挿入するために使用される。さらに、位相誤差補償モジュール１５、特にその通知ブロック１５２は、動作モードＢ＿４５１（ＳＬＯＷ）、Ｂ＿４５２＿ＴＸ（ＦＡＳＴ＿ＴＸ）間の切替えに関して後述するように、パルス幅変調（ＰＷＭ）を実行することができる。

図６は、時間ｔにわたって、フレーム４５０の調停フェーズ４５１からデータフェーズ４５２への切替え、言い換えるとフェーズ４５１からフェーズ４５２への遷移の領域における、最終的に得られるデジタル送信信号ＴｘＤを示す。フレーム４５０では、ビットｒｅｓＸＬの後、ＡＤＳフィールド１５１０が挿入される。送信信号ＴｘＤは、以下でより詳細に述べるように、フレーム４５０の送信側としての通信制御デバイス１１によって、送信／受信デバイス１２にシリアル送信される。ビットＡＤＨ（これを含む）まで、フレーム４５０のビットはビット持続時間ｔ＿ｂｔ１を有する。データフェーズ４５２の最初のビットであるビットＤＨ１から、フレーム４５０のビットはビット持続時間ｔ＿ｂｔ２を有する。図６の例では、ビット持続時間ｔ＿ｂ２はビット持続時間ｔ＿ｂｔ１よりも短い。

すでに図２およびまた図６に示されているように、本例示的実施形態では、ＡＤＨビットは論理値１で送信される。
図７は、時間ｔにわたって、通信制御デバイス１１と送信／受信デバイス１２との間のポートＴＸＤでシリアルで生じる、送信信号ＴｘＤから得られる状態を示す。このために、通信制御デバイス１１、例えば位相誤差補償モジュール１５、特に通知ブロック１５２は、ＡＤＨビットおよびデータフェーズ４５２で、図６の送信信号ＴｘＤのパルス幅変調（ＰＷＭ）を実行する。より正確に言うと、図６の送信信号ＴｘＤのパルス幅変調（ＰＷＭ）は、ＡＤＨビットで始まる。ＡＤＨビットの前の調停フェーズ４５１では、送信信号ＴｘＤのパルス幅変調（ＰＷＭ）は行われない。

送信／受信デバイス１２は、ＴＸＤポートでの信号のエッジの高い頻度により、調停フェーズの動作モードＢ＿４５１から高速動作モードＢ＿４５２＿ＴＸ（ＦＡＳＴ＿ＴＸ）、Ｂ＿４５２＿ＲＸ（ＦＡＳＴ＿ＲＸ）の１つに切り替わるべきか、それともそこに留まるべきかを認識する。送信／受信デバイス１２は、前に送信されたｒｅｓＸＬビットの値で、動作モードＢ＿４５２＿ＴＸ（ＦＡＳＴ＿ＴＸ）または動作モードＢ＿４５２＿ＲＸ（ＦＡＳＴ＿ＲＸ）に切り替えるべきかどうかを認識する。追加または代替として、送信／受信デバイス１２は、最初のＰＷＭシンボルまたはＳ個の最初のＰＷＭシンボルの値で、どの動作モードに切り替わるべきかを認識する。Ｓは、１以上の自然数である。ポートＴＸＤでの信号は、実行されたＰＷＭ符号化により、ＴｘＤ信号に対して時間Ｔ＿Ｖ１だけ遅延される。通知ブロック１５２は、送信／受信デバイスが切り替えられる動作モードに対応して、最初のＳ個のＰＷＭシンボルを生成する。したがって、最初のＳ個のＰＷＭシンボルは、ＡＤＨビットの値に関係なく符号化される。追加または代替として、最初のＳ個のＰＷＭシンボルを送信ノードで使用して、バス４０上の差分電圧ＶＤＩＦＦを、ドミナント＋２Ｖから、データフェーズ４５２での論理的な０に関する差分電圧ＶＤＩＦＦ＋１Ｖを介して、データフェーズ４５２での論理的な１に関する差分電圧ＶＤＩＦＦ－１Ｖまで段階的に遷移させることを達成することができる。

図７の例では、ＰＷＭシンボルＳＢ＿Ｄ０において、０フェーズが１フェーズよりも長く、これは、送信信号ＴｘＤでの論理値０を有するデータフェーズ４５２でのビットに対応する。一方、ＰＷＭシンボルＳＢ＿Ｄ１では、１フェーズが０フェーズよりも長く、これは、論理値１を有するビットに対応する。当然、ＰＷＭシンボルＳＢ＿Ｄ０、ＳＢ＿Ｄ１は、異なる形で定義することもでき、特に前述したのとは正反対にすることもできる。

さらに、図７の例では、ポートＴＸＤでの信号における最初の２つのＰＷＭシンボルは論理値０（ＳＢ＿Ｄ０）を有する。送信／受信デバイス１２、３２は、最初の２つのＰＷＭシンボルを評価して、どの動作モードに切り替わるべきかを決定する。図７の本例では、送信ノードの送信／受信デバイス１２、３２は、論理値０を有する２つのＰＷＭシンボルにより、動作モードＢ＿４５２＿ＴＸ（ＦＡＳＴ＿ＴＸ）に切り替わるべきである。動作モードＢ＿４５２＿ＲＸ（ＦＡＳＴ＿ＲＸ）への切替えは、ＡＤＨビットでの最初の２つのＰＷＭシンボルが少なくとも１つの他の値であることにより通知される。

図７に示されるように、通信制御デバイス１１、例えば位相誤差補償モジュール１５、特に通知ブロック１５２は、ＡＤＨビットの後続のすべてのＰＷＭシンボルが論理値１で送信されるように、図６の送信信号ＴｘＤのＡＤＨビットの後続のパルス幅変調（ＰＷＭ）を実行する。したがって、ＡＤＨビットの第２の部分、すなわちデータフェーズ４５２に関する送信／受信デバイス１２、３２の動作モードＢ＿４５２のタイプの通知後の部分には、シンボルＳＢ＿Ｄ１だけが存在する。

図８は、図７のポートＴＸＤでの状態から送信／受信デバイス１２によって復号化された信号ＴｘＤ＿ＴＣの時間プロファイルを示す。図８の例では、送信／受信デバイス１２は、ビットＡＤＨにおいて、フレーム４５０がビット持続時間ｔ＿ｂｔ１のビットを有するその動作モードＢ＿４５１を、フレーム４５０がビット持続時間ｔ＿ｂｔ２のビットを有する動作モードＢ＿４５２＿ＴＸ（ＦＡＳＴ＿ＴＸ）に切り替える。さらに、前述したように、フレーム４５０のビットは、動作モードＢ＿４５１において、動作モードＢ＿４５２＿ＴＸとは異なる物理層を用いてバス４０に送信することができる。

したがって、送信／受信デバイス１２は、図７のポートＴＸＤでの状態を、図８による信号ＴｘＤ＿ＴＣに復号化する。ＡＤＨビットに関して、ＡＤＨビットの最初の部分ＡＤＨ＿０については論理値０が得られる。図８でのＡＤＨビットの第２の最後の部分ＡＤＨ＿１については論理値１が得られる。

ポートＴＸＤでのＰＷＭシンボルＳＢ＿Ｄ０、ＳＢ＿Ｄ１のそれぞれは、それぞれのＰＷＭシンボルＳＢ＿Ｄ０、ＳＢ＿Ｄ１の最後に復号化され得る。したがって、送信／受信デバイス１２での復号化は、バス４０にシリアル送信される信号ＴｘＤ＿ＴＣに追加の遅延期間Ｔ＿Ｖ２を挿入する。遅延期間Ｔ＿Ｖ２は、図７に示されているように、ＰＷＭシンボルＳＢ＿Ｄ０、ＳＢ＿Ｄ１のうちの１つのシンボル長の期間に等しい。送信を行う加入者局でのＰＷＭ符号化および復号化によって生成される位相誤差Ｔ＿Ｐは、Ｔ＿Ｐ＝Ｔ＿Ｖ１＋Ｔ＿Ｖ２である。

送信／受信デバイス１２は、図７のポートＴＸＤでの状態を図８による信号ＴｘＤ＿ＴＣに復号化した後、信号ＴｘＤ＿ＴＣを、差分電圧ＶＤＩＦＦとしてバス４０に送信する。信号ＴｘＤ＿ＴＣに基づく差分電圧ＶＤＩＦＦは、バス４０で受信ノードによって受信され得る。受信ノードでの関連の信号はここでは示されていない。

データフェーズ４５２の後、送信信号ＴｘＤのパルス幅変調（ＰＷＭ）が終了する。動作モードＢ＿４５２＿ＴＸ（ＦＡＳＴ＿ＴＸ）または動作モードＢ＿４５２＿ＲＸ（ＦＡＳＴ＿ＲＸ）から動作モードＢ＿４５１（ＳＬＯＷ）への切替えは、ＰＷＭ符号化をオフにすることによって、したがって多くのエッジがないことによって通知される。

図９は、時間ｔにわたって、フレーム４５０のデータフェーズ４５２から調停フェーズ４５１への切替えの領域における、最終的に得られるデジタル送信信号ＴｘＤを示す。フレーム４５０では、ビットＦＣＰ３、ＦＣＰ２、ＦＣＰ１、ＦＣＰ０の後にＤＡＳフィールド１５２０が挿入される。データフェーズ４５２の最後のビットであるビットＦＣＰ０（これを含む）まで、フレーム４５０のビットはまだビット持続時間ｔ＿ｂｔ２を有する。後続の調停フェーズ４５１の最初のビットであるビットＤＡＨから、フレーム４５０のビットはビット持続時間ｔ＿ｂｔ１を有する。図６を参照してすでに説明したように、ここで述べる例におけるビット持続時間ｔ＿ｂ２は、ビット持続時間ｔ＿ｂｔ１よりも短い。

すでに図２およびまた図９に示されているように、本例示的実施形態では、ＤＡＨビットとそれに続くＡＨ１ビットが、フレーム４５０において論理値１で送信される。
図１０は、時間ｔにわたって、通信制御デバイス１１と送信／受信デバイス１２との間のポートＴＸＤでシリアルで生じる、送信信号ＴｘＤから得られる状態を示す。すでに前述したように、通信制御デバイス１１、例えば位相誤差補償モジュール１５、特に通知ブロック１５２は、データフェーズ４５２で、図９の送信信号ＴｘＤのパルス幅変調（ＰＷＭ）を実行する。前述したように、送信／受信デバイスにおけるＰＷＭ符号化およびその後のＰＷＭ復号化により、遅延Ｔ＿Ｖ１、Ｔ＿Ｖ２が生じる。

図９の送信信号ＴｘＤのパルス幅変調（ＰＷＭ）は、ＦＣＰ０ビットで、すなわちＤＡＨビットの前に終了する。調停フェーズ４５１では、すなわちＦＣＰ０ビットの後では、図１０の信号ＴＸＤにより、送信信号ＴｘＤのパルス幅変調（ＰＷＭ）は行われない。

データフェーズ４５２の最後に、送信／受信デバイス１２は、ＴＸＤポートでの信号の多くのエッジがないので、ここではより低い周波数で、データフェーズ４５２の動作モードから調停フェーズの動作モードＢ＿４５１に切り替わるべきか、それともそこに留まるべきかを認識する。動作モードＢ＿４５１では、送信／受信デバイス１２は、図１０の信号ＴｘＤのＰＷＭ復号化をもはや実行しない。それにより、図１１の信号ＴｘＤ＿ＴＣでのＤＡＨビット中、データフェーズ４５２中に信号ＴｘＤ＿ＴＣにおいて、信号ＴｘＤのＰＷＭ符号化およびＰＷＭ復号化によって含まれていた遅延Ｔ＿Ｐ＝Ｔ＿Ｖ１＋Ｔ＿Ｖ２がなくなる。したがって、図１１の信号ＴｘＤ＿ＴＣでのＡＨ１ビットは、Ｔ＿Ｐ＝Ｔ＿Ｖ１＋Ｔ＿Ｖ２だけ早く終了し、これは、受信機でのＴ＿Ｐの位相誤差をもたらす。

図１１の例では、送信／受信デバイス１２は、データフェーズ４５２の動作モードＢ＿４５２＿ＴＸ（ＦＡＳＴ＿ＴＸ）を、フレーム４５０がビット持続時間ｔ＿ｂｔ１のビットを有する動作モードＢ＿４５１に切り替える。さらに、前述したように、物理層を切り替えることができる。

図１２に示されているように、受信ノードでの通信制御デバイス１１（プロトコルコントローラ）は、データフェーズ４５２中、送信ノードから受信されたデジタル信号ＲｘＤのエッジに同期される。図９～図１０を参照して前述したように、送信ノードがＤＡＨビットからＰＷＭ符号化を停止すると、送信ノードから受信ノードまでの伝播時間は、Ｔ＿Ｐ＝Ｔ＿Ｖ１＋Ｔ＿Ｖ２だけ短くなる。受信側（受信ノード）において突然もたらされるこの位相誤差は、位相ジャンプに相当する。しかし、受信ノードは、図１３でのデジタル信号ＲｘＤ＿Ｅで示されるように、ＡＨ１ビットの終了がＴ＿Ｐ＝Ｔ＿Ｖ１＋Ｔ＿Ｖ２だけ遅いことを予想している。

位相ジャンプの結果、受信ノードに関して、図１２による受信ノードでのＡＨ１ビットは、図１３の信号ＲｘＤ＿Ｅに従って受信ノードによって予想されるよりもＴ＿Ｐ＝Ｔ＿Ｖ１＋Ｔ＿Ｖ２だけ早く終了する。この位相ジャンプを補償するために、加入者局１０、２０、３０の位相誤差補償モジュール１５および位相誤差補償モジュール２５、３５は、以下に述べるように対処する。

受信ノード、より正確に言うとその通信制御デバイス１１は、図１３の信号ＲｘＤ＿Ｅにおける前の同期に従って、時点ｔ＿１、ｔ＿２で受信信号ＲｘＤをサンプリングする。サンプリング時点ｔ＿１は、ＤＡＨビットのサンプリング時点である。サンプリング時点ｔ＿２は、ＡＨ１ビットのサンプリング時点である。

受信ノードとしての関連の加入者局１０、２０、３０での位相誤差補償モジュール１５、２５、３５は、ＤＡＨのビット位置から始まって、論理値１を有する１～２個の直接続いてサンプリングされるビットを許容する。その後、論理値０でサンプリングされる最初のビットが、ＡＬ１ビットとして受け入れられる。

図１２および図１３の例では、受信ノードは、図１２の信号ＲｘＤをビットシーケンスＤＡＨ、ＡＬ１としてサンプリングする。したがってＡＨ１ビットはない。しかし、受信ノードの位相誤差補償モジュール１５、２５、３５は、ＡＨ１ビットの欠如を許容する。

ごく一般に、受信ノードの位相誤差補償モジュール１５、２５、３５は、ＤＡＨビット後の最初の立ち下がりエッジがＡＬ１ビットの開始を定義すると仮定している。すべての受信ノードは、図１２での時点ｔ＿ＳＹに対応するＡＬ１ビットの開始時のエッジに同期する。

さらに、論理的な１としてのＤＡＨビットのサンプリング時、ハード同期がアクティブにされる。したがって、次のエッジでは、ハード同期、すなわちあらゆるサイズの位相誤差を修正することができる同期が実行される。図１２に示されるように、時点ｔ＿ＳＹでハード同期が実行される。

さらに、受信ノードの位相誤差補償モジュール１５、２５、３５は、論理的な０としてのＤＡＨビットのサンプリングがフォーマットエラーとして評価されるように設計されている。この場合、そのようなサンプリングされたフレームは誤りとして評価される、および／または無効として破棄される。さらに、エラーフレーム４７をバス４０に送信することができる。

これにより、受信ノードが、データフェーズ４５２から調停フェーズ４５１への切替え後の適切な同期によって、伝播時間短縮によって引き起こされる位相ジャンプと、ＡＨ１ビットの欠如の可能性とを補償することが保証される。

前述したＤＡＳフィールドの変形形態によれば、ＤＡＳフィールドは、その末尾に、上述した４つのビットよりも多くのビットを有することができる。しかし、正味データレートの最大化に関しては、４つのビットが有利である。

追加または代替として、加入者局１０、２０、３０のうちの少なくとも１つが、図１３によるＤＡＨビットのサンプリング点ｔ＿１まで安定したレセシブレベルがバス４０上で設定されることを保証するように設計されることも可能である。

このために、例えば送信／受信デバイス１２において、前述した信号改良モジュール１２５は、動作モードＢ＿４５１（ＳＬＯＷ）モードにおいてだけでなく、０から１へのＴｘＤ信号の遷移時にＳＩＣ機能（ＳＩＣ＝Ｓｉｇｎａｌ Ｉｍｐｒｏｖｅｍｅｎｔ Ｃａｐａｂｉｌｉｔｙ；信号改良機能）を実行するように設計されている。ＳＩＣ機能を実行するためのこの第１のトリガ条件については前述した。追加または代替として、前述した信号改良モジュール１２５は、ＳＩＣ機能の実行のための第２のトリガ条件を実現可能にするように設計することができる。

ＳＩＣ機能を実行するための第２のトリガ条件は、図９に示されるように、送信ノードの送信／受信デバイス１２、２２、３２が動作モード４５２＿ＴＸ（ＦＡＳＴ＿ＴＸ）から調停フェーズ４５１の動作モードＢ＿４５１に変更されることである。その結果、信号改良モジュール１２５によって実行されるＳＩＣ機能により、データフェーズ４５２のバスレベルから調停フェーズ４５１のレセシブレベルへの遷移が加速される。ＳＩＣ機能を実行するための第２のトリガ条件は、通信制御デバイス１１が動作モードの変更を送信／受信デバイスに通知する方法に依存しない。

これにより、有利には、受信ノードがＤＡＨビットを論理的な１としてサンプリングすることができることを保証することができる。
信号改良モジュール１２５の上述した構成の別の利点は、ＳＩＣ機能によるデータフェーズ４５２のレベルから調停フェーズ４５１のレセシブレベルへの加速された遷移によって、より大きなＣＡＮトポロジーの使用が可能にされることである。有利には、それにより、信号改良モジュール１２５は、トポロジーの設計時に上記のレベル遷移を個別に考慮する必要がないことも実現可能にする。

送信／受信デバイス１２、３２の動作モードの切替えが行われない場合、図６の送信信号ＴｘＤに関する通知を符号化するためのパルス幅変調（ＰＷＭ）も行われない。したがって、送信／受信デバイス１２、３２が送信ノードとして機能するとき、送信／受信デバイス１２、３２を差分電圧ＶＤＩＦＦとしてバス４０にドライブする信号は、図６の送信信号ＴｘＤと同一である。ＰＷＭ符号化が行われず、したがって復号化も行われないので、送信／受信デバイス１２、３２での送信信号ＴｘＤ＿ＴＣと送信信号ＴｘＤとの間に位相誤差Ｔ＿Ｐは一度も発生しない。

図１４は、第２の例示的実施形態による、位相誤差補償モジュール１５Ａを備える加入者局１０Ａを示す。加入者局１０Ａは、位相誤差補償モジュール１５Ａを除いて、前述の例示的実施形態による加入者局１０と同様の構造を有する。

位相誤差補償モジュール１５Ａは、加入者局１０Ａが受信ノードとして機能する場合、ＤＡＨ＝０の値を許容するように設計されている。
すなわち、図１３によるＤＡＨビットは信号ＲｘＤ＿Ｅにおいて実際には論理的な１であり得るが、図１２の信号ＲｘＤではＤＡＨビットが論理的な０としてサンプリングされ、したがって位相誤差補償モジュール１５ＡはそのようなＤＡＨビットを許容する。

しかし、位相誤差補償モジュール１５Ａは、論理的な１としてのＤＡＨビットのサンプリングもＡＨ１ビットのサンプリングもフォーマットエラーとして評価されないように設計されている。この場合、そのようなサンプリングされたフレームは誤りとして評価される、および／または無効として破棄される。さらに、エラーフレーム４７をバス４０に送信することができる。

さらに、論理的な１としてのＤＡＨビットまたはＡＨ１ビットのサンプリング時、ハード同期または同期がアクティブにされる。したがって、ここでも、図１２の時点ｔ＿ＳＹで、あらゆるサイズの位相誤差を修正することができる同期が行われる。

また、このようにして、受信ノードとしての加入者局１０Ａが、データフェーズ４５２から調停フェーズ４５１への切替え後に、適切な同期によって、伝播時間短縮によって引き起こされる位相ジャンプと、ＡＨ１ビットの欠如の可能性とを補償することが保証される。

第２の例示的実施形態における位相ジャンプのそのような補償の利点は、データフェーズ４５２のレベルから調停フェーズ４５１のレセシブレベルへのバス４０での遷移のためにより多くの時間を利用可能であることである。

図１５は、第３の例示的実施形態による位相誤差補償モジュール１５Ｂを備えた加入者局１０Ｂを示す。加入者局１０Ｂは、位相誤差補償モジュール１５Ｂを除いて、第１の例示的実施形態による加入者局１０と同様の構造を有する。

位相誤差補償モジュール１５Ｂは、加入者局１０Ｂが受信ノードとして機能する場合、ＤＡＨビットを無視するように設計されている。さらに、位相誤差補償モジュール１５Ａは、加入者局１０Ｂが送信ノードとして機能する場合、図１６に示されるように、修正されたＤＡＳフィールド１５２１をフレーム４５０に挿入するように設計されている。

修正されたＤＡＳフィールド１５２１は、５つのビットＤＡＨ、ＡＨ１、ＡＨ１Ｂ、ＡＬ１、ＡＨ２を有する。したがって、図２のＤＡＳフィールドとは異なり、ＤＡＳフィールド１５２１は、フレームフォーマットに追加のビット、すなわちビットＡＨ１Ｂを有する。

さらに、位相誤差補償モジュール１５Ｂは、加入者局１０Ｂが受信ノードとして機能する場合、ＡＨ１のビット位置から始まって、論理値１を有する１～２個の直接続いてサンプリングされるビットを許容するように設計されている。ＡＨ１ビットを論理的な１としてサンプリングしたとき、位相誤差補償モジュール１５Ｂは、ハード同期をアクティブにする。図１２に示されるように、時点ｔ＿ＳＹにおいてハード同期が実行される。

しかし、位相誤差補償モジュール１５Ｂは、論理的な０としてのＡＨ１ビットのサンプリングがフォーマットエラーとして評価されるように設計されている。この場合、そのようなサンプリングされたフレームは誤りとして評価される、および／または無効として破棄される。さらに、エラーフレーム４７をバス４０に送信することができる。

位相ジャンプのそのような補償の利点は、データフェーズ４５２のレベルから調停フェーズ４５１のレセシブレベル４０２へのバス４０での遷移のためにより多くの時間を利用可能であることである。しかし、ＤＡＳフィールド１５２１は、追加のビットＡＨ１Ｂにより、制御ビットのより大きいオーバーヘッドを生成する。それにより、正味データレートは、前の例示的実施形態に比べて減少される。

加入者局１０、２０、３０、バスシステム１、およびそこで実施される方法の前述したすべての構成は、個別に、またはすべての可能な組合せで使用することができる。特に、前述した例示的実施形態のすべての特徴および／またはそれらの変形形態は、任意に組み合わせられ得る。追加または代替として、特に以下の変形形態が考えられる。

ＣＡＮバスシステムの例で本発明を前述してきているが、本発明は、異なる通信フェーズのために生成されるバス状態が異なる、２つの異なる通信フェーズが使用される各通信ネットワークおよび／または通信方法で使用されてもよい。特に、本発明は、イーサネットおよび／または１００Ｂａｓｅ－Ｔ１イーサネット、フィールドバスシステムなどの他のシリアル通信ネットワークの開発に使用可能である。

特に、例示的実施形態によるバスシステム１は、データを２つの異なるビットレートでシリアル伝送可能である通信ネットワークであってもよい。バスシステム１において、共通のチャネルへの加入者局１０、２０、３０の排他的で衝突のないアクセスが少なくとも特定の期間にわたって保証されていることは、有利であるが、必須の前提条件ではない。

当然、ＡＤＳフィールド１５１０は、例示的実施形態で述べた上記のビットＡＤＨ～ＤＨ２よりも多くのビットを有することもできる。代替または追加として、ＤＡＳフィールド１５２０は、例示的実施形態で述べた上記のビットＤＡＨ～ＡＨ２よりも多くのビットを有することができる。

例示的実施形態のバスシステム１における加入者局１０、２０、３０の数および配置は任意である。特に、バスシステム１での加入者局２０は省略することができる。加入者局１０または３０のうちの１つまたは複数がバスシステム１に存在することが可能である。バスシステム１内のすべての加入者局が同一に設計されている、すなわち加入者局１０のみまたは加入者局３０のみが存在することも考えられる。

Claims (16)

1. シリアルバスシステム（１）用の加入者局（１０；３０）であって、
   前記バスシステム（１）の加入者局（１０；２０；３０）と少なくとも１つの他の加入者局（１０；２０；３０）との通信を制御するため、および前記バスシステム（１）のバス（４０）から受信された信号（ＶＤＩＦＦ）を評価するための通信制御デバイス（１１；３１）であり、第１の通信フェーズ（４５１）におけるビット時間（ｔ＿ｂｔ１）が、第２の通信フェーズ（４５２）におけるビット時間（ｔ＿ｂｔ２）とは異なり得る、通信制御デバイス（１１；３１）を備え、
   前記通信制御デバイス（１１；３１）が、他の加入者局（１０；２０；３０）によって生成された送信信号（ＴｘＤ＿ＴＣ）に基づく、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）を、所定のフレーム（４５０；４５０Ａ）に従ってサンプリングして評価するように設計されており、
   前記所定のフレーム（４５０；４５０Ａ）内で、前記第２の通信フェーズ（４５２）から前記第１の通信フェーズ（４５１）への遷移を示す所定のフィールド（１５２０；１５２１）が、前記所定のフィールド（１５２０；１５２１）の開始とそれに続く立ち下がりエッジとの間に、論理値１を有する２つまたは３つのビットを有し、
   前記通信制御デバイス（１１；３１）が、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）からサンプリングしたフレームを、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）において前記フィールドの前記開始とそれに続く前記立ち下がりエッジとの間で論理値１を有する１つのビットのみがサンプリングされたか２つの連続するビットがサンプリングされたかに関係なく、所定のフレーム（４５０；４５０Ａ）として、したがって前記所定のフィールド（１５２０；１５２１）に関して有効として評価するように設計されており、
   前記通信制御デバイス（１１；３１）が、前記所定のフィールド（１５２０；１５２１）の前記立ち下がりエッジで同期を実行するように設計されている、
   加入者局（１０；３０）。
2. 前記所定のフィールド（１５２０）が、前記第１の通信フェーズ（４５１）の前記ビット時間（ｔ＿ｂｔ１）を有する４つのビットを有し、
   前記所定のフィールド（１５２０）が、論理値１１０１を有するビットシーケンスを有し、
   前記通信制御デバイス（１１；３１）が、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）内の論理値１を有するビットをサンプリングした後、前記フィールドの前記開始とそれに続く前記立ち下がりエッジとの間で、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）内で論理値０でサンプリングされ、予想される前記ビットシーケンス１１０１の遅くとも第３のビットに関してサンプリングされる次のビットを、予想される前記ビットシーケンス１１０１の第３のビット（ＡＬ１）として評価するように設計されている、
   請求項１に記載の加入者局（１０；３０）。
3. 前記通信制御デバイス（１１；３１）が、前記所定のフィールド（１５２０）の前記第１のビット（ＤＡＨ）が論理的な１としてサンプリングされなかった場合、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）からサンプリングしたフレームを誤りとして評価するように設計されている、請求項１または２に記載の加入者局（１０；３０）。
4. 前記通信制御デバイス（１１；３１）が、前記所定のフィールド（１５２０）の前記第１のビット（ＤＡＨ）が論理的な１としてサンプリングされる場合、ハード同期をアクティブにするように設計されている、請求項１から３のいずれか一項に記載の加入者局（１０；３０）。
5. 前記通信制御デバイス（１１；３１）が、前記所定のフィールド（１５２０）の前記第１のビット（ＤＡＨ）も前記第２のビット（ＡＨ１）も論理的な１としてサンプリングされなかった場合、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）からサンプリングしたフレームを誤りとして評価するように設計されている、請求項２に記載の加入者局（１０；３０）。
6. 前記所定のフィールド（１５２０）の前記第１のビット（ＤＡＨ）が論理的な０としてサンプリングされ、前記所定のフィールド（１５２０）の前記第２のビット（ＡＨ１）が論理的な１としてサンプリングされた場合、または
   前記所定のフィールド（１５２０）の前記第１のビット（ＤＡＨ）が論理的な１としてサンプリングされ、前記所定のフィールド（１５２０）の前記第２のビット（ＡＨ１）が論理的な０としてサンプリングされた場合、
   前記通信制御デバイス（１１；３１）が、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）からサンプリングしたフレームを、前記所定のフィールド（１５２０）に関して誤りとしてではなく有効として評価するように設計されている、
   請求項５に記載の加入者局（１０；３０）。
7. 前記通信制御デバイス（１１；３１）が、前記所定のフィールド（１５２０）の前記第１のビット（ＤＡＨ）が論理的な１としてサンプリングされる場合、または前記所定のフィールド（１５２０）の前記第２のビット（ＡＨ１）が論理的な１としてサンプリングされる場合、ハード同期または同期をアクティブにするように設計されている、請求項５または６に記載の加入者局（１０；３０）。
8. 前記所定のフィールド（１５２１）が、前記第１の通信フェーズ（４５１）の前記ビット時間（ｔ＿ｂｔ１）を有する５つのビットを有し、
   前記所定のフィールド（１５２１）が、論理値１１１０１を有するビットシーケンスを有し、
   前記通信制御デバイス（１１；３１）が、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）内の前記ビットシーケンスの前記第２のビットに関して論理値１を有するビットをサンプリングした後、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）内で論理値０でサンプリングされ、予想される前記ビットシーケンス１１１０１の遅くとも第４のビットに関してサンプリングされる次のビットを、予想される前記ビットシーケンス１１１０１の第４のビット（ＡＬ１）として評価するように設計されている、
   請求項１に記載の加入者局（１０；３０）。
9. 前記通信制御デバイス（１１；３１）が、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）からサンプリングしたフレームにおいて、前記所定のフィールド（１５２１）の前記第１のビット（ＤＡＨ）の前記サンプリングされた値を無視し、前記所定のフィールド（１５２１）の前記第３のビット（ＡＨ１）に関して任意の値を誤りでないと評価するように設計されており、
   前記通信制御デバイス（１１；３１）が、前記所定のフィールド（１５２１）の前記第２のビット（ＡＨ１）が論理的な０としてサンプリングされた場合、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）からサンプリングしたフレームを誤りとして評価するように設計されている、
   請求項８に記載の加入者局（１０；３０）。
10. 前記通信制御デバイス（１１；３１）が、前記所定のフィールド（１５２１）の前記第２のビット（ＡＨ１）が論理的な１としてサンプリングされる場合、ハード同期をアクティブにするように設計されている、請求項８または９に記載の加入者局（１０；３０）。
11. 前記バスシステム（１）の前記バス（４０）に送信信号（ＴｘＤ）を送信するため、および／または前記バスシステム（１）の前記バス（４０）から信号（ＶＤＩＦＦ）を受信するための送信／受信デバイス（１２；３２）をさらに備える、
    請求項１から１０のいずれか一項に記載の加入者局（１０；３０）。
12. 前記通信制御デバイス（１１；３１）が、前記送信信号（ＴｘＤ）を生成するように設計されており、
    前記通信制御デバイス（１１）が、前記送信信号（ＴｘＤ）でのパルス幅変調によって、前記送信／受信デバイス（１２；３２）がその動作モードを前記第１の通信フェーズ（４５１）で送信するための動作モード（Ｂ＿４５１）に、または第２の通信フェーズ（４５２）で送信するための動作モード（Ｂ＿４５２＿ＴＸ；Ｂ＿４５２＿ＲＸ）に切り替えなければならないことを前記送信／受信デバイス（１２；３２）に通知するように設計されている、
    請求項１１に記載の加入者局（１０；３０）。
13. 前記第１の通信フェーズ（４５１）において、ドミナントバスレベル（４０１）から、前記ドミナントバスレベル（４０１）によって上書き可能であるレセシブバスレベル（４０２）への前記バス（４０）での遷移を加速するための信号改良モジュール（１２５）をさらに備え、
    前記加入者局（１０；３０）が前記バス（４０）上への前記送信信号（ＴｘＤ）の送信側であり、前記送信／受信デバイス（１２；２２；３２）が、前記通信制御デバイス（１１；３１）が前記第２の通信フェーズ（４５２）で前記送信信号（ＴｘＤ）を前記バスシステム（１）の前記バス（４０）に送信する動作モード（４５２＿ＴＸ）から、前記通信制御デバイス（１１；３１）が前記第１の通信フェーズ（４５１）で前記送信信号（ＴｘＤ）を前記バスシステム（１）の前記バス（４０）に送信する動作モード（Ｂ＿４５１）に切り替わる場合、前記送信／受信デバイス（１２；２２；３２）が、前記第２の通信フェーズ（４５２）の前記バスレベルの１つから前記第１の通信フェーズ（４５１）の前記レセシブレベルへの前記遷移を加速するために前記信号改良モジュール（１２５）をさらにアクティブにするように設計されている、
    請求項１１または１２に記載の加入者局（１０；３０）。
14. 前記所定のフレーム（４５０）が、ＣＡＮ ＦＤと互換性があるように構成されており、
    前記第１の通信フェーズ（４５１）において、前記バスシステム（１）の前記加入者局（１０、２０、３０）のどれが、後続の前記第２の通信フェーズ（４５２）で前記バス（４０）への少なくとも一時的に排他的で衝突のないアクセスを得るかが交渉される、
    請求項１から１３のいずれか一項に記載の加入者局（１０；３０）。
15. バス（４０）と、
    前記バス（４０）を介して相互にシリアル通信することができるように互いに接続されており、そのうちの少なくとも１つの加入者局（１０；３０）が、請求項１から１４のいずれか一項に記載の加入者局（１０；３０）である少なくとも２つの加入者局（１０；２０；３０）とを備えた、
    バスシステム（１）。
16. シリアルバスシステム（１）での通信方法であって、前記バスシステム（１）の加入者局（１０；３０）によって実施され、前記加入者局（１０；３０）が、通信制御デバイス（１１；３１）を有し、
    前記通信制御デバイス（１１；３１）によって、前記バスシステム（１）の前記加入者局（１０；２０；３０）と少なくとも１つの他の加入者局（１０；２０；３０）との通信を制御するステップと、前記バスシステム（１）のバス（４０）から受信された信号（ＶＤＩＦＦ）を評価するステップであり、第１の通信フェーズ（４５１）における前記ビット時間（ｔ＿ｂｔ１）が、第２の通信フェーズ（４５２）におけるビット時間（ｔ＿ｂｔ２）とは異なり得る、ステップとを含み、
    前記通信制御デバイス（１１；３１）が、他の加入者局（１０；２０；３０）によって生成された送信信号（ＴｘＤ＿ＴＣ）に基づく、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）を、所定のフレーム（４５０；４５０Ａ）に従ってサンプリングして評価し、
    前記所定のフレーム（４５０；４５０Ａ）内で、前記第２の通信フェーズ（４５２）から前記第１の通信フェーズ（４５１）への遷移を示す所定のフィールド（ＤＡＳ）が、開始とその後の立ち下がりエッジとの間に、論理値１を有する２つまたは３つのビットを有し、
    前記通信制御デバイス（１１；３１）が、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）からサンプリングしたフレームを、前記バス（４０）から受信された前記信号（ＶＤＩＦＦ）において前記フィールドの前記開始とそれに続く前記立ち下がりエッジとの間で論理値１を有する１つのみのビットがサンプリングされたか２つの連続するビットがサンプリングされたかに関係なく、所定のフレーム（４５０；４５０Ａ）として、したがって前記所定のフィールド（１５２０；１５２１）に関して有効として評価するように設計されており、
    前記通信制御デバイス（１１；３１）が、前記所定のフィールド（１５２０；１５２１）の前記立ち下がりエッジで同期を実行する、
    方法。
    

Images