JP2023548028A - 境界ボリューム階層生成 - Google Patents

境界ボリューム階層生成 Download PDF

Info

Publication number
JP2023548028A
JP2023548028A JP2023523252A JP2023523252A JP2023548028A JP 2023548028 A JP2023548028 A JP 2023548028A JP 2023523252 A JP2023523252 A JP 2023523252A JP 2023523252 A JP2023523252 A JP 2023523252A JP 2023548028 A JP2023548028 A JP 2023548028A
Authority
JP
Japan
Prior art keywords
bvh
nodes
box
identifying
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023523252A
Other languages
English (en)
Inventor
イン ヨ ヨン
ジョナサン サレハ スカイラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2023548028A publication Critical patent/JP2023548028A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/06—Ray-tracing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/005—Tree description, e.g. octree, quadtree
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/10—Constructive solid geometry [CSG] using solid primitives, e.g. cylinders, cubes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2210/00—Indexing scheme for image generation or computer graphics
    • G06T2210/12—Bounding box
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/40—Tree coding, e.g. quadtree, octree

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Image Generation (AREA)

Abstract

レイトレーシング動作を行うための技術が提供される。本技術は、境界ボリューム階層（bounding volume hierarchy、「ＢＶＨ」）の境界ボックスに関連するプリミティブのグループの境界ボックス表面積重み付き重心を識別することと、重心において、幾何学的なサブグループを定義する候補分割を生成することと、最小の表面積境界ボックスを有する候補分割を識別することと、識別された候補分割の幾何学的なサブグループの幾何形状を含むＢＶＨのノードを生成することと、を含む。【選択図】図９

Description

（関連出願の相互参照）
本願は、２０２０年１０月２９日に出願された「ＢＯＵＮＤＩＮＧ ＶＯＬＵＭＥ ＨＩＥＲＡＲＣＨＹ ＧＥＮＥＲＡＴＩＯＮ」と題する米国仮特許出願第６３／１０７，１６６号の利益を主張し、その全体が参照により本明細書に組み込まれる。本願は、２０２０年１２月７日に出願された「ＢＯＵＮＤＩＮＧ ＶＯＬＵＭＥ ＨＩＥＲＡＲＣＨＹ ＧＥＮＥＲＡＴＩＯＮ」と題する米国特許出願第１７／１１４，４８５号の利益を主張し、その全体が参照により本明細書に組み込まれる。
レイトレーシングは、シミュレートされた光線が物体交差を試験するために投射され、ピクセルが光線投射の結果に基づいて着色される、一種のグラフィックスレンダリング技術である。レイトレーシングは、ラスタライズベースの技術よりも計算コストが高くなるが、より物理的に正確な結果を生み出す。レイトレーシング動作の改善が絶えず行われている。
添付の図面と共に例として与えられる以下の説明から、より詳細な理解を得ることができる。
本開示の１つ以上の特徴が実装されている例示的なデバイスのブロック図である。 一例による、図１のデバイスの詳細を示す図である。 一例による、レイトレーシング技術を使用してグラフィックをレンダリングするためのレイトレーシングパイプラインを示す図である。 一例による、境界ボリューム階層を示す図である。 一例による、シーンをサブ分割してＢＶＨを構築するための例示的な動作を示す図である。 一例による、シーンをサブ分割してＢＶＨを構築するための例示的な動作を示す図である。 ＢＶＨを構築するための例示的な動作を示す図である。 一例による、中間ＢＶＨを示す図である。 一例による、統合ＢＶＨを示す図である。 一例による、境界ボリューム階層を生成する方法のフロー図である。
レイトレーシング動作を行うための技術が提供される。本技術は、境界ボリューム階層（bounding volume hierarchy、「ＢＶＨ」）の境界ボックスに関連付けられたプリミティブのグループの境界ボックス表面積重み付き重心（bounding-box-surface-area-weighted centroid）を識別することと、重心において、幾何学的なサブグループを定義する候補分割を生成することと、最小の表面積境界ボックスを有する候補分割を識別することと、識別された候補分割の幾何学的なサブグループの幾何形状を含むＢＶＨのノードを生成することと、を含む。
図１は、本開示の１つ以上の特徴を実装することができる例示的なデバイス１００のブロック図である。デバイス１００は、例えば、コンピュータ、ゲームデバイス、ハンドヘルドデバイス、セットトップボックス、テレビ、携帯電話、タブレットコンピュータ、又は、他のコンピューティングデバイスのうち何れかであり得るが、これらに限定されない。デバイス１００は、プロセッサ１０２、メモリ１０４、記憶装置１０６、１つ以上の入力デバイス１０８、及び、１つ以上の出力デバイス１１０を含む。また、デバイス１００は、１つ以上の入力ドライバ１１２及び１つ以上の出力ドライバ１１４を含む。入力ドライバ１１２の何れも、ハードウェア、ハードウェアとソフトウェアとの組み合わせ、又は、ソフトウェアとして具体化され、入力デバイス１０８を制御する（例えば、動作を制御し、入力ドライバ１１２からの入力を受信し、入力ドライバ１１２にデータを提供する）役割を果たす。同様に、出力ドライバ１１４の何れも、ハードウェア、ハードウェアとソフトウェアとの組み合わせ、又は、ソフトウェアとして具体化され、出力デバイス１１０を制御する（例えば、動作を制御し、出力ドライバ１１４からの入力を受信し、出力ドライバ１１４にデータを提供する）役割を果たす。デバイス１００は、図１に示されていない追加の構成要素を含むことができることを理解されたい。
様々な代替例では、プロセッサ１０２は、中央処理ユニット（central processing unit、ＣＰＵ）、グラフィック処理ユニット（graphics processing unit、ＧＰＵ）、同じダイ上に配置されたＣＰＵ及びＧＰＵ、又は、１つ以上のプロセッサコアを含み、異なる実施形態では、各プロセッサコアは、ＣＰＵ又はＧＰＵである。様々な代替例では、メモリ１０４は、プロセッサ１０２と同じダイ上に位置するか、又は、プロセッサ１０２とは別に位置する。メモリ１０４は、揮発性又は不揮発性メモリ（例えば、ランダムアクセスメモリ（random access memory、ＲＡＭ）、ダイナミックＲＡＭ、キャッシュ）を含む。
記憶装置１０６は、固定又はリムーバブル記憶装置（例えば、限定するものではないが、ハードディスクドライブ、ソリッドステートドライブ、光ディスク、フラッシュドライブ）を含む。入力デバイス１０８は、キーボード、キーパッド、タッチスクリーン、タッチパッド、検出器、マイクロフォン、加速度計、ジャイロスコープ、生体認証スキャナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２シグナルの送信及び／又は受信のための無線ローカルエリアネットワークカード）を含むが、これらに限定されない。出力デバイス１１０は、ディスプレイ、スピーカ、プリンタ、触覚フィードバックデバイス、１つ以上の光、アンテナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２シグナルの送信及び／又は受信のための無線ローカルエリアネットワークカード）を含むが、これらに限定されない。
入力ドライバ１１２及び出力ドライバ１１４は、それぞれ、入力デバイス１０８及び出力デバイス１１０とインターフェースし、それらをドライブするように構成された１つ以上のハードウェア、ソフトウェア及び／又はファームウェア構成要素を含む。入力ドライバ１１２は、プロセッサ１０２及び入力デバイス１０８と通信し、プロセッサ１０２が入力デバイス１０８から入力を受信できるようにする。出力ドライバ１１４は、プロセッサ１０２及び出力デバイス１１０と通信し、プロセッサ１０２が出力デバイス１１０に出力を送信できるようにする。出力ドライバ１１４は、表示デバイス１１８に結合された加速処理デバイス（accelerated processing device、「ＡＰＤ」）１１６を含み、これは、いくつかの例では、物理表示デバイス又はリモートディスプレイプロトコルを使用して出力を示す模擬デバイスである。ＡＰＤ１１６は、プロセッサ１０２から計算コマンド及びグラフィックスレンダリングコマンドを受け入れて、それらの計算及びグラフィックスレンダリングコマンドを処理し、表示のために表示デバイス１１８にピクセル出力を提供するように構成されている。以下で更に詳細に説明するように、ＡＰＤ１１６は、単一命令複数データ（single－instruction－multiple－data、ＳＩＭＤ）パラダイムに従って計算を行うように構成された１つ以上の並列処理ユニットを含む。こうして、様々な機能は、本明細書では、ＡＰＤ１１６によって又はＡＰＤ１１６と併せて実行されるものとして説明されているが、様々な代替例では、ＡＰＤ１１６によって行われるものとして説明される機能は、ホストプロセッサ（例えば、プロセッサ１０２）によって駆動されず、表示デバイス１１８にグラフィック出力を提供するように構成された同様の能力を有する他のコンピューティングデバイスによって追加的又は代替的に行われる。例えば、ＳＩＭＤパラダイムに従って処理タスクを行う任意の処理システムが、本明細書に説明される機能を行うように構成されることが企図される。代替的に、ＳＩＭＤパラダイムに従って処理タスクを行わないコンピューティングシステムが、本明細書に説明される機能を行うことが企図される。
図２は、一例による、デバイス１００及びＡＰＤ１１６の詳細を示す図である。プロセッサ１０２（図１）は、オペレーティングシステム１２０、ドライバ１２２及びアプリケーション１２６を実行し、また、いくつかの状況では、代替的又は追加的に他のソフトウェアを実行する。オペレーティングシステム１２０は、ハードウェアリソースを管理すること、サービス要求を処理すること、プロセス実行をスケジュールし、制御すること、及び、他の動作を行うこと等のように、デバイス１００の様々な態様を制御する。ＡＰＤドライバ１２２は、ＡＰＤ１１６の動作を制御し、グラフィックスレンダリングタスク又は他のワーク等のタスクを処理のためにＡＰＤ１１６に送信する。また、ＡＰＤドライバ１２２は、ＡＰＤ１１６の処理構成要素（以下で更に詳細に考察されるＳＩＭＤユニット１３８等）によって実行するためのプログラムをコンパイルするジャストインタイムコンパイラを含む。
ＡＰＤ１１６は、並列処理に適しているグラフィック動作及び非グラフィック動作等のように、選択された機能のためのコマンド及びプログラムを実行する。様々な例では、ＡＰＤ１１６は、プロセッサ１０２から受信したコマンドに基づいて、ピクセル動作、幾何計算及び表示デバイス１１８への画像のレンダリング等のグラフィックスパイプライン動作を実行するために使用される。また、ＡＰＤ１１６は、プロセッサ１０２から受信したコマンドに基づいて、ビデオ、物理シミュレーション、計算流体力学又は他のタスクに関連する動作等のように、グラフィック動作に直接関連しない計算処理動作を実行する。いくつかの例では、これらの計算処理動作は、ＳＩＭＤユニット１３８上の計算シェーダを実行することによって行われる。
ＡＰＤ１１６は、プロセッサ１０２（又は別のユニット）の要求で、ＳＩＭＤパラダイムに従って並列の様態で演算を行うように構成された１つ以上のＳＩＭＤユニット１３８を含む計算ユニット１３２を含む。ＳＩＭＤパラダイムは、複数の処理要素が単一のプログラム制御フローユニット及びプログラムカウンタを共有し、したがって同じプログラムを実行するが、そのプログラムを異なるデータで実行することができるものである。一例では、各ＳＩＭＤユニット１３８は、１６個のレーンを含み、各レーンは、ＳＩＭＤユニット１３８内の他のレーンと同時に同じ命令を実行するが、その命令を異なるデータで実行することが可能である。いくつかの状況では、レーンは、全てのレーンが所定の命令を実行する必要がない場合、予測でオフに切り替える。いくつかの状況では、予測は、制御フローが分岐するプログラムの実行にも使用される。より具体的には、制御フローが個々のレーンによって行われる計算に基づいている条件付き枝又は他の命令を有するプログラムについては、現在実行されていない制御フローパスに対応するレーンの予測、及び、異なる制御フローパスのシリアル実行が、任意の制御フローを可能にする。
計算ユニット１３２内の実行の基本的単位は、ワークアイテムである。各ワークアイテムは、特定のレーンにおいて並列で実行されるプログラムの単一のインスタンス化を表す。様々な例では、ワークアイテムは、単一のＳＩＭＤユニット１３８上の「ウェーブフロント（wavefront）」として同時に（又は部分的に同時に、及び部分的に順次に）実行される。１つ以上のウェーブフロントが「ワークグループ」に含まれ、これは、同じプログラムを実行するように指定されたワークアイテムの集合体を含む。いくつかの実施形態では、ワークグループは、ワークグループを構成するウェーブフロントのそれぞれを実行することによって実行される。代替例では、ウェーブフロントは、単一のＳＩＭＤユニット１３８上で、又は、異なるＳＩＭＤユニット１３８上で実行される。いくつかの実施形態では、ウェーブフロントは、単一のＳＩＭＤユニット１３８上で同時に（又は擬似同時に）実行されるワークアイテムの最大の集合体である。「擬似同時」実行は、ＳＩＭＤユニット１３８内のレーンの数よりも大きいウェーブフロントの場合に生じる。そのような状況では、ウェーブフロントは、複数のサイクルにわたって実行され、ワークアイテムの異なる集合体が、異なるサイクルで実行される。ＡＰＤスケジューラ１３６は、計算ユニット１３２及びＳＩＭＤユニット１３８上の様々なワークグループ及びウェーブフロントのスケジューリングに関連する動作を行うように構成されている。
計算ユニット１３２によって与えられる並列処理は、ピクセル値計算、頂点変換及び他のグラフィック動作等のグラフィック関連動作に好適である。したがって、場合によっては、プロセッサ１０２からのグラフィック処理コマンドを受け入れるグラフィックスパイプライン１３４は、並列で実行するために計算タスクを計算ユニット１３２に提供する。
また、計算ユニット１３２は、グラフィックに関連しないか、又は、グラフィックスパイプライン１３４の「通常の」動作の一部（例えば、グラフィックスパイプライン１３４の動作に対して行われる処理を補足するために行われるカスタム動作）として行われない計算タスクを行うために使用される。プロセッサ１０２上で実行されるアプリケーション１２６又は他のソフトウェアは、そのような計算タスクを定義するプログラムを、実行のためにＡＰＤ１１６に送信する。
計算ユニット１３２を含むＡＰＤ１１６は、シミュレート光線とシーン内のオブジェクトとの交差を試験することによって３Ｄシーンをレンダリングする技術である、レイトレーシングを実装する。いくつかの実施形態では、レイトレーシングに関与するワークの多くは、以下で更に詳細に説明するように、計算ユニット１３２内のＳＩＭＤユニット１３８上で実行されるプログラマブルシェーダプログラムによって行われる。
図３は、一例による、レイトレーシング技術を使用してグラフィックをレンダリングするためのレイトレーシングパイプライン３００を示す図である。レイトレーシングパイプライン３００は、レイトレーシングを利用してシーンをレンダリングすることに関与する動作及びエンティティの概要を提供する。いくつかの実施形態では、光線生成シェーダ３０２、任意のヒットシェーダ３０６、交差シェーダ３０７、最も近いヒットシェーダ３１０、及び、ミスシェーダ３１２は、機能がＳＩＭＤユニット１３８内で実行されるシェーダプログラムによって行われるレイトレーシングパイプラインステージを表すシェーダ実装ステージである。各特定のシェーダ実装ステージでの特定のシェーダプログラムの何れも、アプリケーション提供コードによって（すなわち、アプリケーションコンパイラによって事前にコンパイルされ、及び／又は、ドライバ１２２によってコンパイルされた、アプリケーション開発者によって提供されるコードによって）定義される。加速構造横断ステージ３０４は、光線交差試験を行って、光線が三角形にヒットするかどうかを判定する。他のプログラマブルシェーダステージ（光線生成シェーダ３０２、任意のヒットシェーダ３０６、最も近いヒットシェーダ３１０、ミスシェーダ３１２）は、ＳＩＭＤユニット１３８上で実行されるシェーダプログラムとして実装される。加速構造横断ステージは、ソフトウェアに（例えば、ＳＩＭＤユニット１３８上で実行されるシェーダプログラムとして）、ハードウェアに、又は、ハードウェアとソフトウェアとの組み合わせとして実装される。レイトレーシングパイプライン３００は、様々な実施形態では、部分的若しくは完全にソフトウェアに、又は、部分的若しくは完全にハードウェアに編成され、様々な実施形態では、プロセッサ１０２、スケジューラ１３６によって、それらの組み合わせによって、又は、部分的に若しくは完全に任意の他のハードウェア及び／若しくはソフトウェアユニットによって、編成される。
例では、レイトレーシングパイプライン３００を通る横断は、自律的若しくはプロセッサ１０２の制御下の何れかで、スケジューラ１３６によって部分的若しくは完全に行われるか、又は、ＳＩＭＤユニット１３８のうち１つ以上で実行されるシェーダプログラム（境界ボリューム階層横断シェーダプログラム等）によって部分的若しくは完全に行われる。いくつかの例では、ボックス及び三角形（加速構造横断ステージ３０４の内側の）に対して光線を試験することは、ハードウェア加速されている（固定機能ハードウェアユニットがそれらの試験のステップを行うことを意味する）。他の例では、そのような試験は、１つ以上のＳＩＭＤユニット１３８上で実行されるシェーダプログラム等のソフトウェアによって行われる。本明細書では、「レイトレーシングパイプラインが［あることを］する」という言い回しが使用される場合、これは、レイトレーシングパイプライン３００を実装するハードウェア及び／又はソフトウェアがそのことをすることを意味する。図３のＳＩＭＤユニット１３８上で実行されるものとして説明されているが、他の実施形態では、ＳＩＭＤ能力を有するか否かにかかわらず（例えば、プロセッサ１０２）、他のハードウェア（１つ以上のプロセッサ等）が、代替的に、示されたレイトレーシングパイプライン３００のシェーダプログラムを実行することを理解されたい。
いくつかの動作モードでは、レイトレーシングパイプライン３００は、以下の態様で動作する。光線生成シェーダ３０２が行われる。光線生成シェーダ３０２は、三角形に対して試験する光線のデータを設定し、三角形と交差するために光線を試験する加速構造横断ステージ３０４を要求する。
加速構造横断ステージ３０４は、シーン及びシーン内のオブジェクトを記述するデータ構造である加速構造を横断し、シーン内の三角形に対して光線を試験する。いくつかの例では、この横断の間、光線と交差する三角形について、それらのシェーダが交差する三角形の素材によって指定されている場合、レイトレーシングパイプライン３００は、任意のヒットシェーダ３０６及び／又は交差シェーダ３０７の実行をトリガする。複数の三角形を単一の光線によって交差させることができることに留意されたい。加速構造横断ステージは、光線起点に最も近いものから光線起点から最も遠いものへの順序で加速構造を横断することが保証されていない。いくつかの例では、加速構造横断ステージ３０４は、光線がヒットする光線の起点に最も近い三角形に対して最も近いヒットシェーダ３１０の実行をトリガするか、又は、三角形がヒットしなかった場合、ミスシェーダをトリガする。
任意のヒットシェーダ３０６又は交差シェーダ３０７が、加速構造横断ステージ３０４からの交差を「拒否」することが可能であり、したがって、加速構造横断ステージ３０４は、光線との交差の発生が見つからない場合、又は、１つ以上の交差が見つかっているが、任意のヒットシェーダ３０６及び／又は交差シェーダ３０７によって全て拒否される場合に、ミスシェーダ３１２の実行をトリガすることに留意されたい。任意のヒットシェーダ３０６がヒットを「拒否」する例示的な状況として、加速構造横断ステージ３０４がヒットした場合に報告する三角形の少なくとも一部分が完全に透明（不可視）である場合が挙げられる。一例では、加速構造横断ステージ３０４は、透明性ではなく幾何形状を試験する。したがって、これらの例では、少なくともある程度の透明性を有する三角形との交差に起因して呼び出される任意のヒットシェーダ３０６は、報告された交差が、三角形の透明部分と「交差する」ためにヒットとしてカウントされるべきではないと判定する場合がある。最も近いヒットシェーダ３１０の典型的な使用は、素材のテクスチャに基づいて光線を着色することである。ミスシェーダ３１２の典型的な使用は、スカイボックスによって設定された色で光線を着色することである。様々な実施形態では、最も近いヒットシェーダ３１０及びミスシェーダ３１２のために定義されたシェーダプログラムは、光線を着色するため、及び／又は、他の動作を行うための多種多様な技術を実装することを理解されたい。
光線生成シェーダ３０２が光線を生成する典型的な方法は、後方レイトレーシングと呼ばれる技術を用いるものである。後方レイトレーシングでは、光線生成シェーダ３０２は、カメラの点に起点を有する光線を生成する。光線が画面に対応するように定義された平面を交差する点は、光線がその色を判定するために使用される画面上のピクセルを定義する。光線がオブジェクトにヒットする場合、そのピクセルは、最も近いヒットシェーダ３１０に基づいて着色される。光線がオブジェクトにヒットしない場合、ピクセルは、ミスシェーダ３１２に基づいて着色される。複数の光線がピクセルごとに投射されることが可能であり、ピクセルの最終の色は、ピクセルの光線の各々について判定された色のいくつかの組み合わせによって判定される。
任意のヒットシェーダ３０６、交差シェーダ３０７、最も近いヒットシェーダ３１０及びミスシェーダ３１２のうち何れかが、光線試験点でレイトレーシングパイプライン３００に入る独自の光線を引き起こすことが可能である。これらの光線は、任意の目的に使用することができる。１つの一般的な使用は、環境照明又は反射を実装することである。一例では、最も近いヒットシェーダ３１０が呼び出された場合、最も近いヒットシェーダ３１０は、様々な方向に光線を引き起こす。引き起こされた光線によってヒットされた各オブジェクト又は光について、最も近いヒットシェーダ３１０は、最も近いヒットシェーダ３１０に対応するピクセルに照明強度及び色を追加する。レイトレーシングパイプライン３００の様々な構成要素を使用してシーンをレンダリングする方法のいくつかの例が説明されているが、多種多様な技術のうち何れかが代替的に使用されることを理解されたい。
上述したように、光線がオブジェクトと交差するかどうかの判定は、本明細書では「光線交差試験」と呼ばれる。光線交差試験は、起点から光線を発射し、光線が幾何プリミティブ（例えば、三角形）と交差するかどうかを判定し、交差する場合、三角形交差の起点からどの程度の距離にあるのかを判定することを含む。効率を高めるために、レイトレーシング試験は、境界ボリューム階層等のように、加速構造と呼ばれる空間の表現を使用する。境界ボリューム階層では、各非葉ノードは、そのノードの全ての子供の幾何形状を境界付ける、軸整列境界ボックスを表す。一例では、ベースノードは、光線交差試験が行われている領域全体の最大範囲を表す。この例では、ベースノードは２つの子供を有し、各子供は、通常、領域全体をサブ分割する異なる軸整列境界ボックスを表す。それらの２つの子供の各々は、それらの親の空間をサブ分割する軸整列境界ボックスを表す２つの子ノードを有する等である。葉ノードは、光線交差試験が行われる三角形又は他の幾何プリミティブを表す。非葉ノードは、本明細書において「ボックスノード」と呼ばれることがあり、葉ノードは、本明細書において「三角形ノード」と呼ばれることがある。
境界ボリューム階層データ構造は、そのようなデータ構造が使用されておらず、したがってシーン内の全ての三角形を光線に対して試験する必要があるシナリオと比較して、光線‐三角形交差の数（これは、複雑であり、且つ、そのため、処理リソースの点で高価である）が低減されることを可能にする。具体的には、光線が特定の境界ボックスと交差せず、その境界ボックスが多数の三角形を境界付ける場合、そのボックス内の全ての三角形が試験から排除される。こうして、光線交差試験は、軸整列境界ボックスに対する光線の一連の試験として行われ、三角形に対する試験が続く。
図４は、一例による、境界ボリューム階層を示す図である。簡単にするために、階層が２Ｄで示されている。しかしながら、３Ｄへの拡張が単純であり、本明細書に説明される試験は、概して三次元で行われることを理解されたい。
境界ボリューム階層の空間表現４０２が図４の左側に示されており、境界ボリューム階層の木表現４０４が図４の右側に示されている。空間表現４０２及び木表現４０４の両方において、非葉ノードが文字「Ｎ」で表され、葉ノードが文字「Ｏ」で表されている。光線交差試験は、木４０４を通って横断することによって行われ、試験された各非葉ノードについて、その非葉ノードに対する試験が失敗した場合、そのノードの下の枝を排除する。一例では、光線は、Ｏ５と交差するが、他の三角形とは交差しない。試験は、Ｎ１に対して試験し、その試験が成功したことを判定する。試験は、Ｎ２対して試験し、試験が失敗したことを判定する（Ｏ５がＮ１内にないため）。この試験は、Ｎ２の全てのサブノードを排除し、Ｎ３に対して試験を行い、その試験が成功することに留意されたい。この試験は、Ｎ６及びＮ７を試験し、Ｎ６が成功するが、Ｎ７が失敗することに留意されたい。この試験は、Ｏ５及びＯ６を試験し、Ｏ５が成功するが、Ｏ６が失敗することに留意されたい。８つの三角形試験を試験する代わりに、２つの三角形試験（Ｏ５及びＯ６）並びに５つのボックス試験（Ｎ１、Ｎ２、Ｎ３、Ｎ６、Ｎ７）が行われる。
図４では、一例による、境界ボリューム階層（ＢＶＨ）ビルダ４５０を示す図である。ＢＶＨビルダ４５０は、シーン幾何形状４５２を受け入れ、境界ボリューム階層４０４を生成する。シーン幾何形状４５２は、アプリケーション又は他のエンティティによって提供されるシーンを記述するプリミティブを含む。ＢＶＨビルダ４５０は、本明細書で説明される機能を行うように構成されたプロセッサ上で実行されるソフトウェア、本明細書で説明される機能を行うように構成されたハードワイヤード回路、又は、本明細書で説明される機能を共に行うように構成されたプロセッサ上で実行されるソフトウェア及びハードワイヤード回路の組み合わせとして実装される。様々な例では、ＢＶＨビルダ４５０は、プロセッサ１０２若しくはＡＰＤ１１６上で実行するようなコンピュータシステム（例えば、コンピュータシステム１００）内にあり、又は、プロセッサ１０２若しくはＡＰＤ１１６内にあるハードウェアユニットである。様々な例では、ＢＶＨビルダ４５０は、シーンをレンダリングするために構築されたＢＶＨを使用してレイトレーシングを行うコンピュータシステムとは異なるコンピュータシステム上で、コンパイル時にＢＶＨを構築する。他の例では、ＢＶＨビルダ４５０は、レイトレーシング技術を使用してシーンをレンダリングする同じコンピュータ上で、ランタイム時にＢＶＨを構築する。様々な例では、ＡＰＤ１１６のドライバ、アプリケーション又はハードウェアユニットが、このランタイムレンダリングを行う。次に、ＢＶＨを構築するための例示的な技術について説明する。
図５Ａ及び図５Ｂは、一例による、シーンをサブ分割してＢＶＨを構築するための例示的な動作を示す図である。これらの図の両方において、シーン５０１が示されている。シーン５０１は、複数の三角形５０２を含む。シーン５０１は、図４のシーン幾何形状４５２である。ＢＶＨビルダ４５０は、シーン５０１に基づいてＢＶＨを生成する。
ＢＶＨを構築するための技術によれば、ＢＶＨビルダ４５０は、三角形５０２の各々について重心５０６を判定する。一例では、重心は、各頂点から対辺の中点に向かう線の交点である。また、ＢＶＨビルダ４５０は、三角形５０２の各々に対して軸整列境界ボックス５０４を判定する。各境界ボックス５０４は、各次元における三角形の最小範囲及び最大範囲によって定義されるボックスである。
ＢＶＨビルダ４５０は、シーン重心５０７を、三角形の全ての重心の境界ボックス表面積重み付き平均として判定する。三角形の全ての重心の境界ボックス表面積重み付き平均は、三角形５０２の重み付き重心の平均である。各三角形の重み付き重心は、三角形の重心の座標に、その三角形５０２の境界ボックス５０４を乗じたものである。平均は、そのような重み付き重心の各々の合計を三角形５０２の総表面積で除したものである。式の形では、この平均は次のように表される。
Figure 2023548028000002
この式において、Ｗｃｅｎｔｒｏｉｄはシーン重心５０７である。Ｃｅｎｔｒｏｉｄｔｒｉは、三角形の重心である。ＳｕｒｆａｃｅＡｒｅａａａｂｂＯｆＴｒｉは、三角形５０２の軸整列境界ボックス５０４の表面積である。したがって、シーン重心５０７は、重心に各三角形５０２の境界ボックス表面積を乗じた合計を、全ての境界ボックス表面積の合計で除したものである。
シーン重心５０７に基づいて、ＢＶＨビルダ４５０は、シーン５０１のいくつかの候補スライス５０８を生成する。シーンの候補スライス５０８とは、異なるボックスノードに対応する異なる境界ボックスへのシーン５０１内の三角形５０２の提案されたサブ分割のことである。ＢＶＨビルダ４５０は、軸の１つに平行で、シーン重心５０７と交差する平面でシーン５０１をスライスすることによって、異なる候補スライスを生成する。したがって、３座標系の場合、ＢＶＨビルダ４５０は、各軸に１つずつの、３つの候補スライス５０８を生成する。
各候補スライス５０８は、２つの異なる三角形のグルーピングを定義する。各三角形のグルーピングは、候補スライス５０８の特定の側面に関連付けられる。ＢＶＨビルダ４５０は、各三角形のグルーピングに、その重心が三角形のグルーピングに関連付けられた候補スライス５０８の側面にあるシーン５０１の三角形を割り当てる。図５Ａにおいて、ＢＶＨビルダ４５０は、三角形５０２（１）～（４）を左側の三角形のグルーピングに割り当て、三角形５０２（５）～（１０）を右側の三角形のグルーピングに割り当て、これらの三角形５０２の重心が属する候補スライス５０８の側面を反映する。
ＢＶＨビルダ４５０は、三角形のグルーピングごとに三角形グルーピング境界ボックス５１０を判定する。三角形グルーピング境界ボックスは、三角形のグルーピング内の全ての三角形の境界を定める軸整列境界ボックスである。例えば、三角形５０２の重心が候補スライス５０８に近く、したがって三角形の一部が候補スライス５０８の他方の側面に「はみ出す」場合、三角形グルーピング境界ボックス５１０が重なることがあることに留意されたい。候補スライス５０８ごとに、ＢＶＨビルダ４５０は、各三角形グルーピング境界ボックス５１０の総表面積を計算し、特定の候補スライス５０８についての三角形グルーピング境界ボックス５１０の表面積を合計する。次に、ＢＶＨビルダ４５０は、ＢＶＨの枝を生成するために使用する候補スライス５０８として、三角形グルーピング境界ボックス５１０の最小の総表面積を有する候補スライス５０８を選択する。
ＢＶＨビルダ４５０は、図５Ａ～図５Ｂに関して上述した動作を反復して行い、ＢＶＨ４０４の木構造を生成する。各反復において、ＢＶＨビルダ４５０は、所定のボックスノードの三角形をどのようにサブ分割してそのボックスノードの子ノードを生成するかを判定する。各反復において、ＢＶＨビルダ４５０は、図５Ａ及び図５Ｂの「シーン」５０１として、その反復において調べられているボックスノードの境界ボックス内に入る三角形を設定し、図５Ａ及び図５Ｂに関して説明した動作を行う。ＢＶＨビルダ４５０は、選択された候補スライス５０８及び対応する三角形のグループを反映するためにボックスノードの子供を生成する。より具体的には、ＢＶＨビルダ４５０は、生成された三角形のグルーピングの各々に対応するボックスノード又は葉ノードを、そのボックスノードの子供として設定する。三角形のグルーピングが２つ以上の三角形を含む場合、生成される子は別のボックスノードであり、三角形のグルーピングが１つの三角形を含む場合、生成される子は葉ノードである。
図５Ａは、ｙ軸に平行な候補スライス５０８を反映し、図５Ｂは、ｘ軸に平行な候補スライス５０８を反映し、それぞれの図に対応する三角形のサブ分割が示されている。図５Ａの候補スライス５０８（１）は、（図５Ｂにおける実質的な重なりに起因して）最小の総表面積に関連付けられているので、ＢＶＨビルダ４５０は、その候補スライス５０８（１）を選択して、図示される全ての三角形を境界付けるボックスノードの子供を生成する。
候補スライスは座標系の軸に平行であると説明されているが、プリミティブをスライスする平面は、それらの平面が重心５０７を通過する限り、任意の向きであり得ることに留意されたい。
図６は、ＢＶＨ４０４を構築するための例示的な動作を示す図である。具体的には、図６は、ＢＶＨビルダ４５０がＢＶＨ４０４の異なる部分を構築した２つのＢＶＨ状態６００を示す。ＢＶＨ状態１ ６００（１）では、ＢＶＨビルダ４５０は、ボックスノード６０２（１）に関連付けられた幾何形状を既に調べている。この幾何形状は、幾何形状６０４（１）（ボックスノード６０２（２）の場合）及び幾何形状６０４（２）（ボックスノード６０２（３）の場合）を含む。ＢＶＨビルダ４５０は、本明細書の他の箇所（例えば、図５Ａ及び図５Ｂ）に記載される技術に従って幾何形状を分割することによって、ボックスノード６０２（２）及びボックスノード６０２（３）を生成している。
ＢＶＨビルダ４５０は、ボックスノード６０２（２）及びボックスノード６０２（３）を調べて、これらのボックスノード６０２の子供である更なるノードを生成する。ボックスノード６０２（２）に対して、ＢＶＨビルダ４５０は、そのボックスノード６０２（２）に対する幾何形状６０４（１）内の三角形に対する分割を判定し、その分割に基づいて新しい子供ノードを生成する。これらの子供ノードは状態６００（２）に示されている。具体的には、ボックスノード６０２（４）は幾何形状６０４（３）を含み、ボックスノード６０２（５）は幾何形状６０４（４）を含む。同様に、ＢＶＨビルダ４５０は、ボックスノード６０２（３）を調べて、ボックスノード６０２（６）及びボックスノード６０２（７）を生成する。図示されていないが、ＢＶＨを生成するために追加の状態６００が行われる。また、分割の結果、単一の三角形になった場合、ＢＶＨビルダ４５０は、ボックスノードではなく葉ノードを生成することを理解されたい。
図７は、一例による、中間ＢＶＨ７００を示す図である。中間ＢＶＨ７００は、ＢＶＨビルダ４５０が、全ての個々の三角形に葉ノードが割り当てられるまで、幾何形状を分割してノードを生成する動作を反復的に行った結果である。
ＢＶＨ７００は多数のノード７０２を含み、各ノードはボックスノード又は三角形ノードの何れかである。ボックスノード（例えば、ノード７０２（１））は、ノード識別子７０４と、他のノード７０２を参照するノード参照７０６と、を含む。三角形ノード（例えば、ノード７０２（５））は、ノード識別子７０４と、その三角形ノードについての三角形の幾何形状（及び潜在的に他の情報）を記述する三角形データ７０８と、を含む。
図７の例では、ボックスノード７０２（１）は、ノード参照７０６（１）及びノード参照７０６（２）を指すボックスノード識別子７０４（１）を含む。ノード参照７０６（１）は、ボックスノード７０２（２）及びノード参照７０６（２）を指す。ボックスノード７０２（２）は、ノード参照７０６（３）及びノード参照７０６（４）を指すボックスノード識別子７０４（２）を含む。ノード参照７０６（３）はボックスノード７０２（４）を指し、ノード参照７０６（４）は三角形ノード７０２（５）を指す。三角形ノード７０２（５）は、三角形データ７０８（１）を指すノード識別子７０４（５）を含む。
ＢＶＨビルダ４５０は、以下の態様で、中間ＢＶＨ７００を統合ＢＶＨに変換する。ＢＶＨビルダ４５０は、ＢＶＨ７００のレベル７０１を識別する。レベルとは、最上位のボックスノード７０２から同じ参照数だけ下にあるＢＶＨ７００の部分のことである。図７のＢＶＨ７００において、レベル１ ７０１（１）はノード７０２（１）を含む。レベル２ ７０１（２）は、ノード７０２（２）及びノード７０２（３）を含む。レベル３ ７０１（３）は、ノード７０２（４）、ノード７０２（５）、ノード７０２（６）及びノード７０２（７）を含む。レベル４ ７０１（４）は、ノード７０２（８）～７０２（１５）を含む。
ＢＶＨビルダ４５０は、複数のレベル７０１でボックスノードを統合して、統合ボックスノードを生成する。一例では、ＢＶＨビルダ４５０は、奇数レベル７０１をすぐ次の偶数レベルと統合する。一例では、ＢＶＨビルダ４５０は、レベル１ ７０１（１）及びレベル２ ７０１（２）を統合する。具体的には、ＢＶＨビルダは、そのような上位レベル７０１（奇数レベル７０１）からのノード７０２を、下位レベル７０１（偶数レベル７０１）内のそのノードのボックスノード子供７０２と組み合わせて新しいボックスノードを生成することによって、統合ノードを生成する。ＢＶＨビルダ４５０は、そのような態様で三角形ノードをボックスノードと組み合わせない。統合ボックスノードは、最上位レベル７０１の全てのノード参照７０６を含む。その結果、ＢＶＨ７００のボックスノードよりも多くのノード参照７０６を含む新しいボックスノードができ、またレベル７０１も減少する。
図８は、一例による、統合ＢＶＨ８００を示す図である。ＢＶＨ８００は、ボックスノード８０２及び三角形ノード８０８を含む。ボックスノード８０２は、ボックスノード識別子８０４及びノード参照８０６を含む。三角形ノード８０８は、三角形ノード識別子８１０及び三角形データ８１２を含む。
三角形ノード８０８は、三角形ノード（例えば、図７のノード７０２（５））と同様である。ボックスノード８０２は、ボックスノード８０２が図７のボックスノードよりも多くのノード参照８０６を含むことを除いて、ボックスノード（例えば、図７の７０２（１））と同様である。
ＢＶＨビルダ４５０は、図７に関して上述したように、中間ＢＶＨ７００から統合ＢＶＨ８００を生成する。図８の例示的な統合ＢＶＨ８００は、図７の中間ＢＶＨ７００から生成される。具体的には、ボックスノード８０２（１）は、レベル１ ７０１（１）及びレベル２ ７０２（２）から生成される。より具体的には、ＢＶＨビルダ４５０は、ボックスノード７０２（１）を起点として、ボックスノード８０１（１）を生成する。ＢＶＨビルダ４５０は、ボックスノード７０２（１）がノード参照７０６（１）及びノード参照７０６（２）を含むと判定する。したがって、ＢＶＨビルダ４５０は、それらのノード参照によって指し示されるノード７０２を識別する。図７において、ノード参照７０６（１）によって指し示されるノード７０２はノード７０２（２）であり、ノード参照７０６（２）によって指し示されるノード７０２はノード７０２（３）である。ＢＶＨビルダ４５０は、これらのノード７０２内のノード参照７０６を識別し、生成されているボックスノード８０２内にこれらのノード参照を含み、したがって、２つのレベル７０１を１つのレベル７０１に組み合わせ、２つのノード参照７０６を有するボックスノード７０２を４つの参照８０６を有するボックスノード８０２に変換する（ただし、ボックスノード７０２は２つ未満のノード参照７０６を有してもよく、したがって、ボックスノード８０２は４つ未満のノード参照８０６を有してもよいことを理解されたい）。
三角形ノードを指すノード参照７０６の場合、ＢＶＨビルダ４５０は、それらのノード参照７０６を統合ボックスノード８０２にも含める。例えば、ボックスノード７０２（４）は、三角形ノード（ノード７０２（８）～７０２（１１））を指す２つのノード参照７０６を有する。したがって、ＢＶＨビルダ４５０は、これらのノード参照７０６を統合ボックスノード８０２に含める。説明された方法で、ＢＶＨビルダ４５０は、ボックスノード８０２（１）、ボックスノード８０２（２）（ボックスノード７０２（４）と三角形ノード７０２（８）～７０２（１１）から）、及び、ボックスノード８０２（３）（ボックスノード７０２（７）と、三角形ノード７０２（１２）～７０２（１５）から）を生成する。
統合ＢＶＨ８００内の三角形ノードは、ＢＶＨ７００と比較して変更されていない。しかしながら、いくつかの実施形態では、ＢＶＨビルダ４５０は、これらの三角形ノード８０８を圧縮して、圧縮された三角形ノード（図示せず）を生成する。一例では、圧縮された三角形ノードは、複数の三角形についてのデータを含み、共有される頂点は、それらの頂点が圧縮された三角形ノード内の全ての三角形内に現れるインスタンスの数よりも少ない回数で表される。例えば、１つの頂点を共有する２つの三角形が圧縮された三角形ノードに含まれる場合、ＢＶＨビルダ４５０は、それらの三角形を、その共有される頂点のデータ（例えば、位置）の１つのインスタンスのみを含む、圧縮された三角形ノードに含める。別の例では、３つ又は４つの三角形が全て１つの頂点を共有し、圧縮された三角形ノードにその頂点の（３つ又は４つのインスタンスではなく）１つのインスタンスのみが含まれる。加えて、ＢＶＨビルダ４５０は、三角形ノード８０８への参照を圧縮された三角形ノードへの参照に変換する。したがって、複数のノード参照８０６が同じ圧縮された三角形ノード（ただし、その圧縮された三角形ノード内の三角形は異なる）を指すことが可能である。
ＢＶＨビルダ４５０は、図８のボックスノード８０２に、それらのボックスノード８０２の子孫である全ての三角形を囲む境界ボックスを与える。
ＢＶＨビルダ４５０が中間ＢＶＨ７００の２つのレベル７０１から統合ボックスノード８０２を生成することを説明してきたが、いくつかの実施形態では、ＢＶＨビルダ４５０は、中間ＢＶＨ７００の３つ以上のレベル７０１から統合ボックスノードを生成する。そのような場合、統合ボックスノードは、最上位層７０１における特定のボックスノード７０２から下降する三角形ノードではない、統合されている最下位層７０１におけるボックスノード７０２からの全てのノード参照７０６を含む。一例では、特定の層におけるボックスノード７０２は、レベル３層７０１において、そのボックスノード７０２から下降する６つのボックスノードを有する。ＢＶＨビルダ４５０は、それらの６つのボックスノード内のノード参照７０６の全てを含む統合ボックスノードを生成する。
三角形は葉ノード内に含まれる幾何形状として説明されることがあるが、葉ノードには任意のタイプの幾何形状を含むこと、又は、形状情報ではなくコードを用いて交差試験を指定することさえ可能である。
図９は、一例による、境界ボリューム階層を生成する方法９００のフロー図である。図１～図８のシステムに関して説明したが、当業者であれば、任意の技術的に実現可能な順序で方法９００のステップを行うように構成された任意のシステムが本開示の範囲内にあることを理解するであろう。
方法９００は、ＢＶＨビルダ４５０がプリミティブのグループの境界ボックス表面積重み付き重心を識別する、ステップ９０２で開始する。この重心は、図５Ａ及び図５Ｂの重心５０７であり、この重心を識別することは、本明細書の他の箇所で説明される。プリミティブのグループは、ＢＶＨの最上位ノード又はＢＶＨの異なるボックスノード等のボックスノードの境界ボックスによって境界付けられたプリミティブのグループである。
ステップ９０４において、ＢＶＨビルダ４５０は、重心において候補分割を生成する。候補分割は、幾何学的なサブグループを定義する。一例では、候補分割は、重心５０７を通過する軸（ｘ、ｙ、ｚ）の各々に平行な平面で幾何形状を分割することによって行われる。
ステップ９０６において、ＢＶＨビルダ４５０は、最小の表面積境界ボックスを有する候補分割を識別する。分割ごとに、幾何形状は２つのグループに分割され、各グループは平面の異なる側面にある。次に、軸整列境界ボックスがグループごとに判定され、各ボックスはそのグループの全ての幾何形状を囲む。２つの境界ボックスの表面積の合計が最小である分割が、識別された候補分割である。
ステップ９０８において、ＢＶＨビルダ４５０は、識別された候補分割のサブグループの幾何形状を含むノードを生成する。一例では、グループが１つのプリミティブを含む場合、ＢＶＨビルダ４５０は、そのグループの三角形ノードを生成する。グループが２つ以上のプリミティブを含む場合、ＢＶＨビルダ４５０は、２つ以上のプリミティブを境界付ける境界ボックスを有するボックスノードを生成する。また、ＢＶＨビルダ４５０は、分割された幾何形状に関連付けられたボックスノードにノード参照を追加し、生成されたノード参照は、新たに生成されたノードを指す。
ＢＶＨビルダ４５０は、方法９００を繰り返して、完全なＢＶＨを生成する。一例では、ＢＶＨビルダ４５０は、全てのグループが分割され、三角形ノードがＢＶＨの各枝の最下位ノードに存在するまで、方法９００を繰り返す。
本明細書の開示に基づいて、多くの変形が可能であることを理解されたい。特徴及び要素が特定の組み合せで上述されているが、各特徴又は要素は、他の特徴及び要素を用いずに単独で、又は、他の特徴及び要素を用いて若しくは用いずに様々な組み合せで使用することができる。
提供される方法は、汎用コンピュータ、プロセッサ又はプロセッサコアにおいて実装することができる。好適なプロセッサとしては、例として、汎用プロセッサ、専用プロセッサ、従来型プロセッサ、デジタルシグナルプロセッサ（digital signal processor、ＤＳＰ）、複数のマイクロプロセッサ、ＤＳＰコアと関連する１つ以上のマイクロプロセッサ、コントローラ、マイクロコントローラ、特定用途向け集積回路（Application Specific Integrated Circuit、ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array、ＦＰＧＡ）回路、任意の他のタイプの集積回路（integrated circuit、ＩＣ）、及び／又は、状態マシンが挙げられる。そのようなプロセッサは、処理されたハードウェア記述言語（hardware description language、ＨＤＬ）命令及びネットリストを含む他の中間データ（コンピュータ可読媒体に記憶させることが可能な命令）の結果を使用して製造プロセスを構成することによって製造することができる。そのような処理の結果は、マスクワークとすることができ、このマスクワークをその後の半導体製造プロセスにおいて使用して、本開示の特徴を実装するプロセッサを製造する。
本明細書に提供される方法又はフロー図は、汎用コンピュータ又はプロセッサによる実行のために非一時的なコンピュータ可読記憶媒体に組み込まれるコンピュータプログラム、ソフトウェア又はファームウェアにおいて実装することができる。非一時的なコンピュータ可読記憶媒体の例としては、読み取り専用メモリ（read only memory、ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、レジスタ、キャッシュメモリ、半導体メモリデバイス、内蔵ハードディスク及びリムーバブルディスク等の磁気媒体、磁気光学媒体、並びに、ＣＤ－ＲＯＭディスク及びデジタル多用途ディスク（digital versatile disk、ＤＶＤ）等の光学媒体が挙げられる。

Claims (20)

  1. レイトレーシング動作を行うための方法であって、
    境界ボリューム階層（ＢＶＨ）の境界ボックスに関連するプリミティブのグループの境界ボックス表面積重み付き重心を識別することと、
    前記重心において、幾何学的なサブグループを定義する候補分割を生成することと、
    最小の表面積境界ボックスを有する候補分割を識別することと、
    識別された候補分割の前記幾何学的なサブグループの幾何形状を含む前記ＢＶＨのノードを生成することと、を含む、
    方法。
  2. 前記プリミティブのグループの前記境界ボックス表面積重み付き重心を識別することは、
    前記プリミティブのグループの重心位置の境界ボックス重み付き平均によって定義される点を識別することを含む、
    請求項１の方法。
  3. 前記候補分割を生成することは、
    座標軸に平行であり、前記重心と交差する複数のサブ分割平面を識別することと、
    前記プリミティブのグループから複数のプリミティブのサブグループを生成することであって、前記サブグループは、前記プリミティブがサブ分割平面のどの側面に位置するかに基づいて定義される、ことと、を含む、
    請求項１の方法。
  4. 前記最小の表面積境界ボックスを有する候補分割を識別することは、
    候補分割ごとに、
    前記候補分割のサブ分割平面の各側面の全てのプリミティブを境界付ける境界ボックスを識別することと、
    前記境界ボックスの表面積を加算して、前記候補分割の表面積合計を取得することと、
    最小の表面積合計を有する候補分割を選択することと、を含む、
    請求項１の方法。
  5. 前記ノードを生成することは、
    １つのプリミティブを含む幾何学的なサブグループについては葉ノードを生成することと、２つ以上のプリミティブを含む幾何学的なサブグループについてはボックスノードを生成することと、を含む、
    請求項１の方法。
  6. 頂点を共有する三角形を有する三角形ノードを組み合わせることによって、前記ＢＶＨの三角形ノードを圧縮することを更に含む、
    請求項１の方法。
  7. 前記ＢＶＨのボックスノード及びレベルを統合して統合ボックスノードを生成することによって、前記ＢＶＨを統合ＢＶＨに変換することを更に含む、
    請求項１の方法。
  8. 前記ＢＶＨの複数のボックスノードを生成するために、前記境界ボックス表面積重み付き重心を識別することと、前記候補分割を生成することと、前記候補分割を識別することと、ノードを生成することと、を繰り返すことを更に含む、
    請求項１の方法。
  9. 前記ＢＶＨの全ての枝の全ての最下位ノードが単一の幾何形状のノードになるまで、前記ＢＶＨの前記複数のボックスノードを生成することを更に含む、
    請求項８の方法。
  10. 境界ボリューム階層（ＢＶＨ）を構築するように構成されたデバイスであって、
    ＢＶＨを記憶するメモリと、
    ＢＶＨビルダと、を備え、
    前記ＢＶＨビルダは、
    前記ＢＶＨの境界ボックスに関連するプリミティブのグループの境界ボックス表面積重み付き重心を識別することと、
    前記重心において、幾何学的なサブグループを定義する候補分割を生成することと、
    最小の表面積境界ボックスを有する候補分割を識別することと、
    識別された候補分割の前記幾何学的なサブグループの幾何形状を含む前記ＢＶＨのノードを生成することと、
    を行うように構成されている、
    デバイス。
  11. 前記プリミティブのグループの前記境界ボックス表面積重み付き重心を識別することは、
    前記プリミティブのグループの重心位置の境界ボックス重み付き平均によって定義される点を識別することを含む、
    請求項１０のデバイス。
  12. 前記候補分割を生成することは、
    座標軸に平行であり、前記重心と交差する複数のサブ分割平面を識別することと、
    前記プリミティブのグループから複数のプリミティブのサブグループを生成することであって、前記サブグループは、前記プリミティブがサブ分割平面のどの側面に位置するかに基づいて定義される、ことと、を含む、
    請求項１０のデバイス。
  13. 前記最小の表面積境界ボックスを有する候補分割を識別することは、
    候補分割ごとに、
    前記候補分割のサブ分割平面の各側面の全てのプリミティブを境界付ける境界ボックスを識別することと、
    前記境界ボックスの表面積を加算して、前記候補分割の表面積合計を取得することと、
    最小の表面積合計を有する候補分割を選択することと、を含む、
    請求項１０のデバイス。
  14. 前記ノードを生成することは、
    １つのプリミティブを含む幾何学的なサブグループについては葉ノードを生成することと、２つ以上のプリミティブを含む幾何学的なサブグループについてはボックスノードを生成することと、を含む、
    請求項１０のデバイス。
  15. 前記ＢＶＨビルダは、
    頂点を共有する三角形を有する三角形ノードを組み合わせることによって、前記ＢＶＨの三角形ノードを圧縮するように更に構成されている、
    請求項１０のデバイス。
  16. 前記ＢＶＨビルダは、
    前記ＢＶＨのボックスノード及びレベルを統合して統合ボックスノードを生成することによって、前記ＢＶＨを統合ＢＶＨに変換するように更に構成されている、
    請求項１０のデバイス。
  17. 前記ＢＶＨビルダは、
    前記ＢＶＨの複数のボックスノードを生成するために、前記境界ボックス表面積重み付き重心を識別することと、前記候補分割を生成することと、前記候補分割を識別することと、ノードを生成することと、を繰り返すように更に構成されている、
    請求項１０のデバイス。
  18. 前記ＢＶＨビルダは、
    前記ＢＶＨの全ての枝の全ての最下位ノードが単一の幾何形状のノードになるまで、前記ＢＶＨの前記複数のボックスノードを生成するように更に構成されている、
    請求項１７のデバイス。
  19. 命令を記憶するコンピュータ可読記憶媒体であって、
    前記命令は、プロセッサによって実行されると、
    境界ボリューム階層（ＢＶＨ）の境界ボックスに関連するプリミティブのグループの境界ボックス表面積重み付き重心を識別することと、
    前記重心において、幾何学的なサブグループを定義する候補分割を生成することと、
    最小の表面積境界ボックスを有する候補分割を識別することと、
    識別された候補分割の前記幾何学的なサブグループの幾何形状を含む前記ＢＶＨのノードを生成することと、
    を前記プロセッサに実行させる、
    コンピュータ可読記憶媒体。
  20. 前記プリミティブのグループの前記境界ボックス表面積重み付き重心を識別することは、
    前記プリミティブのグループの重心位置の境界ボックス重み付き平均によって定義される点を識別することを含む、
    請求項１９のコンピュータ可読記憶媒体。
JP2023523252A 2020-10-29 2021-10-19 境界ボリューム階層生成 Pending JP2023548028A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063107166P 2020-10-29 2020-10-29
US63/107,166 2020-10-29
US17/114,485 US11158112B1 (en) 2020-10-29 2020-12-07 Bounding volume hierarchy generation
US17/114,485 2020-12-07
PCT/US2021/055684 WO2022093583A1 (en) 2020-10-29 2021-10-19 Bounding volume hierarchy generation

Publications (1)

Publication Number Publication Date
JP2023548028A true JP2023548028A (ja) 2023-11-15

Family

ID=78218981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023523252A Pending JP2023548028A (ja) 2020-10-29 2021-10-19 境界ボリューム階層生成

Country Status (6)

Country Link
US (1) US11158112B1 (ja)
EP (1) EP4238060A1 (ja)
JP (1) JP2023548028A (ja)
KR (1) KR20230097039A (ja)
CN (1) CN116547716A (ja)
WO (1) WO2022093583A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6665433B2 (en) * 2001-07-31 2003-12-16 Agilent Technologies, Inc. Automatic X-ray determination of solder joint and view Delta Z values from a laser mapped reference surface for circuit board inspection using X-ray laminography
KR101697238B1 (ko) * 2010-08-26 2017-01-17 삼성전자주식회사 영상 처리 장치 및 방법
US20140340412A1 (en) * 2013-05-14 2014-11-20 The Provost, Fellows, Foundation Scholars, & the other members of Board, et al. Hardware unit for fast sah-optimized bvh constrution
US10380755B2 (en) * 2016-11-21 2019-08-13 University Of New Hampshire Whole object surface area and volume of partial-view 3-D models
US10600199B2 (en) * 2017-06-27 2020-03-24 Toyota Research Institute, Inc. Extending object detection and identification capability for an object sensor device
US11321910B2 (en) * 2019-04-04 2022-05-03 Intel Corporation Apparatus and method for reduced precision bounding volume hierarchy construction

Also Published As

Publication number Publication date
EP4238060A1 (en) 2023-09-06
KR20230097039A (ko) 2023-06-30
US11158112B1 (en) 2021-10-26
CN116547716A (zh) 2023-08-04
WO2022093583A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
CN109509138B (zh) 针对射线跟踪系统的减小的加速结构
US20210397449A1 (en) Robust, efficient multiprocessor-coprocessor interface
GB2564503A (en) Hybrid hierarchy for ray tracing
EP3933779A1 (en) Intersection testing in a ray tracing system
KR20220154706A (ko) 광선 추적 다중 샘플 앤티-에일리어싱
JP2023532434A (ja) レイトレーシングのための早期カリング
US20240087223A1 (en) Overlay trees for ray tracing
US11521308B2 (en) Ambient occlusion using bounding volume hierarchy bounding box tests
US11954788B2 (en) Variable width bounding volume hierarchy nodes
US20230097562A1 (en) Acceleration structures with delta instances
JP2023548028A (ja) 境界ボリューム階層生成
KR20220139880A (ko) 배터리 전력공급형 컴퓨팅 디바이스들을 위한 실시간, 소프트웨어 기반 하이브리드 광선 트레이싱
US20240104844A1 (en) Multi-resolution geometric representation using bounding volume hierarchy for ray tracing
US20240144580A1 (en) Split-based trees for ray tracing
US11450058B2 (en) Early termination of bounding volume hierarchy traversal
US20240112392A1 (en) Dynamic node traversal order for ray tracing
US20220189096A1 (en) Opacity texture-driven triangle splitting
EP3933781A1 (en) Intersection testing in a ray tracing system
US11854138B2 (en) Techniques for introducing oriented bounding boxes into bounding volume hierarchy
US20230351667A1 (en) Method and apparatus for performing high speed parallel locally order clustering for a bounding volume hierarchy